KR100756257B1 - 고체 촬상 소자의 데이터 판독 회로, 촬상 장치 및 고체촬상 소자의 데이터 판독 방법 - Google Patents
고체 촬상 소자의 데이터 판독 회로, 촬상 장치 및 고체촬상 소자의 데이터 판독 방법 Download PDFInfo
- Publication number
- KR100756257B1 KR100756257B1 KR1020050046676A KR20050046676A KR100756257B1 KR 100756257 B1 KR100756257 B1 KR 100756257B1 KR 1020050046676 A KR1020050046676 A KR 1020050046676A KR 20050046676 A KR20050046676 A KR 20050046676A KR 100756257 B1 KR100756257 B1 KR 100756257B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- signal
- input terminal
- circuit
- differential amplifier
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 12
- 230000004044 response Effects 0.000 claims abstract description 24
- 238000005259 measurement Methods 0.000 claims abstract description 22
- 230000008859 change Effects 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 42
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 description 26
- 102100025032 Dynein regulatory complex protein 1 Human genes 0.000 description 9
- 101000908373 Homo sapiens Dynein regulatory complex protein 1 Proteins 0.000 description 9
- 230000004913 activation Effects 0.000 description 9
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- UUDAMDVQRQNNHZ-UHFFFAOYSA-N (S)-AMPA Chemical compound CC=1ONC(=O)C=1CC(N)C(O)=O UUDAMDVQRQNNHZ-UHFFFAOYSA-N 0.000 description 8
- 102100026329 Ciliogenesis and planar polarity effector 2 Human genes 0.000 description 7
- 101000855378 Homo sapiens Ciliogenesis and planar polarity effector 2 Proteins 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 230000009849 deactivation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 102100025018 Dynein regulatory complex subunit 2 Human genes 0.000 description 3
- 102100040610 Dynein regulatory complex subunit 4 Human genes 0.000 description 3
- 101000908413 Homo sapiens Dynein regulatory complex subunit 2 Proteins 0.000 description 3
- 101000816970 Homo sapiens Dynein regulatory complex subunit 4 Proteins 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 3
- 102100025015 Dynein regulatory complex subunit 3 Human genes 0.000 description 2
- 101000908408 Homo sapiens Dynein regulatory complex subunit 3 Proteins 0.000 description 2
- 101000813988 Homo sapiens Epidermal growth factor receptor kinase substrate 8-like protein 1 Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 101001074602 Homo sapiens Protein PIMREG Proteins 0.000 description 1
- 102100036258 Protein PIMREG Human genes 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 데이터 판독 속도를 저하시키지 않고, 데이터 판독 회로의 회로 규모 및 소비 전류를 삭감하는 것을 목적으로 한다.
차동 증폭기(AMP)는 고체 촬상 소자(PC1)의 잡음 신호의 전압이 제1 입력 단자(반전 입력 단자)에 설정되는 동시에, 고체 촬상 소자의 잡음 신호가 중첩된 가상 데이터 신호의 전압이 제2 입력 단자(비반전 입력 단자)에 설정된다. 차동 증폭기는 제1 및 제2 입력 단자간에 있어서의 전압의 대소 관계의 교체에 응답하여 출력 신호를 반전시킨다. 측정 회로(CNT, LC1)는 차동 증폭기의 제1 및 제2 입력 단자간에 있어서의 전압의 대소 관계가 교체되는 방향으로 제2 입력 단자의 전압이 변화되기 시작하고 나서 차동 증폭기의 출력 신호가 반전할 때까지 제2 입력 단자의 전압 변화량을 측정하고, 그 측정 결과를 가상 데이터 신호로부터 잡음 신호가 제거된 실제 데이터 신호의 전압을 나타내는 디지털값(Do)으로서 출력한다.
Description
도 1은 본 발명의 제1 실시예를 도시한 블록도.
도 2는 제1 실시예에 있어서의 데이터 판독 동작을 도시한 타이밍 차트.
도 3은 본 발명의 비교예를 도시한 블록도.
도 4는 본 발명의 비교예에 있어서의 데이터 판독 동작을 도시한 타이밍 차트.
도 5는 본 발명의 제2 실시예를 도시한 블록도.
도 6은 제2 실시예에 있어서의 데이터 판독 동작을 도시한 타이밍 차트.
도 7은 본 발명의 제3 실시예를 도시한 블록도.
도 8은 제3 실시예에 있어서의 데이터 판독 동작을 도시한 타이밍 차트.
도 9는 본 발명의 제4 실시예를 도시한 블록도.
도 10은 제4 실시예에 있어서의 데이터 판독 동작을 도시한 타이밍 차트.
<도면의 주요 부분에 대한 부호의 설명>
AMP : 차동 증폭기
C1, C2 : 커패시터
CNT : 카운터
CV : 카운터값
DRC1∼DRC4 : 데이터 판독 회로
Do : 디지털값
ID1∼ID4 : 촬상 장치
LC1, LC2 : 래치 회로
N1, N2 : 입력 노드
N3 : 출력 노드
PC1, PC2 : 픽셀 회로
Q1∼Q4 : nMOS 트랜지스터
RMP : 램프 신호
RSG1, RSG2 : 램프 신호 생성 회로
RST : 리셋 신호
SEL : 셀렉트 신호
SW1, SW2 : 스위치
TRG : 트리거 신호
VR : 리셋 전압 공급선
본 발명은 고체 촬상 소자의 데이터 판독 회로의 회로 규모 및 소비 전류를 삭감하는 기술에 관한 것이다.
일반적으로, 촬상 장치에 있어서, 데이터 판독 회로는 픽셀 어레이의 칼럼마다 설치되고, 픽셀 회로에서 잡음 신호 및 이 잡음 신호가 중첩된 데이터 신호를 각각 판독, CDS(Correlated Double Sampling ; 상관 이중 샘플링) 회로에 의해 동상 잡음을 제거한 신호(실제의 데이터 신호)를 생성하고, 그 생성된 신호를 ADC(Analog-to-Digital Conversion; A/D 변환) 회로에 의해 A/D 변환한다.
또한, 일본 특허 공개 제2002-21834호 공보에는 데이터 판독 회로의 회로 규모 및 소비 전류의 삭감을 목적으로 하여 쵸퍼형 전압 비교기와, 쵸퍼형 전압 비교기의 입력 노드를 픽셀 회로의 출력 노드에 접속하는 제1 스위치와, 쵸퍼형 전압 비교기의 입력 노드 및 램프 신호 생성부의 출력 노드 사이에 설치되는 커패시터를 구비하여 구성되는 데이터 판독 회로가 개시되어 있다.
CDS 회로와 ADC 회로가 독립적으로 설치되는 데이터 판독 회로에서는, 앰프수의 증대에 따라 회로 규모가 증대하게 된다. 이 결과, 데이터 판독 회로의 비용이 상승하게 된다. 또한, 앰프수의 증대는 소비 전류의 증대나 데이터 판독 정밀도 저하의 요인이 되기도 한다. 또한, 일본 특허 공개 제2002-21834호 공보의 데이터 판독 회로에서는, 입력측에서 출력측으로 커패시터를 통해 신호가 전달되는 쵸퍼형 전압 비교기를 이용하고 있기 때문에, 데이터 판독 동작에 필요한 시간이 길어지게 된다. 픽셀 수가 많은 촬상 장치에는 고속의 데이터 판독 동작이 요구되기 때문에, 그와 같은 촬상 장치에는 적용할 수 없다.
본 발명의 목적은 고체 촬상 소자의 데이터 판독 회로의 데이터 판독 속도를 저하시키는 일이 없이 데이터 판독 회로의 회로 규모를 저감하고, 그 비용을 삭감하는 데에 있다. 본 발명의 다른 목적은 고체 촬상 소자의 데이터 판독 회로의 소비 전류를 삭감하는 데에 있다.
본 발명의 일 형태에서는, 촬상 장치의 고체 촬상 소자는 잡음 신호 및 이 잡음 신호가 중첩된 가상 데이터 신호를 각각 출력한다. 촬상 장치의 데이터 판독 회로는 잡음 신호의 전압 및 가상 데이터 신호의 전압에 기초하여 가상 데이터 신호로부터 잡음 신호가 제거된 실제 데이터 신호의 전압을 나타내는 디지털값을 출력한다. 데이터 판독 회로는 차동 증폭기 및 측정 회로를 구비하여 구성된다. 차동 증폭기는 잡음 신호의 전압이 제1 입력 단자에 설정되는 동시에, 가상 데이터 신호의 전압이 제2 입력 단자에 설정된다. 차동 증폭기는 제1 및 제2 입력 단자간에 있어서의 전압의 대소 관계의 교체에 응답하여 출력 신호를 반전시킨다. 측정 회로는 차동 증폭기의 제1 및 제2 입력 단자간에 있어서의 전압의 대소 관계가 교체되는 방향으로 제1 및 제2 입력 단자에 있어서의 한쪽 입력 단자의 전압이 변화되기 시작하고 나서 차동 출력 신호가 반전할 때까지 한쪽 입력 단자의 전압 변화량을 측정하고, 그 측정 결과를 디지털값으로서 출력한다.
이러한 구성의 데이터 판독 회로에서는, 잡음 신호를 제거하기 위한 CDS 회로를 특별히 설치하지 않고, 차동 증폭기 및 측정 회로에 의해 CDS 회로 및 ADC 회로의 양쪽의 기능(잡음 제거 기능 및 A/D 변환 기능)을 실현할 수 있다. CDS 회로를 특별히 설치할 필요가 없기 때문에, 데이터 판독 회로의 회로 규모를 저감할 수 있고, 그 비용을 삭감할 수 있다. 또한, CDS 회로와 ADC 회로를 개별적으로 설치하는 경우에 비하여 앰프수를 저감할 수 있기 때문에, 데이터 판독 회로의 소비 전류를 삭감할 수 있는 동시에 데이터 판독 정밀도의 향상에도 기여한다. 또한, 커패시터를 통하지 않고 고체 촬상 소자로부터의 신호를 전달하기 때문에, 데이터 판독 속도가 저하되는 것을 회피할 수 있다. 특히, 촬상 장치의 픽셀수가 많은 경우에, 본 발명을 적용함으로써 많은 효과를 얻을 수 있다.
본 발명의 상기 일 형태의 바람직한 예에서는, 한쪽 입력 단자가 제2 입력 단자인 경우(즉, 제2 입력 단자의 전압이 가상 데이터 신호의 전압으로부터 변화되는 경우), 램프 신호 생성 회로는 가상 데이터 신호의 전압이 잡음 신호의 전압보다 낮은 경우에, 소정의 기울기로 전압이 상승하는 램프 신호를 생성한다. 커패시터 소자는 일단이 제2 입력 단자에 접속되고, 타단이 램프 신호를 수신한다. 즉, 커패시터 소자의 용량 커플링을 이용하여 제2 입력 단자의 전압을 상승시킨다. 이 때문에, 제2 입력 단자의 전압을 간단한 회로 구성으로 변화(상승)시킬 수 있다.
본 발명의 상기 일 형태의 바람직한 예에서는, 한쪽 입력 단자가 제1 입력 단자인 경우(즉, 제1 입력 단자의 전압이 잡음 신호의 전압으로부터 변화되는 경우), 램프 신호 생성 회로는 가상 데이터 신호의 전압이 잡음 신호의 전압보다 낮은 경우에, 소정의 기울기로 전압이 하강하는 램프 신호를 생성한다. 커패시터 소자는 일단이 제1 입력 단자에 접속되고, 타단이 램프 신호를 수신한다. 즉, 커패시터 소자의 용량 커플링을 이용하여 제1 입력 단자의 전압을 하강시킨다. 이 때문에, 제1 입력 단자의 전압을 간단한 회로 구성으로 변화(하강)시킬 수 있다.
본 발명의 상기 일 형태의 바람직한 예에서는, 한쪽 입력 단자가 제2 입력 단자인 경우, 램프 신호 생성 회로는 가상 데이터 신호의 전압이 잡음 신호의 전압보다 높은 경우에, 소정의 기울기로 전압이 하강하는 램프 신호를 생성한다. 커패시터 소자는 일단이 제2 입력 단자에 접속되고, 타단이 램프 신호를 수신한다. 즉, 커패시터 소자의 용량 커플링을 이용하여 제2 입력 단자의 전압을 하강시킨다. 이 때문에, 제2 입력 단자의 전압을 간단한 회로 구성으로 변화(하강)시킬 수 있다.
본 발명의 상기 일 형태의 바람직한 예에서는, 한쪽 입력 단자가 제1 입력 단자인 경우, 램프 신호 생성 회로는 가상 데이터 신호의 전압이 잡음 신호의 전압보다 높은 경우에, 소정의 기울기로 전압이 상승하는 램프 신호를 생성한다. 커패시터 소자는 일단이 제1 입력 단자에 접속되고, 타단이 램프 신호를 수신한다. 즉, 커패시터 소자의 용량 커플링을 이용하여 제1 입력 단자의 전압을 상승시킨다. 이 때문에, 제1 입력 단자의 전압을 간단한 회로 구성으로 변화(상승)시킬 수 있다.
본 발명의 상기 일 형태가 바람직한 예에서는, 한쪽 입력 단자는 가상 데이터 신호의 전압이 설정되는 제2 입력 단자이다. 제1 및 제2 입력 단자는 각각 반전 입력 단자 및 비반전 입력 단자이다. 즉, 차동 증폭기의 제1 및 제2 입력 단자간에 있어서의 전압의 대소 관계가 교체되는 방향으로 전압이 변화되는 입력 단자는 가상 데이터 신호의 전압이 설정되는 비반전 입력 단자이다. 따라서, 비반전 입력 단자의 전압은 가상 데이터 신호의 전압으로부터 변화되고, 반전 입력 단자의 전압은 잡음 신호의 전압으로 설정된 채로 변화되지 않는다. 동일 구성의 복수의 고체 촬상 소자에 있어서, 각 고체 촬상 소자로부터 출력되는 잡음 신호의 전압은 거의 동일하다. 이것에 대하여, 각 고체 촬상 소자로부터 출력되는 가상 데이터 신호의 전압은 각 고체 촬상 소자의 노광량에 따라 상이하다. 따라서, 차동 증폭기의 반전 입력 단자의 전압을 항상 거의 일정하게 할 수 있고, 데이터 판독 정밀도를 더욱 향상시킬 수 있다.
본 발명에서는 차동 증폭기 및 측정 회로에 의해 잡음 제거 기능 및 A/D 변환 기능의 양쪽 모두의 기능을 실현할 수 있기 때문에, 데이터 판독 속도를 저하시키지 않고 데이터 판독 회로의 회로 규모(비용) 및 소비 전류를 저감할 수 있고, 데이터 판독 정밀도에도 기여할 수 있다.
이하, 도면을 이용하여 본 발명의 실시예를 설명한다. 도면 중, 굵은 선으로 나타낸 신호는 복수 라인으로 구성되는 신호이다. 도 1은 본 발명의 제1 실시예를 나타내고 있다. 제1 실시예의 촬상 장치(ID1)에서는, 데이터 판독 회로(DRC1)는 예컨대 복수의 픽셀 회로(PC1)이 매트릭스형으로 배치된 픽셀 어레이의 신호 출력선(SOL)(칼럼)마다 설치되어 있다.
각 픽셀 회로(PC1)(고체 촬상 소자)는 주지의 4 트랜지스터형 픽셀 회로이고, nMOS 트랜지스터(Q1∼Q4) 및 포토다이오드(PD)를 갖고 있다. 트랜지스터(Q1, Q2)는 리셋 전압 공급선(VR)과 포토다이오드(PD)의 캐소드 사이에 직렬로 접속되어 있다. 트랜지스터(Q1)의 게이트는 리셋 신호(RST)를 받고 있다. 트랜지스터(Q2)의 게이트는 트리거 신호(TRG)를 받고 있다. 포토다이오드(PD)의 애노드는 접지선에 접속되어 있다. 트랜지스터(Q3, Q4)는 리셋 전압 공급선(VR)과 신호 출력선(SOL) 사이에 직렬 접속되어 있다. 트랜지스터(Q3)의 게이트는 트랜지스터(Q1, Q2)의 접속 노드에 접속되어 있다. 트랜지스터(Q4)의 게이트는 셀렉트 신호(SEL)를 받고 있다. 이러한 4 트랜지스터형 픽셀 회로(PC1)는 트랜지스터수가 많기 때문에 회로 규모가 증대하지만, 데이터 판독 정밀도를 향상시킬 수 있다고 하는 이점이 있다.
데이터 판독 회로(DRC1)는 차동 증폭기(AMP), 스위치(SW1, SW2), 커패시터(C1, C2), 램프 신호 생성 회로(RSG1), 카운터(CNT) 및 래치 회로(LC1)(측정 회로)를 갖고 있다. 차동 증폭기(AMP)의 반전 입력 단자(제1 입력 단자)는 일단이 차동 증폭기(AMP)의 출력 단자에 접속된 스위치(SW2)의 타단에 접속되어 있다. 차동 증폭기(AMP)의 반전 입력 단자는 일단이 접지선에 접속된 커패시터(C2)의 타단에도 접속되어 있다. 차동 증폭기(AMP)의 비반전 입력 단자(제2 입력 단자)는 일단이 신호 출력선(SOL)에 접속된 스위치(SW1)의 타단에 접속되어 있다. 차동 증폭기(AMP)의 비반전 입력 단자는 일단에서 램프 신호(RMP)를 받는 커패시터(C1)의 타단에도 접속되어 있다.
램프 신호 생성 회로(RSG1)는 데이터 판독 동작에 있어서의 A/D 변환 동작의 개시에 따라 램프 신호(RMP)의 전압을 소정의 기울기로 상승시킨다. 카운터(CNT)는 A/D 변환 동작의 개시에 따라 앰프 카운터를 시작하고, 카운터값(CV)을 래치 회로(LC1)에 출력한다. 래치 회로(LC1)(측정 결과 출력 회로)는 차동 증폭기(AMP)의 출력 신호의 상승 에지에 응답하여 카운터값(CV)을 래치하고, 래치된 카운터값(CV)을 A/D 변환 결과의 디지털값(Do)으로서 출력한다.
도 2는 제1 실시예에 있어서의 데이터 판독 동작을 나타내고 있다. 제1 실시예의 데이터 판독 동작에서는 픽셀 회로(PC1)로부터 잡음 신호를 판독하기 위한 N 판독 동작, 픽셀 회로(PC1)로부터 실제 데이터 신호에 잡음 신호가 중첩된 가상 데이터 신호를 판독하기 위한 S＋N 판독 동작 및 A/D 변환 동작이 순차적으로 실시된다.
우선, N 판독 동작에 있어서, 데이터 판독 대상의 픽셀 회로(PC1)를 선택하기 위한 셀렉트 신호(SEL)의 활성화에 따라 트랜지스터(Q4)가 온된다. 이것과 동시에, 리셋 신호(RST)의 활성화에 따라 트랜지스터(Q1)가 온된다. 트랜지스터(Q3)는 트랜지스터(Q1, Q2)의 접속 노드의 전압(리셋 전압에 대응)에 따라 온되기 때문에, 신호 출력선(SOL)은 잡음 신호(리셋 노이즈 신호)의 전압(N 레벨)으로 설정된다. 그리고, 리셋 신호(RST)의 비활성화 후에 스위치(SW1, SW2)가 모두 온되면, 차동 증폭기(AMP)의 입력 노드(N1, N2)의 전압은 모두 N 레벨로 설정된다. 또한, 스위치(SW2)가 온되었을 때, 차동 증폭기(AMP)의 반전 입력 단자 및 비반전 입력 단자간의 오프셋 전위가 양쪽의 입력 단자간의 전위차에 포함되어 커패시터(C2)에 의해 유지되기 때문에, 이 오프셋 전위는 그 후의 동작에서 캔슬된다(오프셋 캔슬 동작, Auto-Zero 동작). 또한, 리셋 신호(RST)의 비활성화에 따라 트랜지스터(Q1)가 오프된다.
다음에, S＋N 판독 동작에 있어서, 스위치(SW1, SW2)가 모두 오프된 후에, 트리거 신호(TRG)의 활성화에 따라 트랜지스터(Q2)가 온된다. 트랜지스터(Q3)는 트랜지스터(Q1, Q2)의 접속 노드의 전압{포토다이오드(PD)의 노광량에 대응}에 따라 온되기 때문에, 신호 출력선(SOL)은 가상 데이터 신호의 전압(S＋N 레벨)으로 설정된다. 그리고, 트리거 신호(TRG)의 비활성화 후에 스위치(SW1)가 온되면, 차동 증폭기(AMP)의 입력 노드(N1)의 전압은 S＋N 레벨로 설정된다. 이 때, 스위치(SW2)는 오프되고 있기 때문에, 차동 증폭기(AMP)의 입력 노드(N2)의 전압은 N 레벨로 설정된 상태이다. 따라서, 차동 증폭기(AMP)의 출력 신호{출력 노드(N3)의 신호}는 입력 노드(N1)의 전압이 입력 노드(N2)의 전압보다 낮은 것을 나타내는 저레벨로 설정된다. 또한, 트리거 신호(TRG)의 비활성화에 따라 트랜지스터(Q2)가 오프된다. 또한, 차동 증폭기(AMP)의 입력 노드(N1)의 전압(S＋N 레벨)과 입력 노드(N2)의 전압(N 레벨)과의 전위차(S)가 실제 데이터 신호의 전압에 해당한다.
이 후, A/D 변환 동작에 있어서, 스위치(SW1)가 오프된 후에, 램프 신호 생성 회로(RSG1)는 램프 신호(RMP)의 전압을 소정의 기울기로 상승시키기 시작한다. 이것에 따라, 커패시터(C1)의 용량 커플링에 의해 차동 증폭기(AMP)의 입력 노드(N1)의 전압도 일정한 기울기로 S＋N 레벨로부터 상승하기 시작한다. 이것과 동시에, 카운터(CNT)는 카운트 업 동작을 시작한다. 그리고, 차동 증폭기(AMP)의 입력 노드(N1)의 전압이 입력 노드(N2)의 전압(N 레벨)을 상회하면, 즉 차동 증폭기(AMP)의 입력 노드(N1)의 전압과 입력 노드(N2)의 전압과의 대소 관계가 교체되면, 차동 증폭기(AMP)의 출력 신호는 저레벨에서 고레벨로 변화된다. 차동 증폭기(AMP)의 출력 신호의 상승 에지에 응답하여 래치 회로(LC1)는 카운터값(CV)을 래치하고, 래치된 카운터값(CV)을 A/D 변환 결과의 디지털값(Do)으로서 출력한다.
이러한 구성의 데이터 판독 회로(DRC1)에서는 CDS 회로를 특별히 설치하지 않고, CDS 회로 및 ADC 회로의 양쪽의 기능이 실현된다. CDS 회로를 특별히 설치할 필요가 없기 때문에, 데이터 판독 회로(DRC1)의 회로 규모가 저감되고, 비용도 삭감된다. 또한, CDS 회로와 ADC 회로를 개별적으로 설치하는 경우에 비하여 앰프수가 저감되기 때문에, 데이터 판독 회로(DRC1)의 소비 전류가 삭감된다.
도 3은 본 발명의 비교예를 나타내고 있다. 본 발명의 비교예를 설명하는 데 있어서, 도 1에서 설명한 요소와 동일한 요소에 대해서는 동일한 부호를 붙이고, 상세한 설명을 생략한다. 본 발명의 비교예의 데이터 판독 회로(DRCa)는 CDS 회로를 구성하는 스위치(SWa, SWb), 커패시터(Ca, Cb) 및 차동 증폭기(AMPa, AMPb)와, ADC 회로를 구성하는 스위치(SWc, Swd, SWe), 커패시터(Cc), 차동 증폭기(AMPc), 램프 신호 생성 회로(RSGa), 카운터(CNTa) 및 래치 회로(LCa)를 갖고 있다.
차동 증폭기(AMPa)의 비반전 입력 단자는 일단이 신호 출력선(SOL)에 접속된 스위치(SWa)의 타단에 접속되어 있다. 차동 증폭기(AMPa)의 비반전 입력 단자는 일단이 접지선에 접속된 커패시터(Ca)의 타단에도 접속되어 있다. 차동 증폭기(AMPa)의 반전 입력 단자는 차동 증폭기(AMPa)의 출력 단자에 접속되어 있다. 차동 증폭기(AMPb)의 비반전 입력 단자는 일단이 차동 증폭기(AMPa)의 출력 단자에 접속된 커패시터(Cb)의 타단에 접속되어 있다. 차동 증폭기(AMPb)의 비반전 입력 단자는 일단이 전원선(Vref)에 접속된 스위치(SWb)의 타단에도 접속되어 있다. 차동 증폭기(AMPb)의 반전 입력 단자는 차동 증폭기(AMPb)의 출력 단자에 접속되어 있다.
차동 증폭기(AMPc)의 비반전 입력 단자는 일단이 차동 증폭기(AMPb)의 출력 단자에 접속된 스위치(SWc)의 타단에 접속되어 있다. 차동 증폭기(AMPc)의 비반전 입력 단자는 일단에서 램프 신호(RMP)를 받는 스위치(SWd)의 타단에도 접속되어 있다. 차동 증폭기(AMPc)의 반전 입력 단자는 일단이 차동 증폭기(AMPc)의 출력 단자에 접속된 스위치(SWe)의 타단에 접속되어 있다. 차동 증폭기(AMPc)의 반전 입력 단자는 일단이 접지선에 접속된 커패시터(Cc)의 타단에도 접속되어 있다.
램프 신호 생성 회로(RSGa)는 데이터 판독 동작에 있어서의 A/D 변환 동작의 개시에 따라 램프 신호(RMP)의 전압을 소정의 기울기로 하강시킨다. 카운터(CNTa)는 A/D 변환 동작의 개시에 따라 업 카운트 동작을 시작하고, 카운터값(CV)을 래치 회로(LCa)에 출력한다. 래치 회로(LCa)는 차동 증폭기(AMPc)의 출력 신호의 하강 에지에 응답하여 카운터값(CV)을 래치하고, 래치된 카운터값(CV)을 A/D 변환 결과의 디지털값(Do)으로서 출력한다.
도 4는 본 발명의 비교예에 있어서의 데이터 판독 동작을 나타내고 있다. 제1 실시예와 마찬가지로, 본 발명의 비교예의 데이터 판독 동작에서는 N 판독 동작, S＋N 판독 동작 및 A/D 변환 동작이 순차적으로 실시된다.
우선, N 판독 동작에 있어서, 데이터 판독 대상의 픽셀 회로(PC1)를 선택하기 위한 셀렉트 신호(SEL)의 활성화에 따라 트랜지스터(Q4)가 온된다. 이것과 동시에, 리셋 신호(RST)의 활성화에 따라 트랜지스터(Q1)가 온된다. 트랜지스터(Q3)는 트랜지스터(Q1, Q2)의 접속 노드의 전압(리셋 전압에 대응)에 따라 온되기 때문에, 신호 출력선(SOL)은 잡음 신호의 전압(N 레벨)으로 설정된다. 또한, 리셋 신호(RST)의 활성화에 따라 스위치(SWb)가 온된다. 그리고, 리셋 신호(RST)의 비활성화 후에 스위치(SWa)가 온되면, 차동 증폭기(AMPa)의 출력 노드(Na)의 전압은 N 레벨 로 설정된다. 또한, 리셋 신호(RST)의 비활성화에 따라 트랜지스터(Q1)가 오프된다.
다음에, S＋N 판독 동작에 있어서, 스위치(SWa, SWb)가 모두 오프된 후에, 트리거 신호(TRG)의 활성화에 따라 트랜지스터(Q2)가 온된다. 트랜지스터(Q3)는 트랜지스터(Q1, Q2)의 접속 노드의 전압{포토다이오드(PD)의 노광량}에 따라 온되기 때문에, 신호 출력선(SOL)은 가상 데이터 신호의 전압(S＋N 레벨)으로 설정된다. 그리고, 트리거 신호(TRG)의 비활성화 후에 스위치(SWa)가 온되면, 차동 증폭기(AMPa)의 출력 노드(Na)의 전압은 S＋N 레벨로 설정된다. 이것과 동시에, 스위치(SWc, SWe)가 모두 온되면, 차동 증폭기(AMPc)의 입력 노드(Nb, Nc)는 모두 전압(Vref)에서 N 레벨과 S＋N 레벨과의 전위차(S)를 뺀 전압(Vref-S)으로 설정된다.
이 후, A/D 변환 동작에 있어서, 스위치(SWa, SWc, SWe)가 오프되고, 스위치(SWb, SWd)가 온된 후에, 램프 신호 생성 회로(RSGa)는 램프 신호(RMP)의 전압을 소정의 기울기로 하강시키기 시작한다. 이에 따라, 차동 증폭기(AMPc)의 입력 노드(Nb)의 전압도 일정한 기울기로 전압(Vref)에서 하강하기 시작한다. 이것과 동시에, 카운터(CNT)는 카운트 업 동작을 시작한다. 그리고, 차동 증폭기(AMPc)의 입력 노드(Nb)의 전압이 입력 노드(Nc)의 전압(Vref-S)을 하회하면, 차동 증폭기(AMPc)의 출력 신호는 고레벨에서 저레벨로 변화된다. 차동 증폭기(AMPc)의 출력 신호의 하강 에지에 응답하여 래치 회로(LCa)는 카운터값 신호(CV)를 래치하고, 래치된 카운터값 신호(CV)를 A/D 변환 결과의 디지털값(Do)으로서 출력한다.
이러한 구성의 데이터 판독 회로(DRCa)에서는 CDS 회로와 ADC 회로가 개별적 으로 설치되기 때문에, 앰프수의 증대에 따라 회로 규모가 증대하게 된다. 이 결과, 데이터 판독 회로(DRCa)의 비용이 상승하게 된다. 또한, 앰프수가 증대하기 때문에, 데이터 판독 회로(DRCa)의 소비 전류가 증가되면서 데이터 판독 정밀도가 저하되게 된다.
이상, 제1 실시예에서는 CDS 회로 및 ADC 회로를 일체화하여 구성할 수 있기 때문에, 데이터 판독 속도를 저하시키지 않고 데이터 판독 회로(DRC1)의 회로 규모(비용) 및 소비 전류를 저감할 수 있고, 데이터 판독 정밀도의 향상에도 기여할 수 있다. 또한, 커패시터(C1)의 용량 커플링을 이용하여 차동 증폭기(AMP)의 입력 노드(N1)의 전압을 상승시키기 때문에, 차동 증폭기(AMP)의 비반전 입력 단자의 전압을 간단한 회로 구성으로 상승시킬 수 있다. 또한, 차동 증폭기(AMP)의 비반전 입력 단자의 전압을 S＋N 레벨로부터 상승시켜, 반전 입력 단자의 전압을 N 레벨로 설정한 채로 변화시키지 않기 때문에, 차동 증폭기(AMP)의 특성을 향상시킬 수 있고, 데이터 판독 정밀도의 향상에 기여할 수 있다.
도 5는 본 발명의 제2 실시예를 나타내고 있다. 제2 실시예를 설명하는 데 있어서, 제1 실시예에서 설명한 요소와 동일한 요소에 대해서는 동일한 부호를 붙이고, 상세한 설명을 생략한다. 제1 실시예와 마찬가지로, 제2 실시예의 촬상 장치(ID2)에서는 데이터 판독 회로(DRC2)는 예컨대 복수의 픽셀 회로(PC1)가 매트릭스형으로 배치된 픽셀 어레이에 있어서의 신호 출력선(SOL)(칼럼)마다 설치되어 있다. 데이터 판독 회로(DRC2)는 커패시터(C1)가 접지선에 접속되고, 커패시터(C2)가 램프 신호(RMP)를 받는 것 및 제1 실시예(도 1)의 램프 신호 생성 회로(RSG1) 대신 에 램프 신호 생성 회로(RSG2)를 갖는 것을 제외하고, 제1 실시예의 데이터 판독 회로(DRC1)와 동일하다. 램프 신호 생성 회로(RSG2)는 데이터 판독 동작에 있어서의 A/D 변환 동작의 개시에 따라 램프 신호(RMP)를 소정의 기울기로 하강시킨다.
도 6은 제2 실시예에 있어서의 데이터 판독 동작을 나타내고 있다. 우선, 제1 실시예(도 2)와 마찬가지로 N 판독 동작 및 S＋N 판독 동작이 순차적으로 실시된다. 이 후, A/D 변환 동작에 있어서, 스위치(SW1)가 오프된 후에, 램프 신호 생성 회로(RSG2)는 램프 신호(RMP)의 전압을 소정의 기울기로 하강시키기 시작한다. 이에 따라, 커패시터(C2)의 용량 커플링에 의해 차동 증폭기(AMP)의 입력 노드(N2)의 전압도 일정한 기울기로 N 레벨로부터 하강하기 시작한다. 이것과 동시에, 카운터(CNT)는 카운트 업 동작을 시작한다.
그리고, 차동 증폭기(AMP)의 입력 노드(N2)의 전압이 입력 노드(N1)의 전압(S＋N 레벨)을 하회하면, 차동 증폭기(AMP)의 출력 신호는 저레벨에서 고레벨로 변화된다. 차동 증폭기(AMP)의 출력 신호의 상승 에지에 응답하여 래치 회로(LC1)는 카운터값(CV)을 래치하고, 래치된 카운터값(CV)을 A/D 변환 결과의 디지털값(Do)으로서 출력한다. 이상과 같은 제2 실시예에서도 제1 실시예와 동일한 효과를 얻을 수 있다.
도 7은 본 발명의 제3 실시예를 나타내고 있다. 제3 실시예를 설명하는 데 있어서, 제1 및 제2 실시예에서 설명한 요소와 동일한 요소에 대해서는 동일한 부호를 붙이고, 상세한 설명을 생략한다. 제1 실시예와 마찬가지로, 제3 실시예의 촬상 장치(ID3)에서는 데이터 판독 회로(DRC3)는 예컨대 복수의 픽셀 회로(PC2)가 매 트릭스형으로 배치된 픽셀 어레이에 있어서의 신호 출력선(SOL)(칼럼)마다 설치되어 있다.
각 픽셀 회로(PC2)는 주지의 3 트랜지스터형 픽셀 회로로서, 제1 실시예(도 1)의 픽셀 회로(PC1)로부터 트랜지스터(Q2)를 제거하여 구성되어 있다. 이러한 3 트랜지스터형 픽셀 회로는 데이터 판독 정밀도는 저하되지만, 트랜지스터수가 적기 때문에 회로 규모를 저감할 수 있다고 하는 이점이 있다. 데이터 판독 회로(DRC3)는 제1 실시예(도 1)의 램프 신호 생성 회로(RSG1) 대신에 제2 실시예(도 5)의 램프 신호 생성 회로(RSG2)를 갖는 것 및 제1 실시예의 래치 회로(LC1) 대신에 래치 신호(LC2)를 갖는 것을 제외하고, 제1 실시예의 데이터 판독 회로(DRC1)와 동일하다. 래치 회로(LC2)는 차동 증폭기(AMP)의 출력 신호의 하강 엣지에 응답하여 카운터값(CV)을 래치하고, 래치된 카운터값(CV)을 A/D 변환 결과의 디지털값(Do)으로서 출력한다.
도 8은 제3 실시예에 있어서의 데이터 판독 동작을 나타내고 있다. 제3 실시예의 데이터 판독 동작에서는, 픽셀 회로(PC2)로부터 실제 데이터 신호에 잡음 신호가 중첩된 가상 데이터 신호를 판독하기 위한 S＋N 판독 동작, 픽셀 회로(PC2)로부터 잡음 신호를 판독하기 위한 N 판독 동작 및 A/D 변환 동작이 순차적으로 실시된다.
우선, S＋N 판독 동작에 있어서, 데이터 판독 동작의 대상이 되는 픽셀 회로(PC1)를 선택하기 위한 셀렉트 신호(SEL)의 활성화에 따라 트랜지스터(Q4)가 온된다. 이 때, 트랜지스터(Q3)는 트랜지스터(Q1) 및 포토다이오드(PD)의 접속 노드의 전압(포토다이오드(PD)의 노광량)에 따라 온되고 있기 때문에, 신호 출력선(SOL)은 가상 데이터 신호의 전압(S＋N 레벨)으로 설정된다. 그리고, 스위치(SW1, SW2)가 모두 온되면, 차동 증폭기(AMP)의 입력 노드(N1, N2)의 전압은 모두 S＋N 레벨로 설정된다.
다음에, N 판독 동작에 있어서, 스위치(SW1, SW2)가 모두 오프된 후에, 리셋 신호(RST)의 활성화에 따라 트랜지스터(Q1)가 온된다. 이에 따라, 신호 출력선(SOL)은 잡음 신호의 전압(N 레벨)으로 설정된다. 그리고, 리셋 신호(RST)의 비활성화 후에 스위치(SW1)가 온되면, 차동 증폭기(AMP)의 입력 노드(N1)의 전압은 N 레벨로 설정된다. 따라서, 차동 증폭기(AMP)의 출력 신호는 입력 노드(N1)의 전압이 입력 노드(N2)의 전압보다 높은 것을 나타내는 고레벨로 설정된다. 또한, 리셋 신호(RST)의 비활성화에 따라 트랜지스터(Q1)가 오프된다.
이 후, A/D 변환 동작에 있어서, 스위치(SW1)가 오프된 후에, 램프 신호 생성 회로(RSG2)는 램프 신호(RMP)의 전압을 소정의 기울기로 하강시키기 시작한다. 이것에 따라, 커패시터(C1)의 용량 커플링에 의해 차동 증폭기(AMP)의 입력 노드(N1)의 전압이 일정한 기울기로 N 레벨로부터 하강하기 시작한다. 이것과 동시에, 카운터(CNT)는 카운트 업 동작을 시작한다. 그리고, 차동 증폭기(AMP)의 입력 노드(N1)의 전압이 입력 노드(N2)의 전압(S＋N 레벨)을 하회하면, 차동 증폭기(AMP)의 출력 신호는 고레벨에서 저레벨로 변화된다. 차동 증폭기(AMP)의 출력 신호의 하강 에지에 응답하여 래치 회로(LC2)는 카운터값 신호(CV)를 래치하고, 래치된 카운터값 신호(CV)를 A/D 변환 결과의 디지털값(Do)으로서 출력한다. 이상과 같은 제3 실 시예에서는 데이터 판독 동작의 대상이 3 트랜지스터형 픽셀 회로인 경우에도 제1 실시예와 동일한 효과를 얻을 수 있다.
도 9는 본 발명의 제4 실시예를 나타내고 있다. 제4 실시예를 설명하는 데 있어서, 제1 내지 제3 실시예에서 설명한 요소와 동일한 요소에 대해서는 동일한 부호를 붙이고, 상세한 설명을 생략한다. 제3 실시예와 마찬가지로, 제4 실시예의 촬상 장치(ID4)에서는 데이터 판독 회로(DRC4)는, 예컨대, 복수의 픽셀 회로(PC2)가 매트릭스형으로 배치된 픽셀 어레이에 있어서의 신호 출력선(SOL)(칼럼)마다 설치되어 있다. 데이터 판독 회로(DRC4)는 제2 실시예(도 5)의 램프 신호 생성 회로(RSG2) 대신에 제1 실시예(도 1)의 램프 신호 생성 회로(RSG1)를 갖는 것 및 제1 실시예의 래치 회로(LC1) 대신에 제3 실시예(도 7)의 래치 신호(LC2)를 갖는 것을 제외하고 제2 실시예의 데이터 판독 회로(DRC2)와 동일하다.
도 10은 제4 실시예에 있어서의 데이터 판독 동작을 나타내고 있다. 제4 실시예의 데이터 판독 동작에서는 우선 제3 실시예(도 8)와 마찬가지로, S＋N 판독 동작 및 N 판독 동작이 순차적으로 실시된다. 이 후, A/D 변환 동작에 있어서, 스위치(SW1)가 오프된 후에, 램프 신호 생성 회로(RSC1)는 램프 신호(RMP)의 전압을 소정의 기울기로 상승시키기 시작한다. 이것에 따라, 커패시터(C2)의 용량 커플링에 의해 차동 증폭기(AMP)의 입력 노드(N2)의 전압이 일정한 기울기로 S＋N 레벨로부터 상승하기 시작한다. 이것과 동시에, 카운터(CNT)는 카운트 업 동작을 시작한다. 그리고, 차동 증폭기(AMP)의 입력 노드(N2)의 전압이 입력 노드(N1)의 전압(N 레벨)을 상회하면, 차동 증폭기(AMP)의 출력 신호는 고레벨에서 저레벨로 변화된 다. 차동 증폭기(AMP)의 출력 신호의 하강 에지에 응답하여 래치 회로(LC2)는 카운터값 신호(CV)를 래치하고, 래치된 카운터값 신호(CV)를 A/D 변환 결과의 디지털값(Do)으로서 출력한다. 이상과 같은 제4 실시예에서도, 제1 및 제3 실시예와 동일한 효과를 얻을 수 있다.
또한, 제1 내지 제4 실시예에서는, 데이터 판독 회로 내에 1단의 차동 증폭기를 설치한 예에 대해서 설명하였지만, 본 발명은 이러한 실시예에 한정되지 않는다. 예컨대, 필요한 이득에 따라 데이터 판독 회로 내에 다단의 차동 증폭기를 설치하여도 좋다. 또한, 제1 및 제2 실시예(제3 및 제4 실시예)에서는, S＋N 판독 동작(N 판독 동작)시에 스위치(SW1)를 일단 오프시키는 예에 대해서 설명하였지만, 본 발명은 이러한 실시예에 한정되지 않는다. 예컨대, S＋N 판독 동작(N 판독 동작)시에 데이터 판독 회로측으로부터 픽셀 회로측으로의 영향을 무시해도 좋은 경우, 스위치(SW1)를 온시킨 채로 하여도 좋다.
또한, 제1 내지 제4 실시예에서는 가상 데이터 신호의 판독 전압이 잡음 신호의 판독 전압보다 낮은 예에 대해서 설명하였지만, 본 발명은 이러한 실시예에 한정되지 않는다. 예컨대, 포토다이오드(PD)로서 특성이 반대인 것을 사용하는 경우, 가상 데이터 신호의 판독 전압은 잡음 신호의 판독 전압보다 높아지고, 데이터 판독 회로에 적용하는 램프 신호(RMP)의 전압 변화 방향(상승 방향 또는 하강 방향)에 반대의 특성을 부여해야하는 것은 물론이다.
이상의 실시예에 있어서 설명한 발명을 정리하여 부기로서 개시한다.
(부기 1)
고체 촬상 소자의 잡음 신호의 전압이 제1 입력 단자에 설정되는 동시에, 상기 고체 촬상 소자의 상기 잡음 신호가 중첩된 가상 데이터 신호의 전압이 제2 입력 단자에 설정되고, 상기 제1 및 제2 입력 단자간에 있어서의 전압의 대소 관계의 교체에 응답하여 출력 신호를 반전시키는 차동 증폭기와,
상기 대소 관계가 교체되는 방향으로 상기 제1 및 제2 입력 단자에 있어서의 한쪽 입력 단자의 전압이 변화되기 시작하고 나서 상기 출력 신호가 반전할 때까지 상기 한쪽 입력 단자의 전압 변화량을 측정하고, 그 측정 결과를 상기 가상 데이터 신호로부터 상기 잡음 신호가 제거된 실제 데이터 신호의 전압을 나타내는 디지털값으로서 출력하는 측정 회로를 구비하는 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 회로.
(부기 2)
부기 1에 있어서, 상기 한쪽 입력 단자가 상기 제2 입력 단자인 경우,
상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 낮은 경우에, 소정의 기울기로 전압이 상승하는 램프 신호를 생성하는 램프 신호 생성 회로와,
일단이 상기 제2 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 회로.
(부기 3)
부기 1에 있어서, 상기 한쪽 입력 단자가 상기 제1 입력 단자인 경우,
상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 낮은 경우에, 소정의 기울기로 전압이 하강하는 램프 신호를 생성하는 램프 신호 생성 회로와,
일단이 상기 제1 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 회로.
(부기 4)
부기 1에 있어서, 상기 한쪽 입력 단자가 상기 제2 입력 단자인 경우,
상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 높은 경우에, 소정의 기울기로 전압이 하강하는 램프 신호를 생성하는 램프 신호 생성 회로와,
일단이 상기 제2 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 회로.
(부기 5)
부기 1에 있어서, 상기 한쪽 입력 단자가 상기 제1 입력 단자인 경우,
상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 높은 경우에, 소정의 기울기로 전압이 상승하는 램프 신호를 생성하는 램프 신호 생성 회로와,
일단이 상기 제1 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 회로.
(부기 6)
부기 2 내지 5 중 어느 하나에 있어서, 상기 측정 회로는,
상기 램프 신호의 전압이 변화되기 시작했을 때에 카운트 동작을 시작하는 카운터와,
상기 출력 신호의 반전에 응답하여 상기 카운터의 카운터값을 취득하여 상기 디지털값으로서 출력하는 측정 결과 출력 회로를 구비하는 것을 특징으로 하는 고 체 촬상 소자의 데이터 판독 회로.
(부기 7)
부기 1에 있어서, 상기 한쪽 입력 단자는 상기 제2 입력 단자이고,
상기 제1 및 제2 입력 단자는 각각 반전 입력 단자 및 비반전 입력 단자인 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 회로.
(부기 8)
잡음 신호 및 상기 잡음 신호가 중첩된 가상 데이터 신호를 각각 출력하는 고체 촬상 소자와,
상기 잡음 신호의 전압 및 상기 가상 데이터 신호의 전압에 기초하여 상기 가상 데이터 신호로부터 상기 잡음 신호가 제거된 실제 데이터 신호의 전압을 나타내는 디지털값을 출력하는 데이터 판독 회로를 구비하고,
상기 데이터 판독 회로는,
상기 잡음 신호의 전압이 제1 입력 단자에 설정되는 동시에, 상기 가상 데이터 신호의 전압이 제2 입력 단자에 설정되고, 상기 제1 및 제2 입력 단자간에 있어서의 전압의 대소 관계의 교체에 응답하여 출력 신호를 반전시키는 차동 증폭기와,
상기 대소 관계가 교체되는 방향으로 상기 제1 및 제2 입력 단자에 있어서의 한쪽 입력 단자의 전압이 변화되기 시작하고 나서 상기 출력 신호가 반전할 때까지 상기 한쪽 입력 단자의 전압 변화량을 측정하고, 그 측정 결과를 상기 디지털값으로서 출력하는 측정 회로를 구비하는 것을 특징으로 하는 촬상 장치.
(부기 9)
부기 8에 있어서, 상기 한쪽 입력 단자가 상기 제2 입력 단자인 경우,
상기 데이터 판독 회로는,
상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 낮은 경우에, 소정의 기울기로 전압이 상승하는 램프 신호를 생성하는 램프 신호 생성 회로와,
일단이 상기 제2 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 촬상 장치.
(부기 10)
부기 8에 있어서, 상기 한쪽 입력 단자가 상기 제1 입력 단자인 경우,
상기 데이터 판독 회로는,
상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 낮은 경우에, 소정의 기울기로 전압이 하강하는 램프 신호를 생성하는 램프 신호 생성 회로와,
일단이 상기 제1 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 촬상 장치.
(부기 11)
부기 8에 있어서, 상기 한쪽 입력 단자가 상기 제2 입력 단자인 경우,
상기 데이터 판독 회로는,
상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 높은 경우에, 소정의 기울기로 전압이 하강하는 램프 신호를 생성하는 램프 신호 생성 회로와,
일단이 상기 제2 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 촬상 장치.
(부기 12)
부기 8에 있어서, 상기 한쪽 입력 단자가 상기 제1 입력 단자인 경우,
상기 데이터 판독 회로는,
상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 높은 경우에, 소정의 기울기로 전압이 상승하는 램프 신호를 생성하는 램프 신호 생성 회로와,
일단이 상기 제1 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 촬상 장치.
(부기 13)
부기 9 내지 12 중 어느 하나에 있어서, 상기 측정 회로는,
상기 램프 신호의 전압이 변화되기 시작했을 때에 카운트 동작을 시작하는 카운터와,
상기 출력 신호의 반전에 응답하여 상기 카운터의 카운터값을 취득하여 상기 디지털값으로서 출력하는 측정 결과 출력 회로를 구비하는 것을 특징으로 하는 촬상 장치.
(부기 14)
부기 8에 있어서, 상기 한쪽 입력 단자는 상기 제2 입력 단자이고,
상기 제1 및 제2 입력 단자는 각각 반전 입력 단자 및 비반전 입력 단자인 것을 특징으로 하는 촬상 장치.
(부기 15)
제1 및 제2 입력 단자간에 있어서의 전압의 대소 관계의 교체에 응답하여 출력 신호를 반전시키는 차동 증폭기의 제1 입력 단자에 고체 촬상 소자의 잡음 신호의 전압을 설정하는 동시에, 상기 차동 증폭기의 제2 입력 단자에 상기 고체 촬상 소자의 상기 잡음 신호가 중첩된 가상 데이터 신호의 전압을 설정하고,
상기 대소 관계가 교체되는 방향으로 상기 제1 및 제2 입력 단자에 있어서의 한쪽 입력 단자의 전압을 변화시키며,
상기 한쪽 입력 단자의 전압이 변화되기 시작하고 나서 상기 출력 신호가 반전할 때까지 상기 한쪽 입력 단자의 전압 변화량을 측정하고, 그 측정 결과를 상기 가상 데이터 신호로부터 상기 잡음 신호가 제거된 실제 데이터 신호의 전압을 나타내는 디지털값으로서 출력하는 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 방법.
부기 6 또는 부기 13의 발명에서는, 측정 회로의 카운터는 램프 신호의 전압이 변화되기 시작했을 때에 카운트 동작을 시작한다. 측정 회로의 측정 결과 출력 회로는 차동 증폭기의 출력 신호의 반전에 응답하여 카운터의 카운터값을 취득하여 디지털값으로서 출력한다. 이에 따라, 한쪽 입력 단자의 전압 변화량을 측정하고, 그 측정 결과를 디지털값으로서 출력하는 측정 회로를 용이하게 구성할 수 있다.
이상, 본 발명에 대해서 상세히 설명하였지만, 전술한 실시예 및 그 변형예는 발명의 일례에 불과하며, 본 발명은 이들에 한정되지 않는다. 본 발명을 일탈하지 않는 범위에서 변형 가능한 것은 분명하다.
이상과 같이, 본 발명에 따르면, 차동 증폭기 및 측정 회로에 의해 잡음 제거 기능 및 A/D 변환 기능의 양쪽을 실현할 수 있기 때문에, 데이터 판독 속도를 저하시키지 않고 데이터 판독 회로의 회로 규모(비용) 및 소비 전류를 저감할 수 있고, 데이터 판독 정밀도에도 기여할 수 있다.
Claims (10)
- 고체 촬상 소자의 잡음 신호의 전압이 제1 입력 단자에 설정되는 동시에, 상기 고체 촬상 소자의 상기 잡음 신호가 중첩된 가상 데이터 신호의 전압이 제2 입력 단자에 설정되고, 상기 제1 및 제2 입력 단자간에 있어서의 전압의 대소 관계의 교체에 응답하여 출력 신호를 반전시키는 차동 증폭기와;상기 대소 관계가 교체되는 방향으로 상기 제1 및 제2 입력 단자에 있어서의 한쪽 입력 단자의 전압이 변화되기 시작하고 나서 상기 출력 신호가 반전할 때까지 상기 한쪽 입력 단자의 전압 변화량을 측정하고, 그 측정 결과를 상기 가상 데이터 신호로부터 상기 잡음 신호가 제거된 실제 데이터 신호의 전압을 나타내는 디지털값으로서 출력하는 측정 회로를 구비하는 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 회로.
- 제1항에 있어서, 상기 한쪽 입력 단자가 상기 제2 입력 단자인 경우,상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 낮은 경우에, 소정의 기울기로 전압이 상승하는 램프 신호를 생성하는 램프 신호 생성 회로와,일단이 상기 제2 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 회로.
- 제1항에 있어서, 상기 한쪽 입력 단자가 상기 제1 입력 단자인 경우,상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 낮은 경우에, 소정의 기울기로 전압이 하강하는 램프 신호를 생성하는 램프 신호 생성 회로와,일단이 상기 제1 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 회로.
- 제1항에 있어서, 상기 한쪽 입력 단자가 상기 제2 입력 단자인 경우,상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 높은 경우에, 소정의 기울기로 전압이 하강하는 램프 신호를 생성하는 램프 신호 생성 회로와,일단이 상기 제2 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 회로.
- 제1항에 있어서, 상기 한쪽 입력 단자가 상기 제1 입력 단자인 경우,상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 높은 경우에, 소정의 기울기로 전압이 상승하는 램프 신호를 생성하는 램프 신호 생성 회로와,일단이 상기 제1 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 회로.
- 제1항에 있어서, 상기 한쪽 입력 단자는 상기 제2 입력 단자이고,상기 제1 및 제2 입력 단자는 각각 반전 입력 단자 및 비반전 입력 단자인 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 회로.
- 잡음 신호 및 상기 잡음 신호가 중첩된 가상 데이터 신호를 각각 출력하는 고체 촬상 소자와;상기 잡음 신호의 전압 및 상기 가상 데이터 신호의 전압에 기초하여 상기 가상 데이터 신호로부터 상기 잡음 신호가 제거된 실제 데이터 신호의 전압을 나타내는 디지털값을 출력하는 데이터 판독 회로를 구비하고,상기 데이터 판독 회로는,상기 잡음 신호의 전압이 제1 입력 단자에 설정되는 동시에, 상기 가상 데이터 신호의 전압이 제2 입력 단자에 설정되며, 상기 제1 및 제2 입력 단자간에 있어서의 전압의 대소 관계의 교체에 응답하여 출력 신호를 반전시키는 차동 증폭기와,상기 대소 관계가 교체되는 방향으로 상기 제1 및 제2 입력 단자에 있어서의 한쪽 입력 단자의 전압이 변화되기 시작하고 나서 상기 출력 신호가 반전할 때까지 상기 한쪽 입력 단자의 전압 변화량을 측정하고, 그 측정 결과를 상기 디지털값으로서 출력하는 측정 회로를 구비하는 것을 특징으로 하는 촬상 장치.
- 제7항에 있어서, 상기 한쪽 입력 단자가 상기 제2 입력 단자인 경우,상기 데이터 판독 회로는,상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 낮은 경우에, 소정의 기울기로 전압이 상승하는 램프 신호를 생성하는 램프 신호 생성 회로와,일단이 상기 제2 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 촬상 장치.
- 제7항에 있어서, 상기 한쪽 입력 단자가 상기 제1 입력 단자인 경우,상기 데이터 판독 회로는,상기 가상 데이터 신호의 전압이 상기 잡음 신호의 전압보다 낮은 경우에, 소정의 기울로 전압이 하강하는 램프 신호를 생성하는 램프 신호 생성 회로와,일단이 상기 제1 입력 단자에 접속되고, 타단이 상기 램프 신호를 수신하는 커패시터 소자를 구비하는 것을 특징으로 하는 촬상 장치.
- 제1 및 제2 입력 단자간에 있어서의 전압의 대소 관계의 교체에 응답하여 출력 신호를 반전시키는 차동 증폭기의 제1 입력 단자에 고체 촬상 소자의 잡음 신호의 전압을 설정하는 동시에, 상기 차동 증폭기의 제2 입력 단자에 상기 고체 촬상 소자의 상기 잡음 신호가 중첩된 가상 데이터 신호의 전압을 설정하는 단계와;상기 대소 관계가 교체되는 방향으로 상기 제1 및 제2 입력 단자에 있어서의 한쪽 입력 단자의 전압을 변화시키는 단계와;상기 한쪽 입력 단자의 전압이 변화되기 시작하고 나서 상기 출력 신호가 반전할 때까지 상기 한쪽 입력 단자의 전압 변화량을 측정하고, 그 측정 결과를 상기 가상 데이터 신호로부터 상기 잡음 신호가 제거된 실제 데이터 신호의 전압을 나타내는 디지털값으로서 출력하는 단계를 포함하는 것을 특징으로 하는 고체 촬상 소자의 데이터 판독 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005027772A JP4247995B2 (ja) | 2005-02-03 | 2005-02-03 | 固体撮像素子のデータ読出回路、撮像装置および固体撮像素子のデータ読出方法 |
| JPJP-P-2005-00027772 | 2005-02-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060090151A KR20060090151A (ko) | 2006-08-10 |
| KR100756257B1 true KR100756257B1 (ko) | 2007-09-07 |
Family
ID=36756088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050046676A KR100756257B1 (ko) | 2005-02-03 | 2005-06-01 | 고체 촬상 소자의 데이터 판독 회로, 촬상 장치 및 고체촬상 소자의 데이터 판독 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7639290B2 (ko) |
| JP (1) | JP4247995B2 (ko) |
| KR (1) | KR100756257B1 (ko) |
| CN (1) | CN100438583C (ko) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4546563B2 (ja) * | 2006-03-01 | 2010-09-15 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
| JP2008011284A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | 画像処理回路、撮像回路および電子機器 |
| KR100826513B1 (ko) * | 2006-09-08 | 2008-05-02 | 삼성전자주식회사 | 멀티플 샘플링을 이용한 ｃｄｓ 및 ａｄｃ 장치 및 방법 |
| JP4311482B2 (ja) * | 2007-05-17 | 2009-08-12 | ソニー株式会社 | 撮像回路、ｃｍｏｓセンサ、および撮像装置 |
| JP4900200B2 (ja) | 2007-11-15 | 2012-03-21 | ソニー株式会社 | 固体撮像素子、およびカメラシステム |
| JP5347341B2 (ja) * | 2008-06-06 | 2013-11-20 | ソニー株式会社 | 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法 |
| JP2010028624A (ja) * | 2008-07-23 | 2010-02-04 | Sony Corp | アナログデジタル変換器及びアナログデジタル変換方法、並びに撮像装置及びその駆動方法 |
| JP5365223B2 (ja) * | 2009-01-29 | 2013-12-11 | 富士通セミコンダクター株式会社 | 撮像装置、撮像装置の信号処理方法およびイメージセンサチップ |
| JP5262791B2 (ja) * | 2009-02-12 | 2013-08-14 | 株式会社ニコン | Ａｄ変換器及びこれを用いた固体撮像素子 |
| JP4945618B2 (ja) * | 2009-09-18 | 2012-06-06 | 株式会社東芝 | Ａ／ｄコンバータ |
| KR101136808B1 (ko) * | 2010-06-25 | 2012-04-13 | 에스케이하이닉스 주식회사 | 이미지 센서 |
| US8390486B2 (en) * | 2011-05-31 | 2013-03-05 | SK Hynix Inc. | Automatic offset adjustment for digital calibration of column parallel single-slope ADCs for image sensors |
| JP2013062611A (ja) * | 2011-09-12 | 2013-04-04 | Sony Corp | 固体撮像素子およびカメラシステム |
| JP5801665B2 (ja) * | 2011-09-15 | 2015-10-28 | キヤノン株式会社 | 固体撮像装置、ａ／ｄ変換器およびその制御方法 |
| JP5806566B2 (ja) * | 2011-09-15 | 2015-11-10 | キヤノン株式会社 | Ａ／ｄ変換器および固体撮像装置 |
| JP5485969B2 (ja) | 2011-11-07 | 2014-05-07 | 株式会社Ｎｔｔドコモ | 動画像予測符号化装置、動画像予測符号化方法、動画像予測符号化プログラム、動画像予測復号装置、動画像予測復号方法及び動画像予測復号プログラム |
| JP5882041B2 (ja) * | 2011-12-08 | 2016-03-09 | ルネサスエレクトロニクス株式会社 | Ａｄコンバータおよびそれを用いた固体撮像装置 |
| JP2013179479A (ja) * | 2012-02-28 | 2013-09-09 | Nikon Corp | 固体撮像装置及びこれを用いた電子カメラ |
| WO2014002415A1 (ja) * | 2012-06-28 | 2014-01-03 | パナソニック株式会社 | 撮像装置 |
| JP5880478B2 (ja) * | 2013-03-29 | 2016-03-09 | ソニー株式会社 | コンパレータ、固体撮像素子、電子機器、および、駆動方法 |
| KR102075093B1 (ko) | 2013-08-14 | 2020-03-03 | 삼성전자주식회사 | 이미지 센서, 아날로그-디지털 컨버터 및 아날로그-디지털 변환 방법 |
| KR102210539B1 (ko) * | 2013-12-26 | 2021-02-01 | 삼성전자주식회사 | 상관 이중 샘플링 회로, 이를 포함하는 아날로그-디지털 컨버터, 및 이미지 센서 |
| US9819890B2 (en) * | 2015-08-17 | 2017-11-14 | Omnivision Technologies, Inc. | Readout circuitry to mitigate column fixed pattern noise of an image sensor |
| KR101913650B1 (ko) * | 2017-11-06 | 2018-10-31 | 크루셜텍 (주) | 디스플레이 영역에서의 생체 이미지 판독 장치 |
| JP2021153210A (ja) * | 2018-06-08 | 2021-09-30 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、撮像素子の制御方法、及び、電子機器 |
| WO2021064518A1 (ja) * | 2019-10-04 | 2021-04-08 | 株式会社半導体エネルギー研究所 | 表示モジュール、および電子機器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4589025A (en) * | 1984-11-30 | 1986-05-13 | Rca Corporation | Dark current measurement and correction for video from field-transfer imagers |
| US5831258A (en) * | 1996-08-20 | 1998-11-03 | Xerox Corporation | Pixel circuit with integrated amplifer |
| US5982318A (en) * | 1997-10-10 | 1999-11-09 | Lucent Technologies Inc. | Linearizing offset cancelling white balancing and gamma correcting analog to digital converter for active pixel sensor imagers with self calibrating and self adjusting properties |
| US6433822B1 (en) * | 1998-03-31 | 2002-08-13 | Intel Corporation | Method and apparatus for self-calibration and fixed-pattern noise removal in imager integrated circuits |
| KR100284306B1 (ko) * | 1998-10-14 | 2001-03-02 | 김영환 | 이미지 센서의 화질 개선을 위한 단위 화소 구동 방법 |
| JP3990857B2 (ja) | 2000-07-03 | 2007-10-17 | キヤノン株式会社 | 撮像装置及び撮像システム |
| KR100399954B1 (ko) | 2000-12-14 | 2003-09-29 | 주식회사 하이닉스반도체 | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 |
| KR100498594B1 (ko) | 2000-12-30 | 2005-07-01 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 |
| US6965407B2 (en) * | 2001-03-26 | 2005-11-15 | Silicon Video, Inc. | Image sensor ADC and CDS per column |
| EP1351491A1 (en) * | 2002-04-02 | 2003-10-08 | STMicroelectronics Limited | Reset function for image sensor |
| EP1351490B1 (en) * | 2002-04-02 | 2009-12-23 | STMicroelectronics Limited | Image sensor with improved readout circuit |
| JP2008011284A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | 画像処理回路、撮像回路および電子機器 |
-
2005
- 2005-02-03 JP JP2005027772A patent/JP4247995B2/ja not_active Expired - Fee Related
- 2005-05-27 US US11/138,483 patent/US7639290B2/en not_active Expired - Fee Related
- 2005-06-01 KR KR1020050046676A patent/KR100756257B1/ko active IP Right Grant
- 2005-06-10 CN CNB2005100767175A patent/CN100438583C/zh not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| None |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4247995B2 (ja) | 2009-04-02 |
| US20060170795A1 (en) | 2006-08-03 |
| CN100438583C (zh) | 2008-11-26 |
| CN1816114A (zh) | 2006-08-09 |
| JP2006217245A (ja) | 2006-08-17 |
| US7639290B2 (en) | 2009-12-29 |
| KR20060090151A (ko) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100756257B1 (ko) | 고체 촬상 소자의 데이터 판독 회로, 촬상 장치 및 고체촬상 소자의 데이터 판독 방법 | |
| US9525836B2 (en) | AD conversion apparatus, solid-state imaging apparatus, and imaging system | |
| US7903150B2 (en) | Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like | |
| US7755686B2 (en) | Physical quantity distribution detecting apparatus and imaging apparatus | |
| JP6083611B2 (ja) | 固体撮像装置及び撮像装置 | |
| US9787927B2 (en) | Solid-state imaging apparatus | |
| JP2008211774A (ja) | アナログ量をデジタル化するための方法、前記方法を実装するデジタル化装置、及びそのような装置を統合する電磁放射線検出器 | |
| JP2009239694A (ja) | 固体撮像装置及び撮像システム | |
| US8547446B2 (en) | Fully-differential amplifier, photoelectric conversion apparatus including fully-differential amplifier, and image-pickup system | |
| JP4781985B2 (ja) | 固体撮像装置 | |
| US9035229B2 (en) | Imaging device | |
| CN114679555A (zh) | 固态成像设备、ad转换器电路和电流补偿电路 | |
| WO2019150522A1 (ja) | Ａｄ変換回路、撮像装置、および内視鏡システム | |
| CN111565032B (zh) | 信号转换电路及信号读出电路架构 | |
| JPH10336526A (ja) | 固体撮像装置 | |
| US7795958B2 (en) | Minimizing changes in common mode voltage at inputs of an operational amplifier used in a switched capacitor differential amplifier | |
| US20190110012A1 (en) | Ad conversion circuit and imaging device | |
| CN109361883A (zh) | 像素读出电路及图像传感器 | |
| JP2006025352A (ja) | 光電変換装置及び信号読み出し回路とイメージセンサ | |
| TW200803483A (en) | Image sensor | |
| US11502697B2 (en) | Analog-to-digital converter circuit and image sensor | |
| JP4219777B2 (ja) | リニアイメージセンサー | |
| JP2010187238A (ja) | Ａｄ変換器、ａｄ変換方法及び固体撮像素子 | |
| JP5001970B2 (ja) | 固体撮像装置 | |
| JP6598505B2 (ja) | 撮像装置、および、撮像システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130822 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140825 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150730 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160727 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180730 Year of fee payment: 12 |