KR100748554B1 - 유니버셜 시리얼 버스 호스트, 유니버셜 시리얼 버스시스템 및 그것의 구동 방법 - Google Patents

유니버셜 시리얼 버스 호스트, 유니버셜 시리얼 버스시스템 및 그것의 구동 방법 Download PDF

Info

Publication number
KR100748554B1
KR100748554B1 KR1020050068033A KR20050068033A KR100748554B1 KR 100748554 B1 KR100748554 B1 KR 100748554B1 KR 1020050068033 A KR1020050068033 A KR 1020050068033A KR 20050068033 A KR20050068033 A KR 20050068033A KR 100748554 B1 KR100748554 B1 KR 100748554B1
Authority
KR
South Korea
Prior art keywords
usb
host
switch
deadlock
power
Prior art date
Application number
KR1020050068033A
Other languages
English (en)
Other versions
KR20070013605A (ko
Inventor
김학수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050068033A priority Critical patent/KR100748554B1/ko
Priority to US11/481,779 priority patent/US20070028127A1/en
Publication of KR20070013605A publication Critical patent/KR20070013605A/ko
Application granted granted Critical
Publication of KR100748554B1 publication Critical patent/KR100748554B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1443—Transmit or communication errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 USB(Universal Serial Bus) 시스템에 관한 것이다. 본 발명에 따른 USB 시스템은 호스트와 USB 케이블을 통해 호스트와 연결된 적어도 하나 이상의 디바이스를 포함하며, 호스트와 디바이스 간의 통신이 데드락 상태에 빠지게 되면, 호스트는 디바이스로의 전원공급을 차단하고, 초기화 과정을 거친 후, 디바이스로의 전원공급을 재개함으로써, 호스트와 디바이스 간의 통신이 데드락 상태로부터 자동적으로 빠져나오도록 한다.

Description

유니버셜 시리얼 버스 호스트, 유니버셜 시리얼 버스 시스템 및 그것의 구동 방법{UNIVERSAL SERIAL BUS HOST, UNIVERSAL SERIAL BUS SYSTEM AND METHOD OF DRIVING THE SAME}
도 1은 본 발명의 제 1 실시예에 따른 유니버셜 시리얼 버스(USB) 시스템의 블록도이다.
도 2는 도 1에 도시된 USB 시스템의 동작을 설명하기 위한 파형도이다.
도 3은 도 1에 도시된 USB 시스템의 동작을 설명하기 위한 상태 천이도이다.
도 4는 본 발명의 제 2 실시예에 따른 USB 시스템의 블록도이다.
도 5는 도 4에 도시된 USB 시스템의 동작을 설명하기 위한 파형도이다.
도 6은 도 4에 도시된 USB 시스템의 동작을 설명하기 위한 상태 천이도이다.
도 7은 도 4에 도시된 USB 시스템의 다른 동작을 설명하기 위한 상태 천이도이다.
도 8은 도 4에 도시된 USB 시스템의 또 다른 동작을 설명하기 위한 상태 천이도이다.
도 9는 본 발명의 제 3 실시예에 따른 USB 시스템의 블록도이다.
도 10은 도 9에 도시된 USB 시스템의 동작을 설명하기 위한 파형도이다.
도 11은 도 9에 도시된 USB 시스템의 동작을 설명하기 위한 상태 천이도이 다.
도 12는 도 9에 도시된 USB 시스템의 다른 동작을 설명하기 위한 상태 천이도이다.
도 13은 도 9에 도시된 USB 시스템의 또 다른 동작을 설명하기 위한 상태 천이도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 20, 30 : USB 시스템 100, 110 : USB 호스트
200, 210, 220 : USB 디바이스 300 : USB 케이블
본 발명은 직렬 버스 시스템에 관한 것으로, 더 구체적으로는 유니버셜 시리얼 버스(Universal Serial Bus) 시스템 및 그 구동 방법에 관한 것이다.
유니버셜 시리얼 버스(이하 'USB'라 칭함)는, 과거의 컴퓨터와 그 주변장치들 간의 직병렬 연결들(예컨대, RS232, LPT 등)과는 달리, 플러그 앤 플레이(Plug and Play)를 지원하는 규격이다. 컴퓨터와 그 주변기기들이 연결될 때 USB 규격은 다이내믹 연결/제거(dynamic connection/removal)를 지원하고 시스템의 셋업이나 재부팅 과정들을 필요로 하지 않으므로 그 사용이 용이하다. 하나의 USB 시스템에 최대 127 개의 장치들이 연결될 수 있으므로 포트 확장이 용이하다. USB 시스템은 또한 실시간 데이터 전송을 지원한다. 이러한 USB 시스템은 최신의 다양한 디지털 멀티미디어 통신 장치들(예컨대, 휴대폰, 캠코더, 디지털 카메라 등)에서 널리 채용되고 있다.
하나의 USB 시스템은 시스템의 중심이 되는 하나의 USB 호스트, 여러가지 기능들을 제공하는 다수의 USB 디바이스, 그리고 버스 토플로지에 따라서 USB 호스트와 USB 디바이스를 물리적으로 연결하는 USB 인터커넥트로 구성된다. USB 시스템은 그 데이터 전송 속도에 따라서, 로우 스피드(Low Speed), 풀 스피드(Full Speed), 하이 스피드(High Speed) 타입으로 분류된다. 로우 스피드 타입은 1.5 Mbps의 전송 속도(signaling bit rate)를 지원하고, 키보드, 마우스, 조이스틱, 스피커 등에 적용된다. 풀 스피드 타입은 12 Mbps의 전송 속도를 지원하고, 주로 하드 디스크, 스캐너, 프린터 등에 적용된다. 하이 스피드 타입은 높은 대역폭이 필요한 비디오 저장 장치 분야에 적용되며 최대 480 Mbps의 전송 속도를 지원한다.
일반적으로, 데이터 통신 중에 발생한 오류로 통신이 더 이상 지속될 수 없는 상태를 데드락(deadlock) 상태라 하는데, USB 통신에서도 데드락 상태가 종종 발생한다.
USB 호스트 시스템과 USB 디바이스 시스템이 상호 연결되어 데이터 통신이 이루어지고 있는 중, 어느 한 쪽이 데드락 상태에 빠지게 되면 USB 데이터 통신은 더 이상 불가능하게 된다. 예를 들어, 데이터 통신이 수행되고 있는 두 USB 시스템들 사이에 한 시스템이 수신한 데이터의 길이 값이 전송 상의 오류 등으로 인해 상대 시스템이 보낸 데이터의 실제 길이보다 클 경우, 송신 시스템의 데이터 전송이 종료된 후에도 수신 시스템은 나머지 길이만큼의 데이터를 더 수신하려고 무한의 데이터 수신 상태로 있게 된다. 이 경우, 두 시스템 간의 통신은 결국 데드락 상태로 빠지게 된다. 다른 예로, 데이터 통신 중 수신 시스템의 데이터 버퍼링 기능이 오동작하는 경우, 송신 시스템은 나머지 데이터의 전송을 위한 무한의 대기 상태로 있게 되는데, 이로 인해 두 시스템은 통신 데드락 상태에 빠지게 된다.
위에 기술한 바와 같은 통신 데드락 상태에 빠져 있는 두 USB 시스템 간의 통신을 정상적으로 복구하기 위해서는 사용자가 해당 시스템들 사이에 연결된 USB 케이블을 제거한 후 다시 연결해주어야 한다.
본 발명이 이루고자 하는 기술적 과제는 USB 데이터 통신이 데드락 상태로 빠질 때 USB 케이블의 제거 및 재연결 없이 자동적으로 데드락 상태로부터 벗어날 수 있는 USB 시스템 및 그 구동방법을 제공하는 것이다.
본 발명에 따른 USB 시스템은 호스트와 USB(Universal Serial Bus)를 통해 상기 호스트와 연결된 적어도 하나 이상의 디바이스를 포함하며, 상기 호스트는 데드락 상태가 발생하면 전원 라인을 통하여 상기 디바이스로 공급되는 전원을 차단하고, 초기화 과정을 거친 후 상기 디바이스에 대한 전원 공급을 재개하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 호스트는 상기 전원 라인과 연결되어, 상기 디바이스에 대한 전원 공급을 제어하는 제 1 스위치를 구비하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 디바이스는 상기 USB의 데이터 라인과 연결된 풀 업 저항을 구비하고, 상기 풀업 저항은 제 2 스위치와 연결되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 2 스위치는 상기 전원 라인을 통한 전원 공급이 차단되면 상기 데이터 라인과 상기 풀업 저항의 연결을 차단하고, 상기 전원 공급이 재개되면 상기 데이터 라인과 상기 풀업 저항을 연결하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 호스트는 상기 데이터 라인의 상태 변화에 응답해서 상기 호스트와 상기 디바이스와의 연결여부를 판단하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 호스트는 상기 데드락 상태를 감지하는 데드락 감지부를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 1 스위치는 상기 데드락 감지부의 감지 결과에 응답하여 제어되는 것을 특징으로 한다.
본 발명에 따른 USB 호스트는 USB와 연결된 다운스트림 포트 트랜시버와 상기 다운스트림 포트 트랜시버로 입력되는 신호에 응답하여 데드락 상태를 감지하는 데드락 감지부와 상기 다운스트림 포트 트랜시버와 상기 USB의 전원 라인 사이에 연결되어, 상기 데드락 감지부의 감지 결과에 따라 상기 전원 라인을 통한 전원 공급을 제어하는 스위치를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 데드락 상태가 발생하면 상기 스위치는 상기 전원 공급을 차단하는 것을 특징으로 한다.
본 발명에 따른 USB 시스템은 호스트와 USB(Universal Serial Bus)를 통해 상기 호스트와 연결된 디바이스를 포함하며, 데드락 상태가 발생하면, 상기 디바이스는 상기 USB의 데이터 라인과 풀업 저항 간의 연결을 차단하고, 상기 호스트는 상기 데이터 라인의 신호에 응답하여 상기 USB의 전원 라인을 통한 전원 공급을 차단하고, 초기화 과정을 거친 후 상기 전원 공급을 재개하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 호스트는 상기 전원 공급을 제어하는 제 1 스위치를 구비하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 디바이스는 상기 데이터 라인과 상기 풀업 저항 간의 연결을 제어하는 제 2 스위치를 구비하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 디바이스는 상기 데드락 상태를 감지하는 데드락 감지부를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 2 스위치는 상기 데드락 감지부의 감지 결과에 응답하여 제어되는 것을 특징으로 한다.
본 발명에 따른 호스트와 USB를 통해 상기 호스트와 연결된 디바이스를 포함하는 USB 시스템의 구동 방법은 데드락 발생 여부를 감지하는 단계와 상기 데드락이 감지되면 전원 라인을 통한 전원 공급을 차단하는 단계와 상기 호스트와 상기 디바이스 간의 분리를 감지하고 초기화 과정을 수행하는 단계와 그리고, 상기 초기화 과정 수행 후 상기 전원 라인을 통한 상기 전원 공급을 재개하는 단계를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 호스트는 상기 전원 라인과 연결되어, 상기 디바이스에 대한 전원 공급을 제어하는 제 1 스위치를 구비하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 디바이스는 상기 USB의 데이터 라인과 연결된 풀업 저항을 구비하고, 상기 풀업 저항은 제 2 스위치와 연결되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 제 2 스위치는 상기 전원 라인을 통한 전원 공급이 차단되면 상기 데이터 라인과 상기 풀업 저항의 연결을 차단하고, 상기 전원 공급이 재개되면 상기 데이터 라인과 상기 풀업 저항을 연결하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 호스트는 상기 데이터 라인의 상태 변화에 응답하여 상기 호스트와 상기 디바이스와의 연결여부를 판단하는 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면들을 참조하여 상세히 설명하도록 한다.
도 1은 본 발명의 제 1 실시예에 따른 유니버셜 시리얼 버스(USB) 시스템의 블록도이다. USB 시스템(10)은 USB 호스트(100)와 버스 파워 하이 스피드 USB 디바이스(200), USB 케이블(300)로 구성된다.
USB 호스트(100)는 다운스트림 포트 트랜시버(Downstream port transceiver, 101)와 디바이스 컨트롤러(102)로 구성된다. 다운스트림 포트 트랜시버(101)는 버스 파워 하이 스피드 USB 디바이스(200)와 데이터 통신을 위한 연결부이다. 다운스트림 포트 트랜시버(101)는 두 개의 데이터 라인(D+, D-), 전원 라인(Vbus), 접지 라인(GND)과 연결된다. 다운스트림 포트 트랜시버(101)의 두 개의 데이터 라인(D+, D-) 각각은 풀다운(Pull Down) 저항(R1, R2)과 연결된다. 풀다운 저항(R1, R2)은 약 15kΩ의 값을 가진다. 다운스트림 포트 트랜시버(101)의 전원 라인(Vbus)은 5V의 전원을 버스 파워 하이 스피드 USB 디바이스(200)로 공급한다. 전원 라인(Vbus)에 연결된 스위치(SW1)는 데드락 상태가 발생하면 전원 공급을 제어한다. 디바이스 컨트롤러(102)는 데드락 감지부(103)를 포함한다. 데드락 감지부(103)는 다운스트림 포트 트랜시버(101)로 입력되는 신호에 응답하여 USB 시스템(10)의 데드락 상태를 감지한다.
구체적으로 설명하면, 데드락 감지부(103)는 USB 디바이스(200)로부터 장시간 동안 응답이 없거나 미리 정해진 응답이 오지 않은 경우에 다운스트림 포트 트랜시버(101)로부터의 신호에 응답하여 현재 시스템이 데드락 상태에 있는 것으로 판정한다. 그리고, 데드락 상태 감지 결과에 따라 디바이스 컨트롤러(102)는 전원 라인(Vbus)에 연결된 스위치(SW1)를 제어한다.
USB 디바이스는 USB 호스트(100)로부터 전원을 공급받아 동작하는 버스 파워(Bus-powered) USB 디바이스와 자체 전원으로 동작하는 셀프 파워(Self-powered) USB 디바이스로 구분된다. 도 1의 버스 파워 하이 스피드 USB 디바이스(200)는 USB 호스트(100)로부터 전원을 공급받아 동작한다.
버스 파워 하이 스피드 USB 디바이스(200)는 업스트림 포트 트랜시버(Upstream port transceiver, 201)를 포함한다. 업스트림 포트 트랜시버(201)는 USB 호스트(100)와 데이터 통신을 위한 연결부이다. 업스트림 포트 트랜시버(201)는 두 개의 데이터 라인(D+, D-), 전원 라인(Vbus), 접지 라인(GND)과 연결된다. 업스트림 포트 트랜시버(201)의 양의 데이터 라인(D+)은 풀업 저항(R3)과 연결된다. 풀업 저항(R3)은 약 1.5kΩ의 값을 가진다. USB 디바이스가 풀 스피드 모드 또는 하이 스피드 모드 디바이스일 경우, 풀업 저항(R3)은 양의 데이터 라인(D+)에 연결되고, USB 디바이스가 로우 스피드 모드 디바이스일 경우, 풀업 저항(R3)은 음 의 데이터 라인(D-)에 연결된다. 풀업 저항(R3)은 내부 전압(Vcc)을 공급받는다. 버스 파워 하이 스피드 USB 디바이스(200)의 내부 전압(Vcc)은 USB 호스트(100)에서 전원 라인(Vbus)을 통해 공급되는 전원을 변환하여 사용한다.
USB 케이블(300)은 USB 호스트(100)와 버스 파워 하이 스피드 USB 디바이스(200)를 연결하는 통로가 된다.
USB 호스트(100)는 버스 파워 하이 스피드 USB 디바이스(200)와 연결 유무를 판단한다. 만약, 두 데이터 라인(D+, D-) 모두가 특정 시간(예를 들어 2.5㎲ 이상) 동안 로우(Low) 레벨 상태를 유지하면, USB 호스트(100)는 버스 파워 하이 스피드 USB 디바이스(200)가 분리되었다고 감지한다. 이를 SE0(Single-Ended 0) 상태라 한다. 또한, 두 데이터 라인(D+, D-) 중 어느 하나가 특정 시간(예를 들어 2.5㎲ 이상) 동안 하이(High) 레벨 상태를 유지하면, USB 호스트(100)는 버스 파워 하이 스피드 USB 디바이스(200)가 연결되었다고 감지한다.
이상과 같은 USB 시스템(10)의 연결 유무 판단 기준에 따라, USB 호스트(100)는 버스 파워 하이 스피드 USB 디바이스(200)와의 연결 유무를 감지한다. 만약, USB 시스템(10)에 데드락 상태가 발생하게 되면, USB 케이블(300)을 뺐다가 다시 끼우는 물리적인 작업없이 USB 호스트(100)와 버스 파워 하이 스피드 USB 디바이스(200)가 재연결된다.
USB 호스트(100)의 디바이스 컨트롤러(102)가 USB 시스템(10)의 데드락 상태를 감지하게 되면, 다운스트림 포트 트랜시버(101)의 전원 라인(Vbus)과 연결된 스위치(SW1)를 오프(Off)한다. 스위치(SW1)가 오프되면, 버스 파워 하이 스피드 USB 디바이스(200)로 전원 공급이 차단된다. 그 결과, USB 호스트(100)로부터 전원을 공급받아 동작하는 버스 파워 하이 스피드 USB 디바이스(200)의 동작이 중지된다. 버스 파워 하이 스피드 USB 디바이스(200)의 동작이 중지되면 내부 전압(Vcc)의 공급도 차단되어 두 개의 데이터 라인(D+, D-) 모두 로우 레벨 상태를 유지하게 된다. SE0 상태가 특정 시간 동안 지속되면 USB 호스트(100)는 버스 파워 하이 스피드 USB 디바이스(200)와 분리를 감지한다. 이후 USB 호스트(100)는 내부 상태를 초기화하고 스위치(SW1)를 온(On)하여, 버스 파워 하이 스피드 USB 디바이스(200)로 전원을 공급한다. 버스 파워 하이 스피드 USB 디바이스(200)로 전원이 공급되면, 풀업 저항(R3)으로 내부 전압(Vcc)이 공급된다. 그 결과, 양의 데이터 라인(D+)은 하이 레벨로 천이된다. 양의 데이터 라인(D+)이 특정 시간 동안 하이 레벨 상태를 유지하면, USB 호스트(100)는 버스 파워 하이 스피드 USB 디바이스(200)와 연결되었음을 감지하고 데이터 통신을 시작하게 된다.
도 2는 도 1에 도시된 USB 시스템의 동작을 설명하기 위한 파형도이다.
Vbus는 도 1의 USB 호스트(100)에서 버스 파워 하이 스피드 USB 디바이스(200)로 공급되는 전원 라인이 스위치(SW1)의 제어로 변화되는 모습을 보여주는 것이다. 약 5V의 전원이 전원 라인(Vbus)을 통하여 버스 파워 하이 스피드 USB 디바이스(200)로 공급되다가 데드락 상태가 감지되면 스위치(SW1)가 오프되어 버스 파워 하이 스피드 USB 디바이스(200)로 전원 공급이 중단된다.
Vcc는 버스 파워 하이 스피드 USB 디바이스(200) 내부 전압을 나타낸 것으로, 전원 라인(Vbus)을 통하여 공급되는 전원을 사용한다. 데드락 상태가 감지되어 전원 라인(Vbus)으로 전원 공급이 중단되면 버스 파워 하이 스피드 USB 디바이스(200)의 동작이 중지된다.
D+와 D-는 데이터 라인의 상태 변화를 보여주는 파형도이다. 버스 파워 하이 스피드 USB 디바이스(200)의 동작이 중지되면, 양의 데이터 라인(D+)이 하이 레벨에서 로우 레벨로 천이된다. 두 데이터 라인(D+, D-) 모두가 특정 시간(T1) 동안 로우 레벨 상태를 유지하면, USB 호스트(100)는 버스 파워 하이 스피드 USB 디바이스(200)와 분리를 감지한다. 이후 USB 호스트(100)는 일정 시간(T2) 동안 내부 상태 초기화 과정을 거친 후, 전원 라인(Vbus)과 연결된 스위치(SW1)를 온하여 버스 파워 하이 스피드 USB 디바이스(200)로 전원을 공급한다. 전원 공급 후, 양의 데이터 라인(D+)은 로우 레벨에서 하이 레벨로 천이된다. 두 데이터 라인(D+, D-) 중 어느 하나가 특정 시간(T3) 동안 하이 레벨 상태를 유지하면, USB 호스트(100)는 버스 파워 하이 스피드 USB 디바이스(200)와 연결되었음을 감지하고 데이터 통신을 시작하게 된다.
도 3은 도 1에 도시된 USB 시스템의 동작을 설명하기 위한 상태 천이도이다. USB 호스트(100)와 버스 파워 하이 스피드 USB 디바이스(200) 사이의 데이터 통신 중(S1) USB 호스트(100)가 데드락 상태를 감지하면(S2), USB 호스트(100)는 전원 라인(Vbus)과 연결된 스위치(SW1)를 오프한다(S3). 스위치(SW1)가 오프되면 버스 파워 하이 스피드 USB 디바이스(200)로 전원 공급이 중단된다. 그 결과, 버스 파워 하이 스피드 USB 디바이스(200)의 동작이 중지된다(S4). 버스 파워 하이 스피드 USB 디바이스(200)의 동작이 중지되면, 두 데이터 라인(D+, D-) 모두가 로우 상태 를 일정 시간 유지하는 SE0 상태가 된다(S5). SE0 상태가 되면 USB 호스트(100)는 버스 파워 하이 스피드 USB 디바이스(200)와 분리를 감지하고(S6), 내부 상태를 초기화하는 과정을 거친다(S7). 이후 USB 호스트(100)는 전원 라인(Vbus)과 연결된 스위치(SW1)를 온하여(S8), 버스 파워 하이 스피드 USB 디바이스(200)로 전원을 공급한다. 버스 파워 하이 스피드 USB 디바이스(200)는 전원 공급에 따라 리부팅(rebooting)되고, 양의 데이터 라인(D+)이 하이 레벨이 된다(S9). 두 개의 데이터 라인(D+, D-) 중 어느 하나가 일정 시간 동안 하이 레벨 상태를 유지하면, USB 호스트(100)는 버스 파워 하이 스피드 USB 디바이스(200)와 연결되었음을 감지하고(S10) 데이터 통신을 재시작하게 된다(S11).
도 1 내지 도 3은 풀업 저항(R3)이 양의 데이터 라인(D+)에 연결된 버스 파워 하이 스피드 USB 디바이스(200)에 대한 설명으로, 전원 공급에 따라 음의 데이터 라인(D-)은 로우 레벨 상태를 유지하고, 양의 데이터 라인(D+)의 레벨이 천이된다. 만약, 풀업 저항(R3)이 음의 데이터 라인(D-)에 연결된 로우 스피드 USB 디바이스는 전원 공급에 따라 양의 데이터 라인(D+)은 로우 레벨 상태를 유지하고, 음의 데이터 라인(D-)의 레벨이 천이된다.
도 4는 본 발명의 제 2 실시예에 따른 USB 시스템의 블록도이다. 도 4의 USB 시스템(20)은 도 1의 USB 시스템(10)에서 USB 디바이스를 셀프 파워 하이 스피드 USB 디바이스(210)로 대체한 구성이다.
도 1과 동일한 역할을 하는 블록에 대해서는 동일한 참조 부호를 사용하였으며, 도 1과 중복되는 상세 설명은 생략한다.
셀프 파워 하이 스피드 USB 디바이스(210)는 업스트림 포트 트랜시버(201)와 Vbus 감지부(204)로 구성된다. Vbus 감지부(204)는 USB 호스트(100)로부터 전원 라인(Vbus)을 통하여 공급되는 전원의 변화를 감지하여 풀업 저항(R3)과 연결된 제 2 스위치(SW2)를 제어한다. Vbus 감지부(204)는 전압 비교기로 구성될 수 있다.
USB 호스트(100)의 디바이스 컨트롤러(102)가 USB 시스템(20)의 데드락 상태를 감지하여 제 1 스위치(SW1)를 오프하면, 전원 라인(Vbus)을 통한 전원 공급이 차단된다. Vbus 감지부(204)는 전원 라인(Vbus)을 통한 전원 공급이 차단되는 것을 감지하고 풀업 저항(R3)과 연결된 제 2 스위치(SW2)를 오프한다. 제 2 스위치(SW2)가 오프되면 양의 데이터 라인(D+)은 하이 레벨에서 로우 레벨로 천이된다. 이후 두 데이터 라인(D+, D-) 모두가 일정 시간 동안 로우 상태를 유지하면 USB 호스트(100)는 셀프 파워 하이 스피드 USB 디바이스(210)가 분리되었음을 감지한다. 그리고 USB 호스트(100)는 내부 상태를 초기화하고 제 1 스위치(SW1)를 온(On)하여, 셀프 파워 하이 스피드 USB 디바이스(210)로 전원을 공급한다. 셀프 파워 하이 스피드 USB 디바이스(210)의 Vbus 감지부(204)는 전원 라인(Vbus)을 통한 전원 공급을 감지하여 제 2 스위치(SW2)를 온한다. 제 2 스위치(SW2)가 온 되기 전, 셀프 파워 하이 스피드 USB 디바이스(210)는 자체적으로 내부 상태를 초기화하는 과정을 거친다. 제 2 스위치(SW2)가 온되면, 양의 데이터 라인(D+)에 내부 전압(Vcc)이 흘러 하이 레벨 상태가 된다. 양의 데이터 라인(D+)이 특정 시간 동안 하이 레벨 상태를 유지하면, USB 호스트(100)는 셀프 파워 하이 스피드 USB 디바이스(210)와 연결되었음을 감지하고 데이터 통신을 시작하게 된다.
도 5는 도 4에 도시된 USB 시스템의 동작을 설명하기 위한 파형도이다. Vbus는 도 1의 USB 호스트(100)에서 셀프 파워 하이 스피드 USB 디바이스(210)로 공급되는 전원 라인이 스위치(SW1)의 제어로 변화되는 모습을 보여주는 것이다. 약 5V의 전원이 전원 라인(Vbus)을 통하여 셀프 파워 하이 스피드 USB 디바이스(200)로 공급되다가 데드락 상태가 감지되면 스위치(SW1)가 오프되어 셀프 파워 하이 스피드 USB 디바이스(200)로 전원 공급이 중단된다.
SW2는 Vbus 감지부(204)를 통해 제어되는 제 2 스위치(SW2)의 파형도이다. 데드락 상태가 감지되어 전원 라인(Vbus)을 통한 전원 공급이 중단되면, Vbus 감지부(204)는 제 2 스위치(SW2)를 오프한다. 그리고 전원 라인(Vbus)을 통한 전원 공급이 재개되면, Vbus 감지부(204)는 제 2 스위치(SW2)를 온한다.
D+와 D-는 데이터 라인의 상태 변화를 보여주는 파형도이다. 셀프 파워 하이 스피드 USB 디바이스(210)의 제 2 스위치(SW2)가 오프되면, 양의 데이터 라인(D+)이 하이 레벨에서 로우 레벨로 천이된다. 두 데이터 라인(D+, D-) 모두가 특정 시간(T1) 동안 로우 레벨 상태를 유지하면, USB 호스트(100)는 셀프 파워 하이 스피드 USB 디바이스(210)와 분리를 감지한다. 이후 USB 호스트(100)는 일정 시간(T2) 동안 내부 상태 초기화 과정을 거친다. 그리고 나서, 전원 라인(Vbus)과 연결된 스위치(SW1)를 온하여 셀프 파워 하이 스피드 USB 디바이스(210)로 전원을 공급한다. Vbus 감지부(204)는 전원 라인(Vbus)을 통하여 전원이 공급되면 제 2 스위치(SW2)를 온시킨다. 제 2 스위치(SW2)가 온되면, 양의 데이터 라인(D+)은 로우 레벨에서 하이 레벨로 천이된다. 두 데이터 라인(D+, D-) 중 어느 하나가 특정 시간(T3) 동 안 하이 레벨 상태를 유지하면, USB 호스트(100)는 셀프 파워 하이 스피드 USB 디바이스(210)와 연결되었음을 감지하고 데이터 통신을 시작하게 된다.
도 6은 도 4에 도시된 USB 시스템의 동작을 설명하기 위한 상태 천이도이다. USB 호스트(100)와 셀프 파워 하이 스피드 USB 디바이스(210) 사이의 데이터 통신 중(S20) USB 호스트(100)가 데드락 상태를 감지하면(S21), USB 호스트(100)는 전원 라인(Vbus)과 연결된 제 1 스위치(SW1)를 오프한다(S22). 제 1 스위치(SW1)가 오프되면 전원 라인(Vbus)을 통한 전원 공급이 차단된다. Vbus 감지부(204)는 풀업 저항(R3)과 연결된 제 2 스위치(SW2)를 오프한다(S23). 제 2 스위치(SW2)가 오프되면 양의 데이터 라인(D+)은 하이 레벨에서 로우 레벨로 천이되어, 두 데이터 라인(D+, D-) 모두가 로우 상태를 일정 시간 유지하는 SE0 상태가 된다(S24). SE0 상태가 되면 셀프 파워 하이 스피드 USB 디바이스(210)는 내부 상태를 초기화하는 과정을 거친다(S25). USB 호스트(100)가 SE0 상태를 감지하면 셀프 파워 하이 스피드 USB 디바이스(210)와 분리되었음을 판단한다(S26). 그리고 USB 호스트(100)는 내부 상태를 초기화하는 과정을 거친다(S27). 이후 USB 호스트(100)는 전원 라인(Vbus)과 연결된 스위치(SW1)를 온하여(S28), 전원 라인(Vbus)을 통하여 전원을 공급한다. Vbus 감지부(204)는 전원 라인(Vbus)을 통하여 전원이 공급되면 제 2 스위치(SW2)를 온시키다(S29). 제 2 스위치(SW2)가 온되면, 양의 데이터 라인(D+)은 로우 레벨에서 하이 레벨로 천이된다. 두 데이터 라인(D+, D-) 중 어느 하나가 특정 시간 동안 하이 레벨 상태를 유지하면, USB 호스트(100)는 셀프 파워 하이 스피드 USB 디바이스(210)와 연결되었음을 감지하고(S30) 데이터 통신을 재시작한다(S31).
도 7은 도 4에 도시된 USB 시스템의 다른 동작을 설명하기 위한 상태 천이도이다. 도 7은 도 4의 구성에서 USB 호스트(100)와 셀프 파워 하이 스피드 USB 디바이스(210)의 역할을 USB OTG A-디바이스와 USB OTG B-디바이스가 대신한다.
USB OTG(On-The-Go)는 USB 2.0 규격에 좀 더 이점을 부여하자는 데 착안한 것으로 USB에서 호스트로 동작하는 시스템이 무조건 존재해야 되는 취약점을 보완한 것이다. 예를 들어, MP3 플레이어들간의 파일 교환, 디지털 카메라와 포토 프린터 등의 연결과 같이 USB 디바이스만으로 서로를 연결할 수 있다.
두 개의 USB OTG 시스템이 연결되면, 어느 쪽이 호스트의 역할을 하고, 어느 쪽이 디바이스의 역할을 하게 되는지 결정하는 것이 필요하다. USB OTG에서는 이 역할을 위해 ID 라인을 추가하여 ID 라인의 상태에 따라 역할이 결정된다. 만일 ID 라인이 접지 라인(GND)과 연결되어 있다면, 이 방향의 디바이스는 처음부터 자신을 호스트로 셋팅하게 된다. 이것을 USB OTG A-디바이스라고 한다. 그리고 ID 라인이 플로팅(floating : 연결되어 있지 않음)되어 있다면, 처음부터 자신을 디바이스로 셋팅하게 된다. 이것을 USB OTG B-디바이스라고 한다.
만약 두 개의 USB OTG 시스템이 호스트와 디바이스 관계를 바꾸려면 HNP(Host Negotiation Protocol)를 이용해 서로의 역할을 바꿀 수 있다.
도 7의 상태 천이도는 도 6과 달리 USB OTG A-디바이스가 데드락 상태를 감지하여(S41) 전원 라인(Vbus)과 연결된 제 1 스위치(SW1)를 오프하면(S42), 세션 종료(Session End) 상황인지를 확인하는 과정이 필요하다(S43). SRP(Session Request Protocol) 표준을 따르는 USB OTG 시스템은 동작이 완료되는 세션 종료 상 황이 되면 전원 라인(Vbus)을 통한 전원 공급이 차단된다. 그러므로 USB OTG B-디바이스의 Vbus 감지부(204)는 단순히 전원 라인(Vbus)을 통한 전원 공급의 차단만으로 데드락이 감지되었다고 인식하면 안된다. 즉, 두 개의 데이터 라인(D+, D-) 중 어느 하나가 하이 레벨인 상태 중, 전원 라인(Vbus)을 통한 전원 공급이 차단되면 USB OTG B-디바이스는 데드락 상태가 감지되었다고 인식하면 된다. 나머지 과정의 동작은 도 6과 동일하다.
도 8은 도 4에 도시된 USB 시스템의 또 다른 동작을 설명하기 위한 상태 천이도이다. 도 8의 USB OTG 시스템은 도 7의 USB OTG 시스템에서 HNP를 이용하여 호스트와 디바이스의 역할이 변경된 경우이다. USB OTG 시스템이 동작하는 중 HNP를 이용하여 호스트와 디바이스의 역할이 바뀐 경우, 데드락 상태가 발생하여 두 개의 시스템의 연결을 끊고 다시 연결할 때는 초기에 셋팅되어 있던 상태로 역할이 정해진다. 이후 역할 변경이 필요하면 HNP를 이용하여 역할이 바뀌게 된다. 예를 들어, 제 1 USB OTG 디바이스가 호스트로, 제 2 USB OTG 디바이스가 디바이스로 각각 초기 셋팅되어 서로 연결된 경우를 가정하기로 한다. 이 경우, 역할 변경이 필요하게 되면 HNP를 이용하여 제 1 USB OTG 디바이스는 디바이스로, 제 2 USB OTG 디바이스는 호스트로 각각 설정되어 데이터 통신이 이루어진다. 이때 데드락 상태가 발생하면 스위치(SW1, SW2)의 제어로 USB OTG 시스템은 분리되었다가 다시 연결된다. 이 경우, 제 1 USB OTG 디바이스는 초기 셋팅된 값인 호스트로, 제 2 USB OTG 디바이스는 디바이스로 역할이 정해진다.
도 9는 본 발명의 제 3 실시예에 따른 USB 시스템의 블록도이다. 도 9의 USB 시스템(30)은 도 1, 도 4와 달리 데드락 감지부(203)가 USB 디바이스에 포함되어 있다.
USB 호스트(110)는 다운스트림 포트 트랜시버(101)와 디바이스 컨트롤러(104)로 구성된다. 디바이스 컨트롤러(104)는 전원 라인(Vbus)과 연결된 제 1 스위치(SW1)를 제어한다.
하이 스피드 USB 디바이스(220)는 데드락 감지부(203)를 포함한 디바이스 컨트롤러(202)를 가진다. 디바이스 컨트롤러(202)는 풀업 저항(R3)과 연결된 제 2 스위치(SW2)를 제어한다.
도 10은 도 9에 도시된 USB 시스템의 동작을 설명하기 위한 파형도이다. SW2는 디바이스 컨트롤러(202)에 의해 제어되는 제 2 스위치(SW2)의 파형도이다. 데드락 상태가 감지되면 디바이스 컨트롤러(202)는 제 2 스위치(SW2)를 오프한다. 그리고 전원 라인(Vbus)을 통한 전원 공급이 재개되면, 디바이스 컨트롤러(202)는 제 2 스위치(SW2)를 온한다.
D+와 D-는 데이터 라인의 상태 변화를 보여주는 파형도이다. 버스 파워 하이 스피드 USB 디바이스(220)의 제 2 스위치(SW2)가 오프되면, 양의 데이터 라인(D+)이 하이 레벨에서 로우 레벨로 천이된다. 두 데이터 라인(D+, D-) 모두가 특정 시간(T1) 동안 로우 레벨 상태를 유지하면, USB 호스트(110)는 버스 파워 하이 스피드 USB 디바이스(220)와 분리를 감지한다. 이후 USB 호스트(110)는 제 1 스위치(SW1)를 오프하고 일정 시간(T2) 동안 내부 상태 초기화 과정을 거친다. 그리고 나서, USB 호스트(110)는 전원 라인(Vbus)과 연결된 제 1 스위치(SW1)를 온하여 버스 파워 하이 스피드 USB 디바이스(220)로 전원을 공급한다. 버스 파워 하이 스피드 USB 디바이스(220)는 전원 라인(Vbus)을 통하여 전원이 공급되면 제 2 스위치(SW2)를 온시키다. 제 2 스위치(SW2)가 온되면, 양의 데이터 라인(D+)은 로우 레벨에서 하이 레벨로 천이된다. 두 데이터 라인(D+, D-) 중 어느 하나가 특정 시간(T3) 동안 하이 레벨 상태를 유지하면, USB 호스트(110)는 버스 파워 하이 스피드 USB 디바이스(220)와 연결되었음을 감지하고 데이터 통신을 시작하게 된다.
Vbus는 USB 호스트(110)에서 버스 파워 하이 스피드 USB 디바이스(220)로 공급되는 전원 라인이 제 1 스위치(SW1)의 제어로 변화되는 모습을 보여주는 것이다. USB 호스트(110)는 버스 파워 하이 스피드 USB 디바이스(220)와 분리되었음을 감지하면 제 1 스위치(SW1)가 오프되어 버스 파워 하이 스피드 USB 디바이스(220)로 전원 공급이 중단된다.
도 11은 도 9에 도시된 USB 시스템의 동작을 설명하기 위한 상태 천이도이다. USB 호스트(110)와 버스 파워 하이 스피드 USB 디바이스(220) 사이의 데이터 통신 중(S80) 버스 파워 하이 스피드 USB 디바이스(220)가 데드락 상태를 감지하면(S81), 버스 파워 하이 스피드 USB 디바이스(220)는 풀업 저항(R3)과 연결된 제 2 스위치(SW2)를 오프한다(S82). 제 2 스위치(SW2)가 오프되면 두 데이터 라인(D+, D-) 모두가 로우 상태를 일정 시간 유지하는 SE0 상태가 된다(S83). SE0 상태가 되면 USB 호스트(110)는 버스 파워 하이 스피드 USB 디바이스(220)와 분리를 감지한다(S84). 그리고 USB 호스트(110)는 전원 라인(Vbus)에 연결된 제 1 스위치(SW1)를 오프한다(S85). 이후 USB 호스트(110)는 내부 상태를 초기화하는 과정을 거치고 (S87), 전원 라인(Vbus)과 연결된 제 1 스위치(SW1)를 온한다(S88). 제 1 스위치(SW1)가 온됨에 따라, 버스 파워 하이 스피드 USB 디바이스(220)로 전원이 공급된다. 버스 파워 하이 스피드 USB 디바이스(220)는 전원 공급에 따라 리부팅(rebooting)되고, 양의 데이터 라인(D+)이 하이 레벨이 된다(S89). 두 개의 데이터 라인(D+, D-) 중 어느 하나가 일정 시간 동안 하이 레벨 상태를 유지하면, USB 호스트(110)는 버스 파워 하이 스피드 USB 디바이스(220)와 연결되었음을 감지하고(S90) 데이터 통신을 재시작하게 된다(S91).
도 12는 도 9에 도시된 USB 시스템의 다른 동작을 설명하기 위한 상태 천이도이다. 도 12의 USB 시스템은 호스트가 일반적인 USB 호스트 혹은 USB OTG A-디바이스이고, 디바이스가 셀프 파워 USB 디바이스 혹은 USB OTG B-디바이스인 경우이다. 도 12의 상태 천이도는 SE0 상태가 되면(S103), USB 디바이스 자체적으로 내부 상태를 초기화하는 과정(S104)을 거치는 것을 제외하고는 도 11과 동일하다.
도 13은 도 9에 도시된 USB 시스템의 또 다른 동작을 설명하기 위한 상태 천이도이다. 도 13의 USB OTG 시스템은 도 12의 USB OTG 시스템에서 HNP를 이용하여 호스트와 디바이스의 역할이 변경된 경우이다. USB OTG 시스템이 동작하는 중 HNP를 이용하여 호스트와 디바이스의 역할이 바뀐 경우, 데드락 상태가 발생하여 두 개의 시스템의 연결을 끊고 다시 연결할 때는 초기에 셋팅되어 있던 상태로 역할이 정해진다. 이후 역할 변경이 필요하면 HNP를 이용하여 역할이 바뀌게 된다.
이상에서 기술한 방법 외에 USB 호스트나 디바이스에 USB 시스템의 재연결을 위한 별도의 버튼(Button)을 구비하는 방법이 있을 수 있다. USB 사용자가 데드락 상태를 감지하면, 버튼을 이용하여 상기의 스위치들을 제어하여 강제적으로 USB 시스템을 재연결할 수도 있을 것이다.
이와 같이, USB 시스템에서 데드락 상태가 발생되면 USB 케이블을 물리적으로 뺐다가 다시 끼우는 번거로움을 피하고, 스위치를 사용하여 USB 시스템을 재연결할 수 있게 된다.
본 발명에 따른 USB 시스템은 PC, MP3 플레이어, 휴대폰, PDA, 디지털 카메라, 포토 프린터 등 USB를 사용하는 각종 전자기기에 적용 가능하다.
이상과 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상과 같은 본 발명에 의하면, USB 시스템에서 데드락 상태가 발생되면 자동으로 USB 시스템이 재연결되도록 하여 사용자 편의성을 향상시킨다.

Claims (19)

  1. 호스트; 그리고
    USB(Universal Serial Bus)를 통해 상기 호스트와 연결된 적어도 하나 이상의 디바이스를 포함하며,
    상기 호스트는 데드락 상태가 발생하면 전원 라인을 통하여 상기 디바이스로 공급되는 전원을 차단하고, 초기화 과정을 거친 후 상기 디바이스에 대한 전원 공급을 재개하는 것을 특징으로 하는 USB 시스템.
  2. 제 1 항에 있어서,
    상기 호스트는 상기 전원 라인과 연결되어, 상기 디바이스에 대한 전원 공급을 제어하는 제 1 스위치를 구비하는 것을 특징으로 하는 USB 시스템.
  3. 제 2 항에 있어서,
    상기 디바이스는 상기 USB의 데이터 라인과 연결된 풀업 저항을 구비하고, 상기 풀업 저항은 제 2 스위치와 연결되는 것을 특징으로 하는 USB 시스템.
  4. 제 3 항에 있어서,
    상기 제 2 스위치는 상기 전원 라인을 통한 전원 공급이 차단되면 상기 데이터 라인과 상기 풀업 저항의 연결을 차단하고, 상기 전원 공급이 재개되면 상기 데 이터 라인과 상기 풀업 저항을 연결하는 것을 특징으로 하는 USB 시스템.
  5. 제 4 항에 있어서,
    상기 호스트는 상기 데이터 라인의 상태 변화에 응답해서 상기 호스트와 상기 디바이스와의 연결여부를 판단하는 것을 특징으로 하는 USB 시스템.
  6. 제 2 항에 있어서,
    상기 호스트는 상기 데드락 상태를 감지하는 데드락 감지부를 포함하는 것을 특징으로 하는 USB 시스템.
  7. 제 6 항에 있어서,
    상기 제 1 스위치는 상기 데드락 감지부의 감지 결과에 응답하여 제어되는 것을 특징으로 하는 USB 시스템.
  8. USB와 연결된 다운스트림 포트 트랜시버;
    상기 다운스트림 포트 트랜시버로 입력되는 신호에 응답하여 데드락 상태를 감지하는 데드락 감지부; 그리고
    상기 다운스트림 포트 트랜시버와 상기 USB의 전원 라인 사이에 연결되어, 상기 데드락 감지부의 감지 결과에 따라 상기 전원 라인을 통한 전원 공급을 제어하는 스위치를 포함하는 것을 특징으로 하는 USB 호스트.
  9. 제 8 항에 있어서,
    상기 데드락 상태가 발생하면 상기 스위치는 상기 전원 공급을 차단하는 것을 특징으로 하는 USB 호스트.
  10. 호스트; 그리고
    USB(Universal Serial Bus)를 통해 상기 호스트와 연결된 디바이스를 포함하며,
    데드락 상태가 발생하면, 상기 디바이스는 상기 USB의 데이터 라인과 풀업 저항 간의 연결을 차단하고, 상기 호스트는 상기 데이터 라인의 신호에 응답하여 상기 USB의 전원 라인을 통한 전원 공급을 차단하고, 초기화 과정을 거친 후 상기 전원 공급을 재개하는 것을 특징으로 하는 USB 시스템.
  11. 제 10 항에 있어서,
    상기 호스트는 상기 전원 공급을 제어하는 제 1 스위치를 구비하는 것을 특징으로 하는 USB 시스템.
  12. 제 11 항에 있어서,
    상기 디바이스는 상기 데이터 라인과 상기 풀업 저항 간의 연결을 제어하는 제 2 스위치를 구비하는 것을 특징으로 하는 USB 시스템.
  13. 제 12 항에 있어서,
    상기 디바이스는 상기 데드락 상태를 감지하는 데드락 감지부를 포함하는 것을 특징으로 하는 USB 시스템.
  14. 제 13 항에 있어서,
    상기 제 2 스위치는 상기 데드락 감지부의 감지 결과에 응답하여 제어되는 것을 특징으로 하는 USB 시스템.
  15. 호스트와 USB를 통해 상기 호스트와 연결된 디바이스를 포함하는 USB 시스템의 구동 방법에 있어서,
    데드락 발생 여부를 감지하는 단계;
    상기 데드락이 감지되면 전원 라인을 통한 전원 공급을 차단하는 단계;
    상기 호스트와 상기 디바이스 간의 분리를 감지하고 초기화 과정을 수행하는 단계; 그리고
    상기 초기화 과정 수행 후 상기 전원 라인을 통한 상기 전원 공급을 재개하는 단계를 포함하는 것을 특징으로 하는 USB 시스템의 구동 방법.
  16. 제 15 항에 있어서,
    상기 호스트는 상기 전원 라인과 연결되어, 상기 디바이스에 대한 전원 공급 을 제어하는 제 1 스위치를 구비하는 것을 특징으로 하는 USB 시스템의 구동 방법.
  17. 제 16 항에 있어서,
    상기 디바이스는 상기 USB의 데이터 라인과 연결된 풀업 저항을 구비하고, 상기 풀업 저항은 제 2 스위치와 연결되는 것을 특징으로 하는 USB 시스템의 구동 방법.
  18. 제 17 항에 있어서,
    상기 제 2 스위치는 상기 전원 라인을 통한 전원 공급이 차단되면 상기 데이터 라인과 상기 풀업 저항의 연결을 차단하고, 상기 전원 공급이 재개되면 상기 데이터 라인과 상기 풀업 저항을 연결하는 것을 특징으로 하는 USB 시스템의 구동 방법.
  19. 제 18 항에 있어서,
    상기 호스트는 상기 데이터 라인의 상태 변화에 응답하여 상기 호스트와 상기 디바이스와의 연결여부를 판단하는 것을 특징으로 하는 USB 시스템의 구동 방법.
KR1020050068033A 2005-07-26 2005-07-26 유니버셜 시리얼 버스 호스트, 유니버셜 시리얼 버스시스템 및 그것의 구동 방법 KR100748554B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050068033A KR100748554B1 (ko) 2005-07-26 2005-07-26 유니버셜 시리얼 버스 호스트, 유니버셜 시리얼 버스시스템 및 그것의 구동 방법
US11/481,779 US20070028127A1 (en) 2005-07-26 2006-07-06 Universal serial bus system, and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050068033A KR100748554B1 (ko) 2005-07-26 2005-07-26 유니버셜 시리얼 버스 호스트, 유니버셜 시리얼 버스시스템 및 그것의 구동 방법

Publications (2)

Publication Number Publication Date
KR20070013605A KR20070013605A (ko) 2007-01-31
KR100748554B1 true KR100748554B1 (ko) 2007-08-10

Family

ID=37695758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068033A KR100748554B1 (ko) 2005-07-26 2005-07-26 유니버셜 시리얼 버스 호스트, 유니버셜 시리얼 버스시스템 및 그것의 구동 방법

Country Status (2)

Country Link
US (1) US20070028127A1 (ko)
KR (1) KR100748554B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0614258D0 (en) * 2006-07-18 2006-08-30 Nokia Corp A method for use where a first and second device are connected
CN101601001B (zh) * 2006-12-08 2012-07-18 诺基亚公司 对单独串行接口的多个连接
KR101357162B1 (ko) * 2007-03-30 2014-02-04 삼성전자주식회사 호스트 장치와 ｕｓｂ 장치간의 통신을 제어하는 장치,방법 및 시스템
US8242742B2 (en) * 2007-06-06 2012-08-14 O2Micro, Inc Chargers, systems and methods for detecting a power source
US20090174366A1 (en) * 2008-01-09 2009-07-09 Freescale Semiconductor, Inc. Multiple Function Switching Regulator for Use in Mobile Electronic Devices
US20090282276A1 (en) * 2008-05-12 2009-11-12 Iain Thomas Learmonth Peripheral device
TW201011520A (en) * 2008-09-03 2010-03-16 Realtek Semiconductor Corp Power saving device and method
JP2010175587A (ja) * 2009-01-27 2010-08-12 Seiko Epson Corp 画像表示システムおよび画像入力装置
JP4719834B2 (ja) * 2009-06-18 2011-07-06 オンキヨー株式会社 Ａｖシステム、給電装置及び受電装置
KR20110036396A (ko) * 2009-10-01 2011-04-07 삼성전자주식회사 디스플레이장치 및 텔레비전과, 디스플레이장치의 전원출력 제어방법
JP4944214B2 (ja) * 2010-02-09 2012-05-30 株式会社バッファロー 周辺装置およびその動作方法
CN102236771A (zh) * 2010-04-22 2011-11-09 鸿富锦精密工业（深圳）有限公司 读卡器
CN201877592U (zh) * 2010-10-12 2011-06-22 鸿富锦精密工业（深圳）有限公司 Usb接口结构及具有该usb接口结构的电脑机箱
US20130067119A1 (en) * 2011-09-09 2013-03-14 Chi Kwok Wong Boot up configuration with usb data pins in embedded systems
CN104937516B (zh) * 2013-01-28 2020-11-10 惠普发展公司，有限责任合伙企业 检测端口上的设备安装和移除
CN105278650B (zh) * 2014-05-28 2018-10-12 精工爱普生株式会社 电子设备
JP6798278B2 (ja) * 2016-01-13 2020-12-09 株式会社リコー 複合機、複合機において実行される制御方法及び複合機の制御プログラム
US20190020586A1 (en) * 2017-07-14 2019-01-17 Qualcomm Incorporated Selective insertion of a deadlock recovery buffer in a bus interconnect for deadlock recovery
CN108459984A (zh) * 2018-02-02 2018-08-28 郑州云海信息技术有限公司 一种机柜i2c总线死锁处理方法、系统、介质及设备
CN108959153B (zh) * 2018-08-01 2021-04-06 广州视源电子科技股份有限公司 一种一体机、数据续传的方法、装置、设备和存储介质
KR20200055512A (ko) 2018-11-13 2020-05-21 삼성전자주식회사 제어 신호를 송수신하기 위한 전자 장치 및 방법
US11513978B2 (en) * 2020-08-18 2022-11-29 Western Digital Technologies, Inc. Dual data ports with shared detection line
US11316502B1 (en) * 2021-03-09 2022-04-26 Renesas Electronics America Inc. Open condition sensing and protection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990043402A (ko) * 1997-11-29 1999-06-15 전주범 Usb에 있어서 다운스트림 포트 재사용방법
JP2001306413A (ja) 2000-04-25 2001-11-02 Sony Corp Ｕｓｂ通信デバイス
US6415342B1 (en) 1999-07-27 2002-07-02 Hewlett-Packard Company Universal serial bus controlled connect and disconnect
KR20050086262A (ko) * 2004-02-25 2005-08-30 엘지전자 주식회사 유에스비 디바이스의 통신 제어방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675813A (en) * 1995-10-26 1997-10-07 Microsoft Corporation System and method for power control in a universal serial bus
US6553512B1 (en) * 2000-02-16 2003-04-22 Hewlett Packard Development Company, L.P. Method and apparatus for resolving CPU deadlocks
US6665818B1 (en) * 2000-04-27 2003-12-16 Hewlett-Packard Development Company, L.P. Apparatus and method for detecting, diagnosing, and handling deadlock errors
US6625761B1 (en) * 2000-06-13 2003-09-23 Cypress Semiconductor Corp. Fault tolerant USB method and apparatus
JP3664236B2 (ja) * 2000-10-30 2005-06-22 ティアック株式会社 Ｕｓｂ機器
TW512232B (en) * 2001-05-08 2002-12-01 Prolific Technology Inc USB connection-detection circuitry and operation methods of the same
TW591509B (en) * 2003-01-28 2004-06-11 Via Tech Inc USB control circuit and operation method applied in computer-to-computer transmission
US7268561B2 (en) * 2004-09-20 2007-09-11 Texas Instruments Incorporated USB attach detection for USB 1.1 and USB OTG devices
US7219178B2 (en) * 2004-09-30 2007-05-15 Arm Limited Bus deadlock avoidance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990043402A (ko) * 1997-11-29 1999-06-15 전주범 Usb에 있어서 다운스트림 포트 재사용방법
US6415342B1 (en) 1999-07-27 2002-07-02 Hewlett-Packard Company Universal serial bus controlled connect and disconnect
JP2001306413A (ja) 2000-04-25 2001-11-02 Sony Corp Ｕｓｂ通信デバイス
KR20050086262A (ko) * 2004-02-25 2005-08-30 엘지전자 주식회사 유에스비 디바이스의 통신 제어방법

Also Published As

Publication number Publication date
KR20070013605A (ko) 2007-01-31
US20070028127A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
KR100748554B1 (ko) 유니버셜 시리얼 버스 호스트, 유니버셜 시리얼 버스시스템 및 그것의 구동 방법
US7085876B2 (en) USB controlling apparatus for data transfer between computers and method for the same
US6415342B1 (en) Universal serial bus controlled connect and disconnect
US7268561B2 (en) USB attach detection for USB 1.1 and USB OTG devices
US7193442B2 (en) USB 1.1 for USB OTG implementation
US20130166928A1 (en) Universal serial bus host and power management method thereof
JP6725842B2 (ja) 情報処理装置、受給電制御回路及び受給電制御方法
JP3610424B2 (ja) 電子機器及びインタフェース回路
US10565145B2 (en) Felxconnect disconnect detection
JP3810368B2 (ja) 内部ｕｓｂハブを有するシステムで電力を管理する方法およびシステム
JP2005209204A (ja) プロセッサを低電力状態にすることができる周辺デバイス
US20090268743A1 (en) Data transmission bridge device and control chip thereof for transmitting data
US20150253842A1 (en) Semiconductor device, and power control method for usbotg
US10579569B2 (en) Universal serial bus type-C interface circuit and pin bypass method thereof
US8549337B2 (en) Memory card control device and method for controlling the same
US20170070381A1 (en) Override subsystems for rapid recovery from serial-link errors
JP2001067156A (ja) コンピュータ周辺機器及びその制御方法、撮像装置並びに記憶媒体
JP2004072770A (ja) Ｉｅｅｅ−１３９４ｐｈｙにおける中断からの自動復帰方式
US9552048B2 (en) Electronic system in which USB device can inform occurrence of event to host device without receiving status request from host device
JP2003122458A (ja) コンピュータ装置、コントローラ、コンピュータ装置の制御方法
JP2001306413A (ja) Ｕｓｂ通信デバイス
TWI394036B (zh) 主機板
JP2001177543A (ja) バス接続機器および機器接続システム
JP5492844B2 (ja) インターフェースの接続方法およびコンピュータ
JP4716910B2 (ja) 電源供給制御装置および電源供給制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee