KR100727437B1 - 금속배선 형성 방법 - Google Patents

금속배선 형성 방법 Download PDF

Info

Publication number
KR100727437B1
KR100727437B1 KR1020010038884A KR20010038884A KR100727437B1 KR 100727437 B1 KR100727437 B1 KR 100727437B1 KR 1020010038884 A KR1020010038884 A KR 1020010038884A KR 20010038884 A KR20010038884 A KR 20010038884A KR 100727437 B1 KR100727437 B1 KR 100727437B1
Authority
KR
South Korea
Prior art keywords
forming
barrier film
metal wiring
metal layer
metal
Prior art date
Application number
KR1020010038884A
Other languages
English (en)
Other versions
KR20030002143A (ko
Inventor
이원준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038884A priority Critical patent/KR100727437B1/ko
Publication of KR20030002143A publication Critical patent/KR20030002143A/ko
Application granted granted Critical
Publication of KR100727437B1 publication Critical patent/KR100727437B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 이중 배리어막을 이용한 금속배선 형성 방법에 관한 것이다. 본 발명은 이중의 배리어막을 사용함으로써, 금속배선 형성에 따른 금속 이온의 확산을 효과적으로 방지할 수 있으며, 콘택 저항을 감소시킬 수 있는 금속배선 형성 방법을 제공하는데 그 목적이 있다. 이를 위해 본 발명은, 소정 공정이 완료된 기판 상에 제1배리어막을 형성하는 단계; 상기 제1배리어막 내부에 소정의 이온을 스터핑하는 단계; 상기 스터핑된 제1배리어막 상에 제2배리어막을 형성하는 단계; 및 상기 제2배리어막 상에 금속층을 형성하는 단계를 포함하여 이루어지는 금속배선 형성 방법을 제공한다.
DMAH, DMEAA, TDMAT, 스터핑, 배리어막.

Description

금속배선 형성 방법{A forming method of metal line}
도 1a 내지 도 1b는 종래기술에 따른 금속배선 형성 공정을 도시한 단면도,
도 2는 종래기술과 본 발명에서의 콘택 저항을 도시한 그래프,
도 3a 내지 도 3d는 본 발명에 따른 금속배선 형성 공정을 도시한 단면도,
도 4는 종래 및 본 발명에 따른 금속 이온의 확산 현상을 도시한 SEM 사진.
* 도면의 주요 부분에 대한 부호의 설명
20 : 기판
21 : 층간절연막
22' : 제1배리어막
23 : 제2배리어막
24 : 제1금속층
25 : 제2금속층
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, 금속배선 형성 방법에 관한 것으로, 더욱 상세하게는 이중 배리어막을 이용한 금속배선 형성 방법에 관한 것이다.
반도체 소자의 신뢰성을 향상하기 위해 배선물질과 기판물질 사이에 고안정성의 확산장벽층 즉, 배리어막이 요구되어 왔다. 이러한 배리어막은 열역학적 측면에서 결정입계를 통한 확산이 어려우면 수동장벽(passive barrier)이 되고, 이와 반대로 결정입계를 통한 확산이 용이하면 무장벽(non-barrier)이 되며, 열역학적인측면에서 불안정하면 희생장벽(sacrificial barrier)이 된다. 즉, 배리어막이 배선물질 또는 기판물질과 반응함으로서 물질의 확산을 방지하는데, 이는 확산장벽층이 반응에 의해 소모되기 전까지 확산방지기능을 하고, 소모 후 방지막의 파괴를 추측케 한다.
다결정 박막에서 결정입계를 통한 확산은 결정입을 통한 확산보다 용이하므로, 결정입계를 통한 확산을 방지하는 것이 매우 중요하다.
따라서, 종래에는 결정입계가 없는 단결정과 비정질을 확산장벽층으로 이용하는 방법과 이미 존재하는 결정입을 차단하는스터핑(Stuffing)방법을 사용해 왔으며, 대표적인 스터핑 방법으로는 질소 스터핑과 산소 스퍼핑이 있다.
한편, 과거의 금속배선층은 물리기상 증착법(Physical Vapor Deposition; 이하 PVD라 함)에 의해 형성되어 왔으나, PVD의 경우 막균일도 및 단차피복성 등이 우수하지 못하여 이에 대한 대안으로서 화학기상 증착법(Chemical Vapor Deposition; 이하 CVD라 함)에 의한 금속층과 PVD 금속층을 적층구조로 한 금속배선층이 이용되고 있다.
도 1a 내지 도 1b는 종래기술에 따른 금속배선 형성 공정을 도시한 단면도이다.
먼저 도 1b에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 소자가 형성된 기판(10) 상에 통상의 산화막 계열의 층간절연막(11)을 형성한 다음, 금속배선 콘택을 위해 층간절연막(11)을 선택적으로 식각한 다음, 결과물 표면을 따라 TiN 등의 배리어막(12)을 형성한다.
이어서, 배리어막(12)의 결정립계에서의 확산 방지 특성 향상을 위해 대기중에 노출시킨 후, 질소 또는 산소 등의 가스 분위기에서 열처리를 실시함으로써 배리어막 내부에 산소 또는 질소가 스터핑 되도록 한다.
다음으로 도 1b에 도시된 바와 같이, CVD에 의한 금속층(13)과 PVD에 의한 금속층(14)을 차례로 형성함으로써, 금속배선 형성이 완료된다.
그러나, 상기한 바와 같은 종래의 방법에 의해 형성된 금속배선은 다음과 같은 문제점이 발생하게 된다.
즉, 배리어막 형성 후 확산방지 특성 향상을 위한 스퍼팅 공정에 의해 배리어막 표면에 산화막 등이 형성되어 그 상부의 금속층과 접촉되는 계면에서의 접촉이 불량하게 되어 이에 따른 콘택 저항이 증가하게 되는 바, 이것은 도 2에 도시된 바와 같이 저항 증가가 발생함을 알 수 있다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 이중의 배리어막을 사용함으로써, 금속배선 형성에 따른 금속 이온의 확산을 효과적으로 방지할 수 있으며, 콘택 저항을 감소시킬 수 있는 금속배선 형성 방법을 제공하는데 그 목적이 있다.
상기와 같은 문제점을 해결하기 위해 본 발명은, 소정 공정이 완료된 기판 상에 제1배리어막을 형성하는 단계; 상기 제1배리어막 내부에 소정의 이온을 스터핑하는 단계; 상기 이온이 스터핑된 제1배리어막 상에 제2배리어막을 형성하는 단계; 및 상기 제2배리어막 상에 금속층을 형성하는 단계를 포함하는 금속배선 형성 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도 3a 내지 도 3d를 참조하여 상세하게 설명한다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 유기절연막을 이용한 금속배선 형성 공정을 도시한 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(20) 상에 층간절연막(21)을 형성한 다음, 금속배선 콘택을 정의하기 위하여 층간절연막(21)을 선택적으로 식각하여 콘택홀을 형성한 다음, 그 결과물 표면을 따라 배리어막(22)을 형성한다.
여기서, 기판(20)을 이루는 물질은 실리콘, 도프드 실리콘, 폴리실리콘, Al, Cu, Ti, TiN 또는 W 등이 될 수 있는 바, 플러그가 형성된 구조, 기판 또는 금속배선을 모두 포함할 수 있으며, 층간절연막(21)은 산화막, 질화막, PSG(Phospho-Silicate Glass), BPSG(BoroPhosphoSilicate Glass), SOG(Spin On Glass) 또는 폴리머 계열의 저유전율 물질 등의 단일층 또는 다수의 층이 될 수도 있다.
또한, 배리어막(22)은, Ti, TiN, TiW, Ta, TaN, WN 또는 이들이 적층된 구조로 할 수 있으며, 특히, TiN은, 금속유기 화학기상 증착법(Metal Organic Chemical Vapor Deposition; 이하 MOCVD라 함)을 이용하는 바, TDMAT(tetra(dimethylamine) titanium, Ti((CH3))2N)4) 전구체를 이용하여 열화학기상 층착법(Thermal Chemocal Vapor Deposition)과 플라즈마 처리를 반복한다.
이때, 상기 열화학기상 증착법은, 300℃ 내지 600℃의 온도 및 0.1 Torr 내지 100 Torr의 압력 하에서 실시하며, 상기 플라즈마 처리는, 0 slm 내지 2 slm의 N2와 0 slm 내지 2 slm의 H2를 이용하며, 300℃ 내지 800℃의 온도 및 0.1 Torr 내지 100 Torr의 압력 하에서 100W 내지 5KW의 파워를 이용하여 실시한다.
다음으로 도 2b에 도시된 바와 같이, 배리어막(22) 내부에 O2, N2, NH3, H2 또는 Ar 등의 이온을 스터핑하여 결정립계의 확산 방지 특성을 향상시키도록 하는 바, 배리어막(22')의 결정립계에서의 상기 이온들의 결합력을 증대시키기 위하여 1 회 이상 대기 중에 노출시킨 후, 노열처리(Furnace annealing) 또는 급속열처리(Rapid Thermal Process; 이하 RTP라 함) 등의 열처리를 이용한다.
이때, 300℃ 내지 800℃의 온도 및 O2, N2, NH3, H2 또는 Ar 등의 가스를 적절히 혼합한 가스 분위기에서 실시한다.
다음으로 도 3c에 도시된 바와 같이, 스터핑된 배리어막(22') 상에 배리어막(23)을 형성하는 바, 배리어막(23)은 상기한 바와 같은 배리어막(22)과 동일한 조건을 이용함으로써, 대기 중 노출 및 열처리에 의해 표면의 접착력이 떨어진 배리어막(22')과 후속 금속층과의 콘택 저항을 감소시키는 역할을 하므로 배리어막(22')의 두께보다는 얇게 형성하는 것이 바람직하다.
다음으로 도 3d에 도시된 바와 같이, 배리어막(23) 상에 CVD 금속층(24)과 PVD 금속층(25)을 오염을 방지하기 위하여 대기 중 노출없이 차례로 형성하는 바, 금속층(24, 25)은 Al 또는 Cu 등을 이용한다.
먼저, CVD Al 금속층(24)을 형성할 경우에는, DMAH(dimethyl aluminum hydride, (CH3)2AlH) 또는 DMEAA(dimethyl ethylamine, AlH3N(CH3 )2(C2H5)를 포함하는 유기금속 화합물 전구체를 이용하여 150℃ 내지 300℃의 온도 및 1 Torr 내지 100 Torr의 압력 하에서 실시하며, PVD Al 금속층(25)을 형성할 경우에는, 300℃ 내지 550℃의 온도 하에서 실시하거나, 형성 후 300℃ 내지 550℃의 온도 하에서 열처리한다.
한편, CVD Cu 금속층(24)을 형성할 경우에는, Lewis계 Stabilized Cu(I) beta-diketonate류 특히, Cu(hfac)(tmvs)(Copper hexafluoro-acetylacetonate trimethylvinylsilane) 또는 Cu(hfac)(tmvs)에 tmvs 및 HDH(Hhfac Dihydrate)를 첨가한 혼합물 전구체를 이용하며, PVD Cu 금속층(25)을 형성할 경우에는, 300℃ 내지 550℃의 온도 하에서 실시하거나, 형성 후 300℃ 내지 550℃의 온도 하에서 열처리한다.
상기한 바와 같이 이루어지는 본 발명은, 배리어막 내부에 스터핑을 실시함으로써, 확산방지 특성을 향상시킬 수 있고, 금속층과 배리어막이 접촉되는 계면에서에 또다른 배리어막을 형성함으로써 전체적인 콘택 저항을 감소시킬 수 있는 바, 도 2에 도시된 바와 같이 콘택 저항을 감소시킬 수 있으며, 도 4에 도시된 바와 같이 확산방지 특성이 크게 향상됨을 실시예를 통해 알아 보았다.
즉, 도 4의 (a)와 (b)는 종래기술의 경우에서 기판에 상부 금속 물질 등이 확산된 것을 나타내며, 도 4의 (c)와 (d)는 본 발명에서의 우수한 확산방지 특성에 따라 확산이 일어나지 않음을 알 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, 금속배선 형성에 따른 금속 이온의 하지막으로의 확산을 효과적으로 방지함과 동시에 금속층과 배리어막 사이의 콘택 저항을 감소시킬 수 있도록 함으로써, 궁극적으로 제품의 수율을 향상시킬 수 있으며, 전기적 특성을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (14)

  1. 금속배선 형성 방법에 있어서,
    소정 공정이 완료된 기판 상에 제1배리어막을 형성하는 단계;
    상기 제1배리어막 내부에 소정의 이온을 스터핑하는 단계;
    상기 이온이 스터핑된 제1배리어막 상에 제2배리어막을 형성하는 단계; 및
    상기 제2배리어막 상에 금속층을 형성하는 단계
    를 포함하는 금속배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 이온은, O2, N2, NH3, H2 또는 Ar 중 적어도 하나인 것을 특징으로 하는 금속배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 스터핑하는 단계시, O2, N2, NH3, H2 또는 Ar 중 적어도 하나의 가스 분위기에서 열처리하는 것을 특징으로 하는 금속배선 형성 방법.
  4. 제 3 항에 있어서,
    상기 열처리는, 300℃ 내지 800℃의 온도 하에서 실시하는 것을 특징으로 하는 금속배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 제1, 2 배리어막은, Ti, TiN, TiW, Ta, TaN, WN 또는 이들의 적층 구조인 것을 특징으로 하는 금속배선 형성 방법.
  6. 제 5 항에 있어서,
    상기 TiN은, TDMAT(tetra(dimethylamine) titanium, Ti((CH3))2N)4) 전구체를 이용하여 열화학기상 층착법과 플라즈마 처리를 반복하는 금속유기 화학기상 증착법을 이용하여 증착하는 것을 특징으로 하는 금속배선 형성 방법.
  7. 제 6 항에 있어서,
    상기 열화학기상 증착법은, 300℃ 내지 600℃의 온도 및 0.1 Torr 내지 100 Torr의 압력 하에서 실시하는 것을 특징으로 하는 금속배선 형성 방법.
  8. 제 6 항에 있어서,
    상기 플라즈마 처리는, 0 slm 내지 2 slm의 N2와 0 slm 내지 2 slm의 H2를 이용하며 300℃ 내지 800℃의 온도 및 0.1 Torr 내지 100 Torr의 압력 하에서 100W 내지 5KW의 파워를 이용하여 실시하는 것을 특징으로 하는 금속배선 형성 방법.
  9. 제 1 항에 있어서,
    상기 금속층의 형성은,
    상기 제2배리어막 상에 화학기상 증착법에 의한 제1금속층을 형성하는 단계; 및
    상기 제1금속층 형성 후 대기 중 노출없이 물리기상 증착법에 의한 제2금속층을 형성하는 단계
    를 포함하여 이루어지는 금속배선 형성 방법.
  10. 제 1 항에 있어서,
    상기 금속층은 Al 또는 Cu 중 어느 하나인 것을 특징으로 하는 금속배선 형 성 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 화학기상 증착법에 의한 Al 제1금속층의 형성시, (CH3)2AlH, 또는 AlH3N(CH3)2(C2H5)를 포함하는 유기금속 화합물 전구체를 이용하여 150℃ 내지 300℃의 온도 및 1 Torr 내지 100 Torr의 압력 하에서 실시하는 것을 특징으로 하는 금속배선 형성 방법.
  12. 제 9 항 또는 제 10 항에 있어서,
    상기 물리기상 증착법에 의한 Al 제2금속층의 형성시, 300℃ 내지 550℃의 온도 하에서 실시하거나, 형성 후 300℃ 내지 550℃의 온도 하에서 열처리하는 것을 특징으로 하는 금속배선 형성 방법.
  13. 제 9 항 또는 제 10 항에 있어서,
    상기 화학기상 증착법에 의한 Cu 제1금속층의 형성시, Cu(hfac)(tmvs)(Copper hexafluoro-acetylacetonate trimethylvinylsilane) 또는 Cu(hfac)(tmvs)에 tmvs 및 HDH(Hhfac Dihydrate)를 첨가한 혼합물 전구체를 이용하는 것을 특징으로 하는 금속배선 형성 방법.
  14. 제 9 항 또는 제 10 항에 있어서,
    상기 물리기상 증착법에 의한 Cu 제2금속층의 형성시, 300℃ 내지 550℃의 온도 하에서 실시하거나, 형성 후 300℃ 내지 550℃의 온도 하에서 열처리하는 것을 특징으로 하는 금속배선 형성 방법.
KR1020010038884A 2001-06-30 2001-06-30 금속배선 형성 방법 KR100727437B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038884A KR100727437B1 (ko) 2001-06-30 2001-06-30 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038884A KR100727437B1 (ko) 2001-06-30 2001-06-30 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20030002143A KR20030002143A (ko) 2003-01-08
KR100727437B1 true KR100727437B1 (ko) 2007-06-13

Family

ID=27712775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038884A KR100727437B1 (ko) 2001-06-30 2001-06-30 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100727437B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910225B1 (ko) 2006-12-28 2009-07-31 주식회사 하이닉스반도체 반도체 소자의 다층 금속배선 형성방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059087A (ko) * 1997-12-30 1999-07-26 김영환 반도체 소자의 금속배선 형성 방법
KR20000056852A (ko) * 1999-02-26 2000-09-15 로버트 에이치. 씨. 챠오 집적회로 내의 금속 상호연결 구조의 제조 방법
KR20020050665A (ko) * 2000-12-21 2002-06-27 박종섭 반도체장치의 배선 및 배선연결부와 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059087A (ko) * 1997-12-30 1999-07-26 김영환 반도체 소자의 금속배선 형성 방법
KR20000056852A (ko) * 1999-02-26 2000-09-15 로버트 에이치. 씨. 챠오 집적회로 내의 금속 상호연결 구조의 제조 방법
KR20020050665A (ko) * 2000-12-21 2002-06-27 박종섭 반도체장치의 배선 및 배선연결부와 그 제조방법

Also Published As

Publication number Publication date
KR20030002143A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
KR100446300B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100546943B1 (ko) 반도체장치형성방법
US6518167B1 (en) Method of forming a metal or metal nitride interface layer between silicon nitride and copper
CN101154576A (zh) 形成具有低电阻的钨多金属栅极的方法
KR100455382B1 (ko) 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
KR100396891B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH1174272A (ja) 半導体素子の金属配線形成方法
KR20020072875A (ko) 반도체 소자의 금속 배선 형성 방법
US6514841B2 (en) Method for manufacturing gate structure for use in semiconductor device
KR20040017655A (ko) 반도체 소자의 금속 콘택 형성 방법
KR100842914B1 (ko) 반도체 소자의 금속배선 형성방법
KR100578221B1 (ko) 확산방지막을 구비하는 반도체소자의 제조 방법
US6143362A (en) Chemical vapor deposition of titanium
KR100727437B1 (ko) 금속배선 형성 방법
JP2002057125A (ja) 金属配線形成方法
KR100458474B1 (ko) 반도체소자의비트라인및그제조방법
KR20070066426A (ko) 반도체 소자의 금속배선 형성방법
KR100548596B1 (ko) 반도체장치의 제조방법
KR100967130B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100914975B1 (ko) 반도체 소자의 금속배선 형성방법
KR19990074372A (ko) 반도체장치의 배리어막 형성방법 및 이를 이용한 금속배선 형성방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR19990059074A (ko) 반도체 소자의 금속 배선 형성 방법
KR100215540B1 (ko) 반도체 금속박막의 배선방법
KR100750194B1 (ko) 오믹콘택막의 형성 방법 및 이를 이용한 반도체 장치의금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee