KR100725938B1 - 신뢰성있는 갭 필 공정을 진행할 수 있는 반도체 제조 장치및 이를 이용한 반도체 제조 공정 방법 - Google Patents

신뢰성있는 갭 필 공정을 진행할 수 있는 반도체 제조 장치및 이를 이용한 반도체 제조 공정 방법 Download PDF

Info

Publication number
KR100725938B1
KR100725938B1 KR1020050045768A KR20050045768A KR100725938B1 KR 100725938 B1 KR100725938 B1 KR 100725938B1 KR 1020050045768 A KR1020050045768 A KR 1020050045768A KR 20050045768 A KR20050045768 A KR 20050045768A KR 100725938 B1 KR100725938 B1 KR 100725938B1
Authority
KR
South Korea
Prior art keywords
film
etching
chamber
etching process
semiconductor manufacturing
Prior art date
Application number
KR1020050045768A
Other languages
English (en)
Other versions
KR20060124043A (ko
Inventor
김용규
전진호
권경수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050045768A priority Critical patent/KR100725938B1/ko
Priority to US11/442,300 priority patent/US7446367B2/en
Publication of KR20060124043A publication Critical patent/KR20060124043A/ko
Application granted granted Critical
Publication of KR100725938B1 publication Critical patent/KR100725938B1/ko
Priority to US12/212,676 priority patent/US7964473B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Abstract

본 발명은 신뢰성있는 갭 필 공정을 진행할 수 있는 반도체 제조 장치 및 이를 이용한 반도체 제조 공정 방법에 관한 것이다. 개시된 본 발명은 웨이퍼가 놓이는 척이 배치되고 상기 웨이퍼에 대한 에칭 공정에 사용되는 에칭 가스로 이루어진 플라즈마가 발생되는 챔버와, 상기 웨이퍼에 대한 에칭 공정의 완료점을 검출하는 센서와, 상기 센서와 연결되어 상기 에칭 공정의 완료점을 결정하는 제어부를 포함하는 것을 특징으로 한다. 이에 의하면, 엔드포인트 디텍션 방식으로 산화막을 에칭함으로써 산화막 증착 두께가 다르더라도 균일한 에칭 효과를 얻을 수 있게 된다. 이에 따라, 에칭의 불균일성에 의해 나타날 수 있는 갭 필 공정의 불안정성을 제거하여 신뢰성 있는 갭 필 공정을 실현할 수 있는 효과가 있다.
반도체, 에칭, 고밀도플라즈마(HDP), 엔드포인트디텍션(EPD), 갭필

Description

신뢰성있는 갭 필 공정을 진행할 수 있는 반도체 제조 장치 및 이를 이용한 반도체 제조 공정 방법{APPARATUS FOR MANUFACTURING SEMICONDUCTOR DEVICE CAPABLE OF RELIABLE GAP-FILL PROCESSING AND METHOD FOR GAP-FILL PROCESSING USING THE SAME}
도 1 내지 도 3은 종래 기술에 따른 갭 필 공정 방법을 설명하는 단면도.
도 4 내지 도 6은 종래 기술에 따른 갭 필 공정 방법에 있어서 타임 에칭에 따른 문제점을 설명하는 단면도.
도 7은 본 발명의 실시예에 따른 반도체 제조 장치를 도시한 단면도.
도 8은 본 발명의 실시예에 따른 반도체 제조 장치에 있어서 엔드포인트 디텍션부의 일례를 도시한 구성도.
도 9 내지 도 11은 본 발명의 실시예에 따른 반도체 제조 장치를 이용한 갭 필 공정 방법을 도시한 단면도.
도 12 내지 도 15는 본 발명의 실시예에 따른 반도체 제조 장치를 이용한 트렌치 소자 분리막 형성 방법을 도시한 단면도.
본 발명은 반도체 제조 장치 및 반도체 제조 방법에 관한 것으로, 보다 구체적으로 갭 필 공정시 공정 신뢰성을 얻을 수 있는 반도체 제조 장치 및 이를 이용한 반도체 제조 공정 방법에 관한 것이다.
반도체 소자에서 고종횡비(high aspect ratio)의 갭을 갖는 패턴으로서 대표적인 것은 얕은 트렌치 소자 분리(STI) 공정에서의 트렌치 구조를 들 수 있다. 얕은 트렌치 소자 분리(STI) 공정은 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 불안정 요인과, 버즈비크(bird's beak)에 의한 활성 영역의 감소와 같은 문제점을 근본적으로 해결할 수 있는 것으로 부각되고 있다. 이러한 얕은 트렌치 소자 분리 공정은 특히 초고집적 반도체 소자의 제조 공정에 적용하기에 유용한 기술이라 여겨지고 있다.
그런데, 반도체 소자의 고집적화에 따라 트렌치의 종횡비가 높아져 이를 채우는 공정시 산화막이 미처 트렌치를 전부 매립하지 못하여 보이드(void)가 발생하는 문제점이 있었다. 트렌치가 산화막으로 완전히 매립되지 아니하고 보이드가 발생하면 절연 특성이 나빠지고 심지어는 트렌치를 사이에 두고 이격되는 게이트가 쇼트 현상이 일어나는 문제점이 있었다. 종래 이의 해결을 위해 하기 도 1 내지 도 3에 도시된 바와 같이 산화막의 증착과 동시에 에칭하는 공정 기술이 제안된 바 있었다.
도 1 내지 도 3은 종래 기술에 따른 갭 필 공정 방법을 나타내는 단면도들이다. 도 1에 도시된 바와 같이, 기판(10)에 산화막(14)을 제1차로 증착하여 트렌치(12)를 매립한다. 그런데, 산화막(14)이 트렌치(12)를 완전히 매립하지 못하는 경 우가 있을 수 있다. 따라서, 도 2에 도시된 바와 같이, 제1차 증착 공정으로 트렌치(12)를 산화막(14)으로 매립함과 동시에 에칭 공정으로 산화막(14)의 일부를 제거한다. 그러면, 특히 트렌치(12)의 입구 부분에 증착된 부분이 넓어진 산화막(14a) 패턴이 형성된다. 그러면, 도 3에 도시된 바와 같이, 일부 에칭된 산화막(14a) 상에 산화막(16)을 2차로 증착함으로써 보이드(void)이 트렌치(12)를 매립할 수 있게 된다.
그런데, 도 2에서의 에칭 공정은 이른바 타임 에칭(time etching), 즉 에칭 시간을 조절하여 트렌치(12)의 입구 부분에 증착되는 산화막(14)을 선택적으로 제거하였다. 그런데, 산화막(14) 제1 증착시 그 증착 두께는 일정치 않을 수 있으므로 타임 에칭 결과 일부 에칭된 산화막(14a)의 두께는 일정치 않을 수 있다.
예를 들어, 도 4에 도시된 바와 같이, 제1차 산화막 증착시 산화막(14)이 요구되는 두께보다 더 두껍게 증착되고, 심지어는 특히 트렌치(12)를 완전히 매립하지 못하고 보이드(A)가 있는 상태로 증착될 수 있다. 이런 경우에, 도 5에 도시된 바와 같이, 타임 에칭 방식으로 산화막(14)을 일부 에칭하더라도 보이드(A)가 외부로 드러나지 않게 된다. 이 상태에서, 도 6에 도시된 바와 같이, 산화막(14a) 상에 제2차로 산화막(16)을 증착하더라도 트렌치(12) 내에는 보이드(A)가 그대로 남게 되는 문제점이 있다.
본 발명은 상술한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 보이드 발생이 없는 갭 필 공정을 재현할 수 있는 반도체 제조 장치 및 이를 이용한 반도체 제조 공정을 제공함에 있다.
상기 목적을 달성할 수 있는 본 발명에 따른 반도체 제조 장치 및 반도체 제조 공정 방법은 엔드포인트 디텐션을 이용하여 에칭 공정을 진행함으써 균일한 에칭 효과를 얻는 것을 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 반도체 제조 장치는, 웨이퍼가 놓이는 척이 배치되고 상기 웨이퍼에 대한 에칭 공정에 사용되는 에칭 가스로 이루어진 플라즈마가 발생되는 챔버와, 상기 웨이퍼에 대한 에칭 공정의 완료점을 검출하는 센서와, 상기 센서와 연결되어 상기 에칭 공정의 완료점을 결정하는 제어부를 포함하는 것을 특징으로 한다.
본 실시예의 장치에 있어서, 상기 센서는 상기 에칭 공정의 계속중 상기 챔버 내부에서 발생되는 빛의 파장을 검출하는 센서를 포함하거나, 상기 에칭 공정의 계속중 상기 챔버 내부에서 발생되는 가스의 성분을 분석하는 센서를 포함한다.
본 실시예의 장치에 있어서, 상기 제어부는 상기 센서로부터 검출된 정보를 분석하는 분석기와, 상기 센서에서 검출된 정보를 상기 분석기에 전달하는 매개체와, 상기 분석기로부터 분석된 데이터를 토대로 상기 에칭 공정의 완료점을 결정하는 알고리즘이 포함된 데이터 프로세서와, 상기 데이터 프로세서에서 결정된 상기 에칭 공정의 완료 신호를 상기 챔버에 전달하는 인터페이스를 포함한다.
본 실시예의 장치에 있어서, 상기 챔버는 상기 플라즈마 발생에 필요한 에칭 가스가 유입되는 노즐과, 상기 플라즈마 발생에 필요한 파워가 인가되는 코일과, 상기 에칭 가스를 발생시키는 제네레이터를 포함한다. 상기 챔버는 상기 에칭 가스를 배기시키는 펌프와, 상기 펌프와의 개폐를 담당하는 게이트 밸브와, 챔버 내부 압력을 조절하는 드로틀 밸브를 더 포함한다.
상기 특징을 구현할 수 있는 본 발명의 변형 실시예에 따른 반도체 제조 장치는 웨이퍼가 놓이는 척이 배치된 챔버와, 상기 챔버에 상부에 배치되어 상기 웨이퍼에 대한 에칭 공정에 사용되는 에칭 가스를 발생시켜 상기 챔버에 제공하는 원격 제네레이터와, 상기 에칭 가스를 상기 챔버로 유입시키는 노즐과, 상기 챔버의 외측에 배치되어 상기 에칭 공정에 사용되는 플라즈마를 발생시키는데 필요한 파워가 인가되는 코일과, 상기 챔버에서의 에칭 공정을 제어하는 챔버 제어부와, 상기 챔버에서의 에칭 공정의 완료 여부를 결정하는 엔드포인트 디텍션부를 포함하는 것을 특징으로 한다.
본 변형 실시예의 장치에 있어서, 상기 엔드포인트 디텍션부는 상기 에칭 공정시 변화하는 정보를 검출하는 센서와, 상기 센서로부터 검출된 정보를 분석하는 분석기와, 상기 분석기에서 분석된 데이터를 토대로 상기 에칭 공정의 완료 여부를 결정하는 데이터 프로세서와, 상기 데이터 프로세서에서 결정된 에칭 공정 완료 여부에 대한 신호를 상기 챔버 제어부에 전달하는 인터페이스와, 상기 센서로부터 검출된 정보를 상기 분석기로 전달하는 매개체를 포함하는 것을 특징으로 한다.
본 변형 실시예의 장치에 있어서, 상기 정보는 상기 에칭 공정시 에칭되는 막이 달라짐으로써 변화하는 빛의 파장 변화에 대한 정보이거나, 상기 에칭 공정시 에칭되는 막이 달라짐으로써 변화하는 상기 챔버 내부의 가스 성분 변화에 대한 정 보이다.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 반도체 제조 공정 방법은, 갭이 형성된 제1 막을 제공하는 단계와, 상기 갭을 매립하도록 상기 제1 막 상에 제2 막을 형성하는 단계와, 상기 제1 막이 검출되는 때를 완료점으로 하여 상기 제2 막의 일부를 제거하는 단계와, 상기 갭을 매립하도록 상기 제2 막 상에 제3 막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 실시예의 방법에 있어서, 상기 제1 막과 제2 막은 빛의 반사 파장이 다르거나 또는 구성 성분이 다른 것을 특징으로 한다.
상기 특징을 구현할 수 있는 본 발명의 변형 실시예에 따른 반도체 제조 장법은, 트렌치가 형성된 기판을 제공하는 단계와, 상기 트렌치 내측벽을 포함하여 상기 기판 상에 트렌치 산화막과 트렌치 질화막을 순차로 증착하는 단계와, 상기 트렌치를 매립하도록 상기 트렌치 질화막 상에 제1 산화막을 증착하는 단계와, 상기 트렌치 질화막이 검출될 때까지 상기 제1 산화막의 일부를 에칭하는 단계와, 상기 제1 산화막 상에 제2 산화막을 증착하는 단계와, 상기 기판 표면을 노출시키는 공정으로 상기 트렌치가 상기 제1 및 제2 산화막으로 매립된 소자 분리막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 변형 실시예의 방법에 있어서, 상기 트렌치 질화막이 검출될 때까지 상기 제1 산화막의 일부를 에칭하는 단계는, 상기 트렌치 질화막의 빛의 반사 파장이 상기 제1 산화막의 빛의 반사 파장과 상이한 것을 이용한다.
본 변형 실시예의 방법에 있어서, 상기 트렌치 질화막이 검출될 때까지 상기 제1 산화막의 일부를 에칭하는 단계와는, 상기 제1 산화막에 대한 에칭 공정시 발생되는 가스 성분이 상기 트렌치 질화막에 대한 에칭 공정시 발생되는 가스 성분과 상이한 것을 이용한다.
본 변형 실시예의 방법에 있어서, 상기 상기 트렌치 질화막이 검출될 때까지 상기 제1 산화막의 일부를 에칭하는 단계는 불소계 가스를 에칭 가스로 하는 플라즈마 에칭 공정이다.
본 변형 실시예의 방법에 있어서, 상기 제1 및 제2 산화막 중 어느 하나 또는 모두는 고밀도 플라즈마 산화막이다.
본 발명에 의하면, 산화막에 대한 에칭 공정을 종래의 타임 에칭 방식에서 엔드포인트 디텍션 방식, 즉 산화막 하부에 형성된 막을 감지할 때까지 산화막을 에칭하는 방식으로 변경한다. 엔드포인트 디텍션 방식으로 산화막을 에칭함으로써 산화막 증착 두께가 다르더라도 균일한 에칭 효과를 얻을 수 있게 된다. 이에 따라, 에칭의 불균일성에 의해 나타날 수 있는 갭 필 공정의 불안정성을 제거하여 신뢰성 있는 갭 필 공정을 실현할 수 있다.
이하, 본 발명에 따른 반도체 제조 장치 및 이를 이용한 반도체 제조 공정 방법을 첨부한 도면을 참조하여 상세히 설명한다.
종래 기술과 비교한 본 발명의 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조 부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.
(실시예)
도 7은 본 발명의 실시예에 따른 반도체 제조 장치를 도시한 단면도이다.
도 7을 참조하면, 챔버 몸체(110;chamber body)에 돔(112;dome)이 체결되어 챔버(105;chamber)의 전체적인 형태를 이룬다. 돔(112)은 세락믹(ceramic)으로 이루어질 수 있고 돔(112)의 측부 및 상부에는 코일(114;coil)이 감겨져 있고, 이 코일(114)에 라디오파(RF)가 인가된다. 챔버(105)에는 노즐(116)이 배치되어 챔버(105) 내부로 에칭 가스, 가령 불소계 가스(예; NF3)가 유입된다. 에칭 가스는 챔버(105)의 상부에 배치된 원격 제네레이터(128;remote generator)에서 생성되어 챔버(105) 내부로 제공된다. 본 실시예에서 노즐(116)은 챔버(105)의 측부 및 상부에 배치되어 있으나 이와 다른 배치도 물론 가능하다. 에칭 가스(예; NF3)가 원격 제네레이터(128)에서 발생되어 노즐(116)을 통해 챔버(105) 내부로 유입되고 코일(114)에 파워가 인가되면 챔버(105) 내부는 플라즈마가 형성된다.
챔버(105)의 내부에는 실리콘 기판과 같은 웨이퍼(W)가 장착되는 척(118)이 위치한다. 척(118)은 웨이퍼(W)를 정전기력으로 클램핑하는 정전척(electrostatic chuck)일 수 있다. 정전척(118)을 사용하는 경우 챔버(105) 내부 환경이 고온이 되어 이에 따라 웨이퍼(W)가 휘는 현상을 방지하기 위해 정전척(118)과 연결되어 웨이퍼(W)에 헬륨과 같은 냉각 가스를 듀얼 존(dual zone)으로 제공하는 노즐(120)이 배치될 수 있다.
챔버(105)의 하부에는 챔버(105)를 배기시키는 펌프(122;pump)가 마련되고, 펌프(122) 작동시 챔버(105) 하부를 개방시키는 게이트 밸브(124;gate valve)가 배치된다. 그리고, 챔버(105) 내의 압력을 조절하는 드로틀 밸브(126;throttle valve)가 챔버(105) 하부에 배치된다.
챔버(105)의 측부에는 척(118)상에 장착된 웨이퍼(W)에 대한 에칭 공정시 에칭의 완료점을 감지하는 엔드포인트 디텍션(EPD)부의 일부인 엔드디텍션(EPD) 검출 센서(130;sensor)가 배치된다. 센서(130)는 광 화이버(134;optical fiber)와 같은 매개체에 의해 엔드포인트 디텍션 제어부(132)와 연결된다. 센서(130)로써 챔버(105) 내의 가스 성분을 검출하여 에칭 공정 계속중 가스 성분이 상이해지는 때를 에칭 공정 완료점으로 설정할 수 있다. 또는, 에칭되는 막과 하부막에 빛을 조사할 때 빛의 파장이 달라지는 때를 에칭 공정 완료점으로 설정할 수 있다.
도 8은 본 발명의 실시예에 따른 반도체 제조 장치의 있어서 엔드포인트 디텍션부의 일례를 도시한 구성도이다.
도 8을 참조하면, 엔드포인트 디텍션부는 플라즈마 에칭 공정이 실제로 이루어지는 챔버(105)에 부착된 엔드포인트 디텍션 검출 센서(130)와, 이 센서(130)와 광 화이버(134)로 연결된 제어부(132)로 이루어진다. 제어부(132)는 가령 센서(130)에서 검출된 빛이나 가스 성분을 분석하고 이를 토대로 에칭 공정의 제어를 위하여 빛 또는 가스 성분 분석기(132a)와, 엔드포인트 결정 알고리즘(EPD Decision Algorithms)이 포함된 데이터 프로세서(132b;data processor)와, 공정 챔 버(105)의 동작 여부를 제어하는 제어부(190)와의 신호를 주고 받는 인터페이스(132c)를 포함하여 구성된다.
분석기(132a)에서 빛이나 가스 성분을 분석하고 분석된 데이터들을 토대로 프로세서(132b)에서 엔드포인트 검출 여부를 판정하고, 엔드포인트가 검출되면 공정 챔버(105)의 동작을 제어하는 제어부(190)에 에칭 공정 완료 신호를 전달하여 에칭 공정이 완료되도록 한다. 즉, 공정 챔버(105)에서 에칭 공정이 진행되는 동안 하부막이 검출되면 상부막(에칭되는 막)에 대한 에칭 공정이 완료되도록 하는 것이다. 이와 같이 하부막의 검출 여부를 기준으로 상부막에 대한 에칭 공정 완료 여부를 결정하게 되면 종래 타임 에칭 방식으로 에칭 공정 진행시 발생하는 상부막의 증착 두께의 상이에 따른 에칭의 불균일성을 피할 수 있다.
상기와 같은 반도체 제조 장치를 이용한 갭 필 공정을 도 9 내지 도 11을 참조하여 설명하면 다음과 같다. 도 9 내지 도 11은 어떤 막이나 기판에 형성된 콘택홀 또는 트렌치 기타 갭을 매립하는 공정 방법의 예를 도시한 단면도들이다. 여기선 제1 막 상에 형성된 갭을 제2 막 증착 → 제2 막 에칭 → 제3 막 증착 공정을 사용하여 매립하는 경우를 예로 들어 설명하도록 한다.
도 9를 참조하면, 제1 막(200)에 형성된 갭(210)이 완전히 매립되도록 제1 막(200) 상에 제2 막(220)을 증착한다. 제2 막(220) 증착시 갭(210)은 어느 정도 깊이를 가지므로 갭(210)이 완전히 매립되지 않아 속이 비어있는 보이드(A)가 발생할 수 있다. 이러한 보이드(A) 발생은 특히 제2 막(220)의 두께가 다른 곳에 비해 상대적으로 더 두껍게 증착되거나 갭(210)의 종횡비가 큰 경우 제2 막(220)이 갭 (210)을 완전히 매립하지 못하는 경우에 나타날 수 있다.
제2 막(220)의 증착후 에칭 가스를 사용하여 제2 막(220)을 에칭하는데 에칭 방법은 종래의 타임 에칭 방식이 아니라 하부막인 제1 막(200)이 외부로 출현할 때까지 진행한다. 제1 막(200)의 출현 여부를 감지하는 것은 제2 막(220)이 빛을 반사할 때와 제1 막(200)이 빛을 반사할 때의 빛의 파장이 다름을 센서(130)가 검출함으로써 구현된다. 여기서의 빛은 제2 막(220)의 에칭에 사용되는 플라즈마에서 방출되는 빛이다. 제1 막(200)의 출현 여부를 감지하는 또 다른 방법은 에칭 공정이 계속되는 동안 제2 막(220)이 에칭될 때의 챔버(105) 내부의 가스 성분과 제2 막(220) 뿐만 아니라 제1 막(200)이 에칭될 때의 가스 성분이 다름을 검출하는 것이다. 빛을 분석하거나 가스 성분을 분석함으로써 빛의 파장이 달라지거나 가스 성분이 달라지게 되면 이는 제1 막(220)도 에칭되는 것이므로 이때를 에칭 공정의 완료점으로 설정하는 것이다.
도 10을 참조하면, 제1 막(200)이 검출될 때까지 제2 막(220)에 대한 에칭 공정이 완료되면 앞서의 제1 막 층착 공정시 갭(210) 내에 보이드(A)가 형성되더라도 에칭된 제2 막(220a) 내의 보이드(A)는 외부로 드러나게 된다. 제2 막(220)에 대한 에칭 공정후 제1 막(200) 상에 갭(210)이 매립되도록 제3 막(230)을 증착한다. 갭(210) 내에 발생한 보이드(A)는 외부로 출현되므로 보이드(A) 역시 제3 막(230)에 의해 매립된다.
도 11을 참조하면, 제1 막(200)이 외부로 드러나도록 제3 막(230)을 에칭이나 화학기계적 연마(CMP) 공정으로 제거하면 제1 막(200)의 갭(210)이 완전히 매립된 결과를 얻는다. 이와 같이, 타임 에칭 방식으로 제2 막(220)을 일부 제거하지 아니하고 엔드포인트 디텍션 방식으로 에칭을 진행하게 되면 종래와 같이(도 4 내지 도 6 참조) 두껍게 형성된 산화막을 제대로 제거하지 못하여 보이드가 발생하는 현상이 없어진다.
상기와 같은 반도체 제조 장치를 이용하여 갭 필 공정을 응용한 소자 분리막 형성 방법을 도 12 내지 도 15을 참조하여 설명하면 다음과 같다.
도 12를 참조하면, 반도체 웨이퍼, 가령 실리콘 기판(300)의 액티브 영역을 한정하는 액티브 질화막(310)을 증착하고, 액티브 질화막(310)을 마스크로 하는 에칭 공정으로 웨이퍼(300)의 일부를 제거하여 트렌치(320)를 형성한다. 트렌치(320)는 웨이퍼(300)에서 액티브 영역을 정의하는 것으로서 액티브 영역에 형성되는 게이트들을 서로 절연시키는 후술하는 소자 분리막이 형성되는 곳이다.
도 13을 참조하면, 소자 분리막의 특성을 개선시키기 위한 일환의 하나로 트렌치(320) 바닥면 및 측벽을 포함한 기판(W) 상면에 트렌치 산화막(330)과 트렌치 질화막(340)을 증착한다. 이후에, 트렌치(320)를 완전히 매립하기에 충분하도록 웨이퍼(300) 상에 제1 산화막(350)을 증착한다. 이때의 산화막 증착 공정은 매립 특성이 우수한 고밀도 플라즈마(HDP) 산화막 증착 방식을 적용할 수 있다.
그런데, 트렌치(320)는 어느 정도 깊이를 가지므로 트렌치(320)가 제1 산화막(350)으로 완전히 매립되지 않은 부분(A)이 발생할 수 있는데 이 부분(A)이 후속하는 공정에서도 계속적으로 남아 트렌치(320) 내에 보이드(A)로 형성될 수 있어 반도체 소자의 전기적 특성을 열성화시킨다. 특히, 이러한 부분(A)은 제1 산화막(350)의 두께가 다른 곳에 비해 상대적으로 더 두껍게 증착되거나 트렌치(320)의 종횡비가 큰 경우 제1 산화막(350)이 트렌치(320)을 완전히 매립하지 못하는 경우에 종종 나타날 수 있다.
제1 산화막(350)의 증착후 불소계 가스(예: NF3) 같은 에칭 가스를 사용하여 제1 산화막(350)을 에칭하는데 에칭 방법은 하부막인 트렌치 질화막(340)이 외부로 출현할 때까지 진행한다. 트렌치 질화막(340)의 출현 여부를 감지하는 것은 제1 산화막(350)이 빛을 반사할 때와 트렌치 질화막(340)이 빛을 반사할 때의 빛의 파장이 다름을 센서(130)가 검출함으로써 구현된다. 여기서의 빛도 앞서와 마찬가지로 플라즈마의 빛이다. 제1 산화막(350)의 출연 여부를 감지하는 또 다른 방법은 제1 산화막(350)에 대한 에칭 공정이 계속되는 동안 제1 산화막(350)이 에칭될 때의 챔버(105) 내부의 가스 성분과 제1 산화막(350) 뿐만 아니라 트렌치 질화막(340)이 에칭될 때의 가스 성분이 다름을 검출하는 것이다. 빛을 분석하거나 가스 성분을 분석함으로써 빛의 파장이 달라지거나 가스 성분이 달라지게 되면 이는 트렌치 질화막(340)도 에칭되는 것이므로 이때를 에칭 공정의 완료점으로 설정하는 것이다.
도 14를 참조하면, 트렌치 질화막(340)이 검출될 때까지 제1 산화막(350)에 대한 에칭 공정이 완료되면 앞서의 제1 산화막 층착 공정시 트렌치(320) 내에 보이드(A)가 형성되더라도 일부 에칭된 제1 산화막(350a) 내의 보이드(A)는 외부로 드러나게 된다. 제1 산화막(350)에 대한 에칭 공정후 트렌치 질화막(340) 상에 트렌치(320)가 매립되도록 제2 산화막(360)을 증착한다. 이때, 트렌치(320) 내에 발생한 보이드(A)는 외부로 출현되므로 보이드(A) 역시 제2 산화막(360)에 의해 매립된 다. 여기서, 제2 산화막(360)은 매립 특성이 우수한 고밀도 플라즈마(HDP) 증착 공정으로 증착시킬 수 있다.
도 15를 참조하면, 기판(300) 표면이 외부로 드러나도록 에칭이나 화학기계적 연마(CMP) 공정을 진행하게 되면 트렌치(320)는 제1 산화막(350a)과 제2 산화마(360a)으로 이루어지고 보이드가 없는 소자 분리막(370)이 형성된다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 그리고, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 산화막에 대한 에칭 공정을 종래의 타임 에칭 방식에서 엔드포인트 디텍션 방식, 즉 산화막 하부에 형성된 막을 감지할 때까지 산화막을 에칭하는 방식으로 변경한다. 엔드포인트 디텍션 방식으로 산화막을 에칭함으로써 산화막 증착 두께가 다르더라도 균일한 에칭 효과를 얻을 수 있게 된다. 이에 따라, 에칭의 불균일성에 의해 나타날 수 있는 갭 필 공정의 불안정성을 제거하여 신뢰성 있는 갭 필 공정을 실현할 수 있는 효과가 있다.

Claims (17)

  1. 제1 막 상에 제2 막이 증착된 웨이퍼가 놓이는 척이 배치되고 상기 제2 막에 대한 에칭 공정에 사용되는 에칭 가스로 이루어진 플라즈마가 발생되는 챔버와;
    상기 제1 막이 노출되도록 상기 제2 막에 대한 에칭 공정의 완료점을 검출하는 센서와;
    상기 센서와 연결되어 상기 에칭 공정의 완료점을 결정하는 제어부;
    를 포함하는 것을 특징으로 하는 반도체 제조 장치.
  2. 제1항에 있어서,
    상기 센서는, 상기 제2 막의 에칭에 사용되는 플라즈마에서 방출되는 빛을 상기 제2 막이 반사할 때의 빛의 파장과, 상기 제2 막의 에칭에 사용되는 플라즈마에서 방출되는 빛을 상기 제1 막이 반사할 때의 빛의 파장과의 상이함을 검출하는 것을 특징으로 하는 반도체 제조 장치.
  3. 제1항에 있어서,
    상기 센서는, 상기 제2 막이 에칭될 때 상기 챔버 내부의 가스 성분과, 상기 제1 막이 에칭될 때 상기 챔버 내부의 가스 성분과의 상이함을 검출하는 것을 특징으로 하는 반도체 제조 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제어부는,
    상기 센서로부터 검출된 정보를 분석하는 분석기와;
    상기 센서에서 검출된 정보를 상기 분석기에 전달하는 매개체와;
    상기 분석기로부터 분석된 데이터를 토대로 상기 에칭 공정의 완료점을 결정하는 알고리즘이 포함된 데이터 프로세서와;
    상기 데이터 프로세서에서 결정된 상기 에칭 공정의 완료 신호를 상기 챔버에 전달하는 인터페이스;
    를 포함하는 것을 특징으로 하는 반도체 제조 장치.
  5. 제1항에 있어서,
    상기 챔버는,
    상기 플라즈마 발생에 필요한 에칭 가스가 유입되는 노즐과;
    상기 플라즈마 발생에 필요한 파워가 인가되는 코일과;
    상기 에칭 가스를 발생시키는 제네레이터;
    를 포함하는 것을 특징으로 하는 반도체 제조 장치.
  6. 제5항에 있어서,
    상기 챔버는,
    상기 에칭 가스를 배기시키는 펌프와;
    상기 펌프와의 개폐를 담당하는 게이트 밸브와;
    챔버 내부 압력을 조절하는 드로틀 밸브;
    를 더 포함하는 것을 특징으로 하는 반도체 제조 장치.
  7. 제1 막 상에 제2 막이 증착된 웨이퍼가 놓이는 척이 배치된 챔버와;
    상기 챔버의 상부에 배치되어 상기 제2 막에 대한 에칭 공정에 사용되는 에칭 가스를 발생시켜 상기 챔버에 제공하는 원격 제네레이터와;
    상기 에칭 가스를 상기 챔버로 유입시키는 노즐과;
    상기 챔버의 외측에 배치되어 상기 에칭 공정에 사용되는 플라즈마를 발생시키는데 필요한 파워가 인가되는 코일과;
    상기 챔버에서의 에칭 공정을 제어하는 챔버 제어부와;
    상기 제1 막이 노출될 때를 상기 제2 막에 대한 에칭 공정의 완료점으로 결정하는 엔드포인트 디텍션부;
    를 포함하는 것을 특징으로 하는 반도체 제조 장치.
  8. 제7항에 있어서,
    상기 엔드포인트 디텍션부는,
    상기 에칭 공정시 변화하는 정보를 검출하는 센서와;
    상기 정보를 분석하는 분석기와;
    상기 분석기에서 분석된 데이터를 토대로 상기 에칭 공정의 완료 여부를 결정하는 데이터 프로세서와;
    상기 데이터 프로세서에서 결정된 에칭 공정 완료 여부에 대한 신호를 상기 챔버 제어부에 전달하는 인터페이스와;
    상기 정보를 상기 분석기로 전달하는 매개체;
    를 포함하는 것을 특징으로 하는 반도체 제조 장치.
  9. 제8항에 있어서,
    상기 정보는 상기 에칭 공정시 에칭되는 막이 달라짐으로써 변화하는 빛의 파장 변화에 대한 정보인 것을 특징으로 하는 반도체 제조 장치.
  10. 제8항에 있어서,
    상기 정보는 상기 에칭 공정시 에칭되는 막이 달라짐으로써 변화하는 상기 챔버 내부의 가스 성분 변화에 대한 정보인 것을 특징으로 하는 반도체 제조 장치.
  11. 웨이퍼가 놓이는 척이 배치되고 상기 웨이퍼에 대한 에칭 공정에 사용되는 에칭 가스로 이루어진 플라즈마가 발생되는 챔버와, 상기 웨이퍼에 대한 에칭 공정의 완료점을 검출하는 센서와, 상기 센서와 연결되어 상기 에칭 공정의 완료점을 결정하는 제어부를 포함하는 반도체 제조 장치를 이용하는 반도체 제조 방법에 있어서,
    갭이 형성된 제1 막을 갖는 웨이퍼를 상기 챔버에 제공하는 단계와;
    상기 갭을 매립하도록 상기 제1 막 상에 제2 막을 형성하는 단계와;
    상기 플라즈마를 상기 챔버 내에서 발생시켜 상기 제2 막의 일부를 제거하는 에칭을 진행하되, 상기 센서가 상기 제1 막을 검출하는 때에 상기 에칭을 완료하는 단계와;
    상기 갭을 매립하도록 상기 제2 막 상에 제3 막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 제조 방법.
  12. 제11항에 있어서,
    상기 제1 막과 제2 막은 빛의 반사 파장이 다르거나 또는 구성 성분이 다른 것을 특징으로 하는 반도체 제조 방법.
  13. 웨이퍼가 놓이는 척이 배치되고 상기 웨이퍼에 대한 에칭 공정에 사용되는 에칭 가스로 이루어진 플라즈마가 발생되는 챔버와, 상기 웨이퍼에 대한 에칭 공정의 완료점을 검출하는 센서와, 상기 센서와 연결되어 상기 에칭 공정의 완료점을 결정하는 제어부를 포함하는 반도체 제조 장치를 이용하는 반도체 제조 방법에 있어서,
    트렌치가 형성된 기판을 상기 챔버에 제공하는 단계와;
    상기 트렌치 내측벽을 포함하여 상기 기판 상에 트렌치 산화막과 트렌치 질화막을 순차로 증착하는 단계와;
    상기 트렌치를 매립하도록 상기 트렌치 질화막 상에 제1 산화막을 증착하는 단계와;
    상기 챔버 내에서 상기 플라즈마를 발생시키고 상기 센서가 상기 트렌치 질화막을 검출할 때까지 상기 제1 산화막의 일부를 에칭하는 단계와;
    상기 제1 산화막 상에 제2 산화막을 증착하는 단계와;
    상기 기판 표면을 노출시키는 공정으로 상기 트렌치가 상기 제1 및 제2 산화막으로 매립된 소자 분리막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 제조 방법.
  14. 제13항에 있어서,
    상기 트렌치 질화막이 검출될 때까지 상기 제1 산화막의 일부를 에칭하는 단계는, 상기 트렌치 질화막의 빛의 반사 파장이 상기 제1 산화막의 빛의 반사 파장과 상이한 것을 이용하는 것을 특징으로 하는 반도체 제조 방법.
  15. 제13항에 있어서,
    상기 트렌치 질화막이 검출될 때까지 상기 제1 산화막의 일부를 에칭하는 단계와는, 상기 제1 산화막에 대한 에칭 공정시 발생되는 가스 성분이 상기 트렌치 질화막에 대한 에칭 공정시 발생되는 가스 성분과 상이한 것을 이용하는 것을 특징으로 하는 반도체 제조 방법.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 상기 트렌치 질화막이 검출될 때까지 상기 제1 산화막의 일부를 에칭하는 단계는 불소계 가스를 에칭 가스로 하는 플라즈마 에칭 공정인 것을 특징으로 하는 반도체 제조 방법.
  17. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 제1 및 제2 산화막 중 어느 하나 또는 모두는 고밀도 플라즈마 산화막인 것을 특징으로 하는 반도체 제조 방법.
KR1020050045768A 2005-05-30 2005-05-30 신뢰성있는 갭 필 공정을 진행할 수 있는 반도체 제조 장치및 이를 이용한 반도체 제조 공정 방법 KR100725938B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050045768A KR100725938B1 (ko) 2005-05-30 2005-05-30 신뢰성있는 갭 필 공정을 진행할 수 있는 반도체 제조 장치및 이를 이용한 반도체 제조 공정 방법
US11/442,300 US7446367B2 (en) 2005-05-30 2006-05-30 Reliable gap-filling process and apparatus for performing the process in the manufacturing of semiconductor devices
US12/212,676 US7964473B2 (en) 2005-05-30 2008-09-18 Method of filling an opening in the manufacturing of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050045768A KR100725938B1 (ko) 2005-05-30 2005-05-30 신뢰성있는 갭 필 공정을 진행할 수 있는 반도체 제조 장치및 이를 이용한 반도체 제조 공정 방법

Publications (2)

Publication Number Publication Date
KR20060124043A KR20060124043A (ko) 2006-12-05
KR100725938B1 true KR100725938B1 (ko) 2007-06-11

Family

ID=37694915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050045768A KR100725938B1 (ko) 2005-05-30 2005-05-30 신뢰성있는 갭 필 공정을 진행할 수 있는 반도체 제조 장치및 이를 이용한 반도체 제조 공정 방법

Country Status (2)

Country Link
US (2) US7446367B2 (ko)
KR (1) KR100725938B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958692B1 (ko) * 2008-02-05 2010-05-18 (주)아이씨디 반응 종료점 검출 시스템, 이를 포함하는 식각 장치 및반응 종료점 판정방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8271870B2 (en) * 2007-11-27 2012-09-18 Accenture Global Services Limited Document analysis, commenting, and reporting system
KR101506901B1 (ko) * 2008-10-15 2015-03-30 삼성전자주식회사 반도체 소자의 제조 방법
JP5740246B2 (ja) * 2011-08-15 2015-06-24 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US20140213034A1 (en) * 2013-01-29 2014-07-31 United Microelectronics Corp. Method for forming isolation structure
CN103915369A (zh) * 2014-04-08 2014-07-09 上海华力微电子有限公司 沟槽填充方法
KR102496037B1 (ko) * 2016-01-20 2023-02-06 삼성전자주식회사 플라즈마 식각 방법 및 장치
US11670661B2 (en) 2019-12-20 2023-06-06 Samsung Electronics Co., Ltd. Image sensor and method of fabricating same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980069270A (ko) * 1997-02-27 1998-10-26 문정환 반도체장치
KR19990058999A (ko) * 1997-12-30 1999-07-26 윤종용 인시튜 모니터링가능한 플라즈마 식각장치, 그 인시튜 모니터링방법, 플라즈마 식각챔버내의 잔류물 제거를 위한 인시튜 세정방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5980767A (en) * 1994-02-25 1999-11-09 Tokyo Electron Limited Method and devices for detecting the end point of plasma process
US7136173B2 (en) * 1998-07-09 2006-11-14 Acm Research, Inc. Method and apparatus for end-point detection
US6399507B1 (en) * 1999-09-22 2002-06-04 Applied Materials, Inc. Stable plasma process for etching of films
KR100497610B1 (ko) * 2003-02-14 2005-07-01 삼성전자주식회사 반도체 장치의 절연막 형성방법
US7077973B2 (en) * 2003-04-18 2006-07-18 Applied Materials, Inc. Methods for substrate orientation
KR100543455B1 (ko) * 2003-05-30 2006-01-23 삼성전자주식회사 반도체 소자의 소자분리막 형성방법
KR20050000871A (ko) * 2003-06-25 2005-01-06 동부아남반도체 주식회사 고밀도 플라즈마 갭필 향상 방법
KR20050003011A (ko) 2003-06-30 2005-01-10 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법
KR100538882B1 (ko) * 2003-06-30 2005-12-23 주식회사 하이닉스반도체 반도체 소자의 제조 방법
TWI299519B (en) * 2005-09-28 2008-08-01 Promos Technologies Inc Method of fabricating shallow trench isolation structure
US7425486B2 (en) * 2005-11-21 2008-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a trench capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980069270A (ko) * 1997-02-27 1998-10-26 문정환 반도체장치
KR19990058999A (ko) * 1997-12-30 1999-07-26 윤종용 인시튜 모니터링가능한 플라즈마 식각장치, 그 인시튜 모니터링방법, 플라즈마 식각챔버내의 잔류물 제거를 위한 인시튜 세정방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958692B1 (ko) * 2008-02-05 2010-05-18 (주)아이씨디 반응 종료점 검출 시스템, 이를 포함하는 식각 장치 및반응 종료점 판정방법

Also Published As

Publication number Publication date
KR20060124043A (ko) 2006-12-05
US20090017595A1 (en) 2009-01-15
US7964473B2 (en) 2011-06-21
US7446367B2 (en) 2008-11-04
US20070026630A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
KR100725938B1 (ko) 신뢰성있는 갭 필 공정을 진행할 수 있는 반도체 제조 장치및 이를 이용한 반도체 제조 공정 방법
US6372655B2 (en) Two etchant etch method
US5843845A (en) Method for forming sloped contact hole for semiconductor device
KR100518587B1 (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
KR100672155B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100559033B1 (ko) 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법
US20060014361A1 (en) Method for forming device isolation layer of semiconductor device
KR100702769B1 (ko) 반도체 소자의 소자분리막 형성방법
US7858488B2 (en) Method of forming a device isolation film of a semiconductor device
KR100671661B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20070058122A (ko) 반도체 소자의 소자분리막 형성방법
KR19990018371A (ko) 트렌치 소자분리 방법
KR100497207B1 (ko) 반도체 소자의 제조방법
KR100763702B1 (ko) 폴리 스트링거를 방지하는 반도체 소자의 ｓｔｉ형성 방법
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090069364A (ko) 반도체 소자의 트렌치 형성 방법
KR100842904B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법
KR20080020388A (ko) 반도체 소자의 소자분리막 형성방법
KR20060075402A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100508865B1 (ko) 반도체 소자의 트렌치 제조 방법
CN114823288A (zh) 层间介质层的形成方法
KR100929640B1 (ko) 반도체 소자의 제조방법
KR100761540B1 (ko) 반도체 소자의 트렌치 형성방법
KR20040008874A (ko) 반도체 장치의 소자 분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13