CN114823288A - 层间介质层的形成方法 - Google Patents

层间介质层的形成方法 Download PDF

Info

Publication number
CN114823288A
CN114823288A CN202210494077.3A CN202210494077A CN114823288A CN 114823288 A CN114823288 A CN 114823288A CN 202210494077 A CN202210494077 A CN 202210494077A CN 114823288 A CN114823288 A CN 114823288A
Authority
CN
China
Prior art keywords
dielectric layer
wafer
cleaning cycle
parameters
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210494077.3A
Other languages
English (en)
Inventor
金立培
李宗旭
许隽
张严
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202210494077.3A priority Critical patent/CN114823288A/zh
Publication of CN114823288A publication Critical patent/CN114823288A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本申请公开了一种层间介质层的形成方法，包括：提供一晶圆，晶圆上形成的结构具有沟槽；通过预设的参数，通过HDP CVD工艺在晶圆上沉积第一介质层，该预设的参数包括补偿参数，该补偿参数是根据晶圆在清洁循环中的排序所设置的工艺参数，清洁循环是进行HDP CVD工艺的沉积设备在两次清洁工艺之间运行晶圆的作业过程；依次在第一介质层上形成第二介质层和第三介质层。本申请通过包含补偿参数的预设参数，采用HDP CVD工艺在晶圆上沉积第一介质层，补偿参数是基于作业中的晶圆在清洁循环中的排序确定的，因此能够补偿设备由于连续作业引起作业环境变化从而导致第一介质层填充后的形貌不利于第二介质层与第三介质层填充，产生空洞或空隙的缺陷。

Description

层间介质层的形成方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种层间介质层的形成方法。
背景技术
在半导体制造业中，对于半导体集成电路(integrated circuit，IC)器件，通常会在衬底上的有源器件和第一金属层(M1 metal)之间填充层间介质层(inter layerdielectric，ILD)以保护前段工艺所形成的结构，同时，层间介质层也可以降低金属互连结构和前段结构之间的寄生效应。
相关技术中，在完成前段工艺后，可通过高密度等离子体化学气相沉积(highdensity plasma chemical vapor deposition，HDP CVD)工艺沉积二氧化硅(SiO2)层填充前段工艺中形成的沟槽后，对其进行平坦化处理，然后继续沉积二氧化硅层以形成层间介质层。
然而，在通过HDP CVD工艺沉积二氧化硅层的过程中，由于设备的连续作业导致其腔室内部环境的变化，从而导致在一个“清洁循环(clean cycle)”(沉积设备每运行N(N为自然数，N≥2)片晶圆后需要进行清洁工艺，在两次清洁工艺之间运行晶圆的作业过程被称为清洁循环)中运行的每片晶圆的刻蚀/沉积速率比不同，如果采用相同的工艺参数，会导致沉积的二氧化硅层在部分区域(通常在晶圆的中心区域)产生空洞或空隙的形貌，降低了器件的可靠性和良率。
发明内容
本申请提供了一种层间介质层的形成方法，可以解决相关技术中提供的层间介质层的形成方法会在大片区域产生空洞或空隙形貌导致可靠性和良率较差的问题，该方法包括：
提供一晶圆，所述晶圆上形成的结构具有沟槽；
通过预设的参数，通过HDP CVD工艺在所述晶圆上沉积第一介质层，所述预设的参数包括补偿参数，所述补偿参数是根据所述晶圆在清洁循环中的排序所设置的工艺参数，所述清洁循环是进行HDP CVD工艺的沉积设备在两次清洁工艺之间运行晶圆的作业过程；
依次在所述第一介质层上形成第二介质层和第三介质层。
在一些实施例中，所述补偿参数是根据测量所述沉积设备在清洁循环中运行每片晶圆的刻蚀/沉积速率比设置的。
在一些实施例中，所述补偿参数用于使清洁循环中运行的每片晶圆的刻蚀/沉积速率比相同。
在一些实施例中，所述通过HDP CVD工艺在所述晶圆上沉积第一介质层之前，还包括：
收集至少两次清洁循环中的数据，所述数据包括清洁循环中每次作业时的刻蚀速率和沉积速率；
根据所述数据设置清洁循环中每次作业时的待定补偿参数；
通过运行工程样片对所述待定补偿参数进行验证，直至得到所述补偿参数。
在一些实施例中，所述第一介质层、所述第二介质层和所述第三介质层包括二氧化硅层。
在一些实施例中，所述依次在所述第一介质层上形成第二介质层和第三介质层，包括：
通过SA CVD工艺在所述第一介质层上沉积二氧化硅层形成所述第二介质层；
通过PETEOS工艺在所述第二介质层上沉积二氧化硅层形成所述第三介质层。
在一些实施例中，所述补偿参数包括HDP CVD工艺中的功率、反应气体成分、气压、温度以及工艺时间中的至少一种。
本申请技术方案，至少包括如下优点：
通过在半导体器件的后段工艺中，通过预设的参数，采用HDP CVD工艺在晶圆上沉积第一介质层，由于预设的参数包括补偿参数，补偿参数是基于作业中的晶圆在清洁循环中的排序确定的，因此能够补偿设备由于连续作业中引起作业环境变化使第一介质层填充后的形貌不利于第二介质层与第三介质层填充，从而导致介质层填充产生空洞或空隙的缺陷，提高了器件的可靠性和良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的补偿参数的获取方法的流程图；
图2是本申请一个示例性实施例提供的层间介质层的形成方法的流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
相关技术中，在通过高密度等离子体化学气相沉积(high density plasmachemical vapor deposition，HDP CVD)工艺沉积二氧化硅层的过程中，由于设备的连续作业导致其腔室内部环境的变化，从而导致在一个清洁循环中运行的每片晶圆的刻蚀/沉积速率比不同，由于晶圆不同区域受腔室内部环境(尤其是温度)的影响不同，例如，其中心区域相对于边缘区域其受环境变化引起刻蚀/沉积速率比的影响更大，因此当设备连续作业时，作业中排序较后的晶圆，其中心区域产生空洞或空隙的几率更大。鉴于此，本申请实施例中，在通过HDP CVD工艺形成介质层的过程中，通过引入补偿参数以补偿每个清洁循环中的环境变化导致的刻蚀/沉积速率比的变化，以解决介质层填充所产生的形貌较差的问题。鉴于此，在引入补偿参数对介质层填充进行补偿之前，需要获取补偿参数。
参考图1，其示出了本申请一个示例性实施例提供的补偿参数的获取方法的流程图，如图1所示，该方法包括：
步骤101，收集至少两次清洁循环中的数据，该数据包括清洁循环中每次作业时的刻蚀速率和沉积速率。
例如，在一次清洁循环中需要作业的晶圆为4片，需要获取的数据为两次清洁循环中的刻蚀速率和沉积速率，则在第一次清洁循环中，获取运行第一片、第二片、第三片和第四片晶圆时的刻蚀速率和沉积速率，在第二次清洁循环中，获取运行第一片、第二片、第三片和第四片晶圆时的刻蚀速率和沉积速率，即可得到所需的数据。
步骤102，根据收集得到的数据设置清洁循环中每次作业时的待定补偿参数。
如上述，收集到至少两次清洁循环中的数据后，即可得到每次清洁循环中刻蚀/沉积速率比的趋势，即可根据该趋势设置补偿参数，作为待定补偿参数。其中，补偿参数可以是HDP CVD工艺中的功率、反应气体成分、气压、温度以及工艺时间中的至少一种。
步骤103，通过运行工程样片对待定补偿参数进行验证，直至得到补偿参数。
在得到待定补偿参数后，可通过引入待定补偿参数(其目的是使清洁循环中运行的每片晶圆的刻蚀/沉积速率比相同)，对工程样片(dummy wafer)进行作业后，对其进行测试，从而对待定补偿参数进行验证，将最终满足要求(空洞或空隙占比低于要求值)的参数确定为补偿参数。其中，可通过探针测试(chip probing，CP)对工程样片进行测试，根据测试结果确定是否满足要求。
示例性的，若清洁循环中运行的晶圆数为N，则补偿参数则可以是(N-1)组。例如，清洁循环中需要运行的晶圆数为4，则第一片晶圆没有补偿参数，第二片晶圆对应补偿参数1，第三片晶圆对应补偿参数2，第四片晶圆对应补偿参数3，在确定补偿参数后，可以建立晶圆的排序和补偿参数的对应关系，从而在进行作业时，根据晶圆在清洁循环中的排序确定其对应的补偿参数。
参考图2，其示出了本申请一个示例性实施例提供的层间介质层的形成方法的流程图，该方法可以是图1实施例之后执行的方法，如图2所示，该方法包括：
步骤201，提供一晶圆，该晶圆上形成的结构具有沟槽。
其中，该晶圆可以是用于集成闪存器件(例如，NOR闪存器件)的晶圆，该晶圆已经完成了前道工艺，前道工艺形成的结构中具有沟槽。
步骤202，通过预设的参数，通过HDP CVD工艺在晶圆上沉积第一介质层，预设的参数包括补偿参数。
如上述，该补偿参数是根据晶圆在清洁循环中的排序所设置的工艺参数，是根据测量沉积设备在清洁循环中运行每片晶圆的刻蚀/沉积速率比设置的，用于使清洁循环中运行的每片晶圆的刻蚀/沉积速率比相同；该清洁循环是进行HDP CVD工艺的沉积设备在两次清洁工艺之间运行晶圆的作业过程。
例如，一个清洁循环需要运行4片晶圆，当前运行的是本轮清洁循环中第二片晶圆，则通过预设的沉积参数和第二片晶圆对应的补偿参数1，通过HDP CVD工艺在该晶圆上沉积二氧化硅(SiO2)层，形成第一介质层。
步骤203，依次在第一介质层上形成第二介质层和第三介质层。
示例性的，可通过次常压化学气相沉积(sub atmospheric pressure chemicalvapor deposition，SA CVD)工艺在第一介质层上沉积二氧化硅层形成第二介质层(其用于对第一介质层上的沟壑进行平坦化，改善晶圆面内均匀性)，可通过等离子体增强正硅酸乙脂沉积(plasma enhanced tetraethylorthosilicate，PETEOS)工艺在第二介质层上沉积二氧化硅层形成第三介质层。
综上所述，本申请实施例中，通过在半导体器件的后段工艺中，通过预设的参数，采用HDP CVD工艺在晶圆上沉积第一介质层，由于预设的参数包括补偿参数，补偿参数是基于作业中的晶圆在清洁循环中的排序确定的，因此能够补偿设备由于连续作业中引起作业环境变化使第一介质层填充后的形貌不利于第二介质层与第三介质层填充，从而导致介质层填充产生空洞或空隙的缺陷，提高了器件的可靠性和良率。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (7)

1.一种层间介质层的形成方法，其特征在于，包括：
提供一晶圆，所述晶圆上形成的结构具有沟槽；
通过预设的参数，通过HDP CVD工艺在所述晶圆上沉积第一介质层，所述预设的参数包括补偿参数，所述补偿参数是根据所述晶圆在清洁循环中的排序所设置的工艺参数，所述清洁循环是进行HDP CVD工艺的沉积设备在两次清洁工艺之间运行晶圆的作业过程；
依次在所述第一介质层上形成第二介质层和第三介质层。
2.根据权利要求1所述的方法，其特征在于，所述补偿参数是根据测量所述沉积设备在清洁循环中运行每片晶圆的刻蚀/沉积速率比设置的。
3.根据权利要求2所述的方法，其特征在于，所述补偿参数用于使清洁循环中运行的每片晶圆的刻蚀/沉积速率比小于一定范围。
4.根据权利要求3所述的方法，其特征在于，所述通过HDP CVD工艺在所述晶圆上沉积第一介质层之前，还包括：
收集至少两次清洁循环中的数据，所述数据包括清洁循环中每次作业时的刻蚀速率和沉积速率；
根据所述数据设置清洁循环中每次作业时的待定补偿参数；
通过运行工程样片对所述待定补偿参数进行验证，直至得到所述补偿参数。
5.根据权利要求1至4任一所述的方法，其特征在于，所述第一介质层、所述第二介质层和所述第三介质层包括二氧化硅层。
6.根据权利要求5所述的方法，其特征在于，所述依次在所述第一介质层上形成第二介质层和第三介质层，包括：
通过SA CVD工艺在所述第一介质层上沉积二氧化硅层形成所述第二介质层；
通过PETEOS工艺在所述第二介质层上沉积二氧化硅层形成所述第三介质层。
7.根据权利要求6所述的方法，其特征在于，所述补偿参数包括HDP CVD工艺中的功率、反应气体成分、气压、温度以及工艺时间中的至少一种。
CN202210494077.3A 2022-04-30 2022-04-30 层间介质层的形成方法 Pending CN114823288A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210494077.3A CN114823288A (zh) 2022-04-30 2022-04-30 层间介质层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210494077.3A CN114823288A (zh) 2022-04-30 2022-04-30 层间介质层的形成方法

Publications (1)

Publication Number Publication Date
CN114823288A true CN114823288A (zh) 2022-07-29

Family

ID=82511023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210494077.3A Pending CN114823288A (zh) 2022-04-30 2022-04-30 层间介质层的形成方法

Country Status (1)

Country Link
CN (1) CN114823288A (zh)

Similar Documents

Publication Publication Date Title
US6867141B2 (en) Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma
US7838390B2 (en) Methods of forming integrated circuit devices having ion-cured electrically insulating layers therein
KR20180083357A (ko) 초전도체 디바이스들을 위한 비-산화물 기반 유전체들
US6277764B1 (en) Interlayered dielectric layer of semiconductor device and method of manufacturing the same
US20050048766A1 (en) Method for fabricating a conductive plug in integrated circuit
KR100725938B1 (ko) 신뢰성있는 갭 필 공정을 진행할 수 있는 반도체 제조 장치및 이를 이용한 반도체 제조 공정 방법
US6303519B1 (en) Method of making low K fluorinated silicon oxide
JPH1074835A (ja) 半導体装置の製造方法
US20070298583A1 (en) Method for forming a shallow trench isolation region
KR20040076697A (ko) 고밀도 플라즈마 화학기상증착 공정
US6794266B2 (en) Method for forming a trench isolation structure
KR100443628B1 (ko) 반도체 장치 및 그 제조 방법
Su et al. Properties and electric characterizations of tetraethyl orthosilicate-based plasma enhanced chemical vapor deposition oxide film deposited at 400° C for through silicon via application
CN114823288A (zh) 层间介质层的形成方法
JP3601988B2 (ja) 絶縁膜の形成方法
CN102420173B (zh) 一种提高铜互连可靠性的表面处理方法
CN101764082A (zh) 金属互连线形成方法
CN101989539B (zh) 电容器制作方法
CN104347490A (zh) 硅通孔填充的方法
JPH01185945A (ja) 半導体装置の製造方法
US20070273003A1 (en) Semiconductor device and manufacturing method thereof
JP2021515405A (ja) Ｐｅｃｖｄによるｓｉギャップ充填の方法
KR20080062024A (ko) 반도체 소자의 제조 방법 및 그 구조
KR100201721B1 (ko) 반도체장치의 제조방법
CN102054751A (zh) 双镶嵌结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination