KR20080062024A - 반도체 소자의 제조 방법 및 그 구조 - Google Patents

반도체 소자의 제조 방법 및 그 구조 Download PDF

Info

Publication number
KR20080062024A
KR20080062024A KR1020060137279A KR20060137279A KR20080062024A KR 20080062024 A KR20080062024 A KR 20080062024A KR 1020060137279 A KR1020060137279 A KR 1020060137279A KR 20060137279 A KR20060137279 A KR 20060137279A KR 20080062024 A KR20080062024 A KR 20080062024A
Authority
KR
South Korea
Prior art keywords
insulating film
teos
semiconductor device
interlayer insulating
forming
Prior art date
Application number
KR1020060137279A
Other languages
English (en)
Inventor
현지원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060137279A priority Critical patent/KR20080062024A/ko
Priority to US11/954,197 priority patent/US20080157366A1/en
Publication of KR20080062024A publication Critical patent/KR20080062024A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법 및 그 구조에 관한 것으로, 본 발명은 하부 층간 절연막 위에 소정의 패턴으로 금속 배선을 형성한 후, 상부 층간 절연막을 증착하기 전에 O3-TEOS 절연막을 얇게 형성한다. O3-TEOS 절연막은 원자층 증착 방식으로 그 두께가 300Å~500Å이 될 때까지 반복된다. O3-TEOS 절연막은 TEOS 표면 흡착과 분해 반응의 반복에 의해 실리콘 산화막을 성장시키는 것이므로, 층간 절연막을 증착할 때 극미세 금속 배선 사이에 완전하게 매립이 이루어진다. 따라서 본 발명은 반도체 소자에 열적 스트레스가 가해지는 경우에도 금속 배선간 단락을 방지할 수 있으며, EM 특성과 EFR 특성을 개선하여 신뢰성을 향상시킬 수 있다.
층간 절연막(IMD), 갭-필(gap-fill), 공극(void), TEOS, 원자층 증착(ALD)

Description

반도체 소자의 제조 방법 및 그 구조{Method for Fabricating Semiconductor Device and Structure Thereof}
도 1a 및 도 1b는 종래기술에 따른 반도체 소자 제조 방법의 문제점을 설명하기 위한 도면.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 제조 방법 및 그 구조를 나타내는 단면도.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법 및 그 구조를 나타내는 단면도.
<도면에 사용된 참조 번호의 설명>
11, 21: 하부 층간 절연막 12, 22: 금속 배선
13, 23: 돌출 결함 14, 24: 상부 층간 절연막
15: 공극 26: O3-TEOS 절연막
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 좀더 구체적으로는 극미 세 금속 배선 사이에도 층간 절연막을 완전하게 매립하여 금속 배선간 단락을 방지할 수 있는 방법 및 그 구조에 관한 것이다.
반도체 제조 공정에 있어 일반적인 금속 배선 형성 방법은 다음과 같다. 먼저 금속막을 증착한 후 포토레지스트를 도포하여 패턴을 형성한다. 그 후 금속막을 식각하여 금속 패턴을 형성한 후 고밀도 플라스마(HDP; high density plasma)를 이용하여 산화막(SiO2 film)을 증착한다.
그러나 금속막 증착 과정에서 금속 위에 이물질(particle)이 있을 경우에는 원하는 패턴대로 식각이 되지 않아 비정상적인 금속 배선이 형성될 수 있으며, 이를 돌출 결함(protrusion defect)이라 한다.
도 1a 및 도 1b는 종래기술에 따른 반도체 소자 제조 방법의 문제점을 설명하기 위한 도면이다. 도 1a는 평면도에 해당하는 SEM 사진이며, 도 1b는 단면도이다.
도 1a와 도 1b를 참조하면, 하부 층간 절연막(11) 위에 금속 배선(12)을 형성할 때 금속 배선(12) 사이에 이물질이 있으면 식각이 제대로 이루어지지 않아 돌출 결함(13)이 발생한다. 이후 금속 배선(12) 사이를 매립하면서 상부 층간 절연막(14)을 증착할 때, 돌출 결함(13)이 있는 금속 배선 사이에는 산화 절연물이 제대로 채워지지 않아 공극(void, 15)이 형성된다. 반도체 소자가 고집적화됨에 따라 금속 배선(12)이 극미세화되면서, 이러한 돌출 결함(13)이 발생하면 금속 배선(12) 사이가 더 좁아지기 때문에 갭-필(gap-fill)이 완전하게 되기 어렵다.
이와 같이 층간 절연막이 완벽히 매립되지 않은 상태에서 반도체 소자에 대하여 EM(electro migration) 테스트, EFR(early failure rate) 테스트와 같은 열적 스트레스(thermal stress)를 가하는 경우, 공극으로 인해 금속 배선이 부풀게 되어 결국 금속 배선간 단락(bridge) 현상을 유발하여 신뢰성 저하를 야기하게 된다.
따라서 본 발명의 목적은 반도체 소자의 금속 배선 사이에 층간 절연막의 매립이 완전히 이루어지도록 하기 위한 것이다.
본 발명의 다른 목적은 반도체 소자에 열적 스트레스가 가해지는 경우에도 금속 배선간 단락을 방지하기 위한 것이다.
본 발명의 또 다른 목적은 반도체 소자의 EM 특성과 EFR 특성을 개선하여 신뢰성을 향상시키기 위한 것이다.
이러한 목적들을 달성하기 위하여, 본 발명은 다음과 같은 구성의 반도체 소자 제조 방법과 그 구조를 제공한다.
본 발명에 따른 반도체 소자의 제조 방법은, 하부 층간 절연막 위에 소정의 패턴으로 금속 배선을 형성하는 단계와, 상기 금속 배선의 표면과 상기 금속 배선 사이로 노출된 하부 층간 절연막의 표면 위로 O3-TEOS 절연막을 얇게 형성하는 단계와, 상기 O3-TEOS 절연막 위에 상부 층간 절연막을 증착하는 단계를 포함하여 구성된다.
이러한 제조 방법에서, 상기 O3-TEOS 절연막의 형성 단계는 원자층 증착 방식으로 이루어질 수 있다. 또한, 상기 O3-TEOS 절연막의 형성 단계는 불활성 가스를 캐리어로 활용하여 TEOS를 유입하는 단계와, 기본 압력이 될 때까지 펌핑하는 단계와, O3를 유입하는 단계를 포함할 수 있다. 상기 TEOS 유입 단계는 300℃~400℃의 온도 조건에서 10torr 미만의 압력을 유지한 상태로 이루어질 수 있다. 상기 O3-TEOS 절연막의 형성 단계는 상기 O3-TEOS 절연막의 두께가 300Å~500Å이 될 때까지 반복되는 것이 바람직하다.
상기 상부 층간 절연막은 USG막과 d-TEOS막이고, 상기 상부 층간 절연막의 증착 단계는 고밀도 플라즈마 방식으로 이루어질 수 있다.
본 발명에 따른 반도체 소자의 구조는, 하부 층간 절연막 위에 소정의 패턴으로 형성되는 금속 배선과, 상기 금속 배선의 표면과 상기 금속 배선 사이로 노출된 하부 층간 절연막의 표면 위로 얇게 형성되는 O3-TEOS 절연막과, 상기 O3-TEOS 절연막 위에 증착되는 상부 층간 절연막을 포함하여 구성된다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 그러나 실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 가급적 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 핵심을 흐리지 않고 더욱 명확히 전달하기 위함이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 제조 방법 및 그 구조를 나타내는 단면도이다.
도 2a를 참조하면, 하부 층간 절연막(21) 위에 소정의 패턴으로 금속 배선(22)을 형성한다. 금속 배선(22)의 형성 과정은 반응성 이온 식각(RIE; reactive ion etching)과 같이 일반적인 금속 배선 공정 기술을 이용하여 진행할 수 있다.
이어서, 도 2b에 도시된 바와 같이, 금속 배선(22)의 표면과 금속 배선(22) 사이로 노출된 하부 층간 절연막(21)의 표면 위로 O3-TEOS 절연막(26)을 얇게 형성한다. O3-TEOS 절연막(26)의 형성 과정은 원자층 증착(ALD; atomic layer deposition) 방식을 이용한다. 이하, O3-TEOS 절연막(26)의 형성 과정을 일례를 들어 구체적으로 설명한다.
먼저, 300℃~400℃의 온도 조건에서 10torr 미만의 압력을 유지한 상태로 헬륨(He)과 같은 불활성 가스를 캐리어(carrier)로 활용하여 TEOS(tetra ethyl ortho silicate)를 유입한다. TEOS 유입 후 기본 압력(base pressure)이 될 때까지 펌핑(pumping)하고 O3를 유입한다. O3로부터 분해된 산소 원자(O)는 흡착된 TEOS의 분해를 유도하여 Si-O-Si 또는 Si-O-H로 재구성되어 실리콘 산화막인 O3-TEOS 절연막(26)의 성장이 일어난다. 이때 O3-TEOS 절연막(26)의 성장 두께는 수 Å이다. O3의 유입을 중지한 후 다시 기본 압력이 될 때까지 펌핑하고, O3-TEOS 절연막(26)의 두께가 300Å~500Å이 될 때까지 전술한 TEOS 유입 단계부터 반복하여 진행한다.
이러한 O3-TEOS 절연막(26)의 형성 방법은 TEOS 표면 흡착과 분해 반응의 반복에 의해 실리콘 산화막을 성장시키는 것이므로, 금속 배선(22) 사이의 미세한 공간도 충분히 매립할 수 있다. 흡착의 확률은 표면의 모든 부위에서 동일하므로 금속 배선 사이의 완전한 갭-필을 기대할 수 있다.
이어서, 도 2c에 도시된 바와 같이, O3-TEOS 절연막(26) 위에 상부 층간 절연막(24)을 증착한다. 상부 층간 절연막(24)은 예컨대 약 3000Å 두께의 USG(undoped silicate glass)막과 약 6000Å 두께의 d-TEOS막이다. 상부 층간 절연막(24)의 증착 과정은 일반적인 고밀도 플라즈마 공정 기술을 이용하여 진행할 수 있다.
이와 같이 O3-TEOS 절연막(26)을 형성한 후 상부 층간 절연막(24)을 증착하면, 돌출 결함이 발생한 극미세 금속 배선(22) 사이에도 층간 절연막(24)을 완전하게 매립할 수 있다. 이하 설명할 실시예는 그러한 예이다.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법 및 그 구조를 나타내는 단면도이다.
도 3a에 도시된 바와 같이 금속 배선(22) 사이에 돌출 결함(23)이 발생한 경우에도, 도 3b에 도시된 바와 같이 원자층 증착 방식을 이용하여 O3-TEOS 절연막(26)을 얇게 형성한다. 이어서, 도 3c에 도시된 바와 같이 O3-TEOS 절연막(26) 위 에 상부 층간 절연막(24)을 증착함으로써, 돌출 결함(23)이 발생한 극미세 금속 배선(22) 사이에도 층간 절연막(24)을 완전하게 매립할 수 있다.
지금까지 실시예들을 통하여 본 발명에 따른 반도체 소자의 제조 방법 및 그 구조에 대하여 설명하였다. 본 명세서와 도면에는 본 발명의 바람직한 실시예들에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
이상 설명한 바와 같이, 본 발명은 금속 배선을 형성한 후 층간 절연막을 증착하기 전에 원자층 증착 방식을 이용하여 O3-TEOS 절연막을 얇게 형성함으로써, 이후 층간 절연막을 증착할 때 극미세 금속 배선 사이에 완전하게 매립이 이루어질 수 있다.
따라서 본 발명은 반도체 소자에 열적 스트레스가 가해지는 경우에도 금속 배선간 단락을 방지할 수 있으며, EM 특성과 EFR 특성을 개선하여 신뢰성을 향상시킬 수 있다.

Claims (8)

  1. 하부 층간 절연막 위에 소정의 패턴으로 금속 배선을 형성하는 단계;
    상기 금속 배선의 표면과 상기 금속 배선 사이로 노출된 하부 층간 절연막의 표면 위로 O3-TEOS 절연막을 얇게 형성하는 단계; 및
    상기 O3-TEOS 절연막 위에 상부 층간 절연막을 증착하는 단계;
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 O3-TEOS 절연막의 형성 단계는 원자층 증착 방식으로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제2항에 있어서,
    상기 O3-TEOS 절연막의 형성 단계는 불활성 가스를 캐리어로 활용하여 TEOS를 유입하는 단계와, 기본 압력이 될 때까지 펌핑하는 단계와, O3를 유입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 TEOS 유입 단계는 300℃~400℃의 온도 조건에서 10torr 미만의 압력을 유지한 상태로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제3항에 있어서,
    상기 O3-TEOS 절연막의 형성 단계는 상기 O3-TEOS 절연막의 두께가 300Å~500Å이 될 때까지 반복되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 상부 층간 절연막은 USG막과 d-TEOS막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제1항에 있어서,
    상기 상부 층간 절연막의 증착 단계는 고밀도 플라즈마 방식으로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 하부 층간 절연막 위에 소정의 패턴으로 형성되는 금속 배선;
    상기 금속 배선의 표면과 상기 금속 배선 사이로 노출된 하부 층간 절연막의 표면 위로 얇게 형성되는 O3-TEOS 절연막; 및
    상기 O3-TEOS 절연막 위에 증착되는 상부 층간 절연막;
    을 포함하는 반도체 소자의 구조.
KR1020060137279A 2006-12-29 2006-12-29 반도체 소자의 제조 방법 및 그 구조 KR20080062024A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060137279A KR20080062024A (ko) 2006-12-29 2006-12-29 반도체 소자의 제조 방법 및 그 구조
US11/954,197 US20080157366A1 (en) 2006-12-29 2007-12-11 Semiconductor device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137279A KR20080062024A (ko) 2006-12-29 2006-12-29 반도체 소자의 제조 방법 및 그 구조

Publications (1)

Publication Number Publication Date
KR20080062024A true KR20080062024A (ko) 2008-07-03

Family

ID=39582745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137279A KR20080062024A (ko) 2006-12-29 2006-12-29 반도체 소자의 제조 방법 및 그 구조

Country Status (2)

Country Link
US (1) US20080157366A1 (ko)
KR (1) KR20080062024A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179233B2 (en) * 2007-06-22 2012-05-15 Arash Kia UHF timing system for participatory athletic events
US20080316032A1 (en) * 2007-06-22 2008-12-25 Arash Kia Method and apparatus for associating RFID tags with participants in sporting events

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036568A (ja) * 1998-07-17 2000-02-02 Toshiba Corp 半導体記憶装置及びその製造方法
US6875558B1 (en) * 1999-08-16 2005-04-05 Applied Materials, Inc. Integration scheme using self-planarized dielectric layer for shallow trench isolation (STI)
KR20010058498A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 트렌치형 소자분리막 형성방법
JP2004214610A (ja) * 2002-12-20 2004-07-29 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20080157366A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
US20030119307A1 (en) Method of forming a dual damascene structure
JP2008529296A (ja) 半導体デバイスの製造方法
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
US7064061B2 (en) Process for fabricating interconnect networks
US8878364B2 (en) Method for fabricating semiconductor device and semiconductor device
US20050095828A1 (en) Process for sealing plasma-damaged, porous low-k materials
KR20080062024A (ko) 반도체 소자의 제조 방법 및 그 구조
KR20050022526A (ko) 반도체 소자 및 그 제조 방법
TW201332058A (zh) 積體電路以及用於處理具有埋入特徵之積體電路的方法
US7947594B2 (en) Interconnection structure with low dielectric constant
KR100301057B1 (ko) 구리 배선층을 갖는 반도체 소자 및 그 제조방법
JP2001176866A (ja) 集積回路の製造方法
KR20040101008A (ko) 반도체 장치의 제조 방법
JP2005005697A (ja) 半導体装置の製造方法
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR101107568B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20020047523A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20010063640A (ko) 반도체 소자의 층간 절연막 형성방법
KR100769205B1 (ko) 반도체 소자의 제조방법
KR101165217B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7141503B2 (en) Methods for manufacturing a soft error and defect resistant pre-metal dielectric layer
TW531841B (en) Fabrication method of inter metal dielectrics to avoid damaging the wafer
US20200083209A1 (en) Interconnect structure having a fluorocarbon layer
KR100756863B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080617

Effective date: 20090331