KR100718561B1 - 고체 촬상 소자 - Google Patents

고체 촬상 소자 Download PDF

Info

Publication number
KR100718561B1
KR100718561B1 KR1020010006147A KR20010006147A KR100718561B1 KR 100718561 B1 KR100718561 B1 KR 100718561B1 KR 1020010006147 A KR1020010006147 A KR 1020010006147A KR 20010006147 A KR20010006147 A KR 20010006147A KR 100718561 B1 KR100718561 B1 KR 100718561B1
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
conversion element
signal
row
output
Prior art date
Application number
KR1020010006147A
Other languages
English (en)
Other versions
KR20010082072A (ko
Inventor
스즈끼노부오
마스까네가즈유끼
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20010082072A publication Critical patent/KR20010082072A/ko
Application granted granted Critical
Publication of KR100718561B1 publication Critical patent/KR100718561B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H04N25/136—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

다수개의 광전 변환 소자를 복수 행, 복수 열에 걸쳐서 화소를 어긋나게 배치하고, 광전 변환 소자열의 2열에 1개씩 아날로그/ 디지털 변환부를 배설하여 MOS형 고체 촬상 소자를 제조함으로써, A/D변환부를 내장한 MOS형 고체 촬상 소자의 제조 코스트의 증대를 억제하면서 광전 변환 소자의 집적도를 향상시키는 것이 가능하게 된다.
MOS형 고체 촬상 소자, 광전 변환 소자

Description

고체 촬상 소자{SOLID-STATE IMAGE PICKUP DEVICE}
도1a는 제1실시예에 의한 MOS형 고체 촬상 소자를 모식적으로 나타낸 평면도이고, b는 스위칭 회로부의 1개를 나타낸 개념도.
도2는 제1실시예에 의한 MOS형 고체 촬상 소자에 있어서 광전 변환 소자에 부설되는 스위칭 회로부의 일례를 개략적으로 나타낸 등가 회로도.
도3은 제1실시예에 의한 MOS형 고체 촬상 소자를 구성하는 광전 변환 소자와 이 광전 변환 소자에 부설되는 스위칭 회로부와의 평면 배치의 일례를 나타낸 개략도.
도4는 제1실시예에 의한 MOS형 고체 촬상 소자에 있어서의 A/D변환부의 1개, 및 버퍼 메모리부의 일부를 나타낸 개략도.
도5는 제1실시예에 의한 MOS형 고체 촬상 소자의 동작에 사용되는 각종의 신호 펄스의 공급 시기의 일례를 나타낸 타이밍도.
도6은 제1실시예의 변형례에 의한 MOS형 고체 촬상 소자에 있어서 광전 변환 소자에 부설되는 스위칭 회로부의 일례를 개략적으로 나타낸 등가 회로도.
도7은 제1실시예의 다른 변형례에 의한 MOS형 고체 촬상 소자에 있어서 광전 변환 소자에 부설되는 스위칭 회로부의 일례를 개략적으로 나타낸 등가 회로도.
도8a는 제1실시예의 또 다른 변형례에 의한 MOS형 고체 촬상 소자에 있어서 광전 변환 소자에 부설되는 스위칭 회로부의 일례를 개략적으로 나타낸 등가 회로도이고, b는 제1실시예의 또 다른 변형례에 의한 MOS형 고체 촬상 소자에 있어서 광전 변환 소자에 부설되는 스위칭 회로부의 일례를 개략적으로 나타낸 등가 회로도.
도9는 제2실시예에 의한 MOS형 고체 촬상 소자를 모식적으로 나타낸 평면도.
도10은 제2실시예에 의한 MOS형 고체 촬상 소자에 있어서 광전 변환 소자에 부설되는 스위칭 회로부의 일례를 개략적으로 나타낸 등가 회로도.
도11은 제2실시예의 변형례에 의한 MOS형 고체 촬상 소자에 있어서 광전 변환 소자에 부설되는 스위칭 회로부의 일례를 개략적으로 나타낸 등가 회로도.
도12는 제3실시예에 의한 MOS형 고체 촬상 소자를 개략적으로 나타낸 단면도.
도13a는 3원색계의 색 필터 어레이에 있어서의 색 필터의 배열 사양의 일례를 나타낸 평면도이고, b, c, d, e는, 각각 보색 타입의 색 필터 어레이에 있어서의 색 필터의 배열 사양의 일례를 나타낸 평면도.
본 발명은 고체 촬상 소자에 관한 것이며, 특히 아날로그/ 디지털 컨버터를 구비한 MOS(metal oxide semiconductor)형의 고체 촬상 소자에 관한 것이다.
CCD(전하 결합 소자)의 양산 기술이 확립된 이래, CCD형 고체 촬상 소자를 라인·센서 또는 에어리어·이미지 센서로서 이용한 기기가 급속하게 보급되고 있다.
그 한쪽에서 휴대용 단말의 보급에 수반되어 CCD형 고체 촬상 소자보다 소비 전력이 작은 MOS형 고체 촬상 소자, 특히 아날로그/ 디지털 변환부(이하「A/D변환부」로 약기함)를 내장시킴으로써 고성능화 및 저비용화를 도모한 MOS형 고체 촬상 소자의 개발이 진행되고 있다. A/D변환부는, 예를 들면 샘플/ 홀드 회로부와, 이에 계속되는 아날로그/ 디지털 컨버터(이하「A/D컨버터」로 약기함)를 포함하여 구성된다.
MOS형 고체 촬상 소자는 반도체 기판의 일표면측에 행렬상으로 형성된 다수개의 광전 변환 소자(예를 들면 포토 다이오드), 광전 변환 소자마다 부설된 스위칭 회로부, 및 광전 변환 소자열마다 스위칭 회로부와 A/D변환부를 접속하는 출력용 신호선을 구비하고 있다. 개개의 스위칭 회로부는 출력용 트랜지스터를 포함한다. 이 출력용 트랜지스터는 대응하는 광전 변환 소자에 축적된 신호 전하량에 따라서 상기 신호를 출력용 신호선에 발생시킬 수 있다. 출력용 신호선은 저저항이 요망되며, 통상 금속 재료에 의해서 형성된다.
A/D변환부를 내장한 종래의 MOS형 고체 촬상 소자로서는, 출력용 신호선 각각의 일단에 A/D변환부가 접속된다. 출력용 트랜지스터에 의해서 출력용 신호선에 발생한 상기 신호는 출력용 신호선을 통해서 A/D변환부에 입력된다. A/D변환부에는 통상 아날로그 전압 신호가 입력된다. A/D변환부는 입력된 아날로그 전압 신호의 강도에 따라서 디지털 신호를 예를 들면 버퍼 메모리에 출력한다.
출력용 트랜지스터에 의한 상기 신호의 발생은, 예를 들면 광전 변환 소자 행단위로 제어된다. 이 제어는 광전 변환 소자 행단위로 각 스위칭 회로부의 동작을 제어함으로써 행할 수 있다. 그 때문에, 광전 변환 소자 행마다 1개의 행선택용 신호 배선이 배설된다.
행선택용 신호 배선을 통해서, 대응하는 각 스위칭 회로부에 그 동작을 제어하기 위한 행선택 신호가 전달된다.
행선택용 신호 배선의 각각에 소정의 타이밍으로 행선택 신호를 공급하는 주사부가, 많은 경우 동일 반도체 기판상에 형성된다.
또 본 명세서에서 말하는 「광전 변환 소자열」이란, 행렬상으로 배치된 「광전 변환 소자의 배열」 중에서 출력 신호선이 뻗어나와 있는 방향을 따라 배치되어 있는 「광전 변환 소자의 배열」을 가리킨다. 행렬상으로 배치된 「광전 변환 소자의 배열」에 있어서의 「광전 변환 소자행」은 광전 변환 소자열 방향으로 교차되는 방향을 따라 배치되어 있는 「광전 변환 소자의 배열」을 가리킨다.
상술한 주사부, A/D변환부, 버퍼 메모리 등의 동작은 제어부에 의해서 제어된다. 이 제어부는, 많은 경우 동일 반도체 기판 상에 형성된다.
A/D변환부를 내장한 MOS형 고체 촬상 소자는 CCD형 고체 촬상 소자에 비해서 소비 전력을, 예를 들면, 1/5∼1/10 정도까지 저하시킬 수 있다.
고체 촬상 소자의 해상도를 향상시키는 데에 있어서는 될 수 있는 한 많은 광전 변환 소자를 고밀도로 형성하는 것이 바람직하다. 다수개의 광전 변환 소자를 1매의 반도체 기판 상에 형성하는 경우, 각 화소 또는 광전 변환 소자를 소형화하여 고밀도로 배치함으로써 칩 사이즈를 저하시킬 수 있다. 그에 수반되어 저코스트화를 도모할 수도 있다 .
그러나 반도체 기판 상에서의 광전 변환 소자의 집적도가 높아지면 높아질수록 광전 변환 소자 행방향에 있어서의 광전 변환 소자 배열의 피치가 감소된다. 즉, 광전 변환 소자열끼리의 피치가 감소된다. 이에 수반되어, A/D변환부를 내장한 MOS형 고체 촬상 소자에 있어서는 A/D변환부끼리의 피치도 감소된다.
A/D변환부를 내장한 종래의 MOS형 고체 촬상 소자에 있어서는, 광전 변환 소자열의 1열마다 1개의 출력용 신호선이 배설(配設)되고, 1개의 출력용 신호선에 1개씩 A/D변환부가 접속된다. A/D변환부의 샘플/ 홀드 회로부는 아날로그 전압 신호를 안정되게 유지하기 위해서 전기 용량이 비교적 큰 커패시터(콘덴서)를 구비하고 있다.
예를 들면, 광전 변환 소자 행방향의 광전 변환 소자끼리의 피치가 4μm 정도로 될 때까지 집적도를 높이면, A/D변환부를 형성할 때에 고도의 미세 가공 기술을 요구하게 된다. 이에 수반되어 그 제조 코스트가 증대된다.
본 발명의 목적은 A/D변환부를 내장한 MOS형 고체 촬상 소자로서, 제조 코스트의 증대를 억제하면서 광전 변환 소자의 집적도를 향상시키는 것이 용이한 MOS형 고체 촬상 소자를 제공하는 데에 있다.
본 발명의 일관점에 의하면 반도체 기판의 표면에 복수행, 복수열에 걸쳐서 배치된 다수개의 광전 변환 소자로서 홀수번째에 해당하는 광전 변환 소자열을 구성하는 각 광전 변환 소자에 대하여, 짝수번째에 해당하는 광전 변환 소자열을 구성하는 광전 변환 소자의 각각은 각 광전환 소자열 내에서의 광전 변환 소자끼리의 피치의 약1/2, 열방향으로 어긋나고, 홀수번째에 해당하는 광전 변환 소자행을 구성하는 각 광전 변환 소자에 대하여 짝수번째에 해당하는 광전 변환 소자행을 구성하는 광전 변환 소자의 각각은, 각 광전 변환 소자행 내에서의 광전 변환 소자끼리의 피치의 약1/2, 행방향으로 어긋나고, 상기 광전 변환 소자행의 각각은 홀수열 또는 짝수번열의 광전 변환 소자만을 포함하도록 하여 배치된 다수개의 광전 변환 소자와, 상기 광전 변환 소자의 각각에 1개씩 부설된 스위칭 회로부로서, 각각이 대응하는 광전 변환 소자에 축적된 신호 전하량에 따라서 전기 신호를 발생할 수 있는 출력용 트랜지스터를 포함한 스위칭 회로부와, 상기 광전 변환 소자행의 1행마다 이 광전 변환 소자행을 따라 1개씩 배설된 행선택용 신호 배선으로서, 각각이 대응하는 스위칭 회로부의 각각에 상기 전기 신호의 발생을 제어하는 행선택 신호를 공급하기 위해서 사용되는 행선택용 신호 배선과, 상기 광전 변환 소자열의 2열에 1개씩 배설된 아날로그/ 디지털 변환부와, 상기 아날로그/ 디지털 변환부의 각각에 적어도 1개씩 접속되어서, 이 아날로그/ 디지털 변환부와, 이 아날로그/ 디지털 변환부에 대응하는 광전 변환 소자열 중의 광전 변환 소자 각각에 부설되어 있는 출력용 트랜지스터를 전기적으로 접속하는 출력용 신호선을 구비한 고체 촬상 소자가 제공된다.
다수개의 광전 변환 소자를 상기와 같이 배치함으로써 반도체 기판 상에서의 광전 변환 소자의 실효적 집적도를 높일 수 있다.
본 명세서에서는, 상기와 같이 다수개의 광전 변환 소자의 배치를 「화소 어긋남 배치」로 부르는 경우가 있다. 또 본 명세서에서 말하는 광전 변환 소자끼리의 피치의 「약1/2」이라 함은 1/2을 포함한 것 이외에, 제조 오차, 설계상 또는 마스크 제작상 일어나는 화소 위치의 라운딩 에러(rounding errors) 등의 요인에 의해서 1/2 어긋나 있으나, 얻어지는 고체 촬상 장치의 성능 및 그 화상의 화질에서 보아 실질적으로 1/2과 동등으로 간주할 수 있는 값도 포함하는 것으로 한다. 광전 변환 소자열 내에서의 광전 변환 소자끼리의 피치와, 광전 변환 소자행 내에서의 광전 변환 소자끼리는 같은 값이거나, 다른 값이라도 좋다.
다수개의 광전 변환 소자를 화소 어긋남 배치한 경우, 하나의 광전 변환 소자행은 짝수열의 광전 변환 소자만을 또는 홀수열의 광전 변환 소자만을 포함한다. 홀수열의 광전 변환 소자에 대응하는 출력용 트랜지스터와 짝수열의 광전 변환 소자에 대응하는 출력용 트랜지스터는 다른 타이밍에 출력용 신호선에 전기 신호를 발생시킨다.
따라서, 홀수열의 광전 변환 소자에 대응하는 출력용 트랜지스터가 발생시킨 전기 신호, 짝수열의 광전 변환 소자에 대응하는 출력용 트랜지스터가 발생시킨 전기 신호를 1개의 A/D변환부에서 개별로 받아서 상기 전기 신호의 강도에 대한 디지털 신호를 발생시킬 수 있다.
이 때 광전 변환 소자열의 1열에 1개씩 당해 광전 변환 소자열을 따라 출력용 신호선을 배설하고, 2개의 출력용 신호선에 1개씩 A/D변환부를 배설한다.
또는 광전 변환 소자열의 2열마다 이 2열의 광전 변환 소자열의 평면에서 보아 사이에 1개씩 출력용 신호선을 배설하고, 이들 출력용 신호선의 1개에 1개씩 A/D변환부를 배설할 수도 있다. 이 경우 출력용 신호선의 수를 감소시킬 수 있다.
어느 경우에도 A/D변환부의 총수를 종래의 1/2로 저하시킬 수 있다. 그 결과로서 광전 변환 소자의 실효적 집적도를 높인 경우에도, 고도의 미세 가공 기술을 사용하지 않고 A/D변환부를 형성하는 것이 가능하게 된다. 이에 수반되어 제조 코스트를 억제가 가능하게 된다.
실시예
도1a는 제1실시예에 의한 MOS형 고체 촬상 소자(100)를 모식적으로 나타낸 평면도이다. 동도면에 나타낸 것과 같이 MOS형 고체 촬상 소자(100)에 있어서는, 반도체 기판(1)의 1표면에 포토 다이오드로 되는 다수개의 광전 변환 소자(10)는 화소가 엇갈려 배치되어 있다. 도시의 간략화된 구성에 있어서는, MOS형 고체 촬상 소자(100)는 16행 8열에 걸쳐서 화소가 엇갈려 배치된 합계 64개의 광전 변환 소자(10)를 갖는다. 실제의 MOS형 고체 촬상 소자에 있어서는, 광전 변환 소자의 총수가 예를 들면 수10만∼수100만에 달한다.
반도체 기판(1)이 p형 웰을 구비한 n형 실리콘 기판으로 되는 경우, 개개의 광전 변환 소자(10)는, 예를 들면 상기의 p형 웰의 소정 개소에 n형 영역을 형성함으로써 얻을 수 있다. 또 이 n형 영역의 표면에 p+형 영역을 형성함으로써 매립형의 포토 다이오드로 되는 광전 변환 소자(10)를 얻을 수 있다. p+형 영역에서의 p형 불순물의 농도는 n형 웰에서의 p형 불순물의 농도보다 높다.
광전 변환 소자(10)의 각각은 판독으로서 이용되는 부분을 제외하고, 반도체 기판(1)에 형성된 채널 스톱 영역에 의해서 또는 반도체 기판(1)에 형성된 필드 산화막에 의해서 평면에서 보아 둘러싸인다. 채널 스톱 영역은, 예를 들면 p+형 영역에 의해서 구성된다.
도1a에 있어서는 도시를 생략한 스위칭 회로부가 광전 변환 소자(10)의 각각에 하나씩 부설되어 있다. 각 스위칭 회로부는 대응하는 광전 변환 소자(10)에 축적된 신호 전하량에 따른 검출 전기 신호를 발생할 수 있는 출력용 트랜지스터를 포함한다.
도시를 생략한 행선택용 신호 배선이 1행의 광전 변환 소자행(12)에 1개씩 배설된다. 개개의 행선택용 신호 배선은 대응하는 광전 변환 소자행(12)을 따라 뻗어난다. 각 행선택용 신호 배선은 대응하는 광전 변환 소자행(12) 중의 광전 변환 소자(10)의 각각과 스위칭 회로부를 통해서 전기적으로 접속된다. 이의 행선택용 신호 배선은, 예를 들면 상기 절연층을 통해서 반도체 기판(1) 상에 형성된다.
1열의 광전 변환 소자열(11)에 1개씩, 합계 8개의 출력용 신호선(30)이 배설되어 있다. 각 출력용 신호선(30)은 대응하는 광전 변환 소자열(11)을 따라 그 좌측(도1a에서의 좌측)으로 뻗어난다.
개개의 출력용 신호선(30)은 대응하는 광전 변환 소자열(11)중의 광전 변환 소자(10)의 각각과 스위칭 회로부를 통해서 전기적으로 접속된다. 각 스위칭 회로부 중의 출력용 트랜지스터는 대응하는 광전 변환 소자(10)에 축적된 신호 전하량에 따른 강도의 검출 전기 신호를 대응하는 출력용 신호선(30)에 발생할 수 있다.
출력용 신호선(30)은 저저항이 바람직하다. 특히 전류를 흘려서 출력을 얻는 경우에는, 안정된 출력을 얻기 위해서 출력용 신호선(30)을 저저항으로 하는 것이 바람직하다. 예를 들면, 알루미늄, 알루미늄 합금, 동, 텅스텐, 텅스텐 합금, 몰리브덴, 몰리브덴 합금 등의 금속 재료에 의해서 출력용 신호선(30)이 형성된다.
금속제 출력용 신호선(30)은 도시를 생략한 전기 절연층을 통해서 반도체 기판(1) 상에 설치된다. 또 반도체 기판(1) 내에 도전층을 형성하여 기판 상의 도전층과 아울러서 출력용 신호선(30)을 형성하여도 좋다.
도1a에서는 편의상 각 출력용 신호선(30)을 광전 변환 소자열(11)을 따라 직선적으로 그리고 있다. 그러나, 후술하는 바와 같이 개개의 출력용 신호선(30)은 사행(蛇行)시킬 수 있다.
2개의 출력용 신호선(30)에 1개씩, 합계 4개의 A/D변환부(40)는 반도체 기판(1)에 배설되어 있다. 개개의 A/D변환부(40)는 대응하는 2개의 출력용 신호선(30) 각각에 전기적으로 접속되어 있다.
각 A/D변환부(40)는 A/D컨버터(45)를 포함하여 구성된다. 예를 들면 샘플/ 홀드 회로부(41)가 개개의 A/D컨버터(45)와 이에 대응하는 2개의 출력용 신호선(30) 사이에 배설된다. A/D컨버터(45)의 각각은 대응하는 2개의 출력용 신호선(30)에 발생한 검출 전기 신호에 따른 디지털 신호를 순차 발생하여 출력한다.
다수의 광전 변환 소자(10)가 화소가 어긋나 배치되어 있으므로, 1개의 A/D변환부(40)에 대응하는 2개의 출력용 신호선(30)의 각각에 동시에 검출 전기 신호가 발생하는 일은 없다. 1개의 A/D변환부(40)에 대응하는 2개의 출력용 신호선(30)에는 그때 그때 어느 한쪽에만 검출 전기 신호가 발생한다.
버퍼 메모리부(50)가, 예를 들면 디지털 버스에 의해서 각A/D변환부(40)에 접속된다. 이 버퍼 메모리부(50)는, 예를 들면 DRAM, SRAM 등의 반도체 기억 소자를 사용하여 구성할 수 있다.
버퍼 메모리부(50)는 A/D변환부(40) (A/D컨버터(45))의 각각으로부터 출력되는 디지털 신호를 일시적으로 유지하고, 유지된 디지털 신호의 각각을 외부에 출력할 수 있다.
주사부(60)는, 예를 들면 반도체 기판(1)에 있어서의 도1a에서의 좌측 가장자리부에 배설된다. 이 주사부(60)는 도시를 생략한 행선택용 신호 배선의 각각에 소정의 타이밍에서 행선택 신호를 공급하는 제1주사부로서의 기능을 갖는다.
주사부(60)는, 예를 들면 (i) 수직 블랭킹 기간에 제어부(70)으로부터 공급되는 제어 신호를 입력 신호로서 받아서 수평 동기 펄스에 의해 시프트 동작하는 시프트 레지스트와, (ii) 시프트 레지스트의 각단의 출력 신호와 수평 블랭킹 기간에 제어부(70)로부터 공급되는 제어 신호와의 논리곱을 행선택 신호로서 공급하는 회로 등을 포함하여 구성된다.
제어부(70)가 반도체 기판(1)에 있어서의 도1a에서의 좌측 아래의 가장자리부에 배설되고, 샘플/ 홀드 회로부(41), A/D컨버터(45), 버퍼 메모리부(50) 및 주사부(60)에 전기적으로 접속된다. 이 제어부(70)는 제1주사부의 동작을 제어하는 제1제어부와, A/D변환부(40)의 동작을 제어하는 제4제어부와, 버퍼 메모리부(50)의 동작을 제어하는 제5제어부를 겸한다.
제어부(70)는, 예를 들면 클록 카운터, 기준 전압 발생 회로, 클록 발생 회로, 수직·수평 동기 펄스 발생 회로, 각종 제어 신호 발생 회로 등을 포함하여 구성된다.
도1b는 도1a에 있어서 도시를 생략한 스위칭 회로부(20)의 1개를 나타낸 개념도이다.
스위칭 회로부(20)의 각각은 대응하는 광전 변환 소자(10) 및 대응하는 출력용 신호선(30)에 전기적으로 접속된다. 또 도1a에 있어서는 도시를 생략한 행선택용 신호 배선(25)도 전기적으로 접속된다.
각 행선택용 신호 배선(25)은, 예를 들면 폴리실리콘, 폴리 사이드(폴리실리콘과 실리사이드의 적층), 텅스텐, 텅스텐 합금, 몰리브덴, 몰리브덴 합금 등의 도전성 재료에 의해서 형성된다.
스위칭 회로부(20)는 출력용 트랜지스터(21)를 포함한다. 스위칭 회로부(20)에는 제1주사부로서의 기능을 갖는 주사부(60)나 별도의 칩 상에 형성된 제1주사부 등으로부터 소정의 타이밍에서 행선택용 신호 배선(25)을 통해서 행선택 신호가 공급된다. 스위칭 회로(20)에 행선택 신호가 공급되면, 이 스위칭 회로부(20) 중의 출력용 트랜지스터(21)는 대응하는 광전 변환 소자(10)에 축적되어 있는 신호 전하량에 따른 강도의 검출 전기 신호를 출력용 신호선(30)에 발생할 수 있다.
이러한 스위칭 회로부(20)의 구성은 특히 한정되는 것은 아니다. 예를 들면, 광전 변환 소자(10)를 출력용 트랜지스터(21)의 출력용 전류 단자에 접속하는 것도 가능하다.
예를 들면, 행선택용 트랜지스터가 출력용 트랜지스터(21)와 이에 대응하는 출력용 신호선(30) 사이에 직렬 접속된다. 행선택용 트랜지스터는 대응하는 출력용 신호선(30)에 출력용 트랜지스터가 검출 전기 신호를 발생시키는 것을 제어한다. 이 때, 대응하는 행선택용 신호 배선(25)은 행선택용 트랜지스터 제어 단자에 전기적으로 접속된다. 또 출력용 트랜지스터(21)는 대응하는 광전 변환 소자(10)에 축적된 신호 전하량에 따라서 신호를 그 제어 단자로 받고, 나머지의 전류 단자(드레인)에는 전원 전압이 공급된다.
예를 들면, 리세트 트랜지스터는 광전 변환 소자(10)에 부설된다. 리세트 트랜지스터는 검출 전기 신호를 발생이 끝난 광전 변환 소자(10)에 축적되어 있는 신호 전하를, 예를 들면 전원 전압 공급 배선에 배출하는 동작을 제어한다. 그 때문에 리세트 트랜지스터 제어 단자는 리세트 신호 공급 배선에 전기적으로 접속된다. 리세트 신호 공급 배선은 대응하는 리세트 트랜지스터에 소정의 타이밍에서 리세트 신호를 공급한다. 리세트 트랜지스터는 리세트 신호가 입력되면 ON으로 되어, 대응하는 광전 변환 소자(10)로부터 예를 들면, 전원 전압 공급 배선에 신호 전하를 배출하는 것을 가능하게 한다.
예를 들면, 전송용 트랜지스터가 광전 변환 소자(10)에 부설된다. 전송용 트랜지스터는 대응하는 광전 변환 소자(10)와 출력용 트랜지스터(21) 사이에 접속되고, 광전 변환 소자(10)로부터 출력용 트랜지스터(21)의 제어 단자에의 신호의 공급을 제어한다. 그 때문에 전송용 트랜지스터 제어 단자는, 전송 제어 신호 공급 배선에 전기적으로 접속된다. 전송 제어 신호 공급 배선은 대응하는 전송용 트랜지스터에 소정의 타이밍으로 전송 제어 신호를 공급한다. 전송용 트랜지스터는 전송 제어 신호가 입력되면 ON으로 되어 대응하는 광전 변환 소자(10)로부터 출력용 트랜지스터(21)에의 신호의 공급을 가능하게 한다.
도2는 MOS형 고체 촬상 소자(100)에 있어서 광전 변환 소자(10)의 각각에 부설되는 스위칭 회로부(20)의 일례를 나타낸 등가 회로도이다. 동도면에 나타낸 구성 요소 중에 이미 도1a 또는 도1b에 나타낸 것에 대하여는 도1a 또는 도1b에서 사용한 부호와 같은 부호를 붙여서 그 설명을 생략하겠다.
도2에 나타낸 스위칭 회로부(20)의 각각은 출력용 트랜지스터(21)와, 행선택용 트랜지스터(22)와, 리세트 트랜지스터(23)를 1개씩 포함하여 구성되어 있다. 이 트랜지스터는, 예를 들면 MOS 트랜지스터로 된다.
출력용 트랜지스터(21)의 각각의 제어 단자(게이트)는 대응하는 광전 변환 소자(10)에 전기적으로 접속되어 있다. 또 출력용 트랜지스터(21)의 각각의 드레인은 대응하는 전원 전압 공급 배선(31)과 전기적으로 접속되어 있다.
전원 전압 공급 배선(31)은 광전 변환 소자열(11)의 1열에 1개씩 배설되어 있다. 개개의 전원 전압 공급 배선(31)은 대응하는 광전 변환 소자열(11)의 좌측(도2에서의 좌측)을 따라 뻗어난다. 전원 전압이 각 전원 전압 공급 배선(31)에 공급된다.
각 전원 전압 공급 배선(31)은 출력용 신호선(30)과 똑같이, 예를 들면 알루미늄, 알루미늄 합금, 동, 텅스텐, 텅스텐 합금, 몰리브덴, 몰리브덴 합금 등의 금속 재료에 의해서 형성된다.
행선택용 트랜지스터(22)의 각각은 대응하는 출력용 트랜지스터(21)에 직렬 접속되고, 전원 전압 공급 배선(31)과 출력용 트랜지스터(21) 사이에 접속되어 있다. 각 행선택용 트랜지스터(22 )의 제어 단자(게이트)는 소정의 행선택용 신호 배선(25)에 전기적으로 접속되어 있다. 구조적으로는 행선택용 신호 배선(25)의 일부가 행선택용 트랜지스터(22)의 게이트 전극을 겸하고 있어도 좋다.
개개의 행선택용 트랜지스터(22)는 대응하는 행선택용 신호 배선(25)으로부터의 행선택 신호에 의해서 ON/OFF 제어된다. 행선택용 트랜지스터(22)가 ON으로 되면, 대응하는 출력용 트랜지스터(21)는 광전 변환 소자(10)에 축적되어 있는 신호 전하량에 따른 강도의 검출 전기 신호를 출력용 신호선(30)에 발생시킨다.
리세트 트랜지스터(23)의 각각은 전원 전압 공급 배선(31)과 광전 변환 소자(10) 사이에 있어서, 대응하는 출력용 트랜지스터 (21)의 제어 단자와 전원 전압 공급 배선(31) 사이에 접속되어 있다. 각 리세트 트랜지스터(22)의 제어 단자(게이트)는 소정의 리세트 신호 공급 배선(32)에 전기적으로 접속되어 있다. 구조적으로는 리세트 신호 공급 배선(32)의 일부가 리세트 트랜지스터(22)의 게이트 전극을 겸하고 있어도 좋다.
리세트 신호 공급 배선(32)은 광전 변환 소자행(12)의 1행에 1개씩 배설되어 있다. 개개의 리세트 신호 공급 배선(32)은 대응하는 광전 변환 소자행(12)의 상측(도2 중에서의 상측)을 따라 뻗어난다.
리세트 신호 공급 배선(32)의 각각은 제2주사부에서 소정의 타이밍에서 공급되는 리세트 신호를 대응하는 리세트 트랜지스터(23)의 각각에 전달한다. 예를 들면, 도1a에 나타낸 주사부(60)가 제2주사부를 겸한다. 제2주사부의 동작은 제2제어부에 의해서 제어된다. 예를 들면, 도1a에 나타낸 제어부(70)가 제2제어부를 겸한다.
각 리세트 신호 공급 배선(32)은, 예를 들면, 폴리실리콘, 폴리 사이드, 텅스텐, 텅스텐 합금, 몰리브덴, 몰리브덴 합금 등의 도전성 재료에 의해서 형성된다.
각 리세트 트랜지스터(23)는 대응하는 리세트 신호 공급 배선(32)으로부터의 리세트 신호에 의해서 ON/OFF 제어된다. 리세트 트랜지스터(23)가 ON으로 되면, 대응하는 광전 변환 소자(10)에 축적되어 있는 신호 전하는 대응하는 전원 전압 공급 배선(31)에 배출된다.
도3은 광전 변환 소자(10)와, 이에 부설되어 있는 스위칭 회로부(20)의 평면 배치의 일례를 나타낸 개략도이다. 동도면에 나타낸 구성 요소 중에 이미 도2에 나타낸 것에 대하여는 도2에서 사용한 부호와 똑 같은 부호를 붙여서 그 설명을 생략한다. 또 도3에 있어서는, 편의상 이하에 설명하는 게이트 전극(21a), 금속 배선(21d), 행선택용 신호 배선(25), 출력용 신호선(30), 전원 전압 공급 배선(31) 및 리세트 신호공급 배선(32)을 서로 구별하기 쉽게 하기 위해서, 이들을 선종을 바꾸어서 그리고 있다.
도3에 나타낸 것과 같이 출력용 트랜지스터(21)는, 예를 들면 반도체 기판(1) 상에 형성된 게이트 전극(21a)과, 게이트 전극(21a)의 양측에 형성된 불순물 확산 영역(n형 영역)(21b, 21c)을 포함하여 구성된다.
불순물 확산 영역(n형 영역)(21b)의 일단은 전원 전압 공급 배선(31)의 소정 개소와 평면에서 보아 교차되고, 여기에 있어서 전원 전압 공급 배선(31)과 전기적으로 접속되어 있다. 불순물 확산 영역(n형 영역)(21c)의 일단은 평면에서 보아, 행선택용 신호 배선(25)의 소정 개소에 있어서 이 행선택용 신호 배선(25)의 선폭 방향의 가장자리부에 달하고 있다.
게이트 전극(21a)은, 예를 들면 반도체 기판(1)을 열산화하여 얻어진 전기 절연막 상에 설치된 폴리실리콘층으로 형성된다. 이 게이트 전극(21a)은, 예를 들면 금속 배선(21d)에 의해서 광전 변환 소자(10)에 전기적으로 접속된다. 금속 배선(21d)은 도시를 생략한 전기 절연층을 통해서 반도체 기판(1) 상에 형성된다.
금속 배선(21d)과 게이트 전극(21a)과는 결선부를 제외하고, 전기 절연층에 의해서 서로 절연되어 있다. 금속 배선(21d)과 광전 변환 소자(10)에 대하여도 똑 같다.
도3 중에 나타낸 사각형과 그 중의 ×표로 되는 기호는 콘택트 영역을 나타낸다.
도3에 나타낸 것과 같이, 행선택용 트랜지스터(22)는 예를 들면 행선택용 신호 배선(25)의 소정 개소로 되는 게이트 전극(22a)과, 게이트 전극(22a)의 양측에 형성된 불순물 확산 영역(n형 영역)(21c, 22b)을 포함하여 구성된다. 도시를 생략한 전기 절연막은 행선택용 신호 배선(25)과 반도체 기판(1) 사이에 개재한다. 불순물 확산 영역(n형 영역)(22b)의 일단은 출력용 신호선(30)의 소정 개소와 평면에서 보아 교차되고, 여기에서 출력용 신호선(30)과 전기적으로 접속되어 있다.
행선택용 신호 배선(25)과 출력용 신호선(30)과의 평면에서 보아 교차부에 있어서는, 예를 들면 행선택용 신호 배선(25)보다 출력용 신호선(30) 쪽이 반도체 기판(1)에서 보아 상측에 형성된다. 행선택용 신호 배선(25)과 출력용 신호선(30)과는 도시를 생략한 전기 절연층에 의해서 서로 절연되어 있다.
도3에 나타낸 것과 같이, 리세트 트랜지스터(23)는, 예를 들면 리세트 신호 공급 배선(32)의 소정 개소로 되는 게이트 전극(23a)과, 이 게이트 전극(23a)의 양측에 형성된 불순물 확산 영역(n형 영역)(23b, 23c)을 포함하여 구성된다. 도시를 생략한 전기 절연막은 리세트 신호 공급 배선(32)과 반도체 기판(1) 사이에 개재한다.
불순물 확산 영역(n형 영역)(23b)의 일단은 전원 전압 공급 배선(31)의 소정 개소와 평면에서 보아 교차되고, 여기에서 전원 전압 공급 배선(31)과 전기적으로 접속되어 있다. 불순물 확산 영역(n형 영역)(23c)의 일단은 광전 변환 소자(10)의 소정 개소와 평면에서 보아 교차되고, 여기에서 광전 변환 소자(10)와 전기적으로 접속되어 있다.
리세트 신호 공급 배선(32)과 전원 전압 공급 배선(31)과의 평면에서 보아 교차부에 있어서는, 예를 들면 리세트 신호 공급 배선(32)보다 전원 전압 공급 배선(31) 쪽이 반도체 기판(1)에서 보아서 상측에 형성된다. 마찬가지로 리세트 신호 공급 배선(32)과 출력용 신호선(30)과의 평면에서 보아 교차부에서는, 예를 들면 리세트 신호 공급 배선(32)보다 출력용 신호선(30) 쪽이 반도체 기판(1)에서 보아 상측에 형성된다.
출력용 신호선(30)과 전원 전압 공급 배선(31)과는 반도체 기판(1)에서 보아 어떤 다른 쪽의 상측에 형성하여도 좋고, 양자를 동일한 전기 절연층 상에 형성하여도 좋다.
리세트 신호 공급 배선(32), 전원 전압 공급 배선(31), 출력용 신호선(30) 및 행선택용 신호 배선(25)은 도시를 생략한 전기 절연층에 의해서 서로 절연되어 있다.
출력용 신호선(30) 및 전원 전압 공급 배선(31)은 평면에서 보아 대응하는 광전 변환 소자열(11) (도1a 참조)을 따라 도2에 나타낸 것과 같이 사행시킬 수 있다. 출력용 신호선(30) 및 전원 전압 공급 배선(31)은 각각 금속 재료에 의해서 형성되므로, 사행시킴으로써 그 길이가 어느 정도 길어져도, 실용상 큰 장해는 되지 않는다.
광전 변환 소자(10) 및 그 주변을 포함한 8각형의 영역을 상정(想定)하면, 1열의 광전 변환 소자열(11) (도1a 참조)은 계 8개의 8각형이 소정의 간격을 두면서 일정한 피치로 같은 방향으로 배열된 것으로 간주할 수 있다. 1개의 광전 변환 소자열(11)에 대응하는 출력용 신호선(30) 및 전원 전압 공급 배선(31)은 평면에서 보아, 상기 8각형 각각의 변을 따라 광전 변환 소자열(11)의 좌측을 사행하면서 뻗어나게 할 수 있다. 이 때 열방향으로 서로 인접하는 2개의 팔각형을 분리하고 있는 영역에서는, 평면에서 보아 광전 변환 소자열(11)이 뻗어나온 방향(열방향)을 따라 출력용 신호선(30) 및 전원 전압 공급 배선(31)을 뻗어나오게 할 수 있다. 또 상기의 8각형은 광전 변환 소자열(11)이 뻗어나는 방향으로 평행한 2개의 변과 광전 변환 소자행(12)이 뻗어나는 방향으로 평행한 2개의 변을 갖고, 또 모든 내각이 둔각으로 되는 팔각형으로 한다.
마찬가지로 행선택용 신호 배선(25) 및 리세트 신호 공급 배선(32)은 평면에서 보아 대응하는 광전 변환 소자행(12)(도1a 참조)을 따라 사행시킬 수 있다.
도2에 나타낸 등가 회로에서의 행선택용 신호 배선(25)의 형상은, 작도의 편의상 도3에 나타낸 행선택용 신호 배선(25)의 평면에서 본 형상과는 달라져 있다. 마찬가지로 도2에 나타낸 리세트 신호 공급 배선(32)의 형상은 작도의 편의상, 도3에 나타낸 리세트 신호 공급 배선(32)의 평면에서 본 형상과 다르다.
행선택용 신호 배선(25) 및 리세트 신호 공급 배선(32) 각각의 평면에서 본 형상을 어떠한 형상으로 할 것인지는 적절히 선택 가능하다. 출력용 신호선(30) 및 전원 전압 공급 배선(31) 각각의 평면에서 본 형상에 대하여도 똑같다.
출력용 신호선(30) 및 전원 전압 공급 배선(31) 각각의 평면에서 본 형상을 사행형상으로 하는 경우, 그 형상은 상술의 형상에 한정되는 것은 아니다. 상기의 팔각형 대신으로 다른 형상, 예를 들면 사각형, 오각형, 육각형, 원형, 타원형을 상정하여도 좋다. 또 상정한 형상의 변을 따라 출력용 신호선(30) 및 전원 전압 공급 배선(31) 각각을 반드시 사행시켜야 하는 것도 아니다.
본 실시예에 의한 MOS형 고체 촬상 소자(100)에 있어서는, 광전 변환 소자(10)의 각각이 광전 변환함으로써 이 광전 변환 소자(10)에 신호 전하가 축적된다. 광전 변환 소자(10)에 신호 전하가 축적되면, 대응하는 출력용 트랜지스터(21)의 게이트 전극(21a)에 축적된 신호 전하량에 따른 신호(전압)가 공급된다. 출력용 트랜지스터(21)의 저항치가 변화된다.
도1a에 나타낸 주사부(60)에 의해서 소정의 행선택용 신호 배선(25)에 행선택 신호가 공급되면, 이 행선택용 신호 배선(25)에 전기적으로 접속되어 있는 행선택용 트랜지스터(22)의 각각이 ON으로 된다. 그 결과적으로서 이의 행선택용 트랜지스터(22)에 대응하는 출력용 트랜지스터(21)의 각각이 일제히 대응하는 출력용 신호선(30)과 전원 전압 공급선(31) 사이에 접속된다. 출력용 신호선(30)에는 후술하는 부하 트랜지스터(35)가 접속되어 있다. 출력용 트랜지스터(21)와 부하 트랜지스터(35)와의 저항에 따른 전압이 출력용 신호선(30)에 발생한다.
도1a에 나타낸 A/D변환부(40)는 출력용 신호선(30)에 발생한 검출 전기 신호에 따른 디지털 신호를 발생하고, 이 디지털 신호를 버퍼 메모리부(50)에 출력한다.
도4는 도1a에 나타낸 A/D변환부(40)의 1개, 및 버퍼 메모리부(50)의 일부를 나타낸 개략도이다.
전술한 바와 같이, 도시의 A/D변환부(40)의 각각은 A/D컨버터(45)와 샘플/홀드 회로부(41)를 갖는다. 샘플/홀드 회로부(41)는 A/D컨버터(45)와 이 A/D컨버터(45)에 대응하는 2개의 출력용 신호선(30) 사이에 배설되어 있다.
도시의 구성에 있어서는, 2개의 출력용 신호선(30)의 각각이 그 일단에 있어 서 1개의 배선단(34)에 공통 접속되고, 1개의 A/D변환부(40)에 전기적으로 접속되어 있다. 1개의 부하 트랜지스터(35)가 배선(34)에 접속되어 있다.
광전 변환 소자(10)에 축적되어 있는 신호 전하량에 따라서 출력용 트랜지스터(21) (도2 또는 도3 참조)가 저항을 변화시키면, 이에 따른 검출 전기 신호(아날로그 전압 신호)가 출력용 신호선(30) (배선(34)과 부하 트랜지스터(35)의 접속점에 발생한다.
1행의 광전 변환 소자행(12)은 짝수열 또는 홀수열의 광전 변환 소자(10)만을 포함한다. 따라서 부하 트랜지스터(35)의 각각은 홀수열의 광전 변환 소자열(11)에 대응하는 1개의 출력용 신호선(30)과, 짝수열의 광전 변환 소자열(11)에 대응하는 1개의 출력용 신호선(30)에 전기적으로 접속된다. 1개의 부하 트랜지스터(35)에 다른 2개의 스위칭 회로부(20)가 동시에 접속되는 일은 없다.
부하 트랜지스터(35)(출력용 신호선(30), 배선(34)에 발생한 아날로그 전압 신호는 대응하는 A/D변환부(40)의 샘플/ 홀드 회로부(41)에 공급된다.
샘플/ 홀드 회로부(41)는, 예를 들면 샘플링용 트랜지스터(42)와 그 출력측에 전기적으로 접속된 커패시터(콘덴서)(43)를 포함한다.
샘플링 신호공급 배선(44)이 샘플링용 트랜지스터(42)의 제어 단자(게이트)에 접속된다. 샘플링용 트랜지스터(42)의 동작은 제4제어부를 겸하고 있는 제어부(70) (도1a 참조)에서 샘플링 신호 공급 배선(44)을 통해서 공급되는 샘플링 제어 신호에 의해서 제어된다.
샘플링 제어 신호에 의해서 샘플링용 트랜지스터(42)가 ON되면, 아날로그 전압 신호가 커패시터(콘덴서)(43)에 공급(샘플링)된다. 그 후, 샘플링용 트랜지스터(42)가 OFF되면, 커패시터(콘덴서)(43)는 전기적으로 분리되어 샘플링된 전압을 유지한다(홀드). 예를 들면, 광전 변환 소자(10)가 입사광 강도에 따라서 전자를 축적하는 경우, 커패시터(콘덴서)(43)에 홀드되는 전압은 입사광 강도가 강할수록 낮은 전압으로 된다.
A/D컨버터(45)는, 예를 들면 비교기(46)와 래치 회로(47)를 포함한다. 예를 들면, 일정한 구배(句配)로 저하되는 톱니 모양 전압파형으로 되는 기준 전압 신호가 제4제어부를 겸하고 있는 제어부(70) (도1a 참조)로부터 기준 전압 신호 공급 배선(48)을 통해서 비교기(46)의 한쪽 입력에 공급된다. 커패시터(콘덴서)(43)에 홀드되어 있는 아날로그 전압 신호(이하「전압I」라 함)가 비교기(46)의 다른 쪽 입력에 공급된다. 비교기(46)는 기준 전압 신호의 값과 전압I의 값을 비교하여, 전압I의 값이 기준 전압 신호의 값과 교차된 시점에서 래치 회로(47)에 제어 동작 신호를 출력한다.
카운트 신호가 제4제어부를 겸하고 있는 제어부(70)(도1a 참조)에서 카운트 신호 공급 배선(49)을 통해서 래치 회로(47)에 공급된다.
래치 회로(47)는 카운트 신호의 카운트치를, 비교기(46)로부터 제어 동작 신호가 공급된 시점에서 유지된다. 유지된 카운트치는 샘플/ 홀드 회로부(41)에 공급된 아날로그 전압 신호에 상당하고, 따라서 광전 변환 소자(10)에 축적된 신호 전하의 양을 디지털 신호로 변환한 것과 상당한다. 래치 회로(47)는 이 카운트치를 버퍼 메모리부(50)에 출력한다.
제어 신호가 제5제어부를 겸하고 있는 제어부(70)(도1a 참조)에서 제어 신호 공급 배선(51)을 통해서 버퍼 메모리부(50)에 공급된다. 래치 회로(47)로부터 입력된 카운트치는 버퍼 메모리부(50)에 공급된 제어 신호에 의해서 버퍼 메모리부(50) 중의 소정의 메모리(52)에 기억된다.
메모리(52)에 기억된 카운트치는 제어부(70)(도1a 참조)로부터 제어 신호 공급 배선(51)을 통해서 공급되는 다른 제어 신호에 의해서 디지털 출력 버스(53)에 출력된다.
도5를 참조하여 상술한 MOS형 고체 촬상 소자(100)의 동작례를 설명하겠다. 또 편의상 각 광전 변환 소자행을 A/D변환부(40)에 가까운 순서로 제1광전 변환 소자행, 제2광전 변환 소자행, ……제15광전 변환 소자행, 제16광전 변환 소자행으로 부르기로 한다. 또 제n(n은 1∼16의 정수) 광전 변환 소자행을 구성하고 있는 각 광전 변환 소자를 제n행의 광전 변환 소자로 부르고, 제n(n은 1∼16의 정수) 광전 변환 소자행에 대응하는 행선택용 신호 배선을 제n행 선택용 신호 배선으로 부르고, 제n(n은 1∼16의 정수) 광전 변환 소자행에 대응하는 리세트 신호 공급 배선을 제n리세트 신호 공급 배선으로 부르기로 한다.
우선, 수평 동기 펄스(HD)에 의해서 획정되는 수평 블랭킹 기간에 들어가면, 제어부(70)가 소정 제어 신호를 주사부(60)에 공급한다. 주사부(60)는 이 제어 신호에 의해서 제n행 선택용 신호 배선(25)에 행선택 신호(RWn)를 공급한다. 제n행 선택용 신호 배선(25)에 전기적으로 접속되어 있는 각 행선택용 트랜지스터(22)가 ON된다. 제n행의 광전 변환 소자(10)의 축적전압을 게이트에 받고 있는 출력용 트랜지스터(21)가 전원 전압 공급 배선(31)과 출력용 신호선(30) 사이에 접속된다. 제n행의 광전 변환 소자(10)의 각각에 축적되어 있는 신호 전하량에 따른 검출 전기 신호가, 대응하는 출력용 신호선(30)의 각각에 발생한다.
제(n-1)행의 광전 변환 소자(10)로부터의 검출 전기 신호에 의해서 카운트치가 래치 회로(47)에 유지되어 있는 경우에는, 행선택 신호(RWn)의 공급에 앞서서 다음 동작이 행하여진다. 즉, 제어부(70)가 소정 제어 신호를 제어 신호 공급 배선(51)에 공급하고, 이에 의해서 래치 회로(47)에 유지되어 있는 카운트치를 메모리(52)에 기억시킨다.
제n행의 광전 변환 소자(10)의 각각에 축적되어 있는 신호 전하량에 따른 검출 전기 신호가 대응하는 출력용 신호선(30)에 발생하면, 출력용 신호선(30) (배선(34)과 부하 트랜지스터(35)와의 접속점에, 검출 전기 신호에 따라서 아날로그 전압 신호가 발생한다. 이들 아날로그 전압 신호의 각각은 부하 트랜지스터(35)에 대응하는 A/D변환부(40)의 샘플/ 홀드 회로부(41)에 공급된다.
제어부(70)는 제n행 선택용 신호 배선(25)에 행선택 신호(RWn)이 공급되어 있는 기간 내에, 샘플링신호 공급 배선(44)에 샘플링 제어 신호(SH)를 공급한다. 샘플링용 제어 신호(SH)가 하이(high)인 때, 각 샘플링용 트랜지스터(42)는 ON되어, 대응하는 커패시터(콘덴서)(43)의 각각에 아날로그 전압 신호가 샘플링된다. 샘플링 제어 신호(SH)가 로우(low)로 되돌아오면, 각 샘플링용 트랜지스터(42)가 OFF되고, 커패시터(콘덴서)(43)의 각각은 샘플링된 아날로그 전압 신호를 홀드한다.
샘플링용 제어 신호(SH)의 공급 후, 제어부(70)는 제n리세트 신호 공급 배선(32)에 리세트 신호(RSn)를 공급하도록 주사부(60)를 제어한다. 제n리세트 신호 공급 배선(32)에 접속되어 있는 제n행의 리세트 트랜지스터(23)의 각각이 ON된다. 제n행의 광전 변환 소자(10)의 각각에 축적되어 있는 신호 전하가 대응하는 전원 전압 공급 배선(31)에 배출된다. 신호 전하의 배출을 끝낸 제n행의 광전 변환 소자(10)의 각각은 리세트 신호(RSn)이 로우에 되돌아간 후, 다음의 신호 전하의 축적을 개시할 수 있다.
제어부(70)는 상기의 수평 블랭킹 기간이 종료된 후에, 제어 신호 공급 배선(51)을 통해서 소정의 제어 신호를 버퍼 메모리부(50)에 공급한다. 버퍼 메모리부(50)는 이 제어 신호에 의해서 각 메모리(52)에 기억되어 있었든 카운트치, 즉 제(n-1)행의 광전 변환 소자(10)로부터의 검출 전기 신호에 의한 카운트치를 디지털 출력버스(53)에 출력한다. 디지털 출력버스(53)에 출력된 각 카운트치는 제(n-1)행의 광전 변환 소자(10) 각각으로부터의 디지털 화상 데이터로서 외부에 출력된다.
제어부(70) 내의 클록 카운터가 수평 블랭킹 기간이 종료된 후의 소정의 시각(T1)에 있어서 카운트를 개시한다. 제어부(70)는 이 카운트 신호를 카운트 신호 공급 배선(49)을 통해서 각 래치 회로(47)에 공급한다. 또 제어부(70) 내의 기준 전압 발생 회로에서 발생하는 기준 전압 신호(RV)의 신호 레벨이 상기의 시각(T1)에서 일정한 구배로 저하되기 시작한다. 즉, 일정한 구배로 저하되는 톱니 형상의 전압파형을 발생한다. 기준 전압 신호(RV)는 기준 전압 신호 공급 배선(48)을 통해서 각 비교기(46)에 공급된다. 클록 카운터의 카운트 동작과 기준 전압 신호(RV)의 신호 레벨의 저하와는 소정의 시각(T4)까지 계속된다. 또 기준 전압 신호(RV)는 일정한 구배로 상승하는 톱니 형상의 전압파형이라도 좋다. 카운트치에 의해서 전압이 동정할 수 있으면 좋다.
제n행의 광전 변환 소자(10)에 축적되어 있는 신호 전하량에 따른 아날로그 전압 신호가 커패시터(콘덴서)(43)에 유지되면, 이 아날로그 전압 신호에 따른 전압I가, 대응하는 비교기(46)에 공급된다.
비교기(46)는 기준 전압 신호(RV)의 값과 전압I의 값을 비교하여, 전압I의 값이 기준 전압 신호(RV)의 값과 교차된 시점에서 대응하는 래치 회로(47)에 제어 동작 신호를 출력한다.
래치 회로(47)는 카운트 신호 공급 배선(49)을 통해서 공급되는 카운트 신호의 카운트치를 비교기(46)로부터 제어 동작 신호가 공급된 시점에서 유지한다. 래치 회로(47)에 유지된 카운트치는 제n행의 광전 변환 소자(10)에 축적된 신호 전하의 양을 디지털 신호(디지털 화상 데이터)로 변환한 것에 상당한다.
예를 들면, 도5에 나타낸 시각(T2)에 있어서 비교기(46)가 래치 회로(47)에 제어 동작 신호를 출력하면, 래치 회로(47)가 유지하는 카운트치는 비교적 작아진다. 이 카운트치는 MOS형 고체 촬상 소자(100)가 흑백 촬상용의 고체 촬상 소자인 경우, 예를 들면 어두운 회색을 나타내는 디지털 신호로 된다. 또 예를 들면, 도5에 나타낸 시각(T3)에 있어서 비교기(46)가 래치 회로(47)에 제어 동작 신호를 출력하면, 래치 회로(47)가 유지하는 카운트치는 비교적 커진다. 이 카운트치는 MOS형 고체 촬상 소자(100)가 흑백 촬상용의 고체 촬상 소자인 경우, 예를 들면 밝은 회색을 나타내는 디지털 신호로 된다.
이 후, 수평 동기 펄스(HD)에 의해서 다음의 수평 블랭킹 기간이 획정되어서 제(n+1)행 선택용 신호 배선(25)에 행선택 신호 RWn+1이 공급된다. 상기와 같은 동작이 행하여져서, 먼저 제n행 광전 변환 소자(10)의 각각에 축적된 신호 전하량에 따른 카운트치(디지털 화상 데이터)가 각 래치 회로(47)로부터 버퍼 메모리부(50 )에 출력된다. 이 후 각 제(n+1)행 광전 변환 소자(10)에 축적된 신호 전하의 양에 따른 카운트치는 대응하는 래치 회로(47)에 유지된다.
1화면분의 디지털 신호(디지털 화상 데이터)가 얻어질 때까지, 수평 블랭킹 기간이 반복 획정되어, 상술한 동작과 똑 같은 동작이 행하여진다.
순차 주사(progressive scan)용의 디지털 화상 데이터는 제1광전 변환 소자행으로부터 올림 순서로 순차, 또는 제16광전 변환 소자행으로부터 내림 순서로 순차, 상술한 동작을 함으로써 얻어진다.
인터레이스 주사용의 디지털 화상 데이터를 얻는 데에 있어서는, 먼저 제1필드와 제2필드를 적절히 선정한다. 예를 들면, 제1, 2, 5, 6, 9, 10, 13 및 14광전 변환 소자행을 제1필드의 광전 변환 소자행으로 하고, 제3, 4, 7, 8, 11, 12, 15 및 16광전 변환 소자행을 제2필드의 광전 변환 소자행으로서 선정할 수 있다. 선정된 각 필드마다 올림차순 또는 내림차순으로 상술한 동작을 함으로써 인터레이스 주사용의 디지털 화상 데이터를 얻을 수 있다.
고속 시닝 스케닝(thinning scanning) 주사용의 디지털 화상 데이터를 얻는 데에 있어서는, 우선 소망하는 수의 광전 변환 소자행을 선정한다. 광전 변환 소자열의 방향에 1/4로 시닝 스케닝한 디지털 화상 데이터를 얻을 때에는, 예를 들면 (1)제1, 2, 9 및 10광전 변환 소자행, (2)제3, 4, 11 및 12광전 변환 소자행, (3)제5, 6, 13및 14광전 변환 소자행, 또는 (4)제7, 8, 15 및 16광전 변환 소자행을 선정할 수 있다. 선정된 각 광전 변환 소자행에 대하여 올림차순 또는 내림차순으로 상술한 동작을 함으로써 고속 시닝 스케닝 주사용의 디지털 화상 데이터를 얻을 수 있다.
다음에 제1실시예의 변형례에 의한 MOS형 고체 촬상 소자에 대하여 도6을 사용하여 설명하겠다.
도6은 본 변형례에 의한 MOS형 고체 촬상 소자(100a)에 있어서 광전 변환 소자(10)에 부설되는 스위칭 회로부(20a)의 일례를 나타낸 등가 회로도이다.
동도면에 나타낸 것과 같이, MOS형 고체 촬상 소자(100a)에 있어서는 전원 전압 공급 배선(31)이 광전 변환 소자행(12)의 1행마다 이 광전 변환 소자행(12)을 따라 1개씩 배설되어 있다. 이 점 이외는, 제1실시예에 의한 MOS형 고체 촬상 소자(100)와 같다.
이 때문에 MOS형 고체 촬상 소자(100a)에 대하여는 스위칭 회로부(20a)의 등가 회로도를 개략적으로 도6에 나타내고, 다른 개소의 도시를 생략한다. 도6에 나타낸 구성 요소 중에 이미 도1a 또는 도2에 나타낸 것에 대하여는 도1a 또는 도2에서 사용한 부호와 똑 같은 부호를 붙여서 그 설명을 생략한다.
MOS형 고체 촬상 소자(100a)는 출력용 신호선(30)과 전원 전압 공급 배선(31)을 교차시켜서 배치하므로, 이들을 형성하기 위해서 별개의 배선층을 필요로 한다.
그러나 MOS형 고체 촬상 소자(100a)의 동작 자체는 제1실시예의 MOS형 고체 촬상 소자(100)와 같다. 따라서, 그 동작에 대하여는 설명을 생략한다.
다음에 제1실시예의 다른 변형례에 의한 MOS형 고체 촬상 소자에 대하여 도7을 사용하여 설명하겠다.
도7은 본 변형례에 의한 MOS형 고체 촬상 소자(100b)에 있어서 광전 변환 소자(10)에 부설되는 스위칭 회로부(20b)의 일례를 개략적으로 나타낸 등가 회로도이다.
동도면에 나타낸 것과 같이 MOS형 고체 촬상 소자(100b)에 있어서는, 전원 전압 공급 배선(31)에 행선택용 트랜지스터(22)가 접속되고, 출력용 트랜지스터(21)는 행선택용 트랜지스터(22)와 출력용 신호선(30) 사이에 접속되어 있다. 행선택용 신호 배선(25)은 광전 변환 소자행의 1행마다 이 광전 변환 소자행을 따라 그 상측(도면 중에서의 상측)에 1개씩 배설되어 있다. 이 점 이외는 제1실시예의 MOS형 고체 촬상 소자(100)와 같다.
이 때문에 MOS형 고체 촬상 소자(100b)에 대하여는 스위칭 회로부(20b)의 등 가 회로도를 개략적으로 도7에 나타내고, 다른 개소의 도시를 생략한다. 도7에 나타낸 구성 요소 중에 이미 도1a 또는 도2에 나타낸 것에 대하여는, 도1a 또는 도2에서 사용한 부호와 같은 부호를 붙여서 그 설명을 생략한다.
MOS형 고체 촬상 소자(100b)의 동작 자체는 제1실시예의 MOS형 고체 촬상 소자(100)와 같다. 따라서, 그 동작에 대하여는 설명을 생략한다.
다음에, 제1실시예의 또 다른 변형례에 의한 MOS형 고체 촬상 소자에 대하여 도8a를 사용하여 설명하겠다.
도8a는 본 변형례에 의한 MOS형 고체 촬상 소자(100c)에 있어서 광전 변환 소자(10)에 부설되는 스위칭 회로부(20c)의 일례를 개략적으로 나타낸 등가 회로도이다.
동도면에 나타낸 것과 같이 MOS형 고체 촬상 소자(100c)에 있어서는, 하나의 스위칭 회로부(20c)가 출력용 트랜지스터(21), 행선택용 트랜지스터(22), 리세트 트랜지스터(23) 및 전송용 트랜지스터(24)의 계 4개의 트랜지스터를 포함한다. 전원 전압 공급 배선(31)이 광전 변환 소자행의 1행마다 이 광전 변환 소자행을 따라 1개씩 배설되어 있다. 또 전송 신호 공급 배선(33)이 광전 변환 소자행의 1행마다 이 광전 변환 소자행을 따라 1개씩 배설되어 있다.
각 전송용 트랜지스터(24)는 대응하는 광전 변환 소자(10)와 출력용 트랜지스터(21)에 접속되어 있다. 이의 전송용 트랜지스터(24)의 제어 단자(게이트)는 대응하는 전송 신호 공급 배선(33)에 전기적으로 접속되어 있다.
전송용 트랜지스터(24)의 각각은, 예를 들면 MOS 트랜지스터로 된다. 전송 신호 공급 배선(33)의 각각은, 예를 들면 폴리실리콘, 폴리 사이드, 알루미늄, 텅스텐, 텅스텐 합금, 몰리브덴, 몰리브덴 합금 등의 도전성 재료에 의해서 형성된다.
각 전송 신호 공급 배선(33)은 제3주사부에 전기적으로 접속되어 있다. 제3주사부는 전송 신호 공급 배선(33)의 각각에 소정의 타이밍에서 전송 신호를 공급한다. 도1a에 나타낸 주사부(60)는 제3주사부를 겸할 수 있다.
제3주사부의 동작을 제어하는 제3제어부가 배설된다. 도1a에 나타낸 제어부(70)는 제3제어부를 겸할 수 있다.
상술한 점을 제외하면 MOS형 고체 촬상 소자(100c)의 구성은, 제1실시예의 MOS형 고체 촬상 소자(100)의 구성과 같다.
이 때문에, MOS형 고체 촬상 소자(100c)에 대하여는 스위칭 회로부(20c)의 등가 회로도를 개략적으로 도8a에 나타내고, 다른 개소의 도시를 생략한다. 도8a에 나타낸 구성 요소 중에 이미 도1a 또는 도2에 나타낸 것에 대하여는 스위칭 회로부(20c)를 제외하고, 도1a 또는 도2에서 사용한 부호와 같은 부호를 붙여서 그 설명을 생략한다.
전송용 트랜지스터(24)에 전송 신호가 공급되면, 전송용 트랜지스터(24)가 ON되고, 광전 변환 소자(10)에 축적되어 있는 신호 전하량에 따른 신호가 출력용 트랜지스터(21)의 제어 단자(게이트)에 공급된다.
전송용 트랜지스터(24)에 공급되는 전송 신호는 수평 블랭킹 기간 내의 소정의 시기, 예를 들면 대응하는 행선택용 트랜지스터(22)에 행선택용 신호를 공급하는 시기에 동기하여 공급된다.
MOS형 고체 촬상 소자(100c)의 동작은 전송용 트랜지스터(24)에 관한 동작을 제외하고, 제1실시예의 MOS형 고체 촬상 소자(100)와 같다. 따라서 다른 동작에 대하여는 그 설명을 생략한다.
다음에, 제1실시예의 또 다른 변형례에 의한 MOS형 고체 촬상 소자에 대하여 도8b를 사용하여 설명하겠다.
도8b는 본 변형례에 의한 MOS형 고체 촬상 소자(100d)에 있어서 광전 변환 소자(10)에 부설되는 스위칭 회로부(20d)의 일례를 개략적으로 나타낸 등가 회로도이다.
동도면에 나타낸 것과 같이, MOS형 고체 촬상 소자(100d)에 있어서는 전원 전압 공급 배선(31)에 행선택용 트랜지스터(22)가 접속되고, 출력용 트랜지스터(21)는 행선택용 트랜지스터(22)와 출력용 신호선(30) 사이에 접속되어 있다. 행선택용 신호 배선(25)은, 광전 변환 소자행의 1행마다 이 광전 변환 소자행을 따라 그 상측(도면 중에서의 상측)에 1개씩 배설되어 있다. 이 점 이외는 도8a에 나타낸 MOS형 고체 촬상 소자(100c)와 같다.
이 때문에 MOS형 고체 촬상 소자(100d)에 대하여는, 스위칭 회로부(20d)의 등가 회로도를 개략적으로 도8b에 나타내고, 다른 개소의 도시를 생략한다. 도8b에 구성 요소 중에 이미 도8a에 나타낸 것에 대하여는, 도8a에서 사용한 부호와 같은 부호를 붙여서 그 설명을 생략한다.
MOS형 고체 촬상 소자(100d)의 동작 자체는 도8a에 나타낸 MOS형 고체 촬상 소자(100c)와 같다. 따라서 그 동작에 대하여는 설명을 생략하겠다.
다음에 제2실시예에 의한 MOS형 고체 촬상 소자에 대하여 도9 및 도10을 사용하여 설명하겠다.
도9는 제2실시예에 의한 MOS형 고체 촬상 소자(200)를 모식적으로 나타낸 평면도이다.
도10은 도9에 나타낸 MOS형 고체 촬상 소자(200)에 있어서 광전 변환 소자(10)에 부설되는 스위칭 회로부(120a)의 일례를 개략적으로 나타낸 등가 회로도이다.
제2실시예에 의한 MOS형 고체 촬상 소자(200)는 (i)광전 변환 소자열(11)의 2열마다, 이 들 2열의 광전 변환 소자열(11)의 평면에서 보아 사이에 출력용 신호선(30)이 1개씩 배설되어 있는 점, (ii)광전 변환 소자열(11)의 2열마다, 이 들 2열의 광전 변환 소자열(11)의 평면에서 보아 사이에 전원 전압 공급 배선(31)이 1개씩 배설되어 있는 점, (iii)1개의 출력용 신호선(30)에 1개씩 A/D변환부(40)가 배설되어 있는 점, 및 (iv)1개의 출력용 신호 배선(30)에 1개씩 부하 트랜지스터(35) (부하 트랜지스터(35)에 대하여는 도4 참조)가 배설되어 있는 점에서, 제1실시예의 MOS형 고체 촬상 소자(100)와 다르다.
서로 인접하는 2열의 광전 변환 소자열(11)의 평면에서 보아 사이를 「광전 변환 소자열간」으로 부르기로 하면, 도시의 MOS형 고체 촬상 소자(200)에 있어서는, 출력용 신호선(30)과 전원 전압 공급 배선(31)과는 다른 광전 변환 소자열간에 형성되어 있다. 출력용 신호선(30)과 전원 전압 공급 배선(31)과는 같은 광전 변환 소자열간에 형성하는 것도 가능하다.
상기(i)∼(iv)의 각 점을 제외한 구성은 제1실시예의 MO S형 고체 촬상 소자(100)와 같고, 그 동작도 제1실시예의 MOS형 고체 촬상 소자(100)와 같다.
이 때문에 MOS형 고체 촬상 소자(200)에 대하여는, 도9 또는 도10에 나타낸 개소 이외의 개소의 도시를 생략한다. 도9 또는 도10에 나타낸 구성 요소 중에 이미 도1a 또는 도2에 나타낸 것에 대하여는, 도1a 또는 도2에서 사용한 부호와 같은 부호를 붙여서 그 설명을 생략한다. MOS형 고체 촬상 소자(200)의 동작에 대하여도 그 설명을 생략한다.
다음에 제2실시예의 변형례에 의한 MOS형 고체 촬상 소자에 대하여 도11을 사용하여 설명하겠다.
도11은 본 변형례에 의한 MOS형 고체 촬상 소자(200a)에 있어서 광전 변환 소자(10)에 부설되는 스위칭 회로부(120b)의 일례를 개략적으로 나타낸 등가 회로도이다.
동도면에 나타낸 것과 같이 MOS형 고체 촬상 소자(200a)에 있어서는, 전원 전압 공급 배선(31)이 광전 변환 소자행의 1행마다 이 광전 변환 소자행을 따라 1개씩 배설되어 있다. 이 점 이외는 도9 및 도10을 사용하여 설명한 제2실시예의 MOS형 고체 촬상 소자(200)와 같다.
이 때문에 MOS형 고체 촬상 소자(200a)에 대하여는 스위칭 회로부(120b)의 등가 회로도를 개략적으로 도11에 나타내고, 다른 개소의 도시를 생략한다. 도11에 나타낸 구성 요소 중에 이미 도9 또는 도10에 나타낸 것에 대하여는, 도9 또는 도10에서 사용한 부호와 같은 부호를 붙여서 그 설명을 생략한다.
MOS형 고체 촬상 소자(200a)는 출력용 신호선(30)과 전원 전압 공급 배선(31)을 교차시켜 배치하기 때문에, 이들을 형성하기 위해서 별개의 배선층을 필요로 한다.
그러나 MOS형 고체 촬상 소자(200a)의 동작 자체는 제2실시예의 MOS형 고체 촬상 소자(200)와 같다. 따라서 그 동작에 대하여는 설명을 생략한다.
또 도시를 생략하지만, 제2실시예에 의한 MOS형 고체 촬상 소자(200)에 대하여도, 도8a 또는 도8b를 사용하여 설명한 MOS형 고체 촬상 소자(100c, 100d)와 똑 같이 스위칭 회로부(120a)의 각각을, 출력용 트랜지스터(21), 행선택용 트랜지스터(22), 리세트 트랜지스터(23) 및 전송용 트랜지스터(24)의 계 4개의 트랜지스터를 사용하여 구성할 수 있다.
이들 4개의 트랜지스터를 사용하여 1개의 스위칭 회로부를 구성한 경우의 MOS형 고체 촬상 소자(200)는 이미 설명한 MOS형 고체 촬상 소자(100c, 100d)와 똑 같이 하여 동작시킬 수 있다.
다음에 제3실시예에 의한 MOS형 고체 촬상 소자에 대하여 도12를 사용하여 설명하겠다.
도12는 제3실시예에 의한 MOS형 고체 촬상 소자(210)를 개략적으로 나타낸 단면도이다. 동도면에 나타낸 MOS형 고체 촬상 소자(210)는, 제1실시예의 MOS형 고체 촬상 소자(100)에 광차폐막(80), 색 필터 어레이(85), 마이크로 렌즈 어레이(90) 등을 부설한 컬러 촬상용의 MOS형 고체 촬상 소자이다.
도12에 나타낸 반도체 기판(1), 광전 변환 소자(10), 행선택용 신호 배선(25), 리세트 신호 공급 배선(32)의 각단면은, 도3에 나타낸 A-A선을 따라 MOS형 고체 촬상 소자(100)를 절단할 때의 단면에 대략 상당한다.
도12에 나타낸 것과 같이, MOS형 고체 촬상 소자(210)는 편면에 p형 웰(1a)을 구비한 n형 실리콘 기판으로 되는 반도체 기판(1)을 구비하고 있다.
포토 다이오드로 되는 다수개의 광전 변환 소자(10)가, 반도체 기판(1)에 화소가 어긋나 배치되어 있다. 다만, 도12에 있어서는 1개의 광전 변환 소자(10)만을 나타내고 있다.
개개의 광전 변환 소자(10)는 p형 웰(1a)의 소정 개소에 n형 영역(10a)을 형성하고, 그 표면에 p+형 영역(10b)을 형성함으로써 형성된 매립형의 포토 다이오드로 된다. 광전 변환 소자(10)의 각각은 p형 웰(1a)에 형성된 채널 스톱 영역(2)에 의해서 평면에서 보아 둘러싸여 있다.
예를 들면, 열산화막으로 되는 전기 절연층(3)이 광전 변환 소자(10)가 형성되어 있는 측의 반도체 기판(1) 표면에 형성되어 있다.
MOS형 고체 촬상 소자(100)에 대한 설명 중에서 언급한 각 출력용 트랜지스터(21), 각 행선택용 트랜지스터(22), 각 리세트 트랜지스터(23), 각 행선택용 신호 배선(25), 각 출력용 신호선(30), 각 전원 전압 공급 배선(31) 및 각 리세트 신호 공급 배선(32)이, 전기 절연층(3)의 상측에 배설되어 있다. 도12에 있어서는 1개의 행선택용 신호 배선(25)과 1개의 리세트 신호 공급 배선(32)이 보이고 있다. 이들 행선택용 신호 배선(25) 및 리세트 신호 공급 배선(32) 각각의 표면에는, 예를 들면 열산화막으로 되는 전기 절연층(4)이 형성되어 있다.
MOS형 고체 촬상 소자(100)에 대한 설명 중에서 언급한 각 부하 트랜지스터(35), 각 A/D변환부(40), 버퍼 메모리부(50), 주사부(60) 및 제어부(70)가 반도체 기판(1)의 소정 개소에 형성되어 있다.
각 광전 변환 소자(10) 이외의 영역에서 무용의 광전 변환이 행하여지는 것을 방지하기 위해서, 광차폐막(80)이 설치되어 있다. 광차폐막(80)은 광전 변환 소자(10) 각각의 위쪽에 1개씩 개구부(81)를 갖는다.
광차폐막(80)은, 예를 들면 알루미늄, 크롬, 텅스텐, 티타늄, 몰리브덴 등으로 되는 금속 박막이나, 이의 금속의 2종 이상으로 되는 합금 박막, 또는 상기의 금속 박막끼리 또는 상기의 금속 박막과 상기의 합금 박막을 조합시킨 다층 금속 박막 등으로 형성된다.
광차폐막(80)과 그 아래(반도체 기판(1)측)에 있는 반도체 또는 금속으로 되는 부재란 전기 절연층(3) 또는 전기 절연층(4)또는 도시되어 있지 않은 전기 절연층에 의해서 절연되어 있다.
평탄화막(82)이 광차폐막(80) 및 개구부(81)에서 노출되어 있는 전기 절연층(3)을 덮고 있다. 평탄화막(82)은 후술하는 마이크로 렌즈(91)의 초점 조절층으로서도 이용된다. 평탄화막(82)에 이너 렌즈를 형성하는 것도 가능하다.
평탄화막(82)은, 예를 들면 포토레지스트 등의 투명 수지를 스핀 코트법 등의 방법에 의해서 소망하는 두께로 도포함으로써 형성된다.
색 필터 어레이(85)가 평탄화막(82)의 위에 형성되어 있다. 이 색 필터 어레 이(85)는 컬러 촬상을 가능하게 하는 복수종의 색 필터를 소정의 패턴으로 형성된 것이다. 이러한 색 필터 어레이로서는, 3원색(적색, 녹색, 청색)계의 색 필터 어레이, 및 소위 보색계의 색 필터 어레이가 있다.
광전 변환 소자(10) 각각의 위쪽에 1개씩 소망하는 색의 색 필터가 배설되어 있다. 본 실시예에 있어서는 적색의 색 필터(86R)와, 녹색의 색 필터(86G)와, 청색의 색 필터(86B)가 소정의 배치로 배설되어 있다. 도12에 있어서는 적색의 색 필터(85R)와 청색의 색 필터(86B)가 보이고 있다.
이 색 필터 어레이(85)에 있어서는, 녹색의 색 필터(86G)만으로 되는 색 필터 열과, 적색의 색 필터(86R)와 청색의 색 필터(86B)가 교대로 배치된 색 필터 열이 교대로 배치되어 있다. 행방향에서 보면, 녹색의 색 필터(86G)만으로 되는 색 필터 행과, 적색의 색 필터(86R)와 청색의 색 필터(86B)가 교대로 배치된 색 필터 행이 교대로 형성되어 있다. 개개의 색 필터 열은 광전 변환 소자열과 같은 방향으로 뻗어난다.
도13a는 본 실시예에서 사용되고 있는 색 필터 어레이(85)에 있어서의 색 필터의 배열을 나타낸다. 도면 중의 알파벳(R, G, B)는 개개의 색 필터의 색을 표시하고 있다. 이 색 필터 어레이 (85)는 3원색계의 색 필터 어레이이다.
색 필터 어레이(85)는, 예를 들면 포토리소그래피법 등의 방법에 의해서, 소망하는 색의 안료 또는 염료를 첨가한 수지(컬러 레진)의 층을 소정 개소에 형성함으로써 만들 수 있다.
도12에 나타낸 것과 같이, 제2평탄화막(88)이 색 필터 어레이(85) 상에 형성되어 있다. 제2평탄화막(88)은, 예를 들면 포토레지스트 등의 투명 수지를 예를 들면 스핀 코트법에 의해서 소망하는 두께로 도포함으로써 형성된다.
마이크로 렌즈 어레이(90)가 제2평탄화막(88)의 위에 형성되어 있다. 이 마이크로 렌즈 어레이(90)는 다수개의 마이크로 렌즈(91)에 의해서 구성되어 있다. 마이크로 렌즈(91)는 광전 변환 소자(10) 각각의 위쪽에 1개씩 배치된다.
이의 마이크로 렌즈(91)는, 예를 들면 굴절율이 대강 1.3∼2.0의 투명 수지(포토레지스트를 포함함)로 되는 층을 포토리소그래피법 등에 의해서 소정 형상으로 구획한 후, 열처리에 의해서 각 구획의 투명 수지층을 용융시키고, 표면장력에 의해서 각부를 둥글게 한 후에 냉각함으로써 얻어진다.
도시한 MOS형 고체 촬상 소자(210)는 광차폐막(80)을 갖고 있기 때문에, 각 광전 변환 소자(10) 이외의 영역에서 무용의 광전 변환이 행하여지는 것을 방지할 수 있다. 색 필터 어레이(85)를 갖고 있기 때문에, 컬러화상용의 디지털 화상 데이터를 얻을 수 있다. 마이크로 렌즈 어레이(90)를 갖고 있으므로, 광이용 효율이 높다.
또, 3원색계의 색 필터 어레이로 바꿔 소위 보색계의 색 필터 어레이를 사용할 수도 있다. 보색계의 색 필터 어레이는, 예를 들면 (i) 녹색(G), 시안(Cy) 및 황색(Ye)의 각 색 필터, (ii)황(Ye), 시안(Cy) 및 마젠타(Mg)의 각 색 필터, (iii) 시안(Cy), 녹색(G), 황색(Ye) 및 마젠타(Mg)의 각 색 필터 등에 의해서 구성할 수 있다.
도13b, 도13c, 도13d, 및 도13e는 소위 보색계의 색 필터 어레이에 있어서의 색 필터의 배열의 예를 나타낸다.
도13b는 상기 (i)의 보색 타입의 색 필터 어레이(87a)에 있어서의 색 필터의 배열의 일례를 나타낸 평면도이고, 도13c는 상기(ii)의 보색 타입의 색 필터 어레이(87b)에 있어서의 색 필터의 배열의 일례를 나타낸 평면도이다. 도13d는 상기 (iii)의 보색 타입의 색 필터 어레이(87c)에 있어서의 색 필터의 배열의 다른 일례를 나타낸 평면도이고, 도13e도 상기 (iii)의 보색 타입의 색 필터 어레이(87d)에 있어서의 색 필터의 배열의 다른 일례를 나타낸 평면도이다. 도13b∼도13e의 각각에 있어서도, 도면 중의 알파벳 G, Cy, Ye, Mg를 둘러싸고 있는 각 6각형이 하나의 색 필터를 나타내고 있다. 도면 중의 알파벳 G, Cy, Ye, Mg는 개개의 색 필터의 색을 표시하고 있다.
상술한 3원색계 또는 보색계의 색 필터 어레이를 제1실시예 이외의 실시예 또는 변형례에 의한 MOS고체 촬상 소자에 설치함으로써, 컬러 촬상용의 MOS형 고체 촬상 소자를 얻을 수 있다.
광차폐막 및 마이크로 렌즈 어레이는 컬러 촬상용의 MOS형 고체 촬상 소자를 얻는 데에 있어서의 필수의 구성부재는 아니다. 그러나, 실용상은 광차폐막 및 마이크로 렌즈 어레이를 설치하는 것이 바람직하다.
흑백 촬상용의 MOS형 고체 촬상 소자를 얻는 경우에도 광차폐막 및 마이크로 렌즈 어레이를 설치할 수 있다.
지금까지 설명한 실시예 또는 그 변형례에 의한 MOS형 고체 촬상 소자는 어느 것이나 다수개의 광전 변환 소자가 화소 어긋남 배치로 되어 있는 MOS형 고체 촬상 소자이다.
다수개의 광전 변환 소자를 화소 어긋남 배치의 경우, 하나의 광전 변환 소자행은 짝수열의 광전 변환 소자만을 또는 홀수열의 광전 변환 소자만을 포함한다. 홀수열의 광전 변환 소자에 대응하는 출력용 트랜지스타와는 다른 타이밍으로 출력용 신호선에 전기 신호를 발생시킨다.
따라서, 홀수열의 광전 변환 소자에 대응하는 출력용 트랜지스터가 발생시킨 전기 신호와, 짝수열의 관전 변환 소자에 대응하는 출력용 트랜지스트가 발생시킨 전기 신호를 1개의 A/D변환부에서 개별로 받아서, 상기 전기 신호에 대하여 디지털 신호를 발생시킬 수 있다.
이 때, 제1실시예 또는 제2실시예 등을 들어서 설명한 바와 같이 A/D변환부의 총수를 광전 변환 소자열의 총수의 1/2로 저하시킬 수 있다. 즉, A/D변환부의 총수를 종래의 1/2로 저하시킬 수 있다.
그 결과로서 광전 변환 소자의 실효적 집적도를 높인 경우에도, 고도한 미세 가공 기술을 사용하지 않고 A/D변환부를 형성하는 것이 가능하게 된다. 이에 수반되어 제조 코스트의 억제가 가능하게 된다.
이상 실시예 또는 그 변형례에 의한 MOS형 고체 촬상 소자에 대하여 설명하였으나, 본 발명은 상술한 실시예 또는 변형례에 한정되는 것은 아니다. 여러가지의 변경, 개량, 조합 등이 가능한 것은 당업자에게 자명할 일일 것이다.
본 발명에 의하면, A/D변환부를 내장한 MOS형 고체 촬상 소자의 제조 코스트의 증대를 억제하면서 광전 변환 소자의 집적도를 향상시키는 것이 가능하게 된다.

Claims (18)

  1. 반도체 기판의 표면에 복수행, 복수열에 걸쳐서 배치된 다수개의 광전 변환 소자로서, 홀수번째에 해당하는 광전 변환 소자열을 구성하는 각 광전 변환 소자에 대하여, 짝수번째에 해당하는 광전 변환 소자열을 구성하는 광전 변환 소자의 각각은 각 광전 변환 소자열 내에서의 광전 변환 소자끼리의 피치의 약 1/2 열방향으로 엇갈리고, 홀수번째에 해당하는 광전 변환 소자행을 구성하는 각 광전 변환 소자에 대하여, 짝수번째에 해당하는 광전 변환 소자행을 구성하는 광전 변환 소자의 각각은 각 광전 변환 소자행 내에서의 광전 변환 소자끼리의 피치의 약 1/2 행방향으로 엇갈리고, 상기 광전 변환 소자행의 각각은 홀수열 또는 짝수열의 광전 변환 소자만을 포함하도록 하여 배치된 다수개의 광전 변환 소자와,
    상기 광전 변환 소자의 각각에 1개씩 부설(付設)된 스위칭 회로부로서, 각각이 대응하는 광전 변환 소자에 축적된 신호 전하량에 따른 전기 신호를 발생할 수 있는 출력용 트랜지스터를 포함한 스위칭 회로부와,
    상기 광전 변환 소자행의 1행마다 이 광전 변환 소자행을 따라 1개씩 배설(配設)된 행선택용 신호 배선으로서, 각각이 광전 변환 소자행마다 순차 선택된 스위칭 회로부의 각각에 상기 전기 신호의 발생을 제어하는 행선택 신호를 공급하기 위해서 사용되는 행선택용 신호 배선과,
    상기 광전 변환 소자열의 인접하는 2열에 1개씩 배설된 아날로그/ 디지털 변환부와,
    상기 아날로그/ 디지털 변환부의 각각에 적어도 1개씩 접속되어서, 이 아날로그/ 디지털 변환부와, 이 아날로그/ 디지털 변환부에 대응하는, 인접하는 2열의 광전 변환 소자열만의 광전 변환 소자 각각에 부설되어 있는 출력용 트랜지스터를 전기적으로 접속하는 출력용 신호선을 구비하고,
    열 내에서의 광전 변환 소자끼리의 피치와 행 내에서의 광전 변환 소자끼리의 피치는 같은 고체 촬상 소자.
  2. 제1 항에 있어서,
    상기 출력용 신호선의 각각은 상기 복수의 광전 변환 소자열의 1열마다 이 광전 변환 소자열을 따라 1개씩 배설되고,
    상기 아날로그/ 디지털 변환부의 각각은 상기 출력용 신호선의 2개에 1개씩 배설되어 있는 고체 촬상 소자.
  3. 제1 항에 있어서,
    상기 출력용 신호선의 각각은 상기 복수의 광전 변환 소자열의 2열마다 이 2열의 광전 변환 소자열의 평면에서 보아 사이에 1개씩 배설되고,
    상기 아날로그/ 디지털 변환부의 각각은 상기 출력용 신호선의 1개에 1개씩 배설되어 있는 고체 촬상 소자.
  4. 제1 항에 있어서,
    상기 행선택용 신호 배선의 각각에 소정의 타이밍에서 상기 행선택 신호를 공급하는 제1주사부를 더 갖는 고체 촬상 소자.
  5. 제4 항에 있어서,
    상기 제1주사부의 동작을 제어하는 제1제어부를 더 갖는 고체 촬상 소자.
  6. 제1 항에 있어서,
    상기 출력용 트랜지스터의 각각에 전기적으로 접속되고, 이 출력용 트랜지스터에 전원 전압을 공급하기 위해서 사용되는 전원 전압 공급 배선을 더 갖고,
    상기 출력용 트랜지스터의 각각은 대응하는 광전 변환 소자에 축적된 신호 전하량에 따른 신호를 그 제어 단자로 받고,
    상기 스위칭 회로부의 각각은 상기 출력용 트랜지스터에 직렬 접속된 행선택용 트랜지스터로서, 상기 행선택 신호를 그 제어 단자로 받는 행선택용 트랜지스터를 더 포함하고, 상기 직렬 접속이 대응하는 출력용 신호선과 상기 전원 전압 공급 배선 사이에 접속되어 있는 고체 촬상 소자.
  7. 제6 항에 있어서,
    상기 스위칭 회로부의 각각은 대응하는 광전 변환 소자에 전기적으로 접속된 리세트 트랜지스터로서, 상기 출력용 트랜지스터 제어 단자와 상기 전원 전압 공급 배선 사이에 접속된 리세트 트랜지스터를 1개씩 더 포함하고,
    상기 광전 변환 소자행의 1행마다 이 광전 변환 소자행을 따라 1개씩 배설된 리세트 신호 공급 배선으로서, 각각은 대응하는 리세트 트랜지스터 제어 단자에 전기적으로 접속된 리세트 신호 공급 배선을 더 갖는 고체 촬상 소자.
  8. 제7 항에 있어서,
    상기 리세트 신호 공급 배선의 각각에 소정의 타이밍에서 상기 리세트 트랜지스터용 제어 신호를 공급하는 제2주사부를 더 갖는 고체 촬상 소자.
  9. 제8 항에 있어서,
    상기 제2주사부의 동작을 제어하는 제2제어부를 더 갖는 고체 촬상 소자.
  10. 제1 항에 있어서,
    상기 스위칭 회로부의 각각은 대응하는 광전 변환 소자에 전기적으로 접속된 전송용 트랜지스터로서, 상기 대응하는 광전 변환 소자와 상기 출력용 트랜지스터 사이에 접속된 전송용 트랜지스터를 하나씩 더 포함하고,
    상기 광전 변환 소자행의 1행마다 이 광전 변환 소자행을 따라 1개씩 배설된 전송 제어 신호 공급 배선으로서, 각각은 대응하는 전송용 트랜지스터의 제어 단자에 전기적으로 접속된 전송 제어 신호 공급 배선을 더 갖는 고체 촬상 소자.
  11. 제10 항에 있어서,
    상기 전송 제어 신호 공급 배선의 각각에 소정의 타이밍에서 상기 전송용 트랜지스터용의 제어 신호를 공급하는 제3주사부를 더 갖는 고체 촬상 소자.
  12. 제11 항에 있어서,
    상기 제3주사부의 동작을 제어하는 제3제어부를 더 갖는 고체 촬상 소자.
  13. 제1 항에 있어서,
    상기 아날로그/ 디지털 변환부의 각각은 커패시터를 포함한 샘플/ 홀드 회로부와, 이 샘플/ 홀드 회로로부터의 출력을 디지털 신호로 변환하는 아날로그/ 디지털 컨버터를 포함하는 고체 촬상 소자.
  14. 제13 항에 있어서,
    상기 아날로그/ 디지털 컨버터의 각각은 상기 샘플/ 홀드 회로부로부터 출력되는 전압치를 기준 전압 신호와 비교하는 비교기로서, 이 비교기의 외부로부터 공급되는 상기 기준 전압 신호와 상기 샘플/ 홀드 회로부에서 출력되는 전압치가 교차된 시점에서 제어 동작 신호를 발생하는 비교기와,
    상기 제어 동작 신호와 카운트 신호가 공급되는 래치 회로로서, 이 래치 회로의 외부로부터 공급되는 상기 카운트 신호의 카운트치를 상기 제어 동작 신호가 공급된 시점에서 유지하는 동시에, 일치 신호를 출력하는 래치 회로를 포함하는 고체 촬상 소자.
  15. 제1 항에 있어서,
    상기 아날로그/ 디지털 변환부 각각의 동작을 제어하는 제4제어부를 더 갖는 고체 촬상 소자.
  16. 제1 항에 있어서,
    상기 아날로그/ 디지털 변환부의 각각으로부터 출력되는 디지털 신호를 일시적으로 유지하고, 이 디지털 신호의 각각을 외부에 출력할 수 있는 버퍼 메모리부를 더 갖는 고체 촬상 소자.
  17. 제16 항에 있어서,
    상기 버퍼 메모리부의 동작을 제어하는 제5제어부를 더 갖는 고체 촬상 소자.
  18. 제1 항에 있어서,
    상기 다수개의 광전 변환 소자 각각의 위쪽에 1개씩 배설되고, 홀수행의 색 조합과 짝수행의 색 조합이 다르고, 홀수행 및 짝수행의 적어도 한쪽 행에서는 2색의 색 필터가 규칙적으로 반복하여 배열되며, 인접하는 상기 한쪽 행에서, 대응하는 색 필터의 위치는 행 내의 광전 변환 소자 피치만큼 엇갈려 있는 색 필터와,
    상기 색 필터 각각의 위쪽에 1개씩 배설된 마이크로 렌즈를 더 갖는 고체 촬상 소자.
KR1020010006147A 2000-02-10 2001-02-08 고체 촬상 소자 KR100718561B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-33929 2000-02-10
JP2000033929A JP4777496B2 (ja) 2000-02-10 2000-02-10 固体撮像素子

Publications (2)

Publication Number Publication Date
KR20010082072A KR20010082072A (ko) 2001-08-29
KR100718561B1 true KR100718561B1 (ko) 2007-05-16

Family

ID=18558345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010006147A KR100718561B1 (ko) 2000-02-10 2001-02-08 고체 촬상 소자

Country Status (4)

Country Link
US (1) US6933972B2 (ko)
EP (1) EP1133148B1 (ko)
JP (1) JP4777496B2 (ko)
KR (1) KR100718561B1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854826B2 (ja) * 2001-08-08 2006-12-06 キヤノン株式会社 撮像装置
CN100480897C (zh) * 2001-08-17 2009-04-22 微米技术有限公司 全息照相存储器系统
JP2003319408A (ja) * 2002-04-26 2003-11-07 Seiko Epson Corp カラーエリアセンサ及び撮像回路
KR100707866B1 (ko) * 2002-10-11 2007-04-13 롬 가부시키가이샤 에리어 이미지 센서
US7742088B2 (en) * 2002-11-19 2010-06-22 Fujifilm Corporation Image sensor and digital camera
JP3988189B2 (ja) 2002-11-20 2007-10-10 ソニー株式会社 固体撮像装置
JP4003734B2 (ja) * 2003-10-22 2007-11-07 セイコーエプソン株式会社 固体撮像装置及びその駆動方法
US7633539B2 (en) * 2004-06-07 2009-12-15 Canon Kabushiki Kaisha Image pickup device with analog-to-digital converter
JP4969771B2 (ja) 2004-07-12 2012-07-04 ソニー株式会社 固体撮像装置及びそのキャパシタ調整方法
US7652703B2 (en) * 2004-07-12 2010-01-26 Micron Technology, Inc. Dual panel pixel readout in an imager
US7442970B2 (en) * 2004-08-30 2008-10-28 Micron Technology, Inc. Active photosensitive structure with buried depletion layer
KR100674925B1 (ko) * 2004-12-07 2007-01-26 삼성전자주식회사 허니콤 구조의 능동 픽셀 센서
FR2880194B1 (fr) * 2004-12-24 2007-06-01 Atmel Grenoble Soc Par Actions Capteur d'image a zones de couleur globalement separees
GB2438693B (en) 2005-03-30 2009-07-08 Micron Technology Inc High density row ram for column parallel CMOS image sensors
JP4832034B2 (ja) * 2005-09-14 2011-12-07 富士フイルム株式会社 Ｍｏｓイメージセンサ
US7880787B2 (en) 2005-09-14 2011-02-01 Fujifilm Corporation MOS image sensor
JP2007081139A (ja) * 2005-09-14 2007-03-29 Fujifilm Corp Ｍｏｓイメージセンサ
JP4961748B2 (ja) * 2006-01-13 2012-06-27 ソニー株式会社 固体撮像装置
JP4631723B2 (ja) * 2006-01-27 2011-02-16 ソニー株式会社 固体撮像装置
JP4959207B2 (ja) * 2006-03-06 2012-06-20 ソニー株式会社 固体撮像装置
JP2008005142A (ja) * 2006-06-21 2008-01-10 Sony Corp 撮像装置
JP4882652B2 (ja) * 2006-10-06 2012-02-22 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
KR100976886B1 (ko) * 2006-12-22 2010-08-18 크로스텍 캐피탈, 엘엘씨 부동 베이스 판독 개념을 갖는 ｃｍｏｓ 이미지 센서
JP5109685B2 (ja) * 2007-06-22 2012-12-26 セイコーエプソン株式会社 検出装置及び電子機器
JP5109687B2 (ja) * 2007-06-22 2012-12-26 セイコーエプソン株式会社 検出装置及び電子機器
JP5109684B2 (ja) * 2007-06-22 2012-12-26 セイコーエプソン株式会社 検出装置及び電子機器
JP5109686B2 (ja) * 2007-06-22 2012-12-26 セイコーエプソン株式会社 検出装置及び電子機器
JP4386118B2 (ja) 2007-08-31 2009-12-16 ソニー株式会社 撮像回路
US8228606B2 (en) 2008-01-08 2012-07-24 United Microelectronics Corp. Contiguous microlens array and photomask for defining the same
JP5221982B2 (ja) 2008-02-29 2013-06-26 キヤノン株式会社 固体撮像装置及びカメラ
JP4640507B2 (ja) * 2009-01-06 2011-03-02 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法、および撮像装置
JP2011146587A (ja) * 2010-01-15 2011-07-28 Fujifilm Corp 放射線検出素子
JP5531797B2 (ja) * 2010-06-15 2014-06-25 ソニー株式会社 固体撮像素子およびカメラシステム
US8466000B2 (en) 2011-04-14 2013-06-18 United Microelectronics Corp. Backside-illuminated image sensor and fabricating method thereof
JP2011254090A (ja) * 2011-07-19 2011-12-15 Sony Corp 半導体イメージセンサ
JP5365667B2 (ja) * 2011-07-19 2013-12-11 ソニー株式会社 半導体イメージセンサ
WO2013024671A1 (ja) * 2011-08-12 2013-02-21 富士フイルム株式会社 放射線検出素子、放射線画像検出パネル、及び放射線画像検出装置
US9312292B2 (en) 2011-10-26 2016-04-12 United Microelectronics Corp. Back side illumination image sensor and manufacturing method thereof
US8318579B1 (en) 2011-12-01 2012-11-27 United Microelectronics Corp. Method for fabricating semiconductor device
US8815102B2 (en) 2012-03-23 2014-08-26 United Microelectronics Corporation Method for fabricating patterned dichroic film
US9401441B2 (en) 2012-06-14 2016-07-26 United Microelectronics Corporation Back-illuminated image sensor with dishing depression surface
US8779344B2 (en) 2012-07-11 2014-07-15 United Microelectronics Corp. Image sensor including a deep trench isolation (DTI)that does not contact a connecting element physically
US8828779B2 (en) 2012-11-01 2014-09-09 United Microelectronics Corp. Backside illumination (BSI) CMOS image sensor process
US8779484B2 (en) 2012-11-29 2014-07-15 United Microelectronics Corp. Image sensor and process thereof
US9279923B2 (en) 2013-03-26 2016-03-08 United Microelectronics Corporation Color filter layer and method of fabricating the same
US9537040B2 (en) 2013-05-09 2017-01-03 United Microelectronics Corp. Complementary metal-oxide-semiconductor image sensor and manufacturing method thereof
US9129876B2 (en) 2013-05-28 2015-09-08 United Microelectronics Corp. Image sensor and process thereof
JP6037947B2 (ja) * 2013-06-11 2016-12-07 ルネサスエレクトロニクス株式会社 固体撮像装置および半導体装置
US9054106B2 (en) 2013-11-13 2015-06-09 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
FR3013546B1 (fr) * 2013-11-15 2017-05-19 Trixell Mise en commun de deux colonnes de pixels d'un detecteur d'images
US9841319B2 (en) 2013-11-19 2017-12-12 United Microelectronics Corp. Light detecting device
KR102617441B1 (ko) * 2016-12-29 2023-12-27 에스케이하이닉스 주식회사 아날로그-디지털 변환 장치 및 그 동작 방법
WO2023157971A1 (ja) * 2022-02-21 2023-08-24 京セラ株式会社 光検出装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021708A (ko) * 1993-12-28 1995-07-26 사토 후미오 고체촬상장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602289A (en) * 1982-05-31 1986-07-22 Tokyo Shibaura Denki Kabushiki Kaisha Solid state image pick-up device
US5118924A (en) * 1990-10-01 1992-06-02 Eastman Kodak Company Static control overlayers on opto-electronic devices
JPH06232379A (ja) * 1993-02-01 1994-08-19 Sharp Corp 固体撮像素子
US5471515A (en) * 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
US5541402A (en) * 1994-10-17 1996-07-30 At&T Corp. Imaging active pixel device having a non-destructive read-out gate
KR960028217A (ko) * 1994-12-22 1996-07-22 엘리 웨이스 움직임 검출 카메라 시스템 및 방법
US5693967A (en) * 1995-08-10 1997-12-02 Lg Semicon Co., Ltd. Charge coupled device with microlens
US5587596A (en) * 1995-09-20 1996-12-24 National Semiconductor Corporation Single MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range
JP3724882B2 (ja) * 1996-08-14 2005-12-07 シャープ株式会社 カラー固体撮像装置
US5886659A (en) * 1996-08-21 1999-03-23 California Institute Of Technology On-focal-plane analog-to-digital conversion for current-mode imaging devices
US5793071A (en) * 1996-09-27 1998-08-11 Kabushiki Kaisha Toshiba Solid-State imaging device
JP3830590B2 (ja) * 1996-10-30 2006-10-04 株式会社東芝 固体撮像装置
US5898168A (en) * 1997-06-12 1999-04-27 International Business Machines Corporation Image sensor pixel circuit
US6344877B1 (en) * 1997-06-12 2002-02-05 International Business Machines Corporation Image sensor with dummy pixel or dummy pixel array
US6046466A (en) * 1997-09-12 2000-04-04 Nikon Corporation Solid-state imaging device
US6721008B2 (en) * 1998-01-22 2004-04-13 Eastman Kodak Company Integrated CMOS active pixel digital camera
JP2000012819A (ja) * 1998-06-17 2000-01-14 Nikon Corp 固体撮像素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021708A (ko) * 1993-12-28 1995-07-26 사토 후미오 고체촬상장치

Also Published As

Publication number Publication date
EP1133148A3 (en) 2004-03-31
US20010013900A1 (en) 2001-08-16
US6933972B2 (en) 2005-08-23
EP1133148B1 (en) 2011-06-29
EP1133148A2 (en) 2001-09-12
JP2001223350A (ja) 2001-08-17
JP4777496B2 (ja) 2011-09-21
KR20010082072A (ko) 2001-08-29

Similar Documents

Publication Publication Date Title
KR100718561B1 (ko) 고체 촬상 소자
CN101521216B (zh) 固态成像装置和照相机
JP5775570B2 (ja) マルチスペクトル感光素子及びそのサンプリング方法
US6236434B1 (en) Solid state image pickup device
US8582009B2 (en) Solid-state image sensor and image sensing apparatus
US7671314B2 (en) Image sensor including active pixel sensor array with photoelectric conversion region
US6977684B1 (en) Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus
KR920010830B1 (ko) 인터라인형 전하 전송 촬상 소자 및 촬상장치
KR101398767B1 (ko) 축소된 픽셀 영역 이미지 센서
US6388278B1 (en) Solid state image pickup device and its driving method
US6885399B1 (en) Solid state imaging device configured to add separated signal charges
US6541805B1 (en) Solid-state image pickup device
US6690421B1 (en) Structure of solid state image pickup device
JPH11205532A (ja) 固体撮像装置
KR100837454B1 (ko) 고체 촬상 장치
US6528831B2 (en) Solid-state image pickup device
JP2001077344A (ja) 固体撮像装置
JP4514912B2 (ja) 固体撮像装置およびその駆動方法
JP2008053304A (ja) 固体撮像装置
JPH07235655A (ja) 固体撮像装置
CN111294493A (zh) 图像传感器、摄像头组件及移动终端
JP4587642B2 (ja) リニアイメージセンサ
JP4551085B2 (ja) 固体撮像装置、撮像装置
JP4288135B2 (ja) Ｍｏｓ型イメージセンサ
JP2001060681A (ja) 固体撮像装置およびその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060605

Effective date: 20070327

Free format text: TRIAL NUMBER: 2006101004776; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060605

Effective date: 20070327

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee