JP2007081139A - Ｍｏｓイメージセンサ - Google Patents

Abstract

【課題】イメージセンサ内に入射した光が金属配線等に反射して生じる迷光の多重反射を減らして高画質の画像を撮像できるようにする。
【解決手段】半導体基板表面の受光面に複数の光電変換素子３３が正方格子状に配列形成されたＭＯＳイメージセンサにおいて、前記受光面に渡って設けられ光電変換素子３３を避けるように形成された配線６０，６１，６３，６４であって各光電変換素子対応に設けられた信号読出回路に接続される配線６０，６１，６３，６４のうち所定配線６０，６１を導電性ポリシリコン膜で形成する。
【選択図】 図１０

Description

本発明はＭＯＳイメージセンサに係り、特に、高品質の画像を撮像できるＭＯＳイメージセンサに関する。

図１３（ａ）は、複数のフォトダイオード（光電変換素子）が半導体基板表面の受光面（Image Area）上に正方格子配列されたＣＭＯＳイメージセンサの表面模式図であり、図１３（ｂ）は、その回路図である。図示するＣＭＯＳイメージセンサ１は、受光面２上に多数の単位画素３が配列形成されており、受光面２の脇に制御パルス生成回路４及び垂直走査回路５が、受光面２の下辺部に雑音抑制回路６及び水平走査回路７が形成されている。

図１３（ａ）の各単位画素３の上に付したＲ，Ｇ，Ｂは、フォトダイオード上に積層された赤色フィルタ（Ｒ），緑色フィルタ（Ｇ），青色フィルタ（Ｂ）を示している。

単位画素３は、フォトダイオード３ａ（図１３（ｂ）参照）と、このフォトダイオード３ａによって検出された信号を読み出す信号読出回路（図１３（ｂ）には、公知の４トランジスタ構成の信号読出回路を図示しているが、３トランジスタ構成のものもある。）とにより構成される。

ＣＭＯＳイメージセンサ１の受光面２には、Ｘ方向（水平方向）に延びる配線１０と、Ｙ方向（垂直方向）に延びる配線１１とが敷設され、配線１０が制御パルス生成回路４及び垂直走査回路５に、配線１１が雑音制御回路６及び水平走査回路７や電源に接続される。

これらの、受光面２上にＸ方向またはＹ方向に渡って敷設された配線１０，１１を、例えば信号読出回路の内部配線や、制御パルス生成回路４，垂直走査回路５，雑音抑制回路６，水平走査回路７内の内部配線と区別するため、「グローバル配線」と呼ぶことにする。グローバル配線としては、行選択線，行リセット線，電源線，出力信号線があり、アルミや銅等の金属で形成されるのが一般的である。

斯かる従来のＣＭＯＳイメージセンサ１は、専用の製造プロセスを使用するＣＣＤイメージセンサと異なり、汎用のＣＭＯＳプロセス（ＤＲＡＭプロセス等）を使用して製造できるため、ＣＣＤイメージセンサに比較して製造コストが安価になると言われている。

これは、ＣＭＯＳイメージセンサ１が、他のＣＭＯＳ−ＬＳＩと同様にして製造されるＭＯＳトランジスタの一部（ＰＮ接合）をフォトダイオード３ａとして用い、このフォトダイオード３ａから信号を読み出す信号読出回路も、複数のＭＯＳトランジスタの組み合わせの構造になるためである。

また、各フォトダイオード３ａの中から信号読出対象とするフォトダイオードを選択する必要があるが、この選択は、ＤＲＡＭなどのメモリ素子の選択と同様に、各フォトダイオードの信号読出回路に接続されるグローバル配線１０によって可能となる。

図１４（ａ）は、ＣＭＯＳイメージセンサの１単位画素分の概略斜視図であり、図１４（ｂ）は、その断面模式図である。各単位画素毎に、外部から可視光線１５が画素対応のマイクロレンズ（トップレンズ）１６，カラーフィルタ層１７等を通して入射し、その光がフォトダイオード３ａに到達する。

このとき、グローバル配線１０，１１が入射光の一部を妨げ、グローバル配線１０，１１間あるいはフォトダイオード３ａ以外の信号読出回路１８（図１４（ａ）参照）等を遮光するための金属薄膜（遮光膜：通常はアルミ薄膜）１９との間において入射光の一部が多重反射し、この多重反射光２０が隣接するフォトダイオード３ａに漏れ込むと、撮像画像の画質を劣化させてしまうという問題が生じる。

半導体基板上に形成されたフォトダイオード３ａは、素子分離領域２１によって、信号選択，信号増幅を行う信号読出回路を構成するＭＯＳトランジスタと分離される。ＣＭＯＳプロセスでは、ＭＯＳトランジスタを構成するゲート電極２２が素子分離領域２１間に形成され、その上に平坦化保護膜２３が形成され、その後に最初の配線層がアルミなどの金属膜で形成される。

この最初の配線層が、仮にＸ方向のグローバル配線１０とすると、Ｙ方向のグローバル配線１１がグローバル配線１０と交差しかつ電気的に互いにショートしないように、Ｘ方向のグローバル配線１０の上に更に平坦化した絶縁膜を形成し、その上にＹ方向のグローバル配線１１を形成する必要がある。

通常、さらにその上に平坦化膜を形成して遮光膜１９を積層し、更にその上に平坦化膜を積層してカラーフィルタ層１７を積層する。この様に、ＣＭＯＳプロセスにおいては、グローバル配線は、一般的に多層構造で形成される。

グローバル配線に使用する材料として、従来は、集積回路（ＩＣ）の高速動作を保証するために、Ａｌ（アルミニウム）などの低抵抗金属材料が使用されるが、アルミニウムは表面反射率が高く、上述の多重反射の問題を回避することが困難である。

尚、ＣＭＯＳイメージセンサに関する従来技術として、例えば下記の特許文献１記載のものがある。

特開２００１―２９８１７６号公報

ＭＯＳイメージセンサは、フォトダイオードや信号読出回路が形成された半導体基板の上に多重構造の配線層が形成され、その上にカラーフィルタやマイクロレンズ等の光学層が積層される構造になっている。近年の微細加工技術の進展により、イメージセンサの多画素化（高画素化）が進み、１画素の開口寸法は小さくなり隣接画素との距離も短くなる一方であるが、高さ方向の微細化は進まず、各画素において入射光がマイクロレンズに入射してフォトダイオードに至るまでの光路は細長い隘路になってきている。このため、イメージセンサの多画素化と共に、多重反射の影響が無視できなくなってきている。

本発明の目的は、グローバル配線による入射光の多重反射を防止して高画質画像を撮像することが可能なＭＯＳイメージセンサ及びその製造方法を提供することにある。

本発明のＭＯＳイメージセンサは、半導体基板表面の受光面に複数の光電変換素子が正方格子状に配列形成されたＭＯＳイメージセンサにおいて、前記受光面に渡って設けられ前記光電変換素子を避けるように形成された配線であって各光電変換素子対応に設けられた信号読出回路に接続される配線のうち所定配線を導電性ポリシリコン膜で形成したことを特徴とする。

本発明のＭＯＳイメージセンサの前記所定配線は制御信号線であることを特徴とする。

本発明のＭＯＳイメージセンサの前記制御信号線は、信号読出回路が３トランジスタ構成の場合にはリセット線と行選択線、信号読出回路が４トランジスタ構成の場合にはリセット線と行選択線と行読出線であることを特徴とする。

本発明のＭＯＳイメージセンサは、前記所定配線以外の前記配線として電源線と出力信号線を金属線で形成したことを特徴とする。

本発明のＭＯＳイメージセンサは、前記金属線の表面を低反射率材料で被覆したことを特徴とする。

本発明のＭＯＳイメージセンサは、前記低反射率材料として、ポリシリコン，シリコン窒化膜，タングステン，アルミナ，カラーレジスト，表面散乱ポーラス材料，光吸収材料の少なくとも１つを含むことを特徴とする。

本発明のＭＯＳイメージセンサは、前記所定配線を複数本隣接して形成するとき配線間絶縁を前記導電性ポリシリコン膜の表面に形成した酸化膜で行う構成としたことを特徴とする。

本発明のＭＯＳイメージセンサの前記所定配線は前記光電変換素子を分離する素子分離領域の上に形成されることを特徴とする。

本発明のＭＯＳイメージセンサは、前記信号読出回路を構成するＭＯＳトランジスタのゲート電極と前記所定配線とが一体に形成されることを特徴とする。

本発明のＭＯＳイメージセンサは、前記導電性ポリシリコンの代わりにシリサイドまたはサリサイドを用いることを特徴とする。

本発明のＭＯＳイメージセンサの製造方法は、上記所定配線を複数本隣接して製造するＭＯＳイメージセンサの製造方法であって、第１層の前記導電性ポリシリコン膜を形成し、該導電性ポリシリコン膜を配線形状にパターニングし、配線形状にパターニングされた前記導電性ポリシリコン膜の表面に絶縁膜を形成し、該絶縁膜の上に第２層の導電性ポリシリコン膜を積層し、該第２層の導電性ポリシリコン膜を配線形状にパターニングすることを特徴とする。

本発明のＭＯＳイメージセンサの製造方法は、前記第２層の導電性ポリシリコン膜を形成した後に前記第１層の導電性ポリシリコン膜と重なる部分をＣＭＰにより平坦化し、その後に前記第２層の導電性ポリシリコン膜をパターニングすることを特徴とする。

本発明のＭＯＳイメージセンサの製造方法は、前記導電性ポリシリコンの代わりにシリサイドまたはサリサイドを用いることを特徴とする。

本発明のデジタルカメラは、上記のいずれかに記載のＭＯＳイメージセンサを搭載したことを特徴とする。

本発明によれば、所定配線を、金属膜より低反射率の導電性ポリシリコン（またはシリサイド，サリサイド）で形成したため、入射光のうちの迷光の多重反射を抑制でき、高画質の画像の撮像が可能となる。更に、所定配線を、半導体基板表面に形成された絶縁層の上に直接（平坦化膜を介さずに）形成できるため、半導体基板表面上に積層する部分の厚さを薄くでき、マイクロレンズ（トップレンズ）と受光部との距離を短くできる。

以下、本発明の一実施形態について、図面を参照して説明する。

図１は、本発明の一実施形態に係るデジタルカメラに搭載するＭＯＳイメージセンサ３０の表面模式図であり、複数の単位画素３３が半導体基板３１表面の受光面（Image Area）３２上に正方格子配列されており、受光面３２の脇に制御パルス生成回路３４及び垂直走査回路３５が、受光面３２の下辺部に雑音抑制回路３６及び水平走査回路３７が形成されている。

このＭＯＳイメージセンサ３０の受光面３２には、Ｘ方向に延びるグローバル配線４１と、Ｙ方向に延びるグローバル配線４２とが敷設され、グローバル配線４１が制御パルス生成回路３４及び垂直走査回路３５に、グローバル配線４２が雑音抑制回路３６及び水平走査回路３７や電源に接続される。これらのグローバル配線４１，４２は、正方格子配列された単位画素３３を構成するフォトダイオード３３ａ（図２参照）を避ける位置に敷設される。

図２は、単位画素３３を構成するフォトダイオード３３ａ及びその近傍に設けられる信号読出回路の回路図を示し、図２（ａ）は公知の３トランジスタ構成の信号読出回路図、図２（ｂ）は公知の４トランジスタ構成の信号読出回路図である。

３トランジスタ構成の場合には、電源Ｖｃｃを供給する電源端子４４ａと、リセットトランジスタ４５のゲートにリセット信号を印加するリセット端子４５ａと、出力トランジスタ４６からの信号出力を行う出力端子４６ａと、行選択トランジスタ４７のゲートにローセレクト信号を印加する行選択端子４７ａとがある。４トランジスタ構成の場合には、３トランジスタ構成の各端子４４ａ，４５ａ，４６ａ，４７ａの他に、行読出トランジスタ４８のゲートに行読出信号を印加する行読出端子４８ａがある。

これらの各端子４４ａ，４５ａ，４６ａ，４７ａ，４８ａを電源や水平走査回路３７，垂直走査回路３５に接続するために、半導体基板の受光面２上に、グローバル配線４１，４２を敷設することになる。

従って、図１では、隣接単位画素３３間に敷設する水平方向のグローバル配線４１と垂直方向のグローバル配線４２とを夫々１本づつしか図示していないが、実際には、隣接単位画素３３間に、２本，３本のグローバル配線を敷設する必要がある。

グローバル配線のうち、電源端子４４ａに接続する電源線は、信号読出回路に安定な電源Ｖｃｃを供給する関係で、低抵抗配線を用いるのが好ましい。また、出力端子４６ａに接続される出力信号線も、アナログの出力信号が通るため低抵抗配線を用いるのが好ましい。

これに対し、各信号読出回路を構成するＭＯＳトランジスタのゲート電極に接続される制御用信号線であって、リセット端子４５ａに接続されるリセット線や、行選択端子４７ａに接続される行選択線（ＲＯＷ ＳＥＬＥＣＴ）、行読出端子４８ａに接続される行読出線は、単にオンオフ信号（０，１信号）のみが印加され該当トランジスタがオンオフすれば済むため、要求を満たすトランジスタのスイッチング速度が得られる範囲内においてグローバル配線の電気抵抗を設定することができる。

ＤＲＡＭなどでは、メモリ素子からの読出速度がｎｓのオーダのため低抵抗配線が必須であるが、イメージセンサの場合には読出速度がμｓのオーダのため、ＤＲＡＭに比べて高抵抗配線を使用することができる。即ち、リセット線や行選択線、行読出線の様なイメージセンサの制御用信号線は、上記ＤＲＡＭの場合に比べ、許容される単位長当たりの比抵抗値のマージンが広い。

そこで、本実施形態では、制御用信号線を、金属配線ではなく、導電性ポリシリコン膜で形成し、電源線と出力信号線は、従来と同様に、アルミや銅などの金属薄膜で形成する。

図３（ａ）は、図１に示すＭＯＳイメージセンサのフォトダイオード３３ａの略２個分の断面模式図であり、図３（ｂ）は図３（ａ）のIIIB―IIIB線断面模式図である。本実施形態のＭＯＳイメージセンサは、Ｐ型半導体基板５０の表面部にｎ領域５１が形成されることでフォトダイオード３３ａが形成される。このｎ領域５１の表面部に、撮像画面上に表れる所謂「白キズ」を低減するのに有効な表面Ｐ^＋層５２が形成され、最表面に酸化膜５３が形成される。

フォトダイオード３３ａ（５１）と信号読出回路形成領域とを画成する部分の酸化膜５３が厚く形成されて素子分離領域５４が形成され、隣接する素子分離領域５４間に、信号読出回路を構成するＭＯＳトランジスタのソース５５，ドレイン５６、ゲート電極５７が形成される。素子分離領域５４の形成方法としては種々あり、ＬＯＣＯＳ，リセスＬＯＣＯＳによる方法、トレンチアイソレーション（ＳＴＩ）、高濃度ボロンイオン注入法等を用いることができる。

尚、図３は模式図にすぎず、ＭＯＳトランジスタがこの場所に形成されることを図示しただけであり、ＭＯＳトランジスタのソース，ドレイン，ゲートの配置位置を正確に示したものではない。

本実施形態では、素子分離領域５４の表面に、２本のグローバル配線を構成する導電性ポリシリコン膜６０，６１が積層される。導電性ポリシリコン膜６０，６１の夫々を、例えば３トランジスタ構成（図２（ａ））のリセット線，行選択線として使用する。

酸化膜５３及び素子分離領域５４の上にゲート電極５７，導電性ポリシリコン膜６０，６１が形成され、その上に層間絶縁膜６２が積層されて平坦化され、その上に、アルミなどの金属薄膜によるグローバル配線６３，６４（図３（ｂ））が形成される。金属配線６３，６４の夫々を、例えば３トランジスタ構成の電源線，出力信号線として使用する。

金属配線６３，６４が形成された後は、金属配線６３，６４を覆う表面反射防止膜６６が形成される。この表面反射防止膜６６は、例えば光吸収性のカラーレジスト等で構成する。

更に、表面反射防止膜６６の上に層間絶縁膜６７が積層されて平坦化され、その上にカラーフィルタ層６８が積層され、その上に層間絶縁膜６９が積層され、その上にマイクロレンズ７０が積層される。

本実施形態の構成を、図１４（ｂ）の従来構成に比較すると、ゲート電極２２上に設ける層間絶縁膜２３と金属層１０とが不要となり、その分だけ厚さｈが薄くなっている。

この様に、本実施形態によれば、金属膜より低反射率の導電性ポリシリコン膜をグローバル配線として用い、金属配線は低反射率材料，光吸収材料で覆う構成としたため、入射光中の迷光７１を減らすことができ、しかも、半導体基板５０上に積層する多層構造部の厚さｈを減らすことができるためカラーフィルタ６８やマイクロレンズ７０を受光部（フォトダイオード）に近接させることができ、マイクロレンズ７０の形成時における焦点制御も容易になる。従って、本実施形態のＭＯＳイメージセンサでは、高画質な画像の撮像が可能となる。

図４（ａ）は、図３に示す低反射率導電性ポリシリコンで形成したグローバル配線６０，６１部分の拡大図である。半導体基板５０の最表面にはゲート酸化膜５３が形成されており、素子分離領域５４は酸化膜厚が厚く形成されている。この素子分離領域５４の上に、グローバル配線６０，６１が、図示する例では２本形成され、その上に、平坦化膜６２が形成される。

図４（ｂ）は、素子分離領域５４上に、３本のグローバル配線５９，６０，６１を形成した例を示す図である。図２（ｂ）で説明した様に、４トランジスタ構成の信号読出回路では、制御用信号線が３本（リセット信号線，行選択信号線，行読出信号線）必要となり、その３本を素子分離領域５４上に形成することになる。本実施形態では導電性ポリシリコンを用いてグローバル配線５９，６０，６１を形成するため、後述する理由により、狭い範囲の素子分離領域５４でもその上に３本のグローバル配線を形成することが可能である。

図５（ａ）は、２層構造の導電性ポリシリコンをＭＯＳイメージセンサに適用した実施例を示す図である。１層目の低反射率導電性ポリシリコン層を形成し、このポリシリコン層をフォトリソ工程により所望形状にパターニングしてグローバル配線６０を形成し、その後、グローバル配線６０の表面を熱酸化して酸化膜（ＳｉＯ_２）を形成し、その上に、２層目の低反射率導電性ポリシリコン層を形成し、このポリシリコン層をフォトリソ工程により所望形状にパターニングしてグローバル配線６１を形成する。

図５（ｂ）は、２層の導電性ポリシリコンにより３本のグローバル配線５９，６０，６１を形成した例を示す図であり、１層目の低反射率導電性ポリシリコン膜からグローバル配線５９，６１をパターニングし、２層目の低反射率導電性ポリシリコン膜からグローバル配線６０をパターニングする。

図６（ａ）（ｂ）は、図５（ａ）（ｂ）に示すグローバル配線の改良した実施例を示す図である。図５（ａ）（ｂ）に示すグローバル配線のうち２層目のグローバル配線は、端部分が１層目のグローバル配線に重なっているため、その重なり部分の高さが高くなっている。そこで、図６の実施形態では、２層目のグローバル配線の重なり部分を、ケミカルメカニカルポリッシング（ＣＭＰ）法により平坦化して２本または３本のグローバル配線を単層化し、その上に、平坦化膜６２を形成することにしている。

これにより、グローバル配線の高さ（厚み）が減少し、後に続く、カラーフィルタ層やマイクロレンズ層の形成を高精度に行うことが可能となり、しかも、マイクロレンズを受光部に近接させることが可能となる。また、マイクロレンズを形成するとき、マイクロレンズが受光部に近い分だけ、マイクロレンズの焦点を制御しやすくなるという利点がある。

図７は、グローバル配線を金属膜で形成する場合に比べてポリシリコンで形成したときの利点を説明する図である。金属例えばアルミニウムで３本のグローバル配線を狭い素子分離領域５４上に形成する場合、アルミ膜をフォトリソグラフィとこれに続くエッチングにより３本のグローバル配線にパターニングすることになる。

この場合、製造上のデザインルールでは、微細なアルミ線の線幅Ｌと、アルミ線間の隙間の幅Ｓとは同じになってしまう。つまり、Ｌ＝Ｓとなり、３本のアルミ線の全幅は、３Ｌ＋２Ｓになる。

これに対し、導電性ポリシリコンを用いて３本のグローバル配線を形成する場合には、グローバル配線間の絶縁スペースとして、１層目のグローバル配線表面を熱酸化して得た絶縁性の高い酸化膜を利用できるため、スペース（ギャップ）幅は、２００〜１５００オングストロームで済むことになる。

図８（ａ）は、別実施形態に係るＭＯＳイメージセンサのフォトダイオード２個分の断面模式図であり、図８（ｂ）は図８（ａ）のVIIIB―VIIIB線断面模式図である。図３に示す実施形態では、金属配線６３，６４を遮光膜兼用の表面反射防止膜６６で覆ったが、本実施形態では、金属配線６３，６４の個々の表面を被覆膜７５で被覆し、その上に平坦化層６５を積層し、その上に、金属膜でなる遮光膜７６を設け、その上に平坦化層６７を積層し、カラーフィルタ層６８を積層する構成としている。

そして、被覆膜７５の材料を、ポリシリコン，シリコン窒化膜，タングステン，アルミナ等の低反射率材料や、カラーフィルタ材料，表面散乱ポーラス材料，カーボンブラック等の光吸収材料とすることで、金属配線６３，６４による多重反射を防止する構成としている。

尚、図８は、素子分離領域５４上に形成されているグローバル配線６０とゲート電極５７とが連続形成されているところの断面を示しており、図９（ａ）は、その図８の要部拡大図である。

従来は、図９（ｂ）に示す様に、ゲート電極５７と、上層に敷設されたアルミ配線１０とを、コンタクトホール１０ａを介して接続する必要があったために、製造工程数が増えていたが、本実施形態の様に、導電性ポリシリコン膜を用いてグローバル配線６１を形成すれば、接続相手のゲート電極５７と一体にポリシリコン膜を形成できるという利点がある。また、コンタクトホール１０ａを設ける箇所は受光領域とすることができなかったが、本実施形態では、コンタクトホール１０ａが不要なため、受光領域を広げることが可能となる。

図１０は、図１に示すＭＯＳイメージセンサの４個のフォトダイオード（受光部）周りのグローバル配線の詳細を示す配線図である。図示する例の各フォトダイオード３３ａ（図３のｎ領域５１）の夫々には、図２（ａ）に示す３トランジスタ構成の信号読出回路が付設されている。

即ち、各フォトダイオード（ＰＤ）３３ａの上辺に沿う領域には、出力トランジスタ４６及び行選択トランジスタ４７の夫々のソース，ドレインが形成されており、出力トランジスタ４６のドレインと行選択トランジスタ４７のソースとはメタル配線７２によって接続されている。また、各フォトダイオード３３ａの左下隅位置には、リセットトランジスタ４５のソース，ドレインが形成されている。このリセットトランジスタ４５のドレインは、フォトトランジスタ３３ａのｎ領域（５１）に連続して形成されている。

各フォトダイオード３３ａ間や信号読出回路形成領域との間は素子分離領域５４で画成されており、各フォトダイオード３３ａ間の水平方向に延びる素子分離領域５４の上に、導電性ポリシリコンでなるリセット線６０及び行選択線６１がグローバル配線として敷設されている。また、グローバル配線６０，６１に直交する垂直方向に延びる各フォトダイオード３３ａ間には、金属配線でなる電源線６３と出力信号線６４とが、リセット線６０及び行選択線６１とは平坦化膜６２（図３参照）を介して敷設されている。

出力トランジスタ４６のソース端子と電源線６３とはコンタクトビア７３ａを介して接続されており、出力トランジスタ４６のゲートとフォトダイオード３３ａとは、導電性ポリシリコン配線７４及びコンタクトビア７３ｂを介して接続されている。

リセットトランジスタ４５のソース端子と電源線６３とはコンタクトビア７３ｃを介して接続されており、リセットトランジスタ４５のゲート端子はリセット線６０から延出形成された導電性ポリシリコン端子６０ａに接続されている。

行選択トランジスタ４７のゲート端子は、行選択線６１から延出形成された導電性ポリシリコン端子６１ａで形成され、そのドレインすなわち図２（ａ）に示す出力端子４６ａは、出力信号線６４とコンタクトビア７３ｄを介して接続される。

図１１は、図１０のXI―XI線位置におけるリセットトランジスタ４５の断面模式図である。リセットトランジスタ４５のソース５５とドレイン５６（ドレイン５６はフォトダイオードのｎ領域５１に連続する）とがＰ型基板５０の表面部に離間して形成されており、その上に酸化膜５３が形成され、酸化膜５３の上にリセットトランジスタ４５のゲート端子（図３，図８の符号５７）となる導電性ポリシリコン端子６０ａが形成されている。また、金属配線６３とソース５５とは、コンタクトビア７３ｃで接続されている。

図１２は、図１０のXII―XII線位置における出力トランジスタ４６の断面模式図である。出力トランジスタ４６のソース５５とドレイン５６とがＰ型基板５０の表面部に離間して形成されており、その上に酸化膜５３が形成され、酸化膜５３の上に、出力トランジスタ４６のゲート端子（図３，図８の符号５７）となる導電性ポリシリコン配線７４が形成されている。この導電性ポリシリコン配線７４は、図１０に示す様にフォトダイオード３３ａのｎ領域５１まで延出形成され、コンタクトビア７３ｂによってｎ領域５１に接続される。

出力トランジスタ４６のソース５５と電源線６３とはコンタクトビア７３ａによって接続され、出力トランジスタ４６のドレイン５６と図１０に示す金属配線７２とがコンタクトビア７３ｅによって接続される。

斯かる構成のＭＯＳイメージセンサ３０では、制御パルス生成回路３４からリセット線６０にリセット信号が出力されると、リセットトランジスタ４５のゲート端子にリセット信号が印加され、また、制御部パルス生成回路３４から行選択線６１にローセレクト信号が出力されると、このローセレクト信号は行選択トランジスタ４７のゲート端子に印加される。

同様に、ＭＯＳイメージセンサ３０の図示しない電源から電源線６３に供給される電源電圧Ｖｃｃは、各信号読出回路のリセットトランジスタ４５及び出力トランジスタ４６の各ソース端子（電源端子４４ａ：図２（ａ）参照）に供給され、出力信号線６４に出力トランジスタ４６の出力信号が出力される。

尚、図１０は、信号読出回路が３トランジスタ構成の場合を示したが、４トランジスタ構成の場合には、リセット線，行選択線，行読出線の３本の導電性ポリシリコンでなるグローバル配線を水平方向に敷設し、行読出線と図２（ｂ）に示す行読出トランジスタ４８のゲート端子とを、導電性ポリシリコン配線で接続する構成が図１０の構成に付加されることになる。

尚、上述した実施形態では、導電性ポリシリコン膜をグローバル配線として用いたが、導電性ポリシリコン膜の代わりに、シリサイドやサリサイド等を用いることでもよい。

以上述べた様に、上述した実施形態によれば、以下の効果を奏することができる。
（１）入射光の一部が金属配線層上で反射し迷光となって隣接画素に進入することを防止できるので、混色や色再現性の劣化が無くなり高画質の撮像が可能になる。
（２）マイクロレンズをフォトダイオード部に近づけることができるので、画素を微細化してもマイクロレンズによる結像位置が前ピンとならない。
（３）下層のグルーバル配線が平坦化されているので、その上に積層する信号線、カラーフィルタ、マイクロレンズ等のパターニング精度が向上し、歩留まりが向上し、微細化が容易になる。
（４）単位画素（ピクセル）内のコンタクト数が減少するので、フォトダイオード部の面積が圧迫されず、高感度化、画素微細化に適する。

本発明に係るＭＯＳイメージセンサは、入射光が金属配線に反射して生じる画質劣化を抑制でき、高画質の画像を撮像するデジタルカメラに搭載するＭＯＳイメージセンサとして有用である。

本発明の一実施形態に係るＭＯＳイメージセンサの表面模式図である。 図１に示すフォトダイオードの近傍に設けられる信号読出回路の回路図であり、（ａ）は公知の３トランジスタ構成の信号読出回路図、（ｂ）は公知の４トランジスタ構成の信号読出回路図である。 図１に示すＭＯＳイメージセンサの略２画素分の断面模式図である。 図２に示す素子分離領域上に形成した低反射率導電性ポリシリコンでなるグローバル配線の断面模式図であり、（ａ）は２本のグローバル配線を示し、（ｂ）は３本のグローバル配線を示す。 図２に示す素子分離領域上に形成した２層構造の低反射率導電性ポリシリコンでなるグローバル配線の断面模式図であり、（ａ）は２本のグローバル配線を示し、（ｂ）は３本のグローバル配線を示す。 図５（ａ）（ｂ）に示す夫々のグローバル配線をＣＭＰで平坦化した例を示す図である。 金属配線でグローバル配線を形成するのに対して導電性ポリシリコンでグローバル配線を形成する場合の利点を説明する図である。 本発明の別実施形態に係るＭＯＳイメージセンサの断面模式図である。 （ａ）は図８の要部拡大図であり、（ｂ）は（ａ）と比較する従来の断面模式図である。 図１に示すＭＯＳイメージセンサの４個のフォトダイオード（受光部）周りのグローバル配線の詳細を示す配線図である。 図１０のXI―XI線位置におけるリセットトランジスタの断面模式図である。 図１０のXII―XII線位置における出力トランジスタの断面模式図である。 （ａ）は従来の正方格子配列のＭＯＳイメージセンサの表面模式図であり、（ｂ）はその回路図である。 （ａ）は図１３に示す１画素の要部斜視図であり、（ｂ）はその断面模式図である。

符号の説明

３０ ＭＯＳイメージセンサ
３１，５０ 半導体基板
３２ 受光領域
３３ 単位画素
３３ａ フォトダイオード（光電変換素子，受光素子）
３５ 垂直走査回路
３７ 水平走査回路
４１ 水平方向のグローバル配線
４２ 垂直方向のグローバル配線
５１ ｎ領域
５３ ゲート絶縁膜
５４ 素子分離領域
５５，５６ ソース，ドレイン
５７ ゲート電極
５９，６０，６１ 低反射率導電性ポリシリコンでなるグローバル配線
６２，６５，６７，６９ 平坦化膜
６３，６４ 金属配線でなるグローバル配線
６６ 反射防止膜兼遮光膜
６８ カラーフィルタ層
７０ マイクロレンズ
７１ 迷光
７５ 低反射材料でなる被覆膜
７６ 遮光膜

Claims (14)

1. 半導体基板表面の受光面に複数の光電変換素子が正方格子状に配列形成されたＭＯＳイメージセンサにおいて、前記受光面に渡って設けられ前記光電変換素子を避けるように形成された配線であって各光電変換素子対応に設けられた信号読出回路に接続される配線のうち所定配線を導電性ポリシリコン膜で形成したことを特徴とするＭＯＳイメージセンサ。
2. 前記所定配線は制御信号線であることを特徴とする請求項１に記載のＭＯＳイメージセンサ。
3. 前記制御信号線は、信号読出回路が３トランジスタ構成の場合にはリセット線と行選択線、信号読出回路が４トランジスタ構成の場合にはリセット線と行選択線と行読出線であることを特徴とする請求項２に記載のＭＯＳイメージセンサ。
4. 前記所定配線以外の前記配線として電源線と出力信号線を金属線で形成したことを特徴とする請求項１乃至請求項３のいずれかに記載のＭＯＳイメージセンサ。
5. 前記金属線の表面を低反射率材料で被覆したことを特徴とする請求項４に記載のＭＯＳイメージセンサ。
6. 前記低反射率材料は、ポリシリコン，シリコン窒化膜，タングステン，アルミナ，カラーレジスト，表面散乱ポーラス材料，光吸収材料の少なくとも１つを含むことを特徴とする請求項５に記載のＭＯＳイメージセンサ。
7. 前記所定配線を複数本隣接して形成するとき配線間絶縁を前記導電性ポリシリコン膜の表面に形成した酸化膜で行う構成としたことを特徴とする請求項１乃至請求項６のいずれかに記載のＭＯＳイメージセンサ。
8. 前記所定配線は前記光電変換素子を分離する素子分離領域の上に形成されることを特徴とする請求項１乃至請求項７のいずれかに記載のＭＯＳイメージセンサ。
9. 前記信号読出回路を構成するＭＯＳトランジスタのゲート電極と前記所定配線とが一体に形成されることを特徴とする請求項１乃至請求項８のいずれかに記載のＭＯＳイメージセンサ。
10. 前記導電性ポリシリコンの代わりにシリサイドまたはサリサイドを用いることを特徴とする請求項１乃至請求項９のいずれかに記載のＭＯＳイメージセンサ。
11. 請求項１乃至請求項１０のいずれかに記載の所定配線を複数本隣接して製造するＭＯＳイメージセンサの製造方法であって、第１層の前記導電性ポリシリコン膜を形成し、該導電性ポリシリコン膜を配線形状にパターニングし、配線形状にパターニングされた前記導電性ポリシリコン膜の表面に絶縁膜を形成し、該絶縁膜の上に第２層の導電性ポリシリコン膜を積層し、該第２層の導電性ポリシリコン膜を配線形状にパターニングすることを特徴とするＭＯＳイメージセンサの製造方法。
12. 前記第２層の導電性ポリシリコン膜を形成した後に前記第１層の導電性ポリシリコン膜と重なる部分をＣＭＰにより平坦化し、その後に前記第２層の導電性ポリシリコン膜をパターニングすることを特徴とする請求項１１記載のＭＯＳイメージセンサの製造方法。
13. 前記導電性ポリシリコンの代わりにシリサイドまたはサリサイドを用いることを特徴とする請求項１１または請求項１２に記載のＭＯＳイメージセンサの製造方法。
14. 請求項１乃至請求項１０のいずれかに記載のＭＯＳイメージセンサを搭載したことを特徴とするデジタルカメラ。

Images