KR100716879B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100716879B1
KR100716879B1 KR1020060013865A KR20060013865A KR100716879B1 KR 100716879 B1 KR100716879 B1 KR 100716879B1 KR 1020060013865 A KR1020060013865 A KR 1020060013865A KR 20060013865 A KR20060013865 A KR 20060013865A KR 100716879 B1 KR100716879 B1 KR 100716879B1
Authority
KR
South Korea
Prior art keywords
die paddle
die
flash
partial etching
adhesive
Prior art date
Application number
KR1020060013865A
Other languages
English (en)
Inventor
최연호
김기정
김광호
나도현
이창덕
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020060013865A priority Critical patent/KR100716879B1/ko
Application granted granted Critical
Publication of KR100716879B1 publication Critical patent/KR100716879B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 해결하고자 하는 기술적 과제는 다이 패들 하면에서 몰드 플래시의 발생을 방지하거나 억제하고, 다이 패들 상면에서 접착제의 흘러 넘침 현상을 방지할 수 있는 반도체 패키지에 관한 것이다.
이를 위해 본 발명에 의한 해결 방법의 요지는 반도체 다이와, 상기 반도체 다이가 접착제로 접착되는 다이 패들과, 상기 다이 패들의 외주연에 위치되는 다수의 리드와, 상기 반도체 다이와 리드를 전기적으로 접속시키는 다수의 도전성 와이어와, 상기 반도체 다이, 다이 패들, 리드, 도전성 와이어 등을 몰딩하되, 상기 다이 패들의 하면은 외부로 노출되도록 하는 몰드 컴파운드를 포함하고, 상기 다이 패들은 하면에 몰딩 공정중 몰드 플래시가 억제될 수 있도록 몰드 컴파운드와 인접한 영역에 소정 깊이를 갖는 적어도 하나의 플래시 포획부가 형성되고, 상면에 반도체 다이의 접착 공정중 접착제가 흘러나가지 않도록 반도체 다이의 외주연에 소정 깊이를 갖는 적어도 하나의 접착제 포획부가 형성된 반도체 패키지가 개시된다.
반도체 패키지, 접착제, 몰드 플래시, 디플래시, 에칭, 테이프, 도금

Description

반도체 패키지{Semiconductor package}
도 1a 및 도 1b는 본 발명의 일실시예에 따른 반도체 패키지의 단면도이고, 도 1c는 다이 패들의 저면도, 도 1d는 다이 패들의 저면 사시도, 도 1e는 다이 패들의 부분 저면 확대 사시도이다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이고, 도 2c는 다이 패들의 저면도, 도 2d는 다이 패들의 저면 사시도, 도 2e는 다이 패들의 부분 저면 확대 사시도이다.
도 3a는 본 발명의 다른 실시예에 따른 반도체 패키지중 다이 패들의 저면도, 도 3b는 다이 패들의 저면 사시도, 도 3c는 다이 패들의 부분 저면 확대 사시도이다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이고, 도 4c는 다이 패들의 저면도, 도 4d는 다이 패들의 저면 사시도, 도 4e는 다이 패들의 부분 저면 확대 사시도이다.
도 5a는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이고, 도 5b는 다이 패들의 저면도, 도 5c는 다이 패들의 저면 사시도, 도 5d는 다이 패들의 부분 저면 확대 사시도이다.
도 6a는 본 발명의 다른 실시예에 따른 반도체 패키지중 다이 패들의 저면 도, 도 6b는 다이 패들의 저면 사시도, 도 6c는 다이 패들의 부분 저면 확대 사시도이다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이고, 도 7c는 다이 패들의 저면도이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 13a 및 도 13b는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 14a 및 도 14b는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도로서, 도 14a는 몰딩 공정 완료후의 상태를 도시한 단면도이고, 도 14b는 몰드 플래시 포획부의 제거후 상태를 도시한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100,101; 본 발명에 의한 반도체 패키지
110; 반도체 다이 120; 접착제
130; 다이 패들 131; 하면
132; 내주연 133; 법선
134; 모서리 135; 대각선
140; 리드 150; 도전성 와이어
160; 몰드 컴파운드 170; 플래시 포획부
171; 제1부분 에칭부 172; 제2부분 에칭부
173; 제3부분 에칭부 174; 제4부분 에칭부
180; 접착제 포획부
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세히는 다이 패들 하면에서 몰드 플래시의 발생을 방지하거나 억제하고, 다이 패들 상면에서 접착제의 흘러 넘침 현상을 방지할 수 있는 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 반도체 다이와, 상기 반도체 다이의 하부에 접착제로 접착되는 다이 패들과, 상기 다이 패들의 외주연에 위치되는 다수의 리드와, 상기 반도체 다이와 리드를 전기적으로 접속하는 다수의 도전성 와이어와, 상기 반도체 다이, 다이 패들, 리드, 도전성 와이어 등을 몰딩하는 몰드 컴파운드로 이루어져 있다. 여기서, 상기 다이 패들은 반도체 다이의 방열 성능이 향상될 수 있도록, 통상 하면이 상기 몰드 컴파운드 외부로 노출되는 경우가 있다.
한편, 이러한 반도체 패키지는 다이 패들에 반도체 다이를 접착시키는 다이 본딩 공정과, 상기 반도체 다이와 리드를 도전성 와이어로 본딩하는 와이어 본딩 공정과, 상기 반도체 다이, 다이 패들, 리드, 도전성 와이어를 몰드 컴파운드로 몰 딩하는 몰딩 공정을 통하여 제조된다. 여기서, 상기 몰딩 공정에서는 다이 패들이 몰드 컴파운드의 외측으로 노출될 수 있도록 즉, 몰드 컴파운드가 다이 패들의 하면을 몰딩하지 않도록, 상기 다이 패들의 하면이 몰드 체이스에 강하게 밀착된다.
그런데, 상기와 같은 몰딩 공정에서 상기 몰드 컴파운드의 몰딩 압력은 상당히 크기 때문에, 일정량의 몰드 컴파운드가 상기 다이 패들과 몰드 체이스 사이의 틈으로 흘러 들어가는 현상이 발생한다. 따라서, 상기 몰딩 공정이 완료된 후 상기 다이 패들의 하면에 지저분한 형태로 몰드 컴파운드 찌꺼기가 형성된다. 이를 통상 몰드 플래시가 형성 또는 발생되었다고 한다.
이와 같이 다이 패들의 하면에 몰드 플래시가 형성되면, 제품의 외관미를 현저히 저하시킬 뿐만 아니라, 외부 장치에의 실장 공정에서 솔더 등이 상기 다이 패들의 하면에 적절하게 용착되지 않는 문제가 있다. 따라서, 몰딩 공정후 다이 패들의 하면에 몰드 플래시가 형성 또는 발생하면, 화학적 또는 기계적 방법에 의해 상기 다이 패들로부터 몰드 플래시를 제거하는 추가적인 디플래시 공정이 수행된다.
한편, 최근의 반도체 패키지는 환경 오염 규제에 따라 납의 사용을 점차 금지하고 있다. 따라서, 리드 프레임(다이 패들 및 리드로 이루어짐)의 재질도 납없는 솔더에 잘 용착되도록 구리 재질에서 니켈-팔라듐(Ni-Pd) 재질로 점차 바뀌고 있다. 그런데, 상기 리드프레임의 재질이 니켈-팔라듐 재질로 바뀌게 됨에, 몰딩 공정후 치명적인 문제가 발생하고 있다. 즉, 상기 다이 패들의 하면에 형성된 몰드 플래시가 종래의 통상적인 화학적 및 기계적 방법에 의해 거의 제거되지 않는 것이다. 이러한 문제는 상기 리드프레임의 재질이 니켈-팔라듐 재질일 경우 몰드 컴파 운드와의 접착력이 대폭 강화되고, 이에 따라 다이 패들의 하면과 몰드 플래시 사이의 접착력도 대폭 강화되기 때문인 것으로 생각되고 있다.
물론, 구리 재질의 리드프레임이나 니켈-팔라듐 재질의 리드프레임이나 모두 몰딩 공정중 몰드 플래시가 발생되지만, 상기 니켈-팔라듐 재질의 리드프레임에서는 디플래시가 잘 이루어지지 않아 반도체 패키지의 외관미를 크게 저하시키고, 또한 솔더와의 용착이 잘 이루어지지 않게 된다.
더불어, 통상적으로 상기 다이 패들의 상면에는 액상의 접착제를 도포한 후, 그 위에 반도체 다이를 접착하고 있다. 그런데, 이러한 반도체 다이의 접착 공정중 상기 접착제가 다이 패들의 둘레에까지 흘러 넘치는 경우가 있다. 이와 같이 다이 패들의 둘레에까지 접착제가 흘러 넘치게 되면, 상기 다이 패들에의 와이어 본딩 공정이 어렵다. 즉, 다이 패들의 표면에 접착제가 막을 형성하고 있기 때문에, 이러한 접착제 막으로 인해 도전성 와이어가 다이 패들의 표면에 본딩되지 않게 된다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 다이 패들 하면에서 몰드 플래시의 발생을 억제하거나 최소화하고, 또한 다이 패들의 상면에서 접착제의 흘러 넘침 현상을 방지할 수 있는 반도체 패키지에 관한 것이다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지는 반도체 다이 와, 상기 반도체 다이가 접착제로 접착되는 다이 패들과, 상기 다이 패들의 외주연에 위치되는 다수의 리드와, 상기 반도체 다이와 리드를 전기적으로 접속시키는 다수의 도전성 와이어와, 상기 반도체 다이, 다이 패들, 리드, 도전성 와이어 등을 몰딩하되, 상기 다이 패들의 하면은 외부로 노출되도록 하는 몰드 컴파운드를 포함하고, 상기 다이 패들은 하면에 몰딩 공정중 몰드 플래시가 억제될 수 있도록 몰드 컴파운드와 인접한 영역에 소정 깊이를 갖는 적어도 하나의 플래시 포획부가 형성되고, 상면에 반도체 다이의 접착 공정중 접착제가 흘러나가지 않도록 반도체 다이의 외주연에 소정 깊이를 갖는 적어도 하나의 접착제 포획부가 형성된다.
여기서, 상기 다이 패들은 두께가 상기 리드와 같을 수 있다.
또한, 상기 다이 패들은 두께가 상기 리드보다 두꺼울 수 있다.
또한, 상기 다이 패들은 재질이 니켈-팔라듐(Ni-Pd), 니켈-팔라듐-금, 니켈-팔라듐-금 합금 또는 구리일 수 있다.
또한, 상기 플래시 포획부 또는 접착제 포획부는 다이 패들의 일면 내주연에 평행하게 소정 길이 연장된 제1부분 에칭부와, 상기 제1부분 에칭부의 길이 방향에 대하여 직각 방향으로 절곡되어 소정 길이 연장된 제2부분 에칭부와, 상기 제2부분 에칭부의 길이 방향에 대하여 직각 방향으로 절곡된 동시에 상기 제1부분 에칭부와 중첩되지 않는 바깥 방향으로 소정 길이 연장된 제3부분 에칭부로 이루어지고, 상기 플래시 포획부 또는 접착제 포획부는 다수가 소정 거리 이격된 채 상기 다이 패들의 일면 내주연을 따라서 사각 라인 형태로 배열된 것일 수 있다.
또한, 상기 다이 패들은 어느 한변의 가상 법선에 어느 한 플래시 포획부 또 는 접착제 포획부의 제1부분 에칭부와 다른 플래시 포획부 또는 접착제 포획부의 제3부분 에칭부가 교차될 수 있다.
또한, 상기 다이 패들은 어느 하나의 대각선에 어느 한 플래시 포획부 또는 접착제 포획부와 다른 플래시 포획부 또는 접착제 포획부가 교차될 수 있다.
또한, 상기 플래시 포획부 또는 접착제 포획부중 다이 패들의 모서리와 대응되는 영역에는 30~60°의 각도로 적어도 한번 절곡되어 소정 길이 연장된 제4부분 에칭부가 더 형성된 것일 수 있다.
또한, 상기 플래시 포획부 또는 접착제 포획부는 다이 패들의 일면 내주연에 소정 간격을 가지며 사각 라인 형태로 형성된 다수의 제1부분 에칭부와, 상기 제1부분 에칭부의 안쪽 영역에 소정 간격을 가지며 사각 라인 형태로 형성된 다수의 제2부분 에칭부를 포함하여 이루어질 수 있다.
또한, 상기 다이 패들은 어느 한변의 가상 법선에 제1부분 에칭부 또는 제2부분 에칭부중 적어도 어느 하나가 교차될 수 있다.
또한, 상기 다이 패들은 어느 하나의 대각선에 어느 한 플래시 포획부 또는 접착제 포획부와 다른 플래시 포획부 또는 접착제 포획부가 교차될 수 있다.
또한, 상기 제1부분 에칭부 및 제2부분 에칭부는 직사각 또는 원형중 선택된 어느 하나의 형태일 수 있다.
또한, 상기 플래시 포획부 또는 접착제 포획부는 상기 다이 패들의 하면중 내주연을 따라 사각 라인 형태로 형성된 제1부분 에칭부와, 상기 제1부분 에칭부의 안쪽 영역에 사각 라인 형태로 형성된 제2부분 에칭부와, 상기 제1부분 에칭부와 제2부분 에칭부 사이에 X자 형태로 형성된 다수의 제3부분 에칭부를 포함하여 이루어진 것질 수 있다.
또한, 상기 플래시 포획부 또는 접착제 포획부는 다이 패들중 일면의 내주연에 소정 간격을 가지며 사각 라인 형태로 형성된 다수의 관통부와, 상기 관통부의 안쪽 영역에 소정 간격을 가지며 사각 라인 형태로 형성된 다수의 부분 에칭부를 포함하여 이루어진 것일 수 있다.
또한, 상기 다이 패들은 어느 한변의 가상 법선에 관통부 또는 부분 에칭부중 적어도 어느 하나가 교차될 수 있다.
또한, 상기 다이 패들은 모서리 부분과 대응되는 영역에도 절곡된 관통부가 형성된 것일 수 있다.
또한, 상기 다이 패들은 모서리 부분과 대응되는 관통부 사이에 제2부분 에칭부가 형성된 것일 수 있다.
또한, 상기 플래시 포획부 또는 접착제 포획부는 다이 패들의 일면 내주연에 사각 라인 형태로 형성된 제1부분 에칭부와, 상기 제1부분 에칭부의 안쪽 영역에 사각 라인 형태로 형성된 제2부분 에칭부와, 상기 제2부분 에칭부의 안쪽 영역에 사각 라인 형태로 형성된 제3부분 에칭부와, 상기 제1에칭부와 제2에칭부를 연결하는 다수의 제4에칭부와, 상기 제2에칭부와 제3에칭부를 연결하는 다수의 제5에칭부를 포함하여 이루어진 것일 수 있다.
또한, 상기 플래시 포획부는 다이 패들의 하면 내주연에 일정폭을 가지며 형성된 부분 에칭부와, 상기 부분 에칭부의 폭보다 작은 폭을 가지며 상기 부분 에칭 부에 접착된 테이프를 포함하여 이루어진 것일 수 있다.
또한, 상기 플래시 포획부의 부분 에칭부는 다이 패들의 바깥 방향으로 개방된 것일 수 있다.
또한, 상기 부분 에칭부에 접착된 테이프에 의해 상기 다이 패들, 부분 에칭부 및 테이프 사이에는 일정 깊이의 홈이 형성될 수 있다.
또한, 상기 테이프는 부분 에칭부중 가장 안쪽 영역에 접착되고, 상기 부분 에칭부중 바깥 영역은 몰드 컴파운드로 몰딩된 것일 수 있다.
또한, 상기 플래시 포획부는 다이 패들의 하면 내주연에 일정폭을 가지며 형성된 부분 에칭부와, 상기 부분 에칭부의 폭과 같은 폭을 가지며 상기 부분 에칭부에 접착된 테이프를 포함하여 이루어진 것일 수 있다.
더불어, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지는 반도체 다이와, 상기 반도체 다이가 접착제로 접착되는 다이 패들과, 상기 다이 패들의 외주연에 위치되는 다수의 리드와, 상기 반도체 다이와 리드를 전기적으로 접속시키는 다수의 도전성 와이어와, 상기 반도체 다이, 다이 패들, 리드, 도전성 와이어 등을 몰딩하되, 상기 다이 패들의 하면은 외부로 노출되도록 하는 몰드 컴파운드를 포함하고, 상기 다이 패들은 하면에 몰딩 공정중 몰드 플래시가 쉽게 제거될 수 있도록 몰드 컴파운드와 인접한 영역에 사각 라인 형태로 몰드 컴파운드와 접착력이 나쁜 도금층으로 플래시 포획부가 형성되고, 상면에 반도체 다이의 접착 공정중 접착제가 흘러나가지 않도록 반도체 다이의 외주연에 소정 깊이를 갖는 적어도 하나의 접착제 포획부가 형성된 것일 수 있다.
여기서, 상기 도금층은 몰드 컴파운드와 접착력이 나쁜 크롬 도금층일 수 있다.
더욱이, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지는 반도체 다이와, 상기 반도체 다이가 접착제로 접착되는 다이 패들과, 상기 다이 패들의 외주연에 위치되는 다수의 리드와, 상기 반도체 다이와 리드를 전기적으로 접속시키는 다수의 도전성 와이어와, 상기 반도체 다이, 다이 패들, 리드, 도전성 와이어 등을 몰딩하되, 상기 다이 패들의 하면은 외부로 노출되도록 하는 몰드 컴파운드를 포함하고, 상기 다이 패들은 하면에 몰딩 공정중 몰드 플래시가 디플래시 공정중 쉽게 제거되도록 다이 패들과 접착력이 나쁜 포토 레지스트의 코팅에 의해 플래시 포획부가 형성되고, 상면에 반도체 다이의 접착 공정중 접착제가 흘러나가지 않도록 반도체 다이의 외주연에 소정 깊이를 갖는 적어도 하나의 접착제 포획부가 형성된 것일 수 있다.
여기서, 상기 포토 레지스트의 코팅에 의해 형성된 플래시 포획부는 몰딩 공정후 식각 공정에 의해 제거될 수 있다.
상기와 같이 하여 본 발명에 의한 반도체 패키지는 다이 패들의 하면중 내주연에 인접하여 다양한 형태의 플래시 포획부가 더 형성됨으로써, 몰드 컴파운드에 의한 몰드 플래시가 상기 플래시 포획부의 안쪽으로 더 침범하지 않게 된다. 따라서, 종래와 같이 다이 패들의 하면이 지저분해지지 않을 뿐만 아니라, 별도의 디플래시 공정도 생략할 수도 있게 된다.
더욱이, 상기와 같이 하여 본 발명에 의한 반도체 패키지는 다이 패들의 상면중 반도체 다이의 외주연에 접착제 포획부가 더 형성됨으로써, 반도체 다이의 접착 공정중 사용되는 접착제가 다이 패들의 바깥 방향으로 더 이상 흐르지 않게 되고, 따라서 상기 다이 패들에 도전성 와이어가 본딩될 경우 그 도전성 와이어의 본딩 신뢰성이 향상된다.
또한, 본 발명에 의한 반도체 패키지는 다이 패들의 상면 및 하면에 다양한 형태의 접착제 포획부 및 플래시 포획부가 형성됨으로써, 상기 반도체 다이로부터의 방열 성능이 더욱 향상된다. 즉, 다양한 형태의 접착제 포획부 및 플래시 포획부로 인해 다이 패들의 방열 면적이 증가하기 때문에, 전체적인 반도체 패키지의 방열 성능이 향상된다.
더불어, 본 발명에 의한 반도체 패키지는 다이 패들의 하면에 몰드 컴파운드와 접착력이 좋지 않은 도금층을 형성하여 플래시 포획부를 구현하였을 경우에는 종래와 같이 화학적 또는 기계적 방법에 의해 쉽게 몰드 플래시를 제거할 수도 있게 된다.
더욱이, 본 발명에 의한 반도체 패키지는 다이 패들과 접착력이 좋지 않는 포토 레지스트를 코팅하여 플래시 포획부를 구현하였을 경우에는 종래와 같이 화학적 또는 기계적 방법에 의해 쉽게 몰드 플래시를 제거할 수 있게 된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조 하여 상세하게 설명하면 다음과 같다.
도 1a 및 도 1b는 본 발명의 일실시예에 따른 반도체 패키지의 단면도이고, 도 1c는 다이 패들의 저면도, 도 1d는 다이 패들의 저면 사시도, 도 1e는 다이 패들의 부분 저면 확대 사시도이다.
먼저 도 1a 및 도 1b에 도시된 바와 같이, 본 발명에 의한 반도체 패키지(100,101)는 반도체 다이(110)와, 상기 반도체 다이(110)의 하면에 접착제(120)로 접착된 다이 패들(130)과, 상기 다이 패들(130)의 외주연에 위치되는 다수의 리드(140)와, 상기 반도체 다이(110)와 리드(140)를 전기적으로 접속시키는 다수의 도전성 와이어(150)와, 상기 반도체 다이(110), 다이 패들(130), 리드(140), 도전성 와이어(150) 등을 몰딩하되, 상기 다이 패들(130)의 하면(131)은 외부로 노출되도록 하는 몰드 컴파운드(160)를 포함한다.
또한, 상기 다이 패들(130)에는, 몰딩 공정중 몰드 플래시(도시되지 않음)가 하면(131)의 중앙 영역으로 일정 범위 이상 침범하지 않도록, 몰드 컴파운드(160)와 인접한 영역에 소정 깊이를 갖는 적어도 하나의 플래시 포획부(170)가 더 형성되어 있다. 또한, 상기 다이 패들(130)에는, 접착제를 이용한 반도체 다이(110)의 접착 공정중 접착제가 다이 패들(130)의 둘레 끝단까지 흘러 넘치지 않도록, 상기 플래시 포획부(170)와 대응되는 영역에 접착제 포획부(180)가 더 형성되어 있다.
여기서, 상기 다이 패들(130)의 두께는 도 1a에 도시된 반도체 패키지(100)에서와 같이 그 외주연에 위치된 리드(140)의 두께와 대략 같을 수 있다. 이는 상기 다이 패들(130)이 리드(140)와 함께 제조되기 때문이다.
또한, 상기 다이 패들(130)의 두께는 도 1b에 도시된 반도체 패키지(101)에서와 같이 그 외주연에 위치된 리드(140)의 두께보다 두껍게 형성될 수 있다. 이는 상기 다이 패들(130)이 리드(140)와는 별개로 제조되기 때문이다. 실제로 이러한 다이 패들(130)은 히트 싱크 또는 히트 스프레더 역할을 하며, 별도로 지지되는 수단이 없기 때문에, 통상은 접착제 또는 테이프(121)를 통하여 상기 리드(140)의 하면에 접착된다.
더욱이, 상기 다이 패들(130)의 재질은 납없는 솔더로 외부 장치에 실장할 수 있는 니켈-팔라듐(Ni-Pd), 니켈-팔라듐-금(Au), 니켈-팔라듐-금합금 또는 그 등가물일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 물론, 본 발명에서 이용된 다이 패들(130)은 종래와 같은 통상의 구리 또는 철 재질의 리드프레임일 수도 있다. 주지된 바와 같이 상기 니켈-팔라듐, 니켈-팔라듐-금 재질의 리드프레임(다이 패들(130)과 리드(140)의 총칭)은 몰드 컴파운드(160)와 접착력이 매우 우수하여, 그 표면에 몰드 플래시가 한번 발생하면 그것을 제거하기가 무척 어려운 것으로 알려져 있다.
도 1c 내지 도 1e에 도시된 바와 같이, 상기 플래시 포획부(170)는 다이 패들(130)의 하면(131)중 내주연(132)에 평행하게 소정 길이 연장된 제1부분 에칭부(171)와, 상기 제1부분 에칭부(171)의 길이 방향에 대하여 소정 방향으로 절곡되어 소정 길이 연장된 제2부분 에칭부(172)와, 상기 제2부분 에칭부(172)의 길이 방향에 대하여 소정 방향으로 절곡된 동시에 상기 제1부분 에칭부(171)와 중첩되지 않는 바깥 방향으로 소정 길이 연장된 제3부분 에칭부(173)를 포함할 수 있다. 다른 말로, 상기 플래시 포획부(170)는 대략 "ㄱ"자와 "ㄴ"자를 합쳐 놓은 형상을 한다.
여기서, 상기 플래시 포획부(170)는 다수가 소정 거리 이격된 채 상기 다이 패들(130)의 하면(131)중 내주연(132)을 따라서 대략 사각 라인 형태로 배열될 수 있다. 또한, 상기 다이 패들(130)은 어느 한변의 가상 법선(133)에 어느 한 플래시 포획부(170)의 제1부분 에칭부(171)와 다른 플래시 포획부(170)의 제3부분 에칭부(173)가 서로 교차되어 배열될 수 있다. 다른 말로, 어느 한변의 가상 법선(133)이 적어도 2개의 플래시 포획부(170)를 관통해서 지나갈 수 있다.
또한, 상기 다이 패들(130)은 어느 하나의 가상 대각선(135)에 어느 한 플래시 포획부(170)와 다른 플래시 포획부(170)가 교차될 수도 있다. 다른 말로, 어느 하나의 대각선(135)이 적어도 2개의 플래시 포획부(170)를 관통해서 지나갈 수 있다.
더불어, 상기 플래시 포획부(170)중 다이 패들(130)의 모서리(134)와 대응되는 영역에는 30~60°의 각도로 적어도 한번 절곡되어 소정 길이 연장된 제4부분 에칭부(174)가 더 형성될 수 있다.
여기서, 상기 플래시 포획부(170)로서 제1부분 에칭부(171) 내지 제4부분 에칭부(172)를 언급하였지만, 이러한 에칭부의 개수는 일례에 불과하며 더 많은 개수의 에칭부가 가능하다.
상기와 같이 하여 본 발명은 다이 패들(130)의 하면(131)중 내주연(132)에 인접하여 제1부분 에칭부(171), 제2부분 에칭부(172), 제3부분 에칭부(173) 및/또는 제4부분 에칭부(174)를 갖는 플래시 포획부(170)가 더 형성됨으로써, 몰딩 공정 중 몰드 컴파운드(160)가 상기 플래시 포획부(170)의 안쪽 영역 즉, 다이 패들(130)의 하면(131)중 중앙 영역으로 더 이상 침범하지 않게 된다. 즉, 몰딩 공정중 발생하는 몰드 플래시는 적어도 상기 플래시 포획부(170)의 제1부분 에칭부(171), 제2부분 에칭부(172), 제3부분 에칭부(173) 및/또는 제4에칭부에 포획 또는 가두어짐으로써, 더 이상 그 안쪽 영역으로 침범되지 않게 된다.
더불어, 본 발명은 상기 플래시 포획부(170)로 인해 방열 면적이 증가하게 되고, 따라서 반도체 패키지의 방열 성능이 향상된다.
더욱이, 본 발명은 상기 다이 패들(130)의 상면에 형성된 접착제 포획부(180)가 상기와 같은 플래시 포획부(170)의 모든 특징을 가질 수 있다. 즉, 상기 접착제 포획부(180) 역시 플래시 포획부(170)와 같은 제1부분 에칭부, 제2부분 에칭부, 제3부분 에칭부 및/또는 제4부분 에칭부를 가지며, 그 배열 형태도 상기 플래시 포획부(170)와 같을 수 있다. 따라서, 본 발명은 이러한 접착제 포획부(180)에 의해 반도체 다이(110)의 접착 공정중 그것을 다이 패들(130)에 접착시키는 접착제(120)가 과도하게 다이 패들(130)의 둘레에까지 흘러 넘치지 않게 된다. 따라서, 경우에 따라 상기 반도체 다이(110) 또는 리드(140)에 접속된 도전성 와이어(150)가 상기 다이 패들(130)의 접착제 포획부(180) 바깥 영역에 본딩되는 경우가 있는데, 상기와 같은 구조에 의해 다이 패들(130)의 접착제 포획부(180) 바깥 영역에는 접착제 막이 형성되지 않기 때문에 상기 도전성 와이어(150)의 본딩 신뢰성이 향상된다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이고, 도 2c는 다이 패들의 저면도, 도 2d는 다이 패들의 저면 사시도, 도 2e는 다이 패들의 부분 저면 확대 사시도이다.
여기서, 이하 설명되는 모든 반도체 패키지(200,201,...)는 상술한 반도체 패키지(100,101)와 거의 유사한 구조를 하므로, 그 차이점을 중심으로 설명하기로 한다. 또한, 이하의 설명에서 접착제 포획부(280,480,780,880,980,1080,1180,1280,1380,1480)는 모든 실시예에서 상기 플래시 포획부(170) 또는 이하에서 설명할 플래시 포획부와 같거나 유사한 구조를 가지는 것으로 가정하며, 따라서 별도로 접착제 포획부를 구조를 상세하게 설명하지는 않기로 한다.
도시된 바와 같이 본 발명의 다른 실시예에 의한 반도체 패키지(200)는 플래시 포획부(270)가 다이 패들(230)의 하면(231)중 내주연(232)에 소정 간격을 가지며 사각 라인 형태로 형성된 다수의 제1부분 에칭부(271)와, 상기 제1부분 에칭부(271)의 안쪽 영역에 소정 간격을 가지며 사각 라인 형태로 형성된 다수의 제2부분 에칭부(272)를 포함한다.
여기서, 상기 다이 패들(230)은 어느 한변의 가상 법선(233)에 제1부분 에칭부(271) 또는 제2부분 에칭부(272)중 적어도 어느 하나가 교차되어 형성될 수 있다. 즉, 상기 가상 법선(233)에 제1부분 에칭부(271)만 교차되거나, 제1부분 에칭부(271)와 제2부분 에칭부(272)가 동시에 교차되거나, 또는 제2부분 에칭부(272)만 교차될 수 있다. 좀더 바람직하기로는, 상기 제1부분 에칭부(271)가 없는 영역과 대응되는 안쪽 영역에 제2부분 에칭부(272)가 형성됨이 좋다. 따라서, 몰딩 공정중 1차적으로 상기 제1부분 에칭부(271)가 몰드 플래시를 포획하고, 이어서 상기 제1부분 에칭부(271) 또는 그 외측 영역을 따라서 안쪽으로 흘러가는 몰드 플래시는 제2부분 에칭부(272)가 2차적으로 포획하게 됨으로써, 상기 제1부분 에칭부(271) 및 제2부분 에칭부(272)를 통과해서 안쪽으로 영역으로 흐르는 몰드 플래시는 거의 없게 된다.
더불어, 상기 다이 패들(230)은 어느 하나의 가상 대각선(235)에 대해서 어느 한 플래시 포획부(270)와 다른 플래시 포획부(270)가 각각 교차하도록 형성됨으로써, 상기 다이 패들(230)의 모서리(234) 부분에서는 더욱 완변하게 몰드 플래시를 방지하게 된다. 물론, 이를 위해 상기 다이 패들(230)의 모서리(234)와 대응되는 내주연에는 제1에칭부(271) 및 제2에칭부(272)가 소정 각도로 절곡되어 형성되어 있다.
더욱이 상기 다이 패들(230)의 변에 해당하는 내주연(232) 안쪽에 형성된 제1부분 에칭부(271) 및 제2부분 에칭부(272)는 평면상 소정 길이를 갖는 직사각 형태로 형성될 수 있으나, 이러한 모양으로 플래시 포획부(270)의 구조를 한정하는 것은 아니다.
도 3a는 본 발명의 다른 실시예에 따른 반도체 패키지중 다이 패들의 저면도, 도 3b는 다이 패들의 저면 사시도, 도 3c는 다이 패들의 부분 저면 확대 사시도이다.
도시된 바와 같이 플래시 포획부(370)는 다이 패들(330)의 하면(331)중 내주연(332)에 소정 간격을 가지며 대략 사각 라인 형태로 형성된 다수의 제1부분 에칭부(371)와, 상기 제1부분 에칭부(371)의 안쪽 영역에 소정 간격을 가지며 대략 사각 라인 형태로 형성된 다수의 제2부분 에칭부(372)를 포함한다.
여기서, 상기 제1부분 에칭부(371) 및 제2부분 에칭부(372) 각각의 구조는 대략 원형으로 형성되어 있으나, 이러한 구조로 본 발명을 한정하는 것은 아니다.
이와 같이 하여, 본 발명에 의한 반도체 패키지는 몰딩 공정중 몰드 플래시가 원형 모양의 제1부분 에칭부(371)에서 1차적으로 포획되고, 이어서 원형 모양의 제2부분 에칭부(372)에서 2차적으로 포획됨으로써, 다이 패들(330)의 하면(331)중 대략 중앙 영역으로 침범하는 몰드 플래시는 없게 된다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이고, 도 4c는 다이 패들의 저면도, 도 4d는 다이 패들의 저면 사시도, 도 4e는 다이 패들의 부분 저면 확대 사시도이다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(400,401)는 플래시 포획부(470)가 다이 패들(430)의 하면(431)중 내주연(432)을 따라 사각 라인 형태로 형성된 제1부분 에칭부(471)와, 상기 제1부분 에칭부(471)의 안쪽 영역에 사각 라인 형태로 형성된 제2부분 에칭부(472)와, 상기 제1부분 에칭부(471)와 제2부분 에칭부(472) 사이에 대략 X자 형태로 형성된 다수의 제3부분 에칭부(473)를 포함할 수 있다. 물론, 상기와 같은 구조에 의해 상기 제1부분 에칭부(471), 제 2부분 에칭부(472) 및 제3부분 에칭부(473) 사이에는 에칭되지 않은 다수의 마름모 형태, 사각형 형태, 삼각형 형태 등의 랜드(475)가 존재하게 된다. 여기서, 상기 대략 X자 형태의 제3부분 에칭부(473), 마름모 형태, 사각형 형태, 삼각형 형태 등의 랜드(475)는 일례일 뿐이며 이러한 모양으로 본 발명을 한정하는 것은 아니다.
상기와 같이 하여 몰딩 공정중 몰드 플래시는 상기 제1부분 에칭부(471), 제3부분 에칭부(473) 및 제2부분 에칭부(472)에 1,2,3차로 모두 포획되고, 따라서 상기 제3부분 에칭부(473)의 안쪽으로는 더 이상 몰드 플래시가 침범하지 않게 된다.
도 5a는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이고, 도 5b는 다이 패들의 저면도, 도 5c는 다이 패들의 저면 사시도, 도 5d는 다이 패들의 부분 저면 확대 사시도이다.
도시된 바와 같이 본 발명의 다른 실시예에 의한 반도체 패키지(500)는 플래시 포획부(570)가 다이 패들(530)중 하면(531)의 내주연(532)에 소정 간격을 가지며 대략 사각 라인 형태로 형성된 다수의 관통부(571)와, 상기 관통부(571)의 안쪽 영역에 소정 간격을 가지며 사각 라인 형태로 형성된 다수의 부분 에칭부(572)를 포함한다. 여기서, 상기 관통부(571)는 다이 패들(530)을 완전히 관통하여 형성되며, 상기 부분 에칭부(572)는 소정 깊이까지만 부분 에칭된 형태를 한다.
더불어, 상기 다이 패들(530)은 어느 한변의 가상 법선(533)에 상기 관통부(571)만 교차되거나, 관통부(571)와 부분 에칭부(572)가 함께 교차되거나, 또는 부 분 에칭부(572)만 교차되어 형성될 수 있다.
더욱이, 상기 관통부(571)는 상기 다이 패들(530)의 모서리(534)와 대응되는 영역에도 형성되어 있다. 물론, 이를 위해 상기 관통부(571)는 상기 다이 패들(530)의 모서리(534) 내측에서 소정 각도 절곡된 채로 형성되어 있다.
이와 같이 하여, 본 발명은 몰딩 공정중 몰드 플래시가 1차적으로 관통부(571)에 의해 포획되고, 2차적으로 부분 에칭부(572)에 포획됨으로써, 몰드 플래시가 다이 패들(530)의 하면(531) 중앙까지 침범하지 않게 된다. 더욱이, 본 발명은 관통부(571) 내측에도 몰드 컴파운드(560)가 채워짐으로써, 상기 다이 패들(530)과 몰드 컴파운드(560) 사이의 결합력이 더욱 향상되기도 한다.
도 6a는 본 발명의 다른 실시예에 따른 반도체 패키지중 다이 패들의 저면도, 도 6b는 다이 패들의 저면 사시도, 도 6c는 다이 패들의 부분 저면 확대 사시도이다.
도시된 바와 본 발명은 다이 패들(630)의 모서리(634)와 대응되는 영역에 관통부 대신 부분 에칭부(672)가 형성될 수도 있다. 물론, 상기 부분 에칭부(672)의 양측에는 소정 길이 연장되어 관통된 관통부(671)가 형성된다.
이러한 본 발명 역시 몰딩 공정중 몰드 플래시가 1차적으로 관통부(671)(또는 모서리(634)와 대응되는 영역에 형성된 부분 에칭부(672))에 포획되고, 이어서 2차적으로 그 내측에 형성된 부분 에칭부(672)에 포획됨으로써, 몰드 플래시가 다이 패들(630)중 하면(631)의 대략 중앙 영역으로 침범하지 않도록 되어 있다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이고, 도 7c는 다이 패들의 저면도이다.
도시된 바와 같이 본 발명의 다른 실시예에 의한 반도체 패키지(700,701)는 플래시 포획부(770)가 다이 패들(730)의 하면(731)중 내주연(732)에 대략 사각 라인 형태로 형성된 제1부분 에칭부(771)와, 상기 제1부분 에칭부(771)의 안쪽 영역에 대략 사각 라인 형태로 형성된 제2부분 에칭부(772)와, 상기 제2부분 에칭부(772)의 안쪽 영역에 대략 사각 라인 형태로 형성된 제3부분 에칭부(773)와, 상기 제1부분 에칭부(771)와 제2부분 에칭부(772)를 연결하는 다수의 제4부분 에칭부(774)와, 상기 제2부분 에칭부(772)와 제3부분 에칭부(773)를 연결하는 다수의 제5부분 에칭부(775)를 포함한다.
이와 같이 하여 본 발명은 몰딩 공정중 몰드 플래시가 1차적으로 제1부분 에칭부(771)에 의해 포획되고, 이어서 2차적으로 제4부분 에칭부(774)를 통해 제2부분 에칭부(772)로 전해진 후 포획되며, 또한 3차적으로 제5부분 에칭부(775)를 통해 제3부분 에칭부(773)로 전해진후 포획된다. 물론, 이와 같이 제1,2,3,4,5부분 에칭부(771,772,773,774,775)와 같이 경로가 길게 형성됨으로써, 상기 제3에칭부(773)의 안쪽 영역인 다이 패들(730)의 하면(731) 중앙까지 몰드 플래시가 침투되지 않게 된다.
도 8은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(800)는 플래시 포획부(870)가 다이 패들(830)의 하면(831)중 내주연(832)에 일정폭을 가지며 형성된 부분 에칭부(871)와, 상기 부분 에칭부(871)의 폭보다 작은 폭을 가지며 상기 부분 에칭부(871)에 접착된 테이프(872)를 포함할 수 있다. 여기서, 상기 플래시 포획부(870)의 부분 에칭부(871)는 다이 패들(830)의 바깥 방향으로 개방되어 있으며, 상기 개방된 영역 근처에 테이프(872)가 접착된다. 따라서, 상기 다이 패들(830), 부분 에칭부(871) 및 테이프(872) 사이에는 일정 깊이의 공간(873)이 형성됨으로써, 몰딩 공정중 흘러 넘친 몰드 플래시가 상기 공간(873)에 포획된다. 물론, 1차적으로 몰드 플래시는 상기 테이프(872)의 표면에 형성된다.
따라서, 상기 몰드 플래시가 테이프(872)의 표면에만 형성되었을 경우에는 상기 테이프(872)를 제거하게 되면, 상기 다이 패들(830)의 표면에는 몰드 플래시가 전혀 남지 않게 된다. 물론, 상기 테이프(872)는 몰딩 공정 완료후 제거되거나 또는 그대로 남아 있을 수 있다.
도 9는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(900)는 플래시 포획부(970)중 테이프(972)가 부분 에칭부(971)의 가장 안쪽 영역에 접착될 수 있다. 따라서, 몰드 컴파운드(960)는 상기 테이프(972)의 바깥 영역인 부분 에칭부(971)를 감쌀 수 있다. 물론, 몰드 플래시는 상기 테이프(972)의 하면(931)에 주로 형성되고, 따라서 몰딩 공정 완료후 상기 테이프(972)를 제거하게 되면, 몰드 플래 시까지 한꺼번에 제거된다.
도 10은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(1000)는 다이 패들(1030)의 하면(1031)에 형성된 플래시 포획부(1070)가 내주연(1032)의 내측으로 소정 거리 이격되어 형성될 수 있다. 즉, 다이 패들(1030)의 내주연(1032) 안쪽으로 소정 깊이의 부분 에칭부(1071)가 형성되고, 상기 부분 에칭부(1071)에는 그것보다 폭이 작은 테이프(1072)가 안쪽 영역에 접착되어 플래시 포획부(1070)를 형성한다. 달리 말하면, 도 8 및 도 9에 도시된 반도체 패키지(800,900)에서와 같이 부분 에칭부의 바깥 영역이 개방되어 있지 않다.
이와 같이 하여 몰딩 공정중 몰드 플래시는 상기 부분 에칭부(1071)에 포획되거나 또는 상기 테이프(1072)의 하면(1031)에 접착됨으로써, 상기 플래시 포획부(1070)의 내측 영역으로 더 이상 몰드 플래시가 흘러가지 않게 된다. 물론, 상기 테이프(1072)는 몰딩 공정 완료후 다이 패들(1030)로부터 제거되거나 또는 그대로 남아 있을 수 있다.
도 11은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(1100)는 다이 패들(1130)의 하면(1131)에 형성된 플래시 포획부(1170)가 내주연(1132)의 내측으로부터 소정 거리 이격되어 형성될 수 있다. 즉, 다이 패들(1130)의 내주연 (1132) 안쪽으로 소정 깊이의 부분 에칭부(1171)가 형성되고, 상기 부분 에칭부(1171)에는 그것보다 폭이 작은 테이프(1172)가 바깥 영역에 접착되어 플래시 포획부(1170)를 형성한다. 여기서, 상기 테이프(1172)는 부분 에칭부(1171)중 안쪽 영역이 아닌 바깥쪽 영역에 부착된 것을 유의한다.
이와 같이 하여 몰딩 공정중 몰드 플래시는 상기 테이프(1172)의 하면(1131)에 접착되거나 또는 부분 에칭부(1171)에 포획됨으로써, 상기 플래시 포획부(1170)의 내측 영역으로 더 이상 몰드 플래시가 흘러가지 않게 된다. 마찬가지로, 상기 테이프(1172)는 몰딩 공정 완료후 다이 패들(1130)로부터 제거되거나 또는 그대로 남아 있을 수 있다.
도 12는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(1200)는 다이 패들(1230)의 하면(1231)에 형성된 플래시 포획부(1270)가 내주연(1232)의 내측으로 소정 거리 이격되어 형성되어 있다. 여기서, 상기 플래시 포획부(1270)는 다이 패들(1230)의 내주연(1232) 안쪽으로 소정 깊이를 가지며 형성된 부분 에칭부(1271)와, 상기 부분 에칭부(1271)에 그것과 폭이 대략 같게 접착된 테이프(1272)를 포함하여 이루어져 있다.
따라서, 몰딩 공정중 몰드 플래시는 상기 테이프(1272)의 하면(1231)에 접착됨으로써, 더 이상 다이 패들(1230)의 안쪽 영역으로 흘러가지 않게 된다. 여기서도, 상기 테이프(1272)는 몰딩 공정 완료후 제거되거나 또는 그대로 잔존할 수 있 다.
도 13a 및 도 13b는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(1300,1301)는 플래시 포획부(1370)가 다이 패들(1330)의 하면(1331)중 내주연(1332)에 사각 라인 형태로 형성된 동시에, 몰드 컴파운드(1360)와 접착력이 극히 나쁜 도금층으로 이루어질 수 있다. 여기서, 상기 도금층은 예를 들면 크롬 도금층일 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다. 더욱이, 이러한 도금층은 제조 비용이 허락하는 한 상기 다이 패들(1330)의 하면(1331) 전체에 형성될 수도 있음은 당연하다.
따라서, 몰딩 공정중 몰드 플래시는 상기 플래시 포획부(1370)로서 크롬 도금층의 하면(1331)에 형성될 수 있는데, 이러한 몰드 플래시는 상기 크롬 도금층과의 접착력이 좋지 않기 때문에 화학적 방법 또는 기계적 방법에 의해 쉽게 제거될 수 있다. 즉, 종래와 같이 구리 계열의 리드프레임을 이용한 반도체 패키지에서와 같이 통상의 디플래시 공정을 통하여 몰드 플래시를 제거할 수 있게 된다.
도 14a 및 도 14b는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도로서, 도 14a는 몰딩 공정 완료후의 상태를 도시한 단면도이고, 도 14b는 몰드 플래시 포획부의 제거후 상태를 도시한 단면도이다.
도시된 바와 같이 본 발명의 다른 반도체 패키지(1400)는 다이 패들(1430)의 하면 전체 또는 몰드 컴파운드(1460)와 인접한 영역에 포토 레지스트의 코팅에 의해 소정 두께의 플래시 포획부(1470)가 형성되고, 상면에는 물론 반도체 다이(1410)의 접착 공정중 접착제(1420)가 흘러나가지 않도록 반도체 다이(1410)의 외주연에 소정 깊이를 갖는 적어도 하나의 접착제 포획부(1480)가 형성되어 있다.
여기서, 상기 플래시 포획부(1470)로서의 포토 레지스트는 다이 패들(1430)과 접착력이 나쁘기 때문에, 디플래시 공정에서 쉽게 제거된다. 즉, 상기 포토 레지스트의 코팅에 의해 형성된 플래시 포획부(1470)는 몰딩 공정후 식각 공정에 의해 제거되는데, 상기 포토 레지스트는 식각 용액에 의해 쉽게 제거되기 때문에, 그 표면에 형성될 수 있는 모든 몰드 플래시가 완벽하게 제거된다. 따라서, 결국 완성된 반도체 패키지(1400)에서는 상기 다이 패들(1430)의 하면(1431)이 깨끗한 상태를 유지하게 된다.
상술한 바와 같이, 본 발명에 의한 반도체 패키지는 다이 패들의 하면중 내주연에 인접하여 다양한 형태의 플래시 포획부가 더 형성됨으로써, 몰드 컴파운드에 의한 몰드 플래시가 상기 플래시 포획부의 안쪽으로 더 침범하지 않게 된다. 따라서, 종래와 같이 다이 패들의 하면이 지저분해지지 않을 뿐만 아니라, 별도의 디플래시 공정도 생략할 수도 있게 된다.
더욱이, 상기와 같이 하여 본 발명에 의한 반도체 패키지는 다이 패들의 상면중 반도체 다이의 외주연에 접착제 포획부가 더 형성됨으로써, 반도체 다이의 접 착 공정중 사용되는 접착제가 다이 패들의 바깥 방향으로 더 이상 흐르지 않게 되고, 따라서 상기 다이 패들에 도전성 와이어가 본딩될 경우 그 도전성 와이어의 본딩 신뢰성이 향상된다.
또한, 본 발명에 의한 반도체 패키지는 다이 패들의 상면 및 하면에 다양한 형태의 접착제 포획부 및 플래시 포획부가 형성됨으로써, 상기 반도체 다이로부터의 방열 성능이 더욱 향상된다. 즉, 다양한 형태의 접착제 포획부 및 플래시 포획부로 인해 다이 패들의 방열 면적이 증가하기 때문에, 전체적인 반도체 패키지의 방열 성능이 향상된다.
더불어, 본 발명에 의한 반도체 패키지는 다이 패들의 하면에 몰드 컴파운드와 접착력이 좋지 않은 도금층을 형성하여 플래시 포획부를 구현하였을 경우에는 종래와 같이 화학적 또는 기계적 방법에 의해 쉽게 몰드 플래시를 제거할 수도 있게 된다.
더욱이, 본 발명에 의한 반도체 패키지는 다이 패들과 접착력이 좋지 않는 포토 레지스트를 코팅하여 플래시 포획부를 구현하였을 경우에는 종래와 같이 화학적 또는 기계적 방법에 의해 쉽게 몰드 플래시를 제거할 수 있게 된다.
이상에서 설명한 것은 본 발명에 따른 반도체 패키지를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (27)

  1. 반도체 다이와,
    상기 반도체 다이가 접착제로 접착되는 다이 패들과,
    상기 다이 패들의 외주연에 위치되는 다수의 리드와,
    상기 반도체 다이와 리드를 전기적으로 접속시키는 다수의 도전성 와이어와,
    상기 반도체 다이, 다이 패들, 리드, 도전성 와이어 등을 몰딩하되, 상기 다이 패들의 하면은 외부로 노출되도록 하는 몰드 컴파운드를 포함하고,
    상기 다이 패들은 하면에 몰딩 공정중 몰드 플래시가 억제될 수 있도록 몰드 컴파운드와 인접한 영역에 소정 깊이를 갖는 적어도 하나의 플래시 포획부가 형성되고, 상면에 반도체 다이의 접착 공정중 접착제가 흘러나가지 않도록 반도체 다이의 외주연에 소정 깊이를 갖는 적어도 하나의 접착제 포획부가 형성된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 다이 패들은 두께가 상기 리드와 같은 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 다이 패들은 두께가 상기 리드보다 두꺼운 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 다이 패들은 재질이 니켈-팔라듐(Ni-Pd), 니켈-팔라듐-금, 니켈-팔라듐-금 합금 또는 구리인 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 플래시 포획부 또는 접착제 포획부는 다이 패들의 일면 내주연에 평행하게 소정 길이 연장된 제1부분 에칭부와, 상기 제1부분 에칭부의 길이 방향에 대하여 직각 방향으로 절곡되어 소정 길이 연장된 제2부분 에칭부와, 상기 제2부분 에칭부의 길이 방향에 대하여 직각 방향으로 절곡된 동시에 상기 제1부분 에칭부와 중첩되지 않는 바깥 방향으로 소정 길이 연장된 제3부분 에칭부로 이루어지고,
    상기 플래시 포획부 또는 접착제 포획부는 다수가 소정 거리 이격된 채 상기 다이 패들의 일면 내주연을 따라서 사각 라인 형태로 배열된 것을 특징으로 하는 반도체 패키지.
  6. 제 5 항에 있어서, 상기 다이 패들은 어느 한변의 가상 법선에 어느 한 플래시 포획부 또는 접착제 포획부의 제1부분 에칭부와 다른 플래시 포획부 또는 접착제 포획부의 제3부분 에칭부가 교차됨을 특징으로 하는 반도체 패키지.
  7. 제 5 항에 있어서, 상기 다이 패들은 어느 하나의 대각선에 어느 한 플래시 포획부 또는 접착제 포획부와 다른 플래시 포획부 또는 접착제 포획부가 교차됨을 특징으로 하는 반도체 패키지.
  8. 제 5 항에 있어서, 상기 플래시 포획부 또는 접착제 포획부중 다이 패들의 모서리와 대응되는 영역에는 30~60°의 각도로 적어도 한번 절곡되어 소정 길이 연장된 제4부분 에칭부가 더 형성된 것을 특징으로 하는 반도체 패키지.
  9. 제 1 항에 있어서, 상기 플래시 포획부 또는 접착제 포획부는 다이 패들의 일면 내주연에 소정 간격을 가지며 사각 라인 형태로 형성된 다수의 제1부분 에칭부와, 상기 제1부분 에칭부의 안쪽 영역에 소정 간격을 가지며 사각 라인 형태로 형성된 다수의 제2부분 에칭부를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.
  10. 제 9 항에 있어서, 상기 다이 패들은 어느 한변의 가상 법선에 제1부분 에칭부 또는 제2부분 에칭부중 적어도 어느 하나가 교차됨을 특징으로 하는 반도체 패키지.
  11. 제 9 항에 있어서, 상기 다이 패들은 어느 하나의 대각선에 어느 한 플래시 포획부 또는 접착제 포획부와 다른 플래시 포획부 또는 접착제 포획부가 교차됨을 특징으로 하는 반도체 패키지.
  12. 제 9 항에 있어서, 상기 제1부분 에칭부 및 제2부분 에칭부는 직사각 또는 원형중 선택된 어느 하나의 형태인 것을 특징으로 하는 반도체 패키지.
  13. 제 1 항에 있어서, 상기 플래시 포획부 또는 접착제 포획부는 상기 다이 패들의 하면중 내주연을 따라 사각 라인 형태로 형성된 제1부분 에칭부와, 상기 제1부분 에칭부의 안쪽 영역에 사각 라인 형태로 형성된 제2부분 에칭부와, 상기 제1부분 에칭부와 제2부분 에칭부 사이에 X자 형태로 형성된 다수의 제3부분 에칭부를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.
  14. 제 1 항에 있어서, 상기 플래시 포획부 또는 접착제 포획부는 다이 패들중 일면의 내주연에 소정 간격을 가지며 사각 라인 형태로 형성된 다수의 관통부와, 상기 관통부의 안쪽 영역에 소정 간격을 가지며 사각 라인 형태로 형성된 다수의 부분 에칭부를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.
  15. 제 14 항에 있어서, 상기 다이 패들은 어느 한변의 가상 법선에 관통부 또는 부분 에칭부중 적어도 어느 하나가 교차됨을 특징으로 하는 반도체 패키지.
  16. 제 14 항에 있어서, 상기 다이 패들은 모서리 부분과 대응되는 영역에도 절곡된 관통부가 형성된 것을 특징으로 하는 반도체 패키지.
  17. 제 14 항에 있어서, 상기 다이 패들은 모서리 부분과 대응되는 관통부 사이 에 제2부분 에칭부가 형성된 것을 특징으로 하는 반도체 패키지.
  18. 제 1 항에 있어서, 상기 플래시 포획부 또는 접착제 포획부는 다이 패들의 일면 내주연에 사각 라인 형태로 형성된 제1부분 에칭부와, 상기 제1부분 에칭부의 안쪽 영역에 사각 라인 형태로 형성된 제2부분 에칭부와, 상기 제2부분 에칭부의 안쪽 영역에 사각 라인 형태로 형성된 제3부분 에칭부와, 상기 제1에칭부와 제2에칭부를 연결하는 다수의 제4에칭부와, 상기 제2에칭부와 제3에칭부를 연결하는 다수의 제5에칭부를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.
  19. 제 1 항에 있어서, 상기 플래시 포획부는 다이 패들의 하면 내주연에 일정폭을 가지며 형성된 부분 에칭부와, 상기 부분 에칭부의 폭보다 작은 폭을 가지며 상기 부분 에칭부에 접착된 테이프를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.
  20. 제 19 항에 있어서, 상기 플래시 포획부의 부분 에칭부는 다이 패들의 바깥 방향으로 개방된 것을 특징으로 하는 반도체 패키지.
  21. 제 19 항에 있어서, 상기 부분 에칭부에 접착된 테이프에 의해 상기 다이 패들, 부분 에칭부 및 테이프 사이에는 일정 깊이의 홈이 형성됨을 특징으로 하는 반도체 패키지.
  22. 제 19 항에 있어서, 상기 테이프는 부분 에칭부중 가장 안쪽 영역에 접착되고, 상기 부분 에칭부중 바깥 영역은 몰드 컴파운드로 몰딩된 것을 특징으로 하는 반도체 패키지.
  23. 제 1 항에 있어서, 상기 플래시 포획부는 다이 패들의 하면 내주연에 일정폭을 가지며 형성된 부분 에칭부와, 상기 부분 에칭부의 폭과 같은 폭을 가지며 상기 부분 에칭부에 접착된 테이프를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.
  24. 반도체 다이와,
    상기 반도체 다이가 접착제로 접착되는 다이 패들과,
    상기 다이 패들의 외주연에 위치되는 다수의 리드와,
    상기 반도체 다이와 리드를 전기적으로 접속시키는 다수의 도전성 와이어와,
    상기 반도체 다이, 다이 패들, 리드, 도전성 와이어 등을 몰딩하되, 상기 다이 패들의 하면은 외부로 노출되도록 하는 몰드 컴파운드를 포함하고,
    상기 다이 패들은 하면에 몰딩 공정중 몰드 플래시가 쉽게 제거될 수 있도록 몰드 컴파운드와 인접한 영역에 사각 라인 형태로 몰드 컴파운드와 접착력이 나쁜 도금층으로 플래시 포획부가 형성되고, 상면에 반도체 다이의 접착 공정중 접착제가 흘러나가지 않도록 반도체 다이의 외주연에 소정 깊이를 갖는 적어도 하나의 접 착제 포획부가 형성된 것을 특징으로 하는 반도체 패키지.
  25. 제 24 항에 있어서, 상기 도금층은 몰드 컴파운드와 접착력이 나쁜 크롬 도금층인 것을 특징으로 하는 반도체 패키지.
  26. 반도체 다이와,
    상기 반도체 다이가 접착제로 접착되는 다이 패들과,
    상기 다이 패들의 외주연에 위치되는 다수의 리드와,
    상기 반도체 다이와 리드를 전기적으로 접속시키는 다수의 도전성 와이어와,
    상기 반도체 다이, 다이 패들, 리드, 도전성 와이어 등을 몰딩하되, 상기 다이 패들의 하면은 외부로 노출되도록 하는 몰드 컴파운드를 포함하고,
    상기 다이 패들은 하면에 몰딩 공정중 몰드 플래시가 디플래시 공정중 쉽게 제거되도록 다이 패들과 접착력이 나쁜 포토 레지스트의 코팅에 의해 플래시 포획부가 형성되고, 상면에 반도체 다이의 접착 공정중 접착제가 흘러나가지 않도록 반도체 다이의 외주연에 소정 깊이를 갖는 적어도 하나의 접착제 포획부가 형성된 것을 특징으로 하는 반도체 패키지.
  27. 제 26 항에 있어서, 상기 포토 레지스트의 코팅에 의해 형성된 플래시 포획부는 몰딩 공정후 식각 공정에 의해 제거됨을 특징으로 하는 반도체 패키지.
KR1020060013865A 2006-02-13 2006-02-13 반도체 패키지 KR100716879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060013865A KR100716879B1 (ko) 2006-02-13 2006-02-13 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060013865A KR100716879B1 (ko) 2006-02-13 2006-02-13 반도체 패키지

Publications (1)

Publication Number Publication Date
KR100716879B1 true KR100716879B1 (ko) 2007-05-09

Family

ID=38270377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060013865A KR100716879B1 (ko) 2006-02-13 2006-02-13 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100716879B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101836640B1 (ko) * 2016-05-23 2018-03-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010018990A (ko) * 1999-08-24 2001-03-15 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
KR20020058207A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 리드프레임 및 이를 이용한 반도체패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010018990A (ko) * 1999-08-24 2001-03-15 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
KR20020058207A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 리드프레임 및 이를 이용한 반도체패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101836640B1 (ko) * 2016-05-23 2018-03-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
JP6555927B2 (ja) 半導体素子搭載用リードフレーム及び半導体装置の製造方法
US20090309201A1 (en) Lead frame, semiconductor device, method for manufacturing lead frame and method for manufacturing semiconductor device
US9184148B2 (en) Semiconductor package and method therefor
WO2006109566A1 (ja) 半導体装置
JP2013161903A (ja) 半導体装置およびその製造方法
US10707154B2 (en) Semiconductor device and method for manufacturing the same
JP4362163B2 (ja) 半導体装置の製造方法
TWI787343B (zh) 半導體元件搭載用基板及其製造方法
KR100716879B1 (ko) 반도체 패키지
JP2020053420A (ja) リードフレーム及びリードフレームの製造方法
JP6597502B2 (ja) 電子装置
JP6607441B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US20190228987A1 (en) Manufacturing method of semiconductor device
JP3633364B2 (ja) Ｂｇａ型半導体装置の製造方法
JP2008177345A (ja) Ｂｇａ型パッケージ
JP6615654B2 (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
CN108198797B (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN207834273U (zh) 具有引脚侧壁爬锡功能的堆叠封装结构
JP5941737B2 (ja) 半導体装置の製造方法
CN216291597U (zh) 一种封装基板及电路板
JP6763607B2 (ja) リードフレーム及びその製造方法
JP7061278B2 (ja) リードフレームおよび半導体装置
JP2011176030A (ja) 樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
KR101237344B1 (ko) 향상된 신뢰성 및 높은 열방출능력을 갖는 몰디드 리드리스패키지 및 소잉형 몰디드 리드리스 패키지 및 그 제조방법
KR20090069884A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150504

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 13