KR100702313B1 - 반도체 소자의 퓨즈 박스 및 그 제조방법과 그 리페어 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 퓨즈 박스, 그 제조방법 및 그 리페어 방법에 관한 것으로서, 레이저에 의한 퓨즈 컷팅 대신에 이온주입된 퓨즈폴리와 플레이트폴리를 형성하여, 퓨즈 연결을 원하는 영역에 레이저를 방사하여 해당 퓨즈라인영역의 퓨즈폴리의 이온들을 활성화시킴으로써 원하는 플레이트폴리를 접속시켜, 불량셀의 어드레스 정보를 저장하도록 하여, 레이저에 의한 퓨즈라인의 컷팅 방식에 의한 리페어 장비 오류 및 퓨즈라인 패터닝 오류를 방지할 수 있어 칩 수율을 향상시킨다.

Description

반도체 소자의 퓨즈 박스 및 그 제조방법과 그 리페어 방법{Fuse box of semiconductor device and manufacturing method thereof and repair method thereof}

도 1은 종래의 퓨즈박스의 레이아웃도.

도 2는 본 발명의 실시예에 따른 퓨즈박스의 레이아웃도.

도 3은 도 2의 퓨즈박스의 퓨즈라인을 연결하는 예를 도시한 도면.

도 4a 내지 도 4c는 도 2의 퓨즈박스의 단면도.

도 5a 내지 도 5g는 본 발명의 실시예에 따른 퓨즈 박스의 공정도.

본 발명은 반도체 소자의 퓨즈 박스, 그 제조방법 및 그 리페어 방법에 관한 것으로서, 보다 상세하게는 레이저에 의한 퓨즈 컷팅 대신에 이온주입된 퓨즈폴리와 플레이트폴리를 형성하여, 퓨즈 연결을 원하는 영역에 레이저를 방사하여 해당 퓨즈라인영역의 퓨즈폴리의 이온들을 활성화시킴으로써 원하는 플레이트폴리를 접속시켜 불량셀의 어드레스 정보를 저장하는 기술이다.

일반적으로, 반도체 메모리 장치를 구성하고 있는 수 많은 미세 셀 중에서 어느 한 개라도 결함이 발생하게 되면 그 반도체 메모리 장치는 제 기능을 수행할 수 없게 되므로 불량 셀을 다른 정상의 메모리 셀로 대체하는 리페어를 수행하여야 한다.

이와같이, 반도체 메모리 장치는 리페어를 수행하기 위해 먼저 불량 셀 여부를 판단해야 하기 위해 퓨즈박스를 구비한다. 퓨즈박스는 복수개의 퓨즈를 구비하고 그 연결상태에 따라 불량셀의 어드레스 정보를 저장한다. 그 후, 외부 어드레스가 입력되면 반도체 메모리 장치는 외부 어드레스와 퓨즈박스의 불량셀의 어드레스 정보를 비교하여 일치하면 외부 어드레스에 해당하는 셀을 불량셀로 판단하고 다른 정상셀로 대체하도록 한다.

도 1은 종래의 퓨즈박스의 레이아웃도이다.

도 1에 도시한 바와 같이, 종래의 퓨즈박스는 복수개의 퓨즈라인(10)과 복수개의 분리막(20)이 교번적으로 구비되고 퓨즈박스의 테두리를 둘러싸도록 형성된 가드링(30)이 구비된다, 이때, 가드링(30)은 퓨즈박스를 보호하는 기능을 하고, 퓨즈박스는 불량셀의 어드레스 정보를 저장하기 위해 해당하는 퓨즈라인(10)을 레이저로 컷팅한다.

상기와 같은 구성을 갖는 종래의 퓨즈박스를 사용하는 경우, 퓨즈라인을 컷팅하기 위한 리페어 장비의 디포커스(defocus), 에너지 최적화 에러, 및 미스얼라인(mis-align) 등에 따라 리페어 페일이 다양하게 발생한다.

또한, 퓨즈라인의 패터닝으로 인한 인접부의 과도한 스트레스로 인해 퓨즈 크랙 등의 사이드 이펙트(side effect)가 발생하여 칩 수율을 저하시키고 칩 신뢰 성을 떨어뜨리는 문제점이 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 퓨즈 컷팅 대신에 레이저를 이용하여 리페어 셀에 해당하는 퓨즈라인을 활성화시켜 리페어를 수행하도록 함으로써, 리페어 장비의 미스 얼라인, 디포커스 등에 의한 리페어 페일 및 퓨즈 크랙등을 방지하여 칩 신뢰성을 개선하고 수율을 향상시키는데 있다.

상기 과제를 달성하기 위한 본 발명의 반도체 소자의 퓨즈박스는, 퓨즈라인 영역에 중앙부가 이격된 형태로 도핑된 복수개의 플레이트 폴리와, 복수개의 플레이트 폴리 상측의 퓨즈박스 영역에 불순물 이온이 주입되어 구비된 퓨즈 폴리와, 퓨즈 폴리를 노출시키도록 복수개의 플레이트 폴리와 퓨즈 폴리의 적층구조 상측에 구비된 절연층을 포함하는 것을 특징으로 한다.

또한, 본 발명의 퓨즈박스의 제조방법은, 절연막 상부의 퓨즈라인 영역 중앙부를 소정 거리 이격시켜 도핑된 플레이트 폴리를 형성하는 공정과, 상기 구조물의 퓨즈박스 영역에 불순물 이온이 이온주입된 퓨즈폴리를 패터닝하는 공정과, 상기 퓨즈폴리영역의 상부에 분리막을 형성하는 공정과, 상기 분리막의 상부에 절연막 및 보호막을 순차적으로 증착하는 공정과, 상기 퓨즈폴리를 오픈하기 위해 식각공정을 통해 상기 절연막, 상기 보호막, 및 상기 분리막을 식각하여 상기 퓨즈폴리를 노출시키는 공정을 포함함을 특징으로 한다.

또한, 본 발명의 리페어 방법은, 퓨즈박스를 퓨즈 리페어하는 방법에 있어 서, 불량셀의 어드레스 정보에 따른 퓨즈박스의 플레이트 폴리 사이에 위치한 퓨즈 폴리에 레이저를 조사하여 상기 퓨즈 폴리에 주입된 불순물 이온을 활성화시켜 상기 플레이트 폴리를 접속시키는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 2는 본 발명의 실시예에 따른 퓨즈박스의 레이아웃도이다.

본 발명의 실시예에 따른 퓨즈박스는 비소(As)가 도핑된 플레이트가 복수개 구비된 플레이트 폴리영역(100), 비소(As) 등의 불순물이온이 주입된 퓨즈 폴리영역(200), 및 퓨즈박스를 보호하기 위한 가드링영역(300)을 구비한다. 이때, 플레이트 폴리영역(100)은 퓨즈박스영역내의 퓨즈라인 영역에 형성되되, 두 개씩 쌍을 이루어 마주보도록 형성되고 마주본 플레이트 폴리영역(100) 사이의 퓨즈폴리영역(200)에 레이저가 조사되면, 도 3의 연결부분(400)과 같이, 퓨즈폴리영역(200)의 불순물 이온이 활성화되어 마주보는 플레이트 폴리영역(100)이 연결되는 효과가 발생한다. 따라서, 본 발명의 퓨즈박스는 불량셀의 어드레스 정보에 따라 해당하는 플레이트 폴리영역(100)을 연결시킴으로써 불량셀의 어드레스정보를 저장하게 된다.

그에 따라, 반도체 메모리 장치는 외부 어드레스가 입력되면 퓨즈 박스에 저장된 불량셀의 어드레스정보와 비교하여 일치하면 외부 어드레스에 해당하는 셀을 불량셀로 판단하고 다른 정상셀로 대체하도록 한다.

도 4a 내지 도 4c는 본 발명의 실시예에 따른 반도체 소자의 퓨즈박스를 도시한 단면도이다.

먼저, 도 4a는 도 2의 AA'의 단면도로서, 절연막(101)의 상부에 플레이트폴리(102)가 분리되어 형성되고 그 상부에 이온주입된 퓨즈폴리(105)가 형성되고, 그 전면에 분리막(106)이 형성되고 그 상부에 절연막(108, 110), 보호막(111)이 순차적으로 적층된다. 그리고, 사진식각공정을 통해 보호막(111), 및 절연막(106, 108, 110)를 식각하여 퓨즈폴리(105)를 노출시키는 퓨즈박스가 형성된다.

도 4b는 도 2의 BB'의 단면도로서 절연막(101)의 상부에 불순물 이온(112)이 주입된 퓨즈폴리(105)가 형성되고, 전면에 분리막(106)이 형성되고 그 상부에 절연막(108, 110)이 순차적으로 적층되고 그 상부에 보호막(111)이 형성된다. 그리고, 보호막(111), 분리막(106) 및 절연막(108, 110)를 식각하여 퓨즈폴리(105)를 노출시키는 퓨즈박스가 형성된다. 이때, 이를 이용한 퓨즈 리페어 공정은, 퓨즈박스 저부에 위치하는 플레이트폴리(102) 사이의 퓨즈폴리(105)에 주입된 불순물 이온(112)을 활성화시키는 것이다.

도 4c는 도 2의 CC'의 단면도로서, 절연막(101)의 상부에 복수개의 퓨즈폴리(105)가 소정거리 이격되어 배열되고 그 전면에 플레이트폴리(102)가 형성된다. 그리고, 그 전면에 분리막(106)이 형성되고 그 상부에 절연막(108, 110)이 순차적으로 적층되고 그 상부에 보호막(111)이 형성되며, 보호막(111), 분리막(106) 및 절연막(108, 110)를 식각하여 퓨즈폴리(105)를 노출시키는 퓨즈박스가 형성된다.

도 5a 내지 도 5g는 본 발명의 실시예에 따른 퓨즈 박스의 공정도이다.

도 5a를 참조하면, 절연막(101)의 상부에 플레이트폴리(102)를 형성하기 위한 폴리물질(미도시)을 전면 증착 한 후, 퓨즈라인 형성용 마스크를 이용하여 퓨즈 라인영역의 양측에 포토 레지스트 패턴(미도시)을 형성한다. 그 후, 포토 레지스트 패턴(미도시)을 마스크로 이용하여 퓨즈라인 영역의 중앙부의 폴리물질(미도시)을 식각하여 퓨즈라인 중앙부가 절단된 플레이트폴리(102)를 형성한다. 이때, 플레이트폴리(102)는 비소(As) 등의 불순물 이온이 도핑된 것이다.

도 5b를 참조하면, 플레이트폴리(102)의 상부 및 노출된 절연막(101)의 상부에 퓨즈폴리(105)를 형성하기 위한 폴리실리콘(103)을 전면증착하고 비소(As) 등의 불순물 이온을 주입한다.

도 5c를 참조하면, 폴리실리콘(103)의 상부에 도 5d의 퓨즈폴리(105)를 형성하기 위한 소정 크기의 포토 레지스트 패턴(104)을 증착한 후, 식각공정을 통해 플레이트 폴리(102)의 일부를 노출시킨다.

도 5d를 참조하면, 퓨즈폴리(105)의 상부 전면에 분리막(106)을 형성하고, 그 상부에 금속물질(107)을 증착한다. 이때, 분리막(106)은 옥사이드계열 또는 PSG 등의 물질을 이용하여 증착되되, 화학기상증착(CVD) 방식, 플라즈마 화학 기상증착(PECVD) 방식 등으로 증착된 것이다. 여기서, 화학기상증착(CVD) 방식은 기체 상태의 화합물을 분해한 후, 화학적 반응에 의해 반도체 기판위에 박막이 에피층을 형성하는 것이고, 플라즈마 화학 기상증착(PECVD) 방식은 화학기상증착법에 플라즈마의 불평형 특성을 이용하는 기술이다.

도 5e를 참조하면, 식각공정을 통해 금속물질(107)을 제거한 후, 그 상부에 절연막(108)과 금속물질(109)을 순차적으로 증착한다. 이때, 상기 금속물질(109)은 가드링의 형성을 위한 것이다.

도 5f를 참조하면, 식각공정을 통해 금속물질(109)을 제거한 후, 절연막(110)과 보호막(111)을 순차적으로 형성한 후, 퓨즈폴리(105)를 오픈하기 위한 포토 레지스트 패턴(112)을 형성한다. 이때, 보호막(111)은 질화물(Nit)을 사용하고, 절연막(101, 108, 110)은 옥사이드(oxide)계통의 물질을 사용한다.

도 5g를 참조하면, 사진식각공정을 통해 트랜치 구조를 형성하여 퓨즈폴리(105)가 오픈되도록 한다. 그 후, 리페어를 위해 퓨즈폴리(105)에 레이저를 조사하여 퓨즈폴리(105)의 불순물 이온이 활성화 됨으로써 분리되어 있던 양단의 플레이트폴리(102)가 연결되도록 한다.

이와같이, 본 발명은 플레이트폴리(102)는 불순물 이온을 도핑하고 퓨즈폴리(105)에 불순물 이온을 주입한 후, 연결시켜야 하는 퓨즈라인 영역내의 퓨즈폴리(105)에 레이저를 조사하여 부분적으로 열처리(annealing)를 하면 퓨즈폴리(105)의 불순물 이온들이 활성화되어 분리되어 있는 플레이트폴리(102)을 연결시킨다.

그에 따라, 불량셀의 어드레스 정보에 따라 원하는 퓨즈라인이 연결되도록 함으로써 종래와 같이 퓨즈라인을 컷팅하기 위한 장비 및 공정이 필요없게 되어 퓨즈라인 컷팅을 위한 장비 및 공정으로 인한 오류를 제거할 수 있다.

이상에서 살펴본 바와 같이, 본 발명은 플레이트 폴리영역에 이온을 도핑하고 퓨즈폴리영역에 이온을 주입한 후, 연결시키기 원하는 퓨즈라인 영역의 퓨즈폴리영역에 레이저를 조사하여 이온을 활성화시킴으로써 분리되어 있는 퓨즈폴리영역을 연결시킴으로써, 레이저에 의한 퓨즈라인의 컷팅 방식에 의한 리페어 장비 오류 및 퓨즈라인 패터닝 오류를 방지할 수 있어 칩 수율을 향상시키는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

1. 퓨즈라인 영역에 중앙부가 이격된 형태로 도핑된 복수개의 플레이트 폴리;

   상기 복수개의 플레이트 폴리 상측의 퓨즈박스 영역에 불순물 이온이 주입되어 구비된 퓨즈 폴리; 및

   상기 퓨즈 폴리를 노출시키도록 상기 복수개의 플레이트 폴리와 상기 퓨즈 폴리의 적층구조 상측에 구비된 절연층

   을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈박스.
2. 제 1항에 있어서, 상기 복수개의 플레이트 폴리는, 상기 퓨즈라인 영역에서 상기 퓨즈 폴리와 중첩되어 구비되는 것을 특징으로 하는 반도체 소자의 퓨즈박스.
3. 절연막 상부의 퓨즈라인 영역 중앙부를 소정 거리 이격시켜 도핑된 플레이트 폴리를 형성하는 공정;

   상기 구조물의 퓨즈박스 영역에 불순물 이온이 이온주입된 퓨즈 폴리를 패터닝하는 공정;

   전체표면의 상부에 분리막을 형성하는 공정;

   상기 분리막의 상부에 절연막 및 보호막을 순차적으로 증착하는 공정; 및

   상기 퓨즈 폴리를 오픈하기 위해 식각공정을 통해 상기 절연막, 상기 보호막, 및 상기 분리막을 식각하여 상기 퓨즈박스 영역을 노출시키는 공정을 포함함을 특징으로 하는 퓨즈박스의 제조방법.
4. 제 3항에 있어서, 상기 퓨즈 폴리는 상기 플레이트 폴리의 형성 공정 후 전면에 폴리실리콘을 증착하고 퓨즈박스용 마스크를 이용한 사진식각 공정을 통해 형성됨을 특징으로 하는 퓨즈박스의 제조방법.
5. 제 3항에 있어서, 상기 보호막은 질화물을 사용하여 형성함을 특징으로 하는 퓨즈박스의 제조방법.
6. 청구항 1항의 퓨즈박스를 퓨즈 리페어하는 방법에 있어서,

   불량셀의 어드레스 정보에 따른 퓨즈박스의 플레이트 폴리 사이에 위치한 퓨즈 폴리에 레이저를 조사하여 상기 퓨즈 폴리에 주입된 불순물 이온을 활성화시켜 동일한 퓨즈라인 영역의 플레이트 폴리 중앙부를 접속시키는 것을 특징으로 하는 리페어 방법.

Images