KR100701861B1 - 강유전체 막의 형성 방법, 강유전체 메모리, 강유전체메모리의 제조 방법, 반도체 장치, 및 반도체 장치의 제조방법 - Google Patents

강유전체 막의 형성 방법, 강유전체 메모리, 강유전체메모리의 제조 방법, 반도체 장치, 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100701861B1
KR100701861B1 KR1020047001489A KR20047001489A KR100701861B1 KR 100701861 B1 KR100701861 B1 KR 100701861B1 KR 1020047001489 A KR1020047001489 A KR 1020047001489A KR 20047001489 A KR20047001489 A KR 20047001489A KR 100701861 B1 KR100701861 B1 KR 100701861B1
Authority
KR
South Korea
Prior art keywords
film
ferroelectric
light
forming
oxide
Prior art date
Application number
KR1020047001489A
Other languages
English (en)
Other versions
KR20040015380A (ko
Inventor
사와사키다츠오
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040015380A publication Critical patent/KR20040015380A/ko
Application granted granted Critical
Publication of KR100701861B1 publication Critical patent/KR100701861B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

본 발명에 관한 강유전체 막의 형성 방법은, 기판(10) 상에 형성된 비정질의 산화물 막(30)에 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물의 미결정핵(40)을 형성한다. 그리고, 미결정핵(40)을 포함하는 산화물 막 상에 광 투과/흡수막(22)을 형성한다. 또한, 광 투과/흡수막(22)의 상부로부터 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물을 결정화시켜서 강유전체(50)를 형성한다.

Description

강유전체 막의 형성 방법, 강유전체 메모리, 강유전체 메모리의 제조 방법, 반도체 장치, 및 반도체 장치의 제조 방법{METHOD OF FORMING FERROELECTRIC FILM, FERROELECTRIC MEMORY, PROCESS FOR PRODUCING FERROELECTRIC MEMORY, SEMICONDUCTOR DEVICE AND PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은, 강유전체 막의 형성 방법, 강유전체 메모리, 강유전체 메모리의 제조 방법, 반도체 장치, 및 반도체 장치의 제조 방법에 관한 것이다.
강유전체 메모리(FeRAM)는, 캐패시터 부분에 강유전체 막을 사용하여 그 자발 분극에 의해 데이터를 유지하는 것이다. 또 최근, 이러한 강유전체 메모리를 이용한 반도체 장치가 주목되고 있다.
종래, 양호한 특성을 나타내는 강유전체 막을 형성하는 경우, 고온으로 열 처리를 실시하여 강유전체 재료를 결정화시킨다. 예를 들면, Pb(Zr, Ti)O3(PZT)에서는 600∼700℃, SrBi2Ta2O9(SBT)에서는 700∼800℃라는 고온에서의 열 처리가 결정화에 필요하게 된다. 그리고, 강유전체 재료의 결정화는, 예를 들면, 열 처리 노(爐)를 이용하여 행해진다.
그러나, 고온의 열 처리는 소자에 부여되는 데미지가 크고, 예를 들면, 원자 확산에 의해 전극 등의 주변 부재의 특성 열화를 초래한다. 또, 강유전체 메모리에 트랜지스터 등의 그 밖의 반도체 디바이스를 집적하는 경우, 고온의 열 처리에 의한 열 부하에 의해서 트랜지스터 등의 특성이 열화하는 경우도 있다.
본 발명의 목적은, 강유전체의 결정화에서의 열 부하를 저감할 수 있는 강유전체 막의 형성 방법을 제공하는 데에 있다. 또, 본 발명의 다른 목적은, 본 발명의 강유전체 막의 형성 방법을 이용한 강유전체 메모리의 제조 방법 및 이것을 이용하여 형성되는 강유전체 메모리를 제공하는 데에 있다. 또, 본 발명의 다른 목적은, 본 발명의 강유전체 메모리의 제조 방법을 이용한 반도체 장치의 제조 방법 및 이것을 이용하여 형성되는 반도체 장치를 제공하는 데에 있다.
본 발명에 관한 강유전체 막의 형성 방법은, 기판 상에 형성된 비정질의 산화물 막에 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물의 미결정핵(microcrystal nuclei)을 형성하는 것, 미결정핵을 포함하는 산화물 막 상에 광 투과/흡수막을 형성하는 것, 광 투과/흡수막의 상부로부터 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물을 결정화시켜서 강유전체를 형성하는 것을 포함한다.
도 1a∼도 1d는 본 발명의 제1 실시 형태에 관한 강유전체 메모리의 제조 공정을 설명하기 위한 도면,
도 2a는 본 발명의 제1 실시 형태에 관한 강유전체 메모리의 제조 공정에서 사용하는 레이저 광 조사 장치를 모식적으로 도시하는 도면,
도 2b는 본 발명의 제1 실시 형태에 관한 강유전체 메모리의 제조 공정에서 사용하는 램프 광 조사 장치를 모식적으로 도시하는 도면,
도 3a∼도 3d는 본 발명의 제1 실시 형태의 실시예 1∼4에 관한 강유전체 막의 형성 공정을 모식적으로 도시하는 도면,
도 4a∼도 4d는 본 발명의 제1 실시 형태의 실시예 5에 관한 강유전체 막의 형성 공정을 모식적으로 도시하는 도면,
도 5a∼도 5d는 본 발명의 제1 실시 형태의 실시예 6에 관한 강유전체 막의 형성 공정을 모식적으로 도시하는 도면,
도 6a∼도 6d는 본 발명의 제1 실시 형태의 실시예 7에 관한 강유전체 막의 형성 공정을 모식적으로 도시하는 도면,
도 7a∼도 7d는 본 발명의 제1 실시 형태의 실시예 8에 관한 강유전체 막의 형성 공정을 모식적으로 도시하는 도면,
도 8a∼도 8d는 본 발명의 제2 실시 형태에 관한 강유전체 메모리의 제조 공정을 모식적으로 도시하는 도면,
도 9a는 본 발명의 제3 실시 형태에 관한 강유전체 메모리 셀의 일 제조 공정을 모식적으로 도시하는 도면,
도 9b는 도 9a의 a-a' 단면도,
도 10a는 본 발명의 제3 실시 형태에 관한 강유전체 메모리 셀의 일 제조 공정을 모식적으로 도시하는 도면,
도 10b는 도 10a의 b-b' 단면도,
도 11은 본 발명의 제4 실시 형태에 관한 강유전체 메모리 셀 어레이를 모식적으로 도시하는 단면도,
도 12a 및 도 12b는 본 발명의 제4 실시 형태에 관한 강유전체 메모리 셀 어레이의 제조 공정을 모식적으로 도시하는 도면,
도 13a는 본 발명의 제5 실시 형태에 관한 반도체 장치를 모식적으로 도시하는 도면,
도 13b는 본 발명의 제5 실시 형태에 관한 반도체 장치의 일 제조 공정을 모식적으로 도시하는 도면이다.
(1) 본 발명의 실시 형태에 관한 강유전체 막의 형성 방법은, 기판 상에 형성된 비정질의 산화물 막에 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물의 미결정핵을 형성하는 것, 미결정핵을 포함하는 산화물 막 상에 광 투과/흡수막을 형성하는 것, 광 투과/흡수막의 상부로부터 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물을 결정화시켜서 강유전체를 형성하는 것을 포함한다.
이 강유전체 막의 형성 방법에서는, 기판 상에 형성된 비정질의 산화물 막의 결정화를 다수의 단계로 나누어 행한다. 또, 이 강유전체 막의 형성 방법에서서는, 산화물 막 상에 광 투과/흡수막을 형성한 후에 산화물의 최종적인 결정화를 행한다. 먼저, 산화물 막에 펄스 형상의 레이저 또는 램프 광을 조사하여 레이저 광 또는 램프 광의 열 에너지를 이용하여 불순물을 제거하는 동시에, 산화물의 미결정 핵을 형성한다. 다음에, 이 산화물 막 상에 레이저 광 또는 램프 광에 대해서 투과 및 흡수의 적어도 한쪽의 성질을 갖는 광 투과/흡수막을 형성한다. 그 후, 광 투과/흡수막의 상부로부터 또한 펄스 형상의 레이저 광 또는 램프 광을 조사한다. 이렇게 하면, 레이저 광 또는 램프 광의 열 에너지는, 광 투과/흡수막을 통해서 산화물 막에 대해서 부여되기 때문에, 산화물은 결정화되어 강유전체 막을 형성할 수 있다.
따라서, 본 실시 형태에 관한 강유전체 막의 형성 방법에 의하면, 순간적으로 고 에너지를 부여할 수 있는 레이저 광 또는 램프 광을 펄스 형상으로 조사함으로써 단시간에 가열을 행할 수 있다. 이 때문에, 이 강유전체 막의 형성 방법에서는, 결정화하는 부분 이외의 열 부하를 저감할 수 있다. 또, 산화물의 결정화 전에 펄스 형상의 레이저 광 또는 램프 광을 조사하여 불순물을 제거할 수 있다. 또한, 광 투과/흡수막을 산화물의 결정화 전에 형성함으로써, 결정화를 위해서 조사되는 레이저 광 또는 램프 광의 열 에너지에 의해서 산화물이 증발 또는 승화하는 경우가 없다. 이 때문에, 결정화한 강유전체에 격자 어긋남 등에 의한 비틀림을 발생시키지 않아, 고품질의 강유전체 막을 형성할 수 있다.
여기에서, 본 명세서 중의 「∼상에 형성」이란, 직접 그 위에 형성되는 경우로 한정되지 않고, 소정의 층을 통해서 형성되는 경우를 포함한다. 또, 본 명세서 중의「펄스 형상」이란, 레이저 광 또는 램프 광을 소정의 간격으로 다수회 조사한 상태를 말하고, 간격은 일정해도 되고 일정하지 않아도 된다.
(2) 또, 본 발명의 실시 형태에 관한 강유전체 막의 형성 방법은, 기판 상에 형성된 비정질의 산화물 막의 소정 부분에만 펄스 형상의 레이저 광을 조사하여 산화물의 미결정핵을 형성하는 것, 미결정핵을 포함하는 산화물 막 상에 광 투과/흡수막을 형성하는 것, 광 투과/흡수막의 상부로부터 펄스 형상의 램프 광을 조사하여 소정 부분의 산화물을 결정화시켜서 강유전체를 형성하는 것을 포함한다.
본 실시 형태에 관한 강유전체 막의 형성 방법에서, 비정질의 산화물 막의 결정화를 다수의 단계로 나누어 행하는 점은 상기 (1)의 경우와 동일하다. 그러나, 본 실시 형태에 관한 강유전체 막의 형성 방법에서는, 산화물의 미결정핵을 형성할 때에, 막의 소정 부분에만 펄스 형상의 레이저 광을 조사하여 불순물 등을 제거하는 동시에 미결정핵을 형성하는 점에서 (1)의 경우와 다르다. 이렇게 하면, 강유전체를 형성하는 공정에서, 막에 펄스 형상의 램프 광이 조사됨으로써, 레이저 광과 램프 광의 양쪽이 조사된 소정 부분만이 결정화된다.
따라서, 본 실시 형태에 관한 강유전체 막의 형성 방법에 의하면, (1)의 경우와 동일한 작용 효과를 발휘할 수 있다. 또한, 본 실시 형태의 강유전체 막의 형성 방법에서는, 소정 부분에만 레이저 광을 조사함으로써 열 부하를 저감할 수 있는 동시에, 소망의 부분만을 효율적으로 결정화할 수 있다.
(3) 또, 본 발명의 실시 형태에 관한 강유전체 막의 형성 방법은, 기판 상에 형성된 비정질의 산화물 막에 펄스 형상의 램프 광을 조사하여 산화물의 미결정핵을 형성하는 것, 미결정핵을 포함하는 산화물 막 상에 광 투과/흡수막을 형성하는 것, 광 투과/흡수막의 상부로부터 소정 부분에만 펄스 형상의 레이저 광을 조사하여 소정 부분의 산화물을 결정화시켜서 강유전체를 형성하는 것을 포함한다.
이 강유전체 막의 형성 방법에서도, (1)의 경우와 동일한 작용 효과를 발휘할 수 있다. 또한, 본 실시 형태의 강유전체 막의 형성 방법에서는, 소정 부분에만 펄스 형상의 레이저 광을 조사하여 램프 광과 레이저 광의 양쪽이 조사된 부분만을 결정화한다. 이 때문에, 열 부하를 보다 저감할 수 있는 동시에, 소망의 부분만을 효율적으로 결정화할 수 있다.
(4) 또, 본 발명에 관한 강유전체 막의 형성 방법은, 기판 상에 형성된 비정질의 산화물 막에 펄스 형상의 레이저 광 또는 램프 광을 조사하는 것, 그 후에 산화물 막 상에 광 투과/흡수막을 형성하는 것, 광 투과/흡수막의 상부로부터 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물을 결정화시켜서 강유전체를 형성하는 것을 포함한다.
이 강유전체 막의 형성 방법에서도, 결정화하는 부분 이외로의 열 부하를 저감할 수 있다. 또한, 이 강유전체 막의 형성 방법에서는, 광 투과/흡수막에 의해서 강유전체 재료의 증발 또는 승화를 방지하여, 고품질의 강유전체 막을 형성할 수 있다.
본 발명의 실시 형태에 관한 강유전체 막의 형성 방법은, 이하의 양태를 취할 수 있다.
(A) 산화물 막의 소정 부분과 다른 부분 상에 배치된 광 투과/흡수막 상에 광 차단막을 형성하는 것을 포함할 수 있다.
이 양태에 의하면, 소정 부분 이외의 부분을 광 차단막으로 덮음으로써, 강유전체를 결정화시키는 부분 이외의 다른 부분에는 광이 조사되지 않는다. 이 때 문에, 다른 부분으로의 열 부하를 대폭으로 저감할 수 있다.
(B) 광 투과/흡수막은, 산화물 막의 소정 부분 상에만 형성되고, 산화물 막의 소정 부분과 다른 부분 상에 광 차단막을 형성하는 것을 포함할 수 있다.
이 양태에 의해서도, 소정 부분 이외의 부분을 광 차단막으로 덮음으로써, 강유전체를 결정화시키는 부분 이외에는 광이 조사되지 않기 때문에, 다른 부분으로의 열 부하를 대폭으로 저감할 수 있다.
(C) 비정질의 산화물 막을, 기판에 대해서 적어도 광 반사막을 통해서 형성할 수 있다.
이 양태에 의하면, 레이저 광 또는 램프 광을 조사하였을 때에 산화물 막을 통과한 광을 광 반사막으로 반사하여 열 처리에 이용할 수 있기 때문에, 보다 단시간에 효율적으로 강유전체의 결정화를 행할 수 있다.
(5) 또, 본 발명의 실시 형태에 관한 강유전체 메모리의 제조 방법은, 상기한 강유전체 막의 형성 방법을 이용하여 강유전체 층을 형성하는 것을 포함한다.
이 강유전체 메모리의 제조 방법에 의하면, 강유전체 층을 형성할 때에 있어서의 열 부하를 저감할 수 있는 동시에, 결정화되는 산화물의 증발 또는 승화를 방지할 수 있다. 이 때문에, 디바이스의 특성 향상 및 디바이스의 수율 향상을 도모할 수 있어, 생산성을 높일 수 있다.
또, 본 실시 형태에 관한 강유전체 메모리의 제조 방법에서, 강유전체 층을 형성할 때에는, 적어도 미결정핵을 포함하는 산화물 막을 에칭하는 것을 포함하고, 에칭 공정을, 적어도 산화물을 결정화시키기 전에 행할 수 있다.
이 양태에 의하면, 산화물을 결정화하여 강유전체 층을 형성하기 전에, 적어도 미결정핵 형성 후의 산화물 막을 소정의 형상으로 에칭해 둔다. 이 때, 전극 등도 에칭할 수 있다. 그 후, 산화물 막에 광 투과/흡수막을 통해서 레이저 광 또는 램프 광을 조사함으로써, 산화물 막의 에칭 데미지를 회복하면서 결정화를 행할 수 있다.
또, 본 실시 형태에 관한 강유전체 메모리의 제조 방법에서는, 강유전체 층을 형성할 때에 있어서 강유전체 층 상에 설치되는 광 투과/흡수막을, 전극으로서 형성할 수 있다.
(6) 또, 본 발명의 실시 형태에 관한 강유전체 메모리는, 상기한 강유전체 메모리의 제조 방법에 의해서 형성된다.
또, 본 발명의 실시 형태에 관한 강유전체 메모리는, 기판 상에 다수 적층된 메모리 셀 어레이를 포함하는 강유전체 메모리로서, 메모리 셀 어레이는, 스트라이프 형상으로 형성되고, 또한 교차하도록 배치되는 다수의 하부 전극 및 상부 전극과, 하부 전극과 상부 전극 사이에서 하부 전극과 상부 전극의 적어도 교차 부분에 배치되는 강유전체 층을 포함하며, 인접하는 메모리 셀 어레이 사이의 교차 부분이 겹치지 않도록, 각 메모리 셀 어레이의 하부 전극과 상부 전극이 배치되어 있다.
이 강유전체 메모리는, 인접하는 메모리 셀 사이에서 각 메모리 셀 어레이의 상부 전극과 하부 전극의 교차 부분이 겹치지 않는다는 신규인 구조를 갖는다.
또, 이 강유전체 메모리는, 후술하는 강유전체 메모리의 제조 방법에 적합하다.
즉, 이 강유전체 메모리의 제조 방법에서는, 다수의 메모리 셀 어레이의 상부 전극을 광 투과/흡수막으로서 형성하고, 강유전체 메모리의 강유전체 층을 상기한 강유전체 막의 형성 방법에 의해서 형성할 수 있다.
이 강유전체 메모리의 제조 방법에 의하면, 상부로부터 조사되는 레이저 광 또는 램프 광이, 각 메모리 셀 어레이의 상부 전극을 통해서 산화물을 결정화함으로써 강유전체 층을 형성할 수 있다. 따라서, 이 강유전체 메모리의 제조 방법에 의하면, 산화물의 증발 또는 승화를 방지하여 양호한 특성의 강유전체 메모리를 얻을 수 있다.
또한, 이 강유전체 메모리의 제조 방법에서는, 적어도 2 이상의 메모리 셀 어레이를 적층한 후에, 각 메모리 셀 어레이에서 산화물 막을 결정화시켜서 강유전체 층을 형성할 수 있다.
이 강유전체 메모리의 제조 방법에 의하면, 다수의 메모리 셀 어레이를 적층한 상태에서 산화물 막을 결정화시키기 때문에, 생산 효율의 향상을 도모할 수 있다.
(7) 또, 본 발명의 실시 형태에 관한 강유전체 메모리의 제조 방법은, 강유전체 층을 갖는 메모리 셀 영역과 그 밖의 회로 영역을 포함하는 반도체 장치의 제조 방법에 적용할 수 있다. 이 반도체 장치의 제조 방법은, 기판 상의 소정의 영역에 메모리 셀 영역을 형성하는 것, 기판 상의 메모리 셀 영역과 다른 부분에 회로 영역을 형성하는 것을 포함하고, 회로 영역을 형성할 때에는, 회로 영역 상에 광 차단막을 형성하는 것을 포함하며, 메모리 셀 영역을 형성할 때에는, 적어도 광 차단막을 형성한 후에 상기 강유전체 메모리의 제조 방법에 의해서 강유전체 층을 형성한다.
이 반도체 장치의 제조 방법에 의하면, 강유전체 층을 포함하는 메모리 셀 영역 이외의 다른 회로 영역으로의 열 부하를 광 차단막에 의해서 저감할 수 있기 때문에, 제조 프로세스의 자유도가 높다. 또, 이 반도체 장치의 제조 방법에 의하면, 다른 회로 영역의 열 부하가 적다. 이 때문에, 본 실시 형태의 반도체 장치의 제조 방법에서는, 예를 들면, 금속 배선 등이 결정화를 위한 열에 의해 열화되지 않아, 제작된 디바이스의 특성 및 디바이스의 수율을 양호하게 유지할 수 있다.
(8) 또, 본 발명의 실시 형태에 관한 반도체 장치는, 강유전체 층을 갖는 메모리 셀 영역과, 메모리 셀 영역과 기판 상의 다른 영역에 배치되는 그 밖의 회로 영역을 포함하고, 상기 반도체 장치의 제조 방법을 이용하여 형성할 수 있다.
이하에, 본 발명에 적합한 실시 형태에 대해서 도면을 참조하면서 상세히 설명한다.
1. 제1 실시 형태
도 1a∼도 1d는 본 발명의 제1 실시 형태에 관한 강유전체 메모리(1000)의 제조 공정의 일례를 모식적으로 도시하는 도면이다.
먼저, 도 1a에 도시하는 바와 같이, 기판(11) 상에 트랜지스터(16)가 형성된 기체(基體)(10) 상에 하부 전극(20), 강유전체 재료인 산화물 막(30)을 순차적으로 적층하여 형성한다. 트랜지스터(16)는 소스 및 드레인(12, 15), 게이트 절연막(13), 게이트(14)를 포함하여 구성되는 MOS 트랜지스터이다. 또한, 트랜지 스터(16)는, 공지의 수법으로 형성할 수 있다.
다음에, 도 1b에 도시하는 바와 같이, 산화물 막(30)에 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물의 미결정핵(40)을 형성한다. 그 후, 이 미결정핵(40)을 포함하는 막 상에 상부 전극(22)을 형성한다. 이 상부 전극(22)은, 후술하는 산화물의 결정화시에 조사되는 레이저 광 또는 램프 광에 대해서 투과 및 흡수의 적어도 한쪽의 성질을 갖는 광 투과/흡수막으로서 형성된다. 또한, 이 상부 전극(22)은, 산화물 도전체로부터 형성할 수 있다. 그 구체예로서는, ITO(Indium Tin Oxide : In2O3-SnO2), SRO(SrRuOx), LSCO(La xSr1-xCoO3), YBCO(YBa2Cu3O7), IrOx 등을 들 수 있다. 이들 재료는, 광을 투과 및 흡수의 적어도 한쪽을 하는 성질을 갖기 때문에, 상부 전극(22)을 형성한 후에도, 레이저 광 또는 램프 광에 의한 산화물의 결정화를 행할 수 있다.
다음에, 도 1c에 도시하는 바와 같이, 상부 전극(22)의 상부로부터 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물을 완전히 결정화시킴으로써 강유전체 막(50)을 형성한다.
상기한 도 1a∼도 1c에서의 공정을 이하, 막 형성 공정이라고 부른다. 또한, 막 형성 공정에서, 산화물 막(30)을 결정화하여 강유전체 막(50)으로 하는 부분은, 막 전체여도 되고, 후술하는 에칭 공정과의 관계에서 소망의 부분만이어도 된다.
다음에, 하부 전극(20), 강유전체 막(50) 및 상부 전극(22)을 에칭하여 강유 전체 캐패시터(100)를 형성한다. 이러한 에칭 공정에서는, 공지의 에칭 수법을 이용할 수 있다.
또한, 도 1c에서 도시한 산화물의 결정화 공정은, 상기 애칭 공정 후에 행할 수도 있다. 이러한 경우에는, 산화물을 결정화하여 강유전체 막(50)을 형성하기 전에, 미결정핵(40) 형성 후의 산화물 막, 상부 전극(20), 하부 전극(22)을 소정의 형상으로 에칭한다. 여기에서는, 적어도 산화물 막이 에칭되면 된다. 그 후, 산화물 막에 상부 전극(22)을 통해서 펄스 형상의 레이저 광 또는 램프 광을 조사함으로써, 산화물 막의 에칭 데미지를 회복하면서 결정화를 행할 수 있다.
그리고, 이 강유전체 캐패시터(100) 상에 절연막(23)을 형성한 후, 배선층(24)에 의해 트랜지스터(16)와 강유전체 캐패시터(100)를 접속함으로써 도 1d에 도시되는 강유전체 메모리(1000)가 형성된다.
또한, 다수의 강유전체 메모리(1000)를 기판(11) 상에 형성하는 경우에는, 각 강유전체 메모리(1000)는, 소자 분리 영역(17)을 형성함으로써 다른 강유전체 메모리(1000)와 소자 분리할 수 있다. 또, 강유전체 캐패시터(100)와 트랜지스터(16)는, 기체(10)에 형성된 예를 들면, 산화실리콘 등으로 이루어지는 층간 절연막(18)에 의해서 배선층(24) 이외에서는 전기적으로 절연된다.
이하에, 본 실시 형태에 관한 강유전체 메모리(1000)의 제조 방법에서의 막 형성 공정의 실시예에 대해서 설명한다.
각 실시예에서는, 예를 들면, 도 2a 및 도 2b에 도시하는 광 조사 장치를 사용하여 산화물의 결정화를 행하고 있다.
도 2a는 레이저 광 조사 장치의 일례를 모식적으로 도시하는 도면이다. 이 레이저 광 조사 장치에서는, 스테이지(2) 상에 탑재된 타겟(1)에, 소정의 파장을 출력하는 레이저(4)로부터의 레이저 광을 미러(5), 렌즈(6)를 통해서 조사할 수 있다. 스테이지(2) 및 레이저(4)는, 제어 장치(3)에서 제어되고, 소정 간격으로 레이저 광의 출력 및 비출력을 반복하여 타겟(1)의 소망의 부분에 대해서 펄스 형상의 광을 조사할 수 있도록 형성되어 있다.
도 2b는 램프 광 조사 장치의 일례를 모식적으로 도시하는 도면이다. 이 램프 광 조사 장치에서는, 스테이지(2) 상에 탑재된 타겟(1)에, 램프(7)로부터 출력되는 램프 광을 조사할 수 있다. 램프(7)는 제어 장치(3)에서 제어되고, 소정 간격으로 램프 광의 출력 및 비출력을 반복하여 타겟(1)에 펄스 형상의 광을 조사할 수 있도록 형성되어 있다.
1-1. 실시예 1
실시예 1에서는, 도 3a∼도 3d를 참조하면서 막 형성 공정을 설명한다.
먼저, 강유전체가 되는 산화물 막(30)의 원료로서 2-에틸헥산산 스트론튬, 2-에틸헥산산 비스무스, 2-에틸헥산산 탄탈을, 용매인 n-옥탄과 아세트산 N부틸에 녹인 용액을 사용하였다. 이것을 도 3a에 도시하는 바와 같이, 예를 들면, 스핀 코트법으로 도포하고, 160℃에서 90초, 260℃에서 4분간 건조하여 비정질의 산화물 막(30)을 형성하였다. 그 후 도 3b에 도시하는 바와 같이, 이 산화물 막(30)에, 1msec의 펄스 폭으로 크세논 램프를 10μJ/㎠의 강도로 10회 발광시켜서 램프 광을 조사하여 산화물의 미결정핵(40)을 형성하였다. 다음에, 도 3c에 도시하는 바와 같이, 미결정핵(40)을 포함하는 막 상에 산화물 도전체로 이루어지는 광 투과/흡수막으로서 상부 전극(22)을 형성하였다. 그 후 또한 도 3d에 도시하는 바와 같이, 상부 전극(22)의 상부로부터 20μJ/㎠의 강도로 10회 발광시켜서 램프 광을 조사하여 산화물을 결정화시켜서, 층상 페로브스카이트형의 결정 구조를 갖는 SBT 강유전체 막(50)을 형성할 수 있었다.
1-2. 실시예 2
실시예 2에서는, 도 3a∼도 3d를 참조하면서 막 형성 공정을 설명한다.
먼저, 강유전체가 되는 산화물 막(30)의 원료로서 2-에틸헥산산 스트론튬, 2-에틸헥산산 비스무스, 2-에틸헥산산 탄탈을, 용매인 n-옥탄과 아세트산 N부틸에 녹인 용액을 사용하였다. 이것을 도 3a에 도시하는 바와 같이, 예를 들면, 스핀 코트법으로 도포하고, 160℃에서 90초, 260℃에서 4분간 건조하여 비정질의 산화물 막(30)을 형성하였다. 그 후 도 3b에 도시하는 바와 같이, 이 산화물 막(30)에, 파장 248㎚의 엑시머 레이저를 50mJ/㎠의 강도로 100회 스캔 조사하여 산화물의 미결정핵(40)을 형성하였다. 다음에, 도 3c에 도시하는 바와 같이, 미결정핵(40)을 포함하는 막 상에 산화물 도전체로 이루어지는 광 투과/흡수막으로서 상부 전극(22)을 형성하였다. 그 후 또한 도 3d에 도시하는 바와 같이, 상부 전극(22)의 상부로부터 248㎚의 엑시머 레이저를 200mJ/㎠의 강도로 200회 스캔 조사하여 산화물을 결정화시켜서, 층상 페로브스카이트형의 결정 구조를 갖는 SBT 강유전체 막(50)을 형성할 수 있었다.
1-3. 실시예 3
실시예 3에서는, 도 3a∼도 3c를 참조하면서 막 형성 공정을 설명한다.
먼저, 강유전체가 되는 산화물 막(30)의 원료로서 2-에틸헥산산 스트론튬, 2-에틸헥산산 비스무스, 2-에틸헥산산 탄탈을, 용매인 n-옥탄과 아세트산 N부틸에 녹인 용액을 사용하였다. 이것을 도 3a에 도시하는 바와 같이, 예를 들면, 스핀 코트법으로 도포하고, 160℃에서 90초, 260℃에서 4분간 건조하여 비정질의 산화물 막(30)을 형성하였다. 그 후 도 3b에 도시하는 바와 같이, 이 산화물 막(30)에, 파장 248㎚의 엑시머 레이저를 50mJ/㎠의 강도로 100회 스캔 조사하여 산화물의 미결정핵(40)을 형성하였다. 다음에, 도 3c에 도시하는 바와 같이, 미결정핵(40)을 포함하는 막 상에 산화물 도전체로 이루어지는 광 투과/흡수막으로서 상부 전극(22)을 형성하였다. 그 후 또한 도 3d에 도시하는 바와 같이, 상부 전극(22)의 상부로부로부터 1msec의 펄스 폭으로 크세논 램프를 20μJ/㎠의 강도로 10회 발광시켜서 램프 광을 조사하여 산화물을 결정화시켜서, 층상 페로브스카이트형의 결정 구조를 갖는 SBT 강유전체 막(50)을 형성할 수 있었다.
1-4. 실시예 4
실시예 4에서는, 도 3a∼도 3c를 참조하면서 막 형성 공정을 설명한다.
먼저, 강유전체가 되는 산화물 막(30)의 원료로서 2-에틸헥산산 스트론튬, 2-에틸헥산산 비스무스, 2-에틸헥산산 탄탈을, 용매인 n-옥탄과 아세트산 N부틸에 녹인 용액을 사용하였다. 이것을 도 3a에 도시하는 바와 같이, 예를 들면, 스핀 코트법으로 도포하고, 160℃에서 90초, 260℃에서 4분간 건조하여 비정질의 산화물 막(30)을 형성하였다. 그 후 도 3b에 도시하는 바와 같이, 이 산화물 막(30)에, 파장 248㎚의 엑시머 레이저를 50mJ/㎠의 강도로 100회 스캔 조사하여 산화물의 미결정핵(40)을 형성하였다. 다음에, 도 3c에 도시하는 바와 같이, 미결정핵(40)을 포함하는 막 상에 산화물 도전체로 이루어지는 광 투과/흡수막으로서 상부 전극(22)을 형성하였다. 그 후 또한 도 3d에 도시하는 바와 같이, 상부 전극(22)의 상부로부터 1msec의 펄스 폭으로 크세논 램프를 20μJ/㎠의 강도로 10회 발광시켜서 램프 광을 조사하여 산화물을 결정화시켜서, 층상 페로브스카이트형의 결정 구조를 갖는 SBT 강유전체 막(50)을 형성할 수 있었다.
1-5. 실시예 1∼4에서의 효과
실시예 1∼4에 관한 막 형성 공정에 의하면, 순간적으로 고 에너지를 부여할 수 있는 레이저 광 또는 램프 광을 펄스 형상으로 조사함으로써 단시간에 가열을 행할 수 있다. 이 때문에, 결정화하는 부분 이외의 예를 들면, 하부 전극(20) 등으로의 열 부하를 저감할 수 있다. 또, 산화물의 결정화 전에 펄스 형상의 레이저 광 또는 램프 광을 조사하여 불순물을 제거할 수 있다. 또한, 광 투과/흡수막이 되는 상부 전극(22)을 산화물의 결정화 전에 형성함으로써, 결정화를 위해서 조사되는 레이저 광 또는 램프 광의 열 에너지에 의해서 산화물이 증발 또는 승화하는 경우가 없다. 이 때문에, 결정화한 강유전체에 격자 어긋남 등에 의한 비틀림을 발생시키지 않아, 고품질의 강유전체 막(50)을 형성할 수 있다.
1-6. 실시예 5
실시예 5에서는, 도 4a∼도 4d를 참조하면서 막 형성 공정을 설명한다.
먼저, 강유전체가 되는 산화물 막(30)의 원료로서 Pb(CH3COO)2 ·3H2O, Zr(n- OC4H9), Ti(i-OC3H7)4의 2-메톡시 에탄올을 용매로 한 용액을 사용하였다. 이것을 도 4a에 도시하는 바와 같이, 예를 들면, 스핀 코트법으로 도포하고, 160℃에서 90초, 400℃에서 60초간 건조하여 비정질의 산화물 막(30)을 형성하였다. 그 후 도 4b에 도시하는 바와 같이, 이 산화물 막(30)에, 파장 248㎚의 엑시머 레이저를 50mJ/㎠의 강도로, 강유전체 캐패시터(100)가 되는 부분에만 50회 스캔 조사하여 산화물의 미결정핵(40)을 형성하였다. 다음에, 도 4c에 도시하는 바와 같이, 미결정핵(40)을 포함하는 막 상에 산화물 도전체로 이루어지는 광 투과/흡수막으로서 상부 전극(22)을 형성하였다. 그 후 또한 도 4d에 도시하는 바와 같이, 상부 전극(22)의 상부로부터 1msec의 펄스 폭으로 크세논 램프를 15μJ/㎠의 강도로 10회 발광시켜서 램프 광을 막 전체면에 조사하였다. 그 결과, 레이저 광과 램프 광이 함께 조사된 부분만이 결정화하여, 페로브스카이트형의 결정 구조를 갖는 PZT 강유전체 막(50)을 형성할 수 있었다.
1-7. 실시예 6
실시예 6에서는, 도 5a∼도 5d를 참조하면서 막 형성 공정을 설명한다.
먼저, 강유전체가 되는 산화물 막(30)의 원료로서 Pb(CH3COO)2 ·3H2O, Zr(n-OC4H9), Ti(i-OC3H7)4의 2-메톡시 에탄올을 용매로 한 용액을 이용하였다. 이것을 도 5a에 도시하는 바와 같이, 예를 들면, 스핀 코트법으로 도포하고, 160℃에서 90초, 400℃에서 60초간 건조하여 비정질의 산화물 막(30)을 형성하였다. 그 후 도 5b에 도시하는 바와 같이, 이 산화물 막(30)에, 1msec의 펄스 폭으로 크세논 램프 를 10μJ/㎠의 강도로 10회 발광시켜서 램프 광을 전체면에 조사하여 산화물의 미결정핵(40)을 형성하였다. 다음에, 도 5d에 도시하는 바와 같이, 미결정핵(40)을 포함하는 막 상에 산화물 도전체로 이루어지는 광 투과/흡수막으로서 상부 전극(22)을 형성하였다. 그 후 또한 도 5d에 도시하는 바와 같이, 상부 전극(22)의 상부로부터 파장 248㎚의 엑시머 레이저를 150mJ/㎠의 강도로, 강유전체 캐패시터(100)가 되는 부분에만 200회 스캔 조사하였다. 그 결과, 레이저 광과 램프 광이 함께 조사된 부분만이 결정화하여, 페로브스카이트형의 결정 구조를 갖는 PZT 강유전체 막(50)을 형성할 수 있었다.
1-8. 실시예 5, 6에서의 효과
실시예 5, 6에 관한 막 형성 공정에 의하면, 실시예 1∼4의 경우와 동일한 효과를 발휘할 수 있다. 또한, 실시예 5, 6에 관한 막 형성 공정에 의하면, 소정 부분에만 펄스 형상의 레이저 광을 조사하여 램프 광과 레이저 광의 양쪽이 조사된 부분만을 결정화하기 때문에, 예를 들면, 하부 전극(20) 등의 다른 부분으로의 열 부하를 보다 저감할 수 있는 동시에, 소망의 부분만을 효율적으로 결정화할 수 있다.
또, 실시예 5, 6에서는, 결정화된 소정 부분 이외의 산화물 막(40)을 강유전체 메모리(1000)의 절연층(23)의 일부로서 사용할 수도 있다. 이 양태에 의하면, 강유전체 캐패시터(100)의 형성을 위한 에칭 공정에서의 강유전체 막(50)에의 데미지를 저감할 수 있는 동시에, 절연층(23)의 형성 공정을 간편화할 수 있다.
1-9. 실시예 7
실시예 7에서는, 도 6a∼도 6c를 참조하면서 막 형성 공정을 설명한다.
먼저, 강유전체가 되는 산화물 막(30)의 원료로서 Pb(CH3COO)2 ·3H2O, Zr(n-OC4H9), Ti(i-OC3H7)4의 2-메톡시 에탄올을 용매로 한 용액을 사용하였다. 이것을 도 6a에 도시하는 바와 같이, 예를 들면, 스핀 코트법으로 도포하고, 160℃에서 90초, 400℃에서 60초간 건조하여 비정질의 산화물 막(30)을 형성하였다. 다음에, 도 6b에 도시하는 바와 같이, 이 산화물 막(30)에, 파장 248㎚의 엑시머 레이저를 50mJ/㎠의 강도로, 강유전체 캐패시터(100)가 되는 부분에만 50회 스캔 조사하여 산화물의 미결정핵(40)을 형성하였다. 여기에서, 광 차단막(60) 아래의 산화물 막(30)은, 광이 조사되지 않기 때문에 비정질인 채로 그대로이다. 그리고, 도 6c에 도시하는 바와 같이, 이 산화물 막(30) 상에 산화물 도전체로 이루어지는 광 투과/흡수막으로서 상부 전극(22)과, 예를 들면, Al, Au, Ag, Cu, Pt, Ir 등의 금속으로 이루어지는 광 차단막(60)을 순차적으로 적층하여 형성하였다. 그 후 또한 도 6d에 도시하는 바와 같이, 1msec의 펄스 폭으로 크세논 램프를 15μJ/㎠의 강도로 10회 발광시켜서 램프 광을 막에 대해서 전체면에 조사하였다. 그 결과, 레이저 광과 램프 광이 함께 조사된 부분만이 결정화하여, 페로브스카이트형의 결정 구조를 갖는 PZT 강유전체 막(50)을 형성할 수 있었다.
또한, 본 실시예에서 상부 전극(22)과 광 차단막(60)을 형성하는 공정에서는, 상부 전극(22)을 미결정핵(40)이 형성된 소정의 부분 상에만 형성하고, 그 밖의 비정질의 산화물 막(30) 상에는 직접, 광 차단막(60)을 형성해도 된다.
1-10. 실시예 8
실시예 8에서는, 도 7a∼도 7d를 참조하면서 막 형성 공정을 설명한다.
먼저, 강유전체가 되는 산화물 막(30)의 원료로서 Pb(CH3COO)2 ·3H2O, Zr(n-OC4H9), Ti(i-OC3H7)4의 2-메톡시 에탄올을 용매로 한 용액을 사용하였다. 이것을 도 7a에 도시하는 바와 같이, 예를 들면, 스핀 코트법으로 도포하고, 160℃에서 90초, 400℃에서 60초간 건조하여 비정질의 산화물 막(30)을 형성하였다. 그리고, 이 산화물 막(30) 상에 예를 들면, Al, Au, Ag, Cu, Pt, Ir 등의 금속으로 이루어지는 광 차단막(60)을 형성하였다. 그 후 도 7b에 도시하는 바와 같이, 1msec의 펄스 폭으로 크세논 램프를 10μJ/㎠의 강도로 10회 발광시켜서 램프 광을 산화물 막(30)에 대해서 전체면에 조사하여 산화물의 미결정핵(40)을 형성하였다. 여기에서, 광 차단막(60) 아래의 산화물 막(30)은, 광이 조사되지 않기 때문에 비정질인 채로 그대로이다. 다음에, 도 7b에 도시하는 바와 같이, 광 차단막(60)을 예를 들면, 에칭 등 의해 제거한 후, 막 전체 상에 산화물 도전체로 이루어지는 광 투과/흡수막으로서 상부 전극(22)을 형성하였다. 그 후 또한 도 6d에 도시하는 바와 같이, 상부 전극(22)의 상부로부터 파장 248㎚의 엑시머 레이저를 150mJ/㎠의 강도로, 강유전체 캐패시터(100)가 되는 부분에만 200회 스캔 조사하였다. 그 결과, 레이저 광과 램프 광이 함께 조사된 부분만이 결정화하여, 페로브스카이트형의 결정 구조를 갖는 PZT 강유전체 막(50)을 형성할 수 있었다.
또한, 본 실시예에서 상부 전극(22)을 형성하는 공정에서는, 비정질의 산화 물 막(30) 상에 형성된 광 차단막(60)을 제거하지 않고, 상부 전극(22)을 미결정핵(40)이 형성된 소정의 부분 상에만 형성할 수도 있다.
1-11. 실시예 7, 8에서의 효과
실시예 7, 8에 관한 막 형성 공정에 의하면, 실시예 1∼4의 경우와 동일한 효과를 발휘할 수 있다. 또한 실시예 7, 8에 관한 막 형성 공정에 의하면, 소정 부분 이외의 부분을 광 차단막(60)으로 덮음으로써, 강유전체를 결정화시키는 부분 이외에는 광이 조사되지 않기 때문에, 예를 들면, 하부 전극(20) 등의 다른 부분으로의 열 부하를 대폭으로 저감할 수 있다.
또, 실시예 7, 8에서도, 실시예 5, 6의 경우와 동일하게, 결정화된 소정 부분 이외의 산화물 막(30)을 강유전체 메모리(1000)의 절연층(23)의 일부로서 사용할 수 있다. 이 양태에 의하면, 강유전체 캐패시터(100)의 형성을 위한 에칭 공정에서의 강유전체 막(50)에의 데미지를 저감할 수 있는 동시에, 절연층(23)의 형성 공정을 간편화할 수 있다.
1-12. 그 밖의 실시예
본 실시 형태의 막 형성 공정은, 실시예 1∼8에 도시한 것 이외의 양태에 의해서도 실시할 수 있다.
예를 들면, 실시예 1∼8에서, 기체(10) 상에 형성되는 하부 전극(20)을 레이저 광 또는 램프 광을 반사하는 재료(예를 들면, Ir, Pt 등의 금속)로 형성함으로써, 광을 조사하였을 때에 산화물 막(30)(또는 40)을 통과한 광을 광 반사막으로 반사하여 열 처리에 이용할 수 있다. 이 양태에 의하면, 보다 단시간에 효율적으 로 강유전체의 결정화를 행할 수 있다. 또한, 하부 전극(20)을 광 반사막으로서 사용하지 않은 경우에는, 별도로, 광 반사막을 산화물 막(30) 아래에 형성해 두어도 된다.
또, 예를 들면, 비정질의 산화물 막(30)에 조사되는 광의 강도와, 그 후 산화물을 결정화하기 위해서 조사되는 광의 강도는, 동일하게 또는 결정화를 위한 조사광의 강도 쪽이 커지도록 설정할 수 있다. 따라서, 다수의 단계로 조사되는 광의 강도는, 실시예 1∼8에 나타낸 경우로 한정되지 않고, 강유전체 재료의 결정화 온도에 따라서 적합한 강도를 설정할 수 있다.
또, 예를 들면, 비정질의 산화물 막(30)에 조사되는 광의 펄스 수(조사 횟수)와, 그 후 산화물을 결정화하기 위해서 조사되는 광의 펄스 수(조사 횟수)는, 동일하게 또는 결정화를 위한 광의 펄스 수 쪽이 커지도록 설정할 수 있다. 따라서, 다수의 단계로 조사되는 광의 펄스 수는, 실시예 1∼8에 나타낸 경우로 한정되지 않고, 강유전체 재료의 결정화 상태에 따라서 적합한 펄스 수를 설정할 수 있다.
또, 실시예 1∼4에서는, SBT 강유전체 막, 실시예 5∼8에서는 PZT 강유전체 막을 형성하는 경우에 대해서 설명하였지만, 막 형성 공정에서는, 각 실시예에 나타내는 수법을 이용하여, 공지의 강유전체 재료로부터 임의의 강유전체 막을 형성할 수 있다. 상기에 나타낸 것 이외의 강유전체 재료로서는, 예를 들면, PZT, SBT에 니오브나 니켈, 마그네슘 등의 금속을 첨가한 것을 들 수 있다. 또, 그 밖의 강유전체 재료의 구체적인 예로서는, 티탄산납(PbTiO3), 지르콘산(PbZrO3), 티탄산 납 란탄((Pb, La)TiO3), 지르콘산 티탄산납 란탄((Pb, La)(Zr, Ti)O3), 또는 마그네슘 니오브산 지르코늄 티탄산납(Pb(Zr, Ti)(Mg, Nb)O3) 등을 사용할 수 있다.
또, 상기한 실시예에서의 산화물 막(30)의 형성 방법으로서는, 예를 들면, 졸겔 원료나 MOD 재료를 이용한 스핀 코트법이나 디핑법인, 스퍼터링법, MOCVD법, 레이저 어블레이션법 등 공지의 막형성 방법을 이용할 수 있다.
또, 상기한 실시예에서, 하부 전극(20)의 재료 및 막형성 방법은, 특별히 한정되지 않고, 공지의 재료 및 막형성 방법을 이용할 수 있다. 전극 재료로서는, 예를 들면, Ir, IrOx, Pt, Ru, RuOx, SrRuOx, LaSrCoOx 등을 예시할 수 있다. 또, 전극막의 막형성 방법으로서는, 예를 들면, 기상법, 액상법 등을 예시할 수 있다.
이상에 기술한 바와 같이, 본 실시 형태의 강유전체 메모리(1000)의 제조 방법에 의하면, 강유전체 층(50)을 형성하는 공정에서의 열 부하를 저감할 수 있다. 또, 본 실시 형태의 강유전체 메모리(1000)의 제조 방법에 의하면, 결정화되는 산화물의 증발 또는 승화를 방지할 수 있다. 이 때문에, 디바이스의 특성 향상 및 수율 향상을 도모할 수 있어, 생산성을 높일 수 있다.
2. 제2 실시 형태
도 8a∼도 8d는 본 발명의 제2 실시 형태에 관한 강유전체 메모리(1100)의 제조 공정의 일례를 모식적으로 도시하는 도면이다. 도 1a∼도 1d에 도시된 부재와 실질적으로 동일 기능을 갖는 부재에 대해서는, 동일 부호를 붙이고 상세한 설명을 생략한다.
먼저, 도 8a에 도시하는 바와 같이, 기판(11) 상에 트랜지스터(16) 및 플러그 전극(26)이 형성된 기체(10) 상에 하부 전극(20), 강유전체 재료인 산화물 막(30)을 순차적으로 적층하여 형성한다.
다음에, 도 8b에 도시하는 바와 같이, 상부 전극(22)의 상부로부터 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물의 미결정핵(40)을 형성한다. 그 후, 이 미결정핵(40)을 포함하는 막 상에 광 투과/흡수막으로서 산화물 도전체로 이루어지는 상부 전극(22)을 형성한다.
그리고, 도 8c에 도시하는 바와 같이, 상부 전극(22)의 상부로부터 펄스 형상의 레이저 광 또는 램프 광을 조사하여 결정화시킴으로써 강유전체 막(50)을 형성한다. 또한, 도 8a∼도 8c에 도시하는 막 형성 공정에서, 산화물 막(30)을 결정화하여 강유전체 막(50)으로 하는 부분은, 막 전체여도 되고, 후술하는 에칭 공정과의 관계에서 소망의 부분만이어도 된다. 막 형성 공정에서는, 제1 실시 형태에서 설명된 실시예에 기초하여 결정화된 강유전체 막(50)을 형성할 수 있다.
다음에, 도 8d에 도시하는 바와 같이, 하부 전극(20), 강유전체 막(50) 및 상부 전극(22)을 에칭하여 강유전체 캐패시터(100)를 형성한다. 여기에서, 강유전체 캐패시터(100)와 트랜지스터(16)는, 플러그 전극(26)에 의해서 접속되어 있다. 그 후, 이 강유전체 캐패시터(100) 상에 절연막(23)을 형성한 후, 외부와의 접촉을 취하기 위한 배선층(24)을 형성하여 강유전체 메모리(1100)를 형성할 수 있다.
따라서, 본 실시 형태의 강유전체 메모리(1100)의 제조 방법에 의하면, 강유 전체 층(50)을 형성하는 공정에서의 열 부하를 저감할 수 있다. 또, 본 실시 형태의 강유전체 메모리(1100)의 제조 방법에 의하면, 결정화되는 산화물의 증발 또는 승화를 방지할 수 있다. 이 때문에, 디바이스의 특성 향상 및 수율 향상을 도모할 수 있어, 생산성을 높일 수 있다.
또, 도 8c에 도시한 산화물의 결정화 공정은, 상기 에칭 공정 후에 행할 수 있다. 이러한 경우에는, 산화물을 결정화하여 강유전체 막(50)을 형성하기 전에, 미결정핵(40) 형성 후의 산화물 막, 상부 전극(20), 하부 전극(22)을 소정의 형상으로 에칭한다. 여기에서는, 적어도 산화물 막이 에칭되면 된다. 그 후, 산화물 막에 상부 전극(22)을 통해서 펄스 형상의 레이저 광 또는 램프 광을 조사함으로써, 산화물 막의 에칭 데미지를 회복하면서 결정화를 행할 수 있다.
3. 제3 실시 형태
도 9a, 도 9b, 도 10a, 및 도 10b는, 본 발명의 제3 실시 형태에 관한 강유전체 메모리 셀 어레이(1200)의 제조 공정의 일례를 모식적으로 도시하는 도면이다. 이러한 강유전체 메모리 셀 어레이(1200)는, 각 메모리 셀을 선택하여 구동하기 위한 주변 회로와 조합함으로써 강유전체 메모리 장치를 구성하지만, 이것에 대해서는 공지의 구조 및 제조 방법을 채용할 수 있는 것으로 하여 도시 및 상세한 설명을 생략한다. 또, 제1 실시 형태나 제2 실시 형태에서 설명된 부재와 동일한 기능을 갖는 부재에는 동일 부호를 붙이고, 상세한 설명을 생략한다. 또한, 도 9a 및 도 10a에서는, 설명의 편의 상, 결정화되지 않은 산화물 막(30)(또는 40)의 도시를 생략한다.
본 실시 형태에 관한 강유전체 메모리 셀 어레이(1200)의 제조 방법에서는, 도 9a 및 도 9b에 도시하는 바와 같이, 기체(10) 상에 스트라이프 형상의 다수의 하부 전극(20)을 형성한다. 계속해서, 도 9a 및 도 9b에 도시하는 바와 같이, 그 위에 제1 실시 형태에서 설명한 실시예에 관한 막 형성 공정을 이용하여 하부 전극(20) 상에 산화물 막(30)을 형성한 후, 소정의 부분에만 레이저 광을 조사하여 산화물의 미결정핵(40)을 형성한다. 또한, 산화물 막(30)의 전체에 레이저 광 또는 램프 광을 조사하여 막 전체에 산화물의 미결정핵(40)을 형성해도 된다.
다음에, 도 10a 및 도 10b에 도시하는 바와 같이, 적어도 소정의 부분에서 산화물의 미결정핵(40)을 포함하는 막 상에, 하부 전극(20)과 직교하도록 스트라이프 형상의 다수의 상부 전극(22)을 형성한다. 이 상부 전극(22)은, 광을 투과 및 흡수의 적어도 한쪽을 하는 산화물 도전체로 형성할 수 있다. 그리고, 이 상부 전극(22)의 상부로부터 레이저 광 또는 램프 광을 조사함으로써 산화물을 결정화하여, 적어도 하부 전극(20)과 상부 전극(22)이 직교하는 부분에 강유전체(50)를 형성한다.
이상의 공정에 의해, 하부 전극(20)과 상부 전극(22) 사이에 강유전체 막(50)이 개재된 강유전체 메모리 셀 어레이(1200)를 형성할 수 있다. 또한, 상기 강유전체 막 형성 공정에서 결정화되지 않은 비정질의 산화물 막(30)(또는 미결정핵(40)을 포함하는 산화물 막)은 각 전극 사이를 절연하기 위한 절연막으로 할 수 있다. 이와 같은 구성으로 함으로써, 강유전체 막(50)의 에칭 공정이나 절연막의 형성 공정을 생략할 수 있어서 제조 프로세스를 간편화할 수 있다.
이상에 기술한 바와 같이, 본 실시 형태의 강유전체 메모리 셀 어레이(1200)의 제조 방법에 의하면, 강유전체 층(50)을 형성하는 공정에서의 열 부하를 저감할 수 있는 동시에, 결정화되는 산화물의 증발 또는 승화를 방지할 수 있다. 이 때문에, 디바이스의 특성 향상 및 수율 향상을 도모할 수 있어, 생산성을 높일 수 있다.
또한, 각 전극 사이를 절연하기 위한 절연막은, 별도로, 설치되어도 되지만 에칭 공정이 필요해진다. 그래서, 이러한 경우에는, 산화물을 결정화하여 강유전체 막(50)을 형성하기 전에, 적어도 미결정핵(40) 형성 후의 산화물 막을 소정의 형상으로 에칭한다. 그 후, 산화물 막에 상부 전극(22)을 통해서 펄스 형상의 레이저 광 또는 램프 광을 조사함으로써, 산화물 막의 에칭 데미지를 회복하면서 결정화를 행할 수 있다. 절연막은, 이 결정화 공정이 종료한 후에 형성하면 양질의 강유전체 막(50)을 얻을 수 있다.
4. 제4 실시 형태
도 11은 본 발명의 제4 실시 형태에 관한 강유전체 메모리(1300)를 모식적으로 도시하는 단면도이다. 제1 실시 형태, 제2 실시 형태, 제3 실시 형태에서 설명된 부재와 동일한 기능을 갖는 부재에는 동일 부호를 붙이고, 상세한 설명을 생략한다. 이 강유전체 메모리(1300)는, 기본적 구성으로서 도 12a 및 도 12b에 도시하는 바와 같은 강유전체 메모리 셀을 매트릭스 형상으로 배치된 강유전체 메모리 셀 어레이(1310, 1320)를 적층한 구조를 갖는다. 또, 강유전체 메모리 셀 어레이(1310, 1320)의 각각은, 제3 실시 형태에 관한 강유전체 메모리 셀(1200)과 동일한 구성을 채용한다. 또, 강유전체 메모리(1300)에는, 이 외에 이 강유전체 메모리 셀 어레이(1310, 1320)를 선택하여 구동하는 주변 회로부가 포함되지만, 이것에 대해서는 공지의 구조를 채용할 수 있기 때문에 도시 및 상세한 설명을 생략한다.
이 강유전체 메모리(1300)에서는, 인접하는 강유전체 메모리 셀(1310, 1320) 사이의 전극의 교차 부분이 겹치지 않도록, 각 강유전체 메모리 셀 어레이(1310, 1320)의 하부 전극(35)(또는 37)과 상부 전극(36)(또는 38)이 배치된다는 신규인 구조를 채용한다. 이 강유전체 메모리(1300)는, 제3 실시 형태에서 설명한 수법을 이용하여, 각 강유전체 메모리 셀 어레이(1310, 1320)를 형성하여 순차적으로 적층하여 갈 수도 있지만, 후술하는 제조 방법에 의해서도 형성할 수 있다.
이하, 이러한 강유전체 메모리(1300)의 다른 제조 방법의 일례에 대해서, 도 11, 도 12a 및 도 12b를 참조하면서 설명한다.
먼저, 도 11, 도 12a에 도시하는 바와 같이, 기체(10) 상에 절연막(34)을 통해서 하부 전극(35), 비정질의 산화물 막(도시 생략)을 형성한다. 그 후, 제1 실시 형태에서 설명한 실시예에 기재된 수법을 이용하여, 적어도 하부 전극(35)과 후술하는 상부 전극(36)을 교차시키는 부분에서 산화물의 미결정핵(도시 생략)을 형성한다. 또한, 기체(10) 상에 형성되는 절연막(34)은, 필수적인 구성 요소가 아니며 필요에 따라서 설치하면 된다.
계속해서, 이 미결정핵을 포함하는 막 상에 산화물 도전체로 이루어지는 광 투과/흡수막으로서 상부 전극(36)을 형성하고, 또한 막 전체 상에 예를 들면, SiO2 등에 의해 층간 절연막(33)을 형성한다. 이 층간 절연막(33)은, 광을 투과하는 재료로 형성할 수 있다. 이것에 의해, 강유전체 메모리 셀 어레이(1310)가 형성된다. 또한, 이 시점에서는, 하부 전극(35) 및 상부 전극(36)의 교차 부분에서는, 산화물은 결정화되어 있지 않다.
다음에, 상기와 동일한 방법에 의해서, 강유전체 메모리 셀 어레이(1310) 상에 강유전체 메모리 셀 어레이(1320)를 형성한다. 여기에서, 강유전체 메모리 셀 어레이(1320) 상에 형성되는 층간 절연막(39)은, 광을 투과하는 재료로 형성할 수 있다. 이러한 강유전체 메모리 셀 어레이(1320)의 형성시에는, 도 12a 및 도 12b에 도시하는 바와 같이, 강유전체 메모리 셀 어레이(1310)의 하부 전극(35) 및 상부 전극(36)의 교차 부분과, 강유전체 메모리 셀 어레이(1320)의 하부 전극(37) 및 상부 전극(38)의 교차 부분이 겹치지 않도록, 하부 전극(37)과 상부 전극(38)을 형성한다.
그 후, 소자의 상부로부터 펄스 형상의 레이저 광 또는 램프 광을 조사함으로써, 각 강유전체 메모리 셀 어레이(1310, 1320)의 전극의 교차 부분에 배치된 산화물을 결정화하여 강유전체 층(50)을 형성한다.
여기에서, 각 강유전체 메모리 셀 어레이(1310, 1320)의 전극의 교차 부분은, 겹치지 않도록 배치되어 있다. 이 때문에, 강유전체 메모리 셀 어레이(1320)의 전극의 교차 부분에서는, 상부 전극(38)을 통해서 결정화가 행해진다. 또, 강유전체 메모리 셀 어레이(1310)의 전극의 교차 부분에서는, 층간 절연막(33, 39) 및 상부 전극(36)을 통해서 결정화가 행해진다.
따라서, 본 실시 형태에 관한 강유전체 메모리(1300)의 제조 방법에 의하면, 강유전체 재료인 산화물의 증발 또는 승화를 방지하여 양호한 특성의 강유전체 메모리를 얻을 수 있다. 또, 이러한 강유전체 메모리(1300)의 제조 방법에 의하면, 다수의 강유전체 메모리 셀 어레이(1310, 1320)를 적층한 상태에서 동시에 산화물을 결정화시킬 수 있기 때문에 제조 프로세스를 간략화할 수 있어서, 생산 효율의 향상을 도모할 수 있다.
또한, 본 실시 형태에서는, 강유전체 메모리 셀 어레이를 2개 적층한 경우 에 대해서 설명하였지만, 이것으로 한정되는 것이 아니라 3개 이상 적층할 수도 있다. 또, 3개 이상의 강유전체 메모리 셀 어레이를 적층한 경우에는, 적어도 2개 이상의 강유전체 메모리 셀 어레이의 강유전체 층(50)을 상기 제조 방법을 이용하여 결정화할 수 있다.
또, 강유전체 메모리 셀 어레이(1310, 1320) 사이를 절연하는 층간 절연막(33, 39)을 형성할 때에는, 에칭 공정이 필요하게 되는 경우가 있다. 그래서, 이러한 경우에는, 산화물을 결정화하여 강유전체 막(50)을 형성하기 전에, 적어도 미결정핵 형성 후의 산화물 막을 전극의 교차 부분의 형상에 맞추어 에칭한다. 그 후, 산화물 막에 상부 전극(36, 38)을 통해서 펄스 형상의 레이저 광 또는 램프 광을 조사함으로써, 산화물 막의 에칭 데미지를 회복하면서 결정화를 행할 수 있다. 층간 절연막(33, 39)은, 이 결정화 공정이 종료한 후에 형성함으로써 양질의 강유전체 막(50)을 얻을 수 있다.
5. 제5 실시 형태
도 13a는 본 발명의 제5 실시 형태에 관한 반도체 장치(2000)를 모식적으로 도시하는 도면이다. 이 반도체 장치는, 강유전체 캐패시터를 포함하는 메모리 셀 영역(1500), 반도체 회로(200, 300, 400)로 이루어지는 그 밖의 회로 영역(500)이 동일 기판 상에 형성되어 구성된다. 메모리 셀 영역(1500)에는, 예를 들면, 제1 및 제2 실시 형태에서 설명한 강유전체 메모리(1000, 1100)가 다수 배치된 것이나 제3 실시 형태 및 제4 실시 형태에서 설명한 강유전체 메모리 셀 어레이(1200, 1310, 1320) 등으로 구성된다. 반도체 회로(200, 300, 400)로서는, 예를 들면, 메모리 셀 영역(1500)용의 구동 회로나 연산 처리 회로, 그 밖의 메모리 장치 등을 들 수 있다.
이 구조를 갖는 반도체 장치(2000)에서는, 강유전체 캐패시터의 형성에서 고온의 열 처리를 행하기 위해서, 기판 상에 회로 영역(500)을 메모리 셀(100)보다 먼저 형성하면, 회로 영역(500)에 포함되는 각 반도체 회로(200, 300, 400)의 특성 열화가 문제가 된다.
그래서, 본 실시 형태에 관한 반도체 장치(2000)에서는, 도 13b에 도시하는 바와 같이, 기판 상에 회로 영역(500)을 형성한 후에 해당 회로 영역(500) 상에 예를 들면, 금속으로 이루어지는 광 차단막(60)을 형성한 후, 기판 상에 메모리 셀(100)을 형성한다. 여기에서 메모리 셀 영역(1500)에 포함되는 강유전체 캐패시터는, 제1 실시 형태의 실시예에서 설명한 강유전체 막의 형성 방법을 이용하여 형성할 수 있다.
즉, 산화물의 결정화를 위해서 조사되는 레이저 광 또는 램프 광은, 광 차단 막(60)에 의해서 해당 막 아래에 있는 회로 영역(500)에 영향을 주는 경우가 없다. 따라서, 본 실시 형태에 관한 반도체 장치(2000)의 제조 방법에 의하면, 강유전체 층을 포함하는 메모리 셀 영역(1500) 이외의 다른 회로 영역(500)으로의 열 부하를 광 차단막(60)에 의해서 저감할 수 있기 때문에, 제조 프로세스의 자유도가 높다. 또, 이러한 제조 방법에 의하면, 다른 회로 영역(500)으로의 열 부하가 적기 때문에, 예를 들면, 회로 중의 금속 배선 등이 열에 의해 열화하지 않아, 반도체 회로(200, 300, 400)의 특성을 담보할 수 있는 동시에, 반도체 장치(2000)의 수율을 향상시킬 수 있다.
이상, 본 발명이 적합한 실시 형태에 대해서 서술하였지만, 본 발명은 이것들로 한정되는 것이 아니라, 본 발명의 요지 범위 내에서 각종 양태를 취할 수 있다.

Claims (23)

  1. 기판 상에 형성된 비정질의 산화물 막에 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물의 미결정핵(microcrystal nuclei)을 형성하는 것,
    미결정핵을 포함하는 산화물 막 상에 광 투과/흡수막을 형성하는 것,
    광 투과/흡수막의 상부로부터 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물을 결정화시켜서 강유전체를 형성하는 것을 포함하는, 강유전체 막의 형성 방법.
  2. 기판 상에 형성된 비정질의 산화물 막의 소정 부분에만 펄스 형상의 레이저 광을 조사하여 산화물의 미결정핵을 형성하는 것,
    미결정핵을 포함하는 산화물 막 상에 광 투과/흡수막을 형성하는 것,
    광 투과/흡수막의 상부로부터 펄스 형상의 램프 광을 조사하여 소정 부분의 산화물을 결정화시켜서 강유전체를 형성하는 것을 포함하는, 강유전체 막의 형성 방법.
  3. 기판 상에 형성된 비정질의 산화물 막에 펄스 형상의 램프 광을 조사하여 산화물의 미결정핵을 형성하는 것,
    미결정핵을 포함하는 산화물 막 상에 광 투과/흡수막을 형성하는 것,
    광 투과/흡수막의 상부로부터 소정 부분에만 펄스 형상의 레이저 광을 조사 하여 소정 부분의 산화물을 결정화시켜서 강유전체를 형성하는 것을 포함하는, 강유전체 막의 형성 방법.
  4. 기판 상에 형성된 비정질의 산화물 막에 펄스 형상의 레이저 광 또는 램프 광을 조사하는 것,
    그 후에 산화물 막 상에 광 투과/흡수막을 형성하는 것,
    광 투과/흡수막의 상부로부터 펄스 형상의 레이저 광 또는 램프 광을 조사하여 산화물을 결정화시켜서 강유전체를 형성하는 것을 포함하는, 강유전체 막의 형성 방법.
  5. 제2항 또는 제3항에 있어서,
    광 투과/흡수막 중 산화물 막의 소정 부분의 위쪽의 영역이 노출되도록 광 투과/흡수막 상에 광 차단막을 형성하는 것을 포함하는, 강유전체 막의 형성 방법.
  6. 제2항 또는 제3항에 있어서,
    광 투과/흡수막은, 산화물 막의 소정 부분 상에만 형성되고,
    산화물 막 상에 광 투과/흡수막을 피해서 광 차단막을 형성하는 것을 포함하는, 강유전체 막의 형성 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    광 투과/흡수막은, 산화물 도전체를 이용하여 형성되는, 강유전체 막의 형성 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    기판상에 광 반사막을 형성하고, 광 반사막의 위쪽에 비정질의 산화물막을 형성하는, 강유전체 막의 형성 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    비정질의 산화물 막에 조사되는 광의 강도와, 산화물을 결정화하기 위해서 조사되는 광의 강도가 다른, 강유전체 막의 형성 방법.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서,
    비정질의 산화물 막에 조사되는 광의 펄스 수와, 산화물을 결정화하기 위해서 조사되는 광의 펄스 수가 다른, 강유전체 막의 형성 방법.
  11. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 강유전체는, 페로브스카이트형 결정 구조를 갖는, 강유전체 막의 형성 방법.
  12. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 강유전체는, 층상 페로브스카이트형 결정 구조를 갖는, 강유전체 막의 형성 방법.
  13. 제1항 내지 제4항 중 어느 한 항에 기재된 강유전체 막의 형성 방법을 이용하여 강유전체 층을 형성하는 것을 포함하는, 강유전체 메모리의 제조 방법.
  14. 제1항 내지 제3항 중 어느 한 항에 기재된 강유전체막의 형성 방법을 이용하여 강유전체층을 형성하며,
    강유전체 층을 형성할 때에는,
    적어도 미결정핵을 포함하는 산화물 막을 에칭하는 것을 포함하고,
    에칭은, 적어도 산화물을 결정화시키기 전에 행해지는, 강유전체 메모리의 제조 방법.
  15. 제13항에 있어서,
    강유전체 층을 형성할 때에, 강유전체 층 상에 설치되는 광 투과/흡수막을 전극으로서 형성하는, 강유전체 메모리의 제조 방법.
  16. 제13항에 기재된 강유전체 메모리의 제조 방법에 의해서 형성되는, 강유전체 메모리.
  17. 제16항에 있어서,
    강유전체 층의 주변에 배치되는 절연층이 산화물의 미결정핵을 갖는, 강유전체 메모리.
  18. 제16항에 있어서,
    강유전체 층 아래에 배치되는 전극이 광을 반사하는 성질을 갖는, 강유전체 메모리.
  19. 삭제
  20. 메모리 셀 어레이가, 스트라이프 형상으로 형성되고, 또한 교차하도록 배치되는 다수의 하부 전극과 상부 전극; 및 하부 전극과 상부 전극 사이에서 하부 전극과 상부 전극의 적어도 교차 부분에 배치되는 강유전체 층을 포함하며, 인접하는 메모리 셀 어레이 사이의 교차 부분이 겹치지 않도록, 각 메모리 셀 어레이의 하부 전극과 상부 전극이 배치되는 강유전체 메모리의 제조 방법으로서,
    상기 강유전체 메모리에 포함되는 다수의 메모리 셀 어레이의 상부 전극을 광 투과/흡수막으로서 형성하고,
    강유전체 메모리의 강유전체 층을 제1항 내지 제4항 중 어느 한 항에 기재된 강유전체 막의 형성 방법에 의해서 형성하는, 강유전체 메모리의 제조 방법.
  21. 제20항에 있어서,
    적어도 2 이상의 메모리 셀 어레이를 적층한 후에, 각 메모리 셀 어레이에서 산화물 막을 결정화시켜서 강유전체 층을 형성하는, 강유전체 메모리의 제조 방법.
  22. 강유전체 층을 갖는 메모리 셀 영역과 그 밖의 회로 영역을 포함하는 반도체 장치의 제조 방법에 있어서,
    기판 상의 소정의 영역에 메모리 셀 영역을 형성하는 것,
    기판 상의 메모리 셀 영역과 다른 부분에 회로 영역을 형성하는 것을 포함하고,
    회로 영역을 형성할 때에는, 회로 영역 상에 광 차단막을 형성하는 것을 포함하며,
    메모리 셀 영역을 형성할 때에는, 적어도 회로 영역 상에 광 차단막을 형성한 후에 제13항에 기재의 강유전체 메모리의 제조 방법에 의해서 상기 강유전체 층을 형성하는, 반도체 장치의 제조 방법.
  23. 강유전체 층을 갖는 메모리 셀 영역과, 메모리 셀 영역과 기판 상의 다른 영역에 배치되는 그 밖의 회로 영역을 포함하고,
    제22항에 기재된 반도체 장치의 제조 방법을 이용하여 형성되는, 반도체 장치.
KR1020047001489A 2002-03-29 2003-03-28 강유전체 막의 형성 방법, 강유전체 메모리, 강유전체메모리의 제조 방법, 반도체 장치, 및 반도체 장치의 제조방법 KR100701861B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00095058 2002-03-29
JP2002095058A JP2003298021A (ja) 2002-03-29 2002-03-29 強誘電体薄膜の形成方法、強誘電体メモリならびに強誘電体メモリの製造方法、および半導体装置ならびに半導体装置の製造方法
PCT/JP2003/003961 WO2003083946A1 (fr) 2002-03-29 2003-03-28 Procede de formation de film ferroelectrique, memoire ferroelectrique et procede de production correspondant, dispositif semi-conducteur et procede de production correspondant

Publications (2)

Publication Number Publication Date
KR20040015380A KR20040015380A (ko) 2004-02-18
KR100701861B1 true KR100701861B1 (ko) 2007-04-02

Family

ID=28671802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047001489A KR100701861B1 (ko) 2002-03-29 2003-03-28 강유전체 막의 형성 방법, 강유전체 메모리, 강유전체메모리의 제조 방법, 반도체 장치, 및 반도체 장치의 제조방법

Country Status (5)

Country Link
US (1) US6884631B2 (ko)
JP (1) JP2003298021A (ko)
KR (1) KR100701861B1 (ko)
CN (1) CN1545734A (ko)
WO (1) WO2003083946A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158487A (ja) 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7247503B2 (en) * 2003-05-07 2007-07-24 Macronix International Co., Ltd. Method of laser annealing to form an epitaxial growth layer
JP2005136071A (ja) * 2003-10-29 2005-05-26 Seiko Epson Corp クロスポイント型強誘電体メモリ
US7633424B1 (en) * 2006-06-08 2009-12-15 Skyworks Solutions, Inc. Wide temperature range dielectric absorber
KR20080010900A (ko) * 2006-07-28 2008-01-31 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
KR100763918B1 (ko) * 2006-07-28 2007-10-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR101169396B1 (ko) * 2006-12-22 2012-07-30 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
JP4963062B2 (ja) * 2006-12-26 2012-06-27 独立行政法人産業技術総合研究所 Ａサイト層状秩序化型ペロブスカイトＭｎ酸化物薄膜の製造方法
KR101038347B1 (ko) * 2008-10-24 2011-05-31 김성년 송풍기
CN107251254B (zh) * 2015-02-17 2020-01-21 株式会社理光 晶体图案形成方法、压电膜制造方法、压电元件制造方法及液体排放头制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375085A (en) * 1992-09-30 1994-12-20 Texas Instruments Incorporated Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US397315A (en) * 1889-02-05 shttrtleff
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5188902A (en) * 1991-05-30 1993-02-23 Northern Illinois University Production of PT/PZT/PLZI thin films, powders, and laser `direct write` patterns
JP3206105B2 (ja) 1992-06-09 2001-09-04 セイコーエプソン株式会社 誘電体素子の製造方法及び半導体記憶装置
US5372859A (en) * 1992-10-20 1994-12-13 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Enhanced fatigue and retention in ferroelectric thin film memory capacitors by post-top electrode anneal treatment
JP3286002B2 (ja) 1993-03-25 2002-05-27 オリンパス光学工業株式会社 薄膜形成装置
JPH07320539A (ja) 1994-05-24 1995-12-08 Sumitomo Electric Ind Ltd 誘電体薄膜の製造方法
KR100318457B1 (ko) * 1998-10-28 2002-02-19 박종섭 플라즈마를이용한강유전체박막형성방법
JP2000144419A (ja) 1998-11-12 2000-05-26 Matsushita Electric Ind Co Ltd 誘電体薄膜の製造方法
JP2001094064A (ja) 1999-09-20 2001-04-06 Toshiba Corp 結晶化方法及び半導体装置の製造方法
JP3664033B2 (ja) * 2000-03-29 2005-06-22 セイコーエプソン株式会社 セラミックスの製造方法およびその製造装置
JP4299959B2 (ja) 2000-08-14 2009-07-22 株式会社東芝 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375085A (en) * 1992-09-30 1994-12-20 Texas Instruments Incorporated Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers

Also Published As

Publication number Publication date
US6884631B2 (en) 2005-04-26
KR20040015380A (ko) 2004-02-18
WO2003083946A1 (fr) 2003-10-09
US20040080991A1 (en) 2004-04-29
JP2003298021A (ja) 2003-10-17
CN1545734A (zh) 2004-11-10

Similar Documents

Publication Publication Date Title
US6858492B2 (en) Method for fabricating a semiconductor memory device
KR100701861B1 (ko) 강유전체 막의 형성 방법, 강유전체 메모리, 강유전체메모리의 제조 방법, 반도체 장치, 및 반도체 장치의 제조방법
KR100457121B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR100567003B1 (ko) 강유전체 막의 형성 방법, 강유전체 메모리, 강유전체메모리의 제조 방법, 반도체 장치, 및 반도체 장치의 제조방법
US7880115B2 (en) Method for laser annealing to form an epitaxial growth layer
JP3206105B2 (ja) 誘電体素子の製造方法及び半導体記憶装置
US7184293B2 (en) Crosspoint-type ferroelectric memory
JP2006093713A (ja) 強誘電膜の形成方法、これを利用したキャパシタ及び半導体メモリ素子の製造方法
JP2004079675A (ja) 半導体装置及びその製造方法
KR100377180B1 (ko) 강유전체 메모리 소자의 제조 방법
US20040152213A1 (en) Ferroelectric memory, method of fabricating the same, semiconductor device, and method of fabricating the same
JP2009081446A (ja) 強誘電体の製造方法
JP2017063138A (ja) 圧電体膜、圧電デバイス、圧電体膜の製造方法
US20050013161A1 (en) Ferroelectric memory and method of manufacturing the same
JP2009239129A (ja) 強誘電体メモリ素子の製造方法
JP2002329844A (ja) 薄膜多層配線回路基板及びその製造方法
JPH09139476A (ja) 強誘電体キャパシタ用セラミック電極
JP2009170696A (ja) 強誘電体メモリ装置とその製造方法
JP2009182309A (ja) 強誘電体メモリ装置の製造方法
JP2002314045A (ja) 強誘電体薄膜の形成方法、強誘電体メモリおよび強誘電体メモリの製造方法
KR20030093125A (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조 방법
WO1992002045A1 (en) Method for manufacturing semiconductor device
KR101060763B1 (ko) 반도체 장치의 강유전체 캐패시터 제조방법
JP2004288812A (ja) クロスポイント型強誘電体メモリ
JP2002222931A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160309

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee