KR100691680B1 - 반도체 장치 시험용 콘택터 및 그 제조 방법 - Google Patents

반도체 장치 시험용 콘택터 및 그 제조 방법 Download PDF

Info

Publication number
KR100691680B1
KR100691680B1 KR1020000082599A KR20000082599A KR100691680B1 KR 100691680 B1 KR100691680 B1 KR 100691680B1 KR 1020000082599 A KR1020000082599 A KR 1020000082599A KR 20000082599 A KR20000082599 A KR 20000082599A KR 100691680 B1 KR100691680 B1 KR 100691680B1
Authority
KR
South Korea
Prior art keywords
contact piece
contact
contactor
electrode
insulating substrate
Prior art date
Application number
KR1020000082599A
Other languages
English (en)
Other versions
KR20010092660A (ko
Inventor
마루야마시게유끼
마쓰끼히로히사
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20010092660A publication Critical patent/KR20010092660A/ko
Application granted granted Critical
Publication of KR100691680B1 publication Critical patent/KR100691680B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49217—Contact or terminal manufacturing by assembling plural parts by elastic joining
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49218—Contact or terminal manufacturing by assembling plural parts with deforming

Abstract

본 발명은 미세한 단자를 갖는 LSI의 시험에 사용되는 콘택터 및 그 제조 방법에 관한 것으로, 저코스트로 다수의 프로브가 형성 가능하고, 양호한 내열성과 수백회의 기계적 수명을 갖고, 또한 고속 동작 시험을 행할 수 있는 콘택터 및 그 제조 방법을 제공하는 것을 과제로 한다.
콘택터(20)는 LSI(6)와 배선 기판(8) 사이에 배치되고, 이것을 콘택트 전극(22)으로 전기적으로 접속한다. 콘택트 전극(22)은 절연 기판(24) 상에 설치된 도전층으로 형성되고, 반도체 장치(6)의 전극(6a)에 접촉하는 LSI측 콘택트 피스(22b1)와, 배선 기판(8)의 전극 단자(8a)에 접촉하는 배선 기판측 콘택트 피스(22b2)와, 이것을 전기적으로 접속하는 링부(22a)를 갖는다.
콘택트 피스, 절연 기판, 배선 기판

Description

반도체 장치 시험용 콘택터 및 그 제조 방법{CONTACTOR FOR TESTING SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 이방성(異方性) 도전 탄성체를 사용한 종래의 콘택터의 일부를 나타낸 단면도.
도 2는 스프링 핀을 사용한 종래의 콘택터의 일부를 나타낸 측면도.
도 3은 본 발명의 제 1 실시예에 의한 콘택터의 일부를 나타낸 단면도.
도 4는 도 3에 나타낸 콘택트 전극의 평면도.
도 5는 도 3에 나타낸 콘택트 전극의 단면도.
도 6은 도 5에 나타낸 콘택트 전극의 형성 공정을 설명하기 위한 도면.
도 7은 콘택트 전극의 굴곡 가공에 사용되는 굴곡 몰드의 단면도.
도 8은 최표층(最表層)이 설치된 콘택트 전극의 단면도.
도 9는 보강재가 설치된 콘택트 전극의 평면도.
도 10은 도 3에 나타낸 콘택트 전극의 변형례의 평면도.
도 11은 도 3에 나타낸 콘택트 전극의 변형례의 평면도.
도 12는 콘택트 전극이 배선 기판 측에 설치된 구성을 나타낸 단면도.
도 13은 본 발명의 제 2 실시예에 의한 콘택터에 설치된 콘택트 전극의 단면 도.
도 14는 본 발명의 제 3 실시예에 의한 콘택터에 설치된 콘택트 전극의 평면도.
도 15는 도 14에 나타낸 콘택트 전극의 단면도.
도 16은 도 14에 나타낸 콘택트 전극이 LSI와 배선 기판과의 사이에 배치된 상태를 나타낸 단면도.
도 17은 도 14에 나타낸 콘택트 전극의 변형례의 단면도.
도 18은 본 발명의 제 4 실시예에 의한 콘택터에 설치된 콘택트 전극의 평면도.
도 19는 도 18에 나타낸 콘택트 전극의 형성 공정을 설명하기 위한 도면.
도 20은 절연 기판에 개구가 형성된 부분의 평면도.
도 21은 도 18에 나타낸 콘택트 전극의 다른 형성 공정을 설명하기 위한 도면.
도 22는 본 발명의 제 5 실시예에 의한 콘택터를 설명하기 위한 도면.
도 23은 도 22에 나타낸 콘택터의 변형례를 나타낸 도면.
도 24는 도 22에 나타낸 콘택터의 변형례를 나타낸 도면.
도 25는 본 발명의 제 6 실시예에 의한 콘택터의 일부 단면도.
도 26은 도 25에 나타낸 콘택트 전극의 평면도.
도 27은 도 25에 나타낸 콘택트 전극의 단면도.
도 28은 본 발명의 제 7 실시예에 의한 콘택터에 설치된 콘택트 전극의 평면 도.
도 29는 도 28에 나타낸 콘택트 전극의 측면도.
도 30은 도 28에 나타낸 콘택트 전극의 연장부 형상의 일례를 나타낸 평면도.
도 31은 본 발명의 제 8 실시예에 의한 콘택터에 설치된 콘택트 전극을 굴곡 가공하기 전의 평면도.
도 32는 본 발명의 제 8 실시예에 의한 콘택터에 설치된 콘택트 전극의 정면도.
도 33은 도 32에 나타낸 콘택트 전극의 측면도.
도 34는 도 32에 나타낸 콘택트 전극의 변형례의 정면도.
도 35는 도 32에 나타낸 콘택트 전극의 변형례의 정면도.
도 36은 LSI측 콘택트 피스를 연장부(92a)에 대하여 90°보다 작은 소정의 각도로 굴곡시킨 예를 나타낸 도면.
도 37은 본 발명의 제 9 실시예에 의한 콘택터에 설치된 콘택트 전극의 평면도.
도 38은 도 37에 나타낸 콘택트 전극의 측면도.
도 39는 본 발명의 제 10 실시예에 의한 콘택터를 설명하기 위한 도면.
도 40은 본 발명의 제 11 실시예에 의한 콘택터에 설치된 콘택트 전극의 배열 구성을 나타낸 도면.
도 41은 도 40에 나타낸 콘택트 전극의 배열 구성에 의한 효과에 대해서 설 명한 도면.
도 42는 본 발명의 제 12 실시예에 의한 콘택터의 일부 단면도.
* 도면의 주요부분에 대한 부호의 설명
20, 120 : 콘택터
22, 32, 42, 52, 82, 92, 92A, 92B, 102 : 콘택트 전극
22a, 32a, 42a, 52a : 링부
22bl, 32bl, 42bl, 52bl, 82b1, 92b1 : LSI측 콘택트 피스
22b2, 32b2, 42b2, 52b2, 82b2, 92b2 : 배선 기판 측 콘택트 피스
22c1 : 박막층 22c2 : 최표층
24 : 절연 기판 24a, 24b, 24c1, 24c2 : 개구
54 : 도전막 56 : 마스크
60, 70 : 급전(給電) 패턴 62, 64 : 개구
72 : 비어 홀(via-hole) 74 : 돌기 피스
92a, 102a : 연장부 110 : 배선 패턴
122 : 스페이서
본 발명은 반도체 장치 시험용 콘택터에 관한 것으로, 특히 미세한 단자나 미세한 피치로 배치된 단자를 갖는 LSI의 시험에 사용되는 콘택터 및 그 제조 방법에 관한 것이다.
LSI 등의 반도체 장치의 제조 공정에서 행하여지는 각종 시험에 있어서, LSI의 단자와의 전기적 도통을 얻기 위해서 콘택터가 이용된다. 소켓을 사용해 접속하는 종래의 반도체 장치에서는 소켓을 콘택터로서 사용할 수 있다. 그러나 패키징하기 전의 베어칩(bare chip)의 상태에서 시험이 행하여지는 LSI, 소위 KGD (Known Good Die)나, 칩 사이즈 패키지(CSP) 같은 LSI는 소켓을 사용하지 않기 때문에, 시험용으로서 전용의 콘택터를 준비할 필요가 있다.
최근, 반도체 칩을 웨이퍼 상태대로 패키징하는 웨이퍼 레벨 패키지 기술이 개발되고 있고, 웨이퍼에 형성된 복수의 반도체 장치를 웨이퍼 상태대로 시험하는 것이 요구되고 있다. 따라서 이와 같은 시험에 사용 가능하고, 염가이고 용이하게 제작할 수 있는 시험용 콘택터의 개발이 요망되고 있다.
콘택터를 사용하는 시험으로서, 번인(burn-in) 시험 및 실고속 시험 같은 최종 시험이 있다.
번인 시험은 그 처리 시간이 길기 때문에, 웨이퍼 레벨에서의 시험의 경우, 웨이퍼 상의 모든 LSI를 일괄 처리해 시험을 할 필요가 있다. 이를 위해서는 웨이퍼 상의 모든 LSI의 단자에 대해 프로브를 접속하고, 프로브에 접속된 배선을 시험 기판(번인 보드)에 의해 외부로 꺼낼 필요가 있다. 이와 같은 번인 보드의 단자수는 수만이나 되는 방대한 수가 된다.
번인 시험은 LSI를 고온 환경 하(125℃~150℃)에 두고 행하여지므로, 시험용 콘택터에는 내열성이 요구된다. 이상과 같은 요구를 만족하는 콘택터를 실현하는 것은 매우 곤란하고, 실현할 수 있었다고 해도 매우 고가인 데다가 수명이 짧았다.
또 최종 시험에서의 실고속 시험을 웨이퍼 상태에서 행하려면 콘택터의 프로브의 길이가 짧지 않으면 안된다. 즉 프로브의 길이는 콘택터의 임피던스에 대략 비례하므로, 프로브가 길면 콘택터의 임피던스가 증대되어 고속 시험이 할 수 없게 되어 버린다. 따라서 실고속 시험에 사용하는 콘택터의 프로브는 가능한 한 짧게 할 필요가 있다.
번인 시험과 마찬가지로, 복수의 반도체 장치를 동시에 시험하기 위해서는 다수의 프로브를 근접해 설치하지 않으면 안된다. 이상과 같은 요구를 만족하는 콘택터를 실현하는 것은 매우 곤란하고, 실현할 수 있었다고 해도, 매우 고가였다.
도 1은 이방성 도전 탄성체를 이용한 종래의 콘택터의 일부를 나타내는 단면도이다. 도 1에 나타내는 콘택터는 이방성 도전 탄성체로서 이방성 도전 고무(2)를 사용하고 있다. 콘택터를 형성하는 이방성 도전 고무(2)는 시험되는 LSI(6)과 시험 기판(8) 간에 배치된다. 시험 기판(8)에는 LSI의 단자(6a)와 전기적으로 도통되어야 할 전극 단자(8a)가 형성되어 있다.
또한 이방성 도전 고무(2)와 LSI(6) 사이에 배치된 멤브레인(membrane)(4)은 이방성 도전 고무(2)와 LSI(6)의 단자(6a) 간의 접속을 확실하게 하기 위해서 설치되어 있다. 따라서 확실한 접속을 확보할 수 있는 것이면, 멤브레인(4)을 설치할 필요는 없다. 또 도 1에 있어서, LSI(6)의 단자(6a)는 오목부에 형성되어 있지만, 반드시 오목부에 설치될 필요는 없고, 평면 상에 단자(6a)가 설치되어 있어도 좋다.
이방성 도전 고무(2)는 도전 부분(2b)만이 도전성을 나타내고, 다른 부분은 절연성을 나타내도록 구성되어 있다. 따라서 LSI(6)의 복수의 단자(6a)의 각각은 대응하는 전극(8a)에 전기적으로 개별로 접속된다. 이와 같은 구성에 있어서, LSI(6)의 단자(6a)와 시험 기판(8)의 전극 단자(8a) 간의 접속압은 이방성 도전 고무(2)의 탄성에 의해 확보되고 있다.
이상과 같은 이방성 도전 고무를 사용한 콘택터는 구조가 단순하고, 현재의 웨이퍼 레벨에서의 시험에서 애용되고 있다. 이방성 도전 고무는 인덕턴스가 작다는 장점을 갖고 있고, 또 열화·손상되었을 때에 기판을 남겨 이방성 도전 고무만을 교환 가능하다는 장점도 가진다.
상술한 이방성 도전부재로 이루어지는 콘택터와는 달리, 스프링 방식에 의한 콘택트 핀을 이용한 콘택터도 알려져 있다. 도 2는 스프링핀을 이용한 종래의 콘택터의 일부를 나타내는 측면도이다.
도 2에 나타내는 콘택터는 프로브(콘택트 핀)로서 굴곡한 와이어(10)를 시험 기판(12)에 형성한 것이다. 와이어(10)의 예로서는 금와이어 등의 본딩 와이어가 사용된다. 와이어(10)의 형성은 와이어 본딩에 의해 행하여진다. 구체적으로는 와이어(1O)의 일단을 시험 기판(12)의 전극 단자(12a)에 접합하고, 도 2에 나타내는 바와 같이 굴곡한 후에 절단한다. 와이어(10)는 굴곡부가 설치됨으로써, 기판의 평면과 수직인 방향으로 탄성 변형이 가능하다. 와이어(10)의 선단을 LSI(6)의 단자(6a)에 압압함으로써, 굴곡부의 탄성 변형을 이용해 확실한 접속을 확보할 수 있다.
삭제
상술한 스프링 핀을 이용한 콘택터에 있어서, 프로브(와이어(10))의 탄성 변형 범위는 100㎛~300㎛로 크기 때문에, 접속압을 충분히 얻을 수 있다. 또 와이어(10)의 높이에 다소의 편차가 있어도, 다수의 와이어를 LSI(6)의 단자(6a)에 확실하게 접속시킬 수 있다. 또 내구성도 이방성 도전 고무보다 현격히 뛰어나고, 십만회 정도의 반복 사용도 가능하다. 또한 번인 시험 같은 고온 환경 하에 놓여져도, 열화하는 일이 없다는 장점을 가진다.
삭제
또 종래의 콘택터의 다른 예로서, 캔틸레버식 프로브 카드가 있다. 캔틸레버식 프로브 카드는 시험 기판의 표면에 텅스텐 등으로 이루어지는 프로브를 비스듬하게 설치한 것이다. 이 방식의 프로브는 상술한 굴곡한 와이어 프로브보다 꽤 긴 치수를 갖고 있다. 즉 비스듬하게 경사한 배치와 길이에 의한 뒤틀림에 의해 충분한 탄성을 달성하여, 접속압을 확보하고 있다.
상술한 이방성 도전부재를 이용한 콘택터는 ① 탄성 변형 범위가 좁고, ② 내구성 약하다고 하는 해결해야 할 과제를 갖고 있다.
① 탄성 변형 범위가 좁은 문제
이방성 도전 고무의 변형은 그 두께를 200㎛으로 한 경우, 25㎛~100㎛ 정도이고, 탄성 변형 범위는 좁다. 이 때문에, LSI의 단자가 형성된 면의 평탄도가 좋지 않으면, 탄성 변형 범위 내에서 흡수되지 않아 확실한 접속을 달성할 수 없다. 따라서 LSI의 기판으로서, 평탄성이 좋은 세라믹 기판이나 유리 기판 등의 고가의 기판을 사용하지 않을 수 없다. 또 웨이퍼 레벨 CSP 같이 큰 땜납 볼을 사용하는 LSI의 경우, 웨이퍼 전역으로 보면 볼 정상의 평탄도는 100㎛ 정도가 되어, 이방성 도전 고무에서는 흡수되지 않는 불균형이 되는 경우가 많다.
② 내구성의 문제
이방성 도전 고무는 고온 환경 하에서는 열화가 심하고, 반복하는 콘택트에 견딜 수 없다. 특히, 번인 시험 같은 고온(125℃~150℃)에서는 기재의 고무가 소성 변형되어 버려, 반복 사용이 곤란한 경우도 있다. 따라서 열화하여 사용할 수 없게 된 이방성 도전 고무만을 교환하고, 시험 기판은 그대로 사용한다고 해도, 웨이퍼 레벨의 크기에 대응할 수 있는 이방성 도전 고무는 한 장에 수십만원 정도 하므로, 시험되는 웨이퍼 한장당의 시험 비용이 인상되어 버린다.
한편, 상술한 스프링 핀을 사용한 콘택터는 ① 제조 비용이 극단적으로 높고, ② 콘택트 핀을 교환할 수 없다고 하는 해결해야 할 과제를 갖고 있다.
① 제조 비용의 문제
도 2에 나타내는 바와 같은 굴곡한 콘택트 핀(프로브)은 1개씩 와이어 본딩으로 형성된다. 이 때문에, 형성하는 프로브의 수에 따라 콘택터의 제조 비용이 증대된다. 웨이퍼 레벨의 LSI에서는 1개의 웨이퍼에 대해 5만개의 단자가 형성되어 있는 경우도 있다. 이와 같은 경우에는 콘택터의 프로브도 5만개 형성되고, 콘택터의 제조 비용이 극단적으로 상승해 버린다. 또한 1개 형(型)의 LSI의 라이프 사이클은 현재 반년(180일) 정도로 짧아지고 있고, 처리 시간이 긴 번인 시험용 콘택터의 사용 회수에는 저절로 제한이 있어, 예를 들면 번인 시험을 1개의 웨이퍼당 24시간(1일) 걸려 행한다고 하면, 1개의 콘택터는 180회 정도밖에 사용할 수 없게 된다. 따라서 1개의 웨이퍼에 대한 콘택터의 상각비는 현저하게 높은 것이 되고, 실용상 이와 같은 콘택터는 채용할 수 없다.
② 콘택트 핀의 교환을 할 수 없는 문제
콘택트 핀(프로브)의 1개라도 손상하여 사용할 수 없게 되면, 그 콘택터는 사용할 수 없게 된다. 실제의 LSI시험에서는 번인 시험에서의 래치업(과대 전류)에 의한 콘택터 핀의 소손(燒損)이나, 기계적인 쇼크에 의한 콘택터 핀의 파손을 완전하게 회피하는 것은 어렵다. 그러나 콘택트 핀은 시험 기판의 전극에 대해 직접 접합되어 있기 때문에, 손상된 1개의 콘택트 핀만 떼고, 새로운 콘택트 핀을 핀 사이에 재차 형성하는 것은 곤란하다. 이 때문에, 오직 1개의 콘택트 핀만이 손상되었을 경우이라도 콘택터 전체가 사용할 수 없게 될 가능성이 있고, 막대한 비용의 손해를 입을 우려가 있다.
한편, 캔틸레버식 프로브 카드는 임피던스가 높다는 해결해야 할 과제를 갖고 있다.
캔틸레버식 프로브 카드의 콘택트 핀(프로브)은 그 길이에 따라 어느 정도의 탄성 변형 범위를 갖고 있으므로, 통상 20mm∼30mm의 길이로 형성된다. 일반적으로, 20mm∼30mm의 핀에서는 20∼30 나노헨리가 되고, 프로브 카드 전체로서의 임피던스가 커져 버린다. 프로브 카드의 임피던스가 크면, 고속의 동작을 달성하기 어렵게 된다. 예를 들면, 20∼30MHz 정도의 속도의 디바이스이면, 20mm∼30mm의 길이의 핀에서도 동작에 지장은 없다. 그러나 200MHz를 넘어가는 고속 디바이스에서는 캔틸레버식 프로브 카드의 임피던스가 너무 커 실고속 동작 시험을 하는 것은 곤란하다.
본 발명은 상기의 점을 감안하여 이루어진 것으로, 웨이퍼 레벨의 번인 시험용으로서는 ① 저비용으로 다수의 프로브가 형성가능하고, ② 프로브를 손상한 경우에 손상된 프로브를 갖는 콘택터를 단독으로 교환 가능하고, ③ 내열성과 수백회의 기계적 수명을 갖으며, 또한 최종 시험용으로서는 ① 프로브의 길이가 짧아서 고속 동작 시험을 하는 것이 가능하고, ② 프로브를 손상한 경우에 손상된 프로브를 포함하는 콘택터를 단독으로 교환 가능한 콘택터 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해서 본 발명에서는 다음에 설명하는 각 수단을 강구한 것을 특징으로 하는 것이다.
본 발명의 제 1 형태는 반도체 장치와 시험용 기판 사이에 배치되어, 상기 반도체 장치를 상기 시험용 기판에 전기적으로 접속하기 위한 콘택터로서, 절연 기판과, 상기 절연 기판 상에 도금된 도전층의 에칭에 의해 형성되며, 상기 반도체 장치의 단자에 접속하는 제 1 콘택트 피스와, 상기 시험용 기판의 전극에 접속하는 제 2 콘택트 피스와, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스를 전기적으로 접속하는 접속부로 이루어지는 것을 특징으로 한다.
삭제
삭제
삭제
또 본 발명의 제 2 형태는 제 1 형태에서 기재된 콘택터로서, 상기 콘택트 전극이 형성된 위치에서 상기 절연 기판 내에 개구를 더 포함하며, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스 중 한쪽은 상기 개구를 통하여, 상기 절연 기판의 한쪽 면으로부터 다른쪽 면으로 연장하는 것을 특징으로 한다.
삭제
또 본 발명의 제 3 형태는 제 1 또는 제 2 형태에 기재된 콘택터로서, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스는 서로 떨어져 배치되어 있고, 상기 접속부는 소정의 형상의 배선 패턴으로서 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스를 전기적으로 접속하는 것을 특징으로 한다.
삭제
또 본 발명의 제 4 형태는 제 1 내지 제 3 형태에 기재된 콘택터로서, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스의 각각은 길이 방향이 상기 절연 기판의 중심으로부터 방사상으로 넓어지는 방향으로 정렬되도록 배치되어 있는 것을 특징으로 한다.
삭제
또 본 발명의 제 5 형태는 반도체 장치와 시험용 기판 사이에 배치되어, 상기 반도체 장치를 상기 시험용 기판에 전기적으로 접속하기 위한 콘택터의 제조 방법으로서, 절연 기판에 도전층을 설치하는 공정과, 상기 도전층을 가공하여, 상기 반도체 장치의 전극에 접속하는 제 1 콘택트 피스와, 상기 시험용 기판의 전극 단자에 접속하는 제 2 콘택트 피스와, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스를 전기적으로 접속하는 접속부로 이루어지는 콘택트 전극을 형성하는 공정과, 상기 제 1 콘택트 피스를 상기 절연 기판의 제 1 면 측에 소정의 각도로 굴곡함과 동시에, 상기 제 2 콘택트 피스를 상기 제 1 면과 반대측의 제 2 면 측에 소정의 각도로 굴곡하는 공정을 갖는 것을 특징으로 한다.
삭제
삭제
삭제
또 본 발명의 제 6 형태는 제 5 형태에 기재된 콘택터의 제조 방법으로서, 상기 도전층을 설치하는 공정은 상기 절연 기판의 표면에 도전성 재료로 이루어지는 막형상 부재를 접합하는 공정으로 이루어지고, 상기 콘택트 전극을 형성하는 공정은 상기 절연 기판에 접합된 상기 도전층을 부분적으로 제거함으로써, 상기 제 1 콘택트 피스와, 상기 제 2 콘택트 피스와, 상기 접속부를 형성하는 공정으로 이루어지는 것을 특징으로 한다.
삭제
삭제
또 본 발명의 제 7 형태는 제 5 형태에 기재된 콘택터의 제조 방법으로서, 상기 도전층을 설치하는 공정은 상기 절연 기판의 표면에 도전성 재료를 퇴적함으로써 상기 도전층을 형성하는 공정으로 이루어지고, 상기 콘택트 전극을 형성하는 공정은 상기 절연 기판 상에 형성된 상기 도전층을 부분적으로 제거함으로써, 상기 제 1 콘택트 피스와, 상기 제 2 콘택트 피스와, 상기 접속부를 형성하는 공정으로 이루어지는 것을 특징으로 한다.
삭제
삭제
또 본 발명의 제 8 형태는 제 5 내지 제 7 형태 중 어느 하나에 기재된 콘택터의 제조 방법으로서, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스가 형성되는 위치에서, 상기 절연 기판에 개구를 형성하는 공정을 더 갖는 것을 특징으로 한다.
삭제
또 본 발명의 제 9 형태는 반도체 장치와 시험용 기판 사이에 배치되어, 상기 반도체 장치를 상기 시험용 기판에 전기적으로 접속하기 위한 콘택터의 제조 방법으로서, 절연 기판을 가공하여, 상기 반도체 장치의 전극에 접속하는 제 1 콘택트 피스와 상기 시험용 기판의 전극 단자에 접속하는 제 2 콘택트 피스를 형성하는 공정과, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스에 도전층을 형성함과 동시에, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스를 전기적으로 접속하는 접속부를 상기 도전층에 의해 형성하는 공정과, 상기 제 1 콘택트 피스를 상기 절연 기판의 제 1 면측에 소정의 각도로 굴곡함과 동시에, 상기 제 2 콘택트 피스를 상기 제 1 면과 반대측의 제 2 면 측에 소정의 각도로 굴곡하는 공정을 갖는 것을 특징으로 한다.
삭제
삭제
삭제
또 본 발명의 제 10 형태는 제 9 형태에 기재된 콘택터의 제조 방법으로서, 상기 기판을 가공하는 공정은 상기 절연 기판에 개구를 형성함으로써, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스를 형성하는 공정을 포함하는 것을 특징으로 한다.
삭제
또 본 발명의 제 11 형태는 제 5 내지 제 10 형태 중 어느 하나에 기재된 콘택터의 제조 방법으로서, 상기 제 1 및 제 2 콘택트 피스 중 적어도 한쪽은 만곡(灣曲) 또는 굴곡(屈曲)한 평면 형상을 갖고 있고, 만곡 또는 굴곡한 평면 형상의 콘택트 피스와 상기 접속부가 연결되는 부분에서 상기 절연 기판에 대해 소정의 각도로 굴곡하는 공정을 더 갖는 것을 특징으로 한다.
삭제
또 본 발명의 제 12 형태는 제 5 내지 제 11 형태 중 어느 하나에 기재된 콘택터의 제조 방법으로서, 상기 콘택트 전극의 특성을 바꾸기 위해 상기 도전층의 표면에 적어도 한층의 표면층을 설치하는 공정을 더 갖는 것을 특징으로 한다.
삭제
또 본 발명의 제 13 형태는 제 5 내지 제 12 형태 중 어느 하나에 기재된 콘택터의 제조 방법으로서, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스의 각각과 상기 접속부가 연결되는 부분에 보강재를 설치하는 공정을 더 갖는 것을 특징으로 한다.
상기한 각 수단은 다음과 같이 작용한다.
제 1 형태의 발명에 의하면, 절연 기판 상에 미리 설치된 도전층에 의해서, 반도체 장치와 시험용 기판의 양쪽에 접속하는 콘택트 전극이 형성된다. 이 때문에, 기존의 반도체 장치 제조 기술을 이용하여, 다수의 콘택트 전극을 절연 기판 상에 한번에 형성할 수 있다. 또 도전층의 탄성을 이용해 각 콘택트 피스의 접속압을 얻을 수 있기 때문에, 간단한 구조로 염가의 콘택트 전극을 형성할 수 있다. 또 콘택트 피스는 시험용 기판에 접합되지 않고, 시험을 할 때에만 콘택트 전극이 시험용 기판의 전극 단자에 접속하므로, 콘택트 전극이 손상된 경우에 콘택터만을 교환할 수 있다. 또한 콘택트 피스는 도전층에 의해 형성되기 때문에, 탄성 변형 범위를 크게 취할 수 있고, 콘택트 전극의 길이를 짧게 할 수 있으므로, 시험 시에 반도체 장치를 고속으로 동작시킬 수 있다.
제 2 형태의 발명에 의하면, 제 1 콘택트 피스와 제 2 콘택트 피스 중 한쪽을 개구를 통해 절연 기판의 한쪽 면으로부터 다른쪽 면측으로 연장하도록 구성했기 때문에, 간단한 구조로 절연 기판의 양측에 콘택트 피스가 연장되는 구성의 콘택트 전극을 달성할 수 있다.
제 3 형태의 발명에 의하면, 제 1 콘택트 피스와 제 2 콘택트 피스를 배선 패턴으로서 형성하기 때문에, 제 2 콘택트 피스를 임의의 위치에 형성할 수 있어 제 2 콘택트 피스의 배치의 자유도가 크다. 따라서 제 2 콘택트 피스에 접속하는 시험용 기판의 전극 단자의 배열을 자유롭게 설정할 수 있다.
제 4 형태의 발명에 의하면, 제 1 콘택트 피스와 제 2 콘택트 피스의 길이 방향이 절연 기판의 중심으로부터 방사상으로 넓어지는 방향으로 정렬되고 있기 때문에, 콘택터, 반도체 장치 및 시험용 기판이 열팽창되었을 때에, 각 콘택트 피스의 접속부가 반도체 장치 및 시험용 기판의 단자로부터 벗어나는 것이 방지된다.
제 5 형태의 발명에 의하면, 절연 기판 상에 미리 설치된 도전층에 의해서, 반도체 장치와 시험용 기판과의 양쪽에 접속하는 콘택트 전극이 형성된다. 이 때문에, 기존의 반도체 장치 제조 기술을 이용하여, 다수의 콘택트 전극을 절연 기판 상에 한번에 형성할 수 있다. 또 각 콘택트 피스를 반대 측에 굴곡해 도전층의 탄성을 이용해 각 콘택트 피스의 접속압을 얻을 수 있기 때문에, 간단한 구조로 염가의 콘택트 전극을 형성할 수 있다. 또 콘택트 피스는 시험용 기판에 접합되지 않고, 시험을 할 때에만 콘택트 전극이 시험용 기판의 전극 단자에 접속하므로, 콘택트 전극이 손상된 경우에 콘택터만을 교환할 수 있다. 또한 콘택트 피스는 도전층에 의해 형성되기 때문에, 탄성 변형 범위를 크게 취할 수 있고, 콘택트 전극의 길이를 짧게 할 수 있으므로, 시험시에 반도체 장치를 고속으로 동작시킬 수 있다.
삭제
제 6 형태의 발명에 의하면, 절연 기판에 설치되는 도전층은, 예를 들면 동판 또는 동박(銅箔)과 같은 막상 부재를 접합함으로써 형성되고, 이것을 예를 들면 에칭에 의해 콘택트 전극의 형상으로 가공함으로써, 용이하게 콘택트 전극을 형성할 수 있다.
제 7 형태의 발명에 의하면, 절연 기판에 설치되는 도전층은, 예를 들면 도전성 재료를 스퍼터링, 증착 등의 방법으로 절연 기판 상에 퇴적함으로써 형성되고, 이것을 예를 들면 에칭에 의해서 콘택트 전극의 형상으로 가공함으로써, 용이하게 콘택트 전극을 형성할 수 있다.
제 8 형태의 발명에 의하면, 제 1 콘택트 피스와 제 2 콘택트 피스가 형성되는 위치에 있어서, 절연 기판에 개구가 형성되기 때문에, 제 1 콘택트 피스와 제 2 콘택트 피스 중 한쪽을 개구를 통해 반대 측으로 굴곡할 수 있다. 또 개구를 통해 휘는 모양에 따라 각 콘택트 피스를 굴곡할 수 있기 때문에, 콘택트 전극의 형성은 용이해진다.
제 9 형태의 발명에 의하면, 절연 기판에 콘택트 피스의 형상을 형성해 두고, 그 위에 도전층을 형성하여 콘택트 전극을 형성하기 때문에, 기존의 반도체 장치 제조 기술을 이용하여 다수의 콘택트 전극을 절연 기판 상에 한번에 형성할 수 있다. 또 각 콘택트 피스를 반대 측에 굴곡하여 도전층의 탄성을 이용해 각 콘택트 피스의 접속압을 얻을 수 있기 때문에, 간단한 구조로 염가의 콘택트 전극을 형성할 수 있다. 또 콘택트 피스는 시험용 기판에 접합되지 않고, 시험을 할 때에만 콘택트 전극이 시험용 기판의 전극 단자에 접속하므로, 콘택트 전극이 손상된 경우에 콘택터만을 교환할 수 있다. 또한 콘택트 피스는 도전층에 의해 형성되기 때문에, 탄성 변형 범위를 크게 취할 수 있고, 콘택트 전극의 길이를 짧게 할 수 있으므로, 시험시에 반도체 장치를 고속으로 동작시킬 수 있다.
제 10 형태의 발명에 의하면, 절연 기판에 개구를 형성함으로써 각 콘택트 피스의 형상을 형성하므로, 콘택트 피스를 용이하게 형성할 수 있다.
제 11 형태의 발명에 의하면, 콘택트 피스가 만곡 또는 굴곡한 평면 형상을 갖고 있기 때문에, 만곡 또는 굴곡 형상에 의해 큰 탄성 변형 범위를 달성할 수 있다.
제 12 형태의 발명에 의하면, 도전층의 표면에 설치된 표면층에 의해, 예를 들면 콘택트 전극의 탄성 특성이나 전기적 특성을 바꿀 수 있다.
제 13 형태의 발명에 의하면, 제 1 콘택트 피스와 제 2 콘택트 피스의 각각과 접속부가 연결되는 부분에 보강재가 설치됨으로써, 각 콘택트 피스에서 가장 응력이 큰 부분만을 보강할 수 있고, 콘택트 피스의 손상이나 영구 변형을 방지할 수 있다.
(발명의 실시예)
다음에 본 발명의 실시예에 대해서 도면과 함께 설명한다.
도 3은 본 발명의 제 1 실시예에 의한 콘택터의 일부를 나타내는 단면도이다. 도 4는 도 3에 나타내는 콘택트 전극의 평면도이다. 본 발명의 제 1 실시예에 의한 콘택터(20)는 도3 및 4에 나타내는 콘택트 전극(22)을 복수개 갖는 판상 또는 시트상의 기판으로 형성된다.
도 3에 나타낸 바와 같이, LSI(6)의 시험을 할 때에, 콘택터(20)는 LSI(6)과 시험 기판(8) 사이에 배치되고, LSI(6)과 시험 기판(8)을 전기적으로 접속하는 기능을 갖는다. LSI(6)은 평탄한 알루미늄제의 패드로서 형성된 복수의 단자(6a)를 갖는다. 또 시험 기판(8)은 LSI(6)의 단자(6a)에 대응하여 배치된 복수의 전극 단자(8a)를 갖는다. 전극 단자(8a)는 예를 들면 표면에 금층이 설치된 평탄한 패드로서 형성된다.
콘택트 전극(22)은 LSI(6)의 단자(6a)와 시험 기판(8)의 전극 단자(8a) 사이에 배치되어, 단자(6a)와 전극 단자(8a)의 양쪽에 접속하여 양자를 전기적으로 접속하도록 구성되어 있다. 본 실시예에서는 콘택트 전극(22)은 강판 또는 동박(Cu)에 의해 절연 기판(24) 상에 형성되어 있다.
콘택트 전극(22)은 도 4에 나타낸 바와 같이, 링부(22a)와, LSI측 콘택트 피스(22b1)와, 배선 기판측 콘택트 피스(22b2)로 이루어진다. 절연 기판(24)에는 링부(22a)의 내경과 대략 동일한 직경을 갖는 원형의 개구(24a)가 형성되어 있다.
LSI측 콘택트 피스(22b1)는 링부(22a)의 내주(內周)로부터 링부(22a)의 중심을 향해 연장되고, 또한 링부(22a)에 연결되는 부분의 근방에서 위쪽을 향해 소정의 각도로 굴곡되고 있다. 배선 기판측 콘택트 피스(22b2)는 링부(22a)의 내주로부터 링부(22a)의 중심을 향해 연장되고, 또한 링부(22a)에 연결되는 부분의 근방에서 아래쪽을 향해 소정의 각도로 굴곡되어 있다. 즉 배선 기판측 콘택트 피스(22b2)는 절연 기판(24)에 형성된 개구(24a)를 통과하여, LSI측 콘택트 피스(22b1)와는 반대측을 향해 굴곡되어 있다.
LSI측 콘택트 피스(22b1) 및 배선 기판측 콘택트 피스(22b2)는 동판 또는 동박 그대로 사용해도 좋다. 그러나 표면이 동만으로 이루어지면, 표면이 산화하여 접속이 나쁘게 된다. 또 동판 또는 동박만으로는 필요한 접속압(10g/핀 정도)을 얻을 수 없는 경우도 있다. 그래서 도 5에 나타낸 바와 같이, 콘택트 전극(22)의 표면에 도전성 재료에 의한 박막층(22c1)을 형성함으로써, 표면의 산화를 방지함과 동시에, 강도를 증대하고, 탄성 특성을 개선하는 것이 바람직하다.
삭제
박막층(22c1)은 도금으로 형성할 수 있다. 도금으로 형성하는 경우, 박막층(22c1)의 재료로서는 니켈(Ni), 코발트(Co), 철(Fe) 등의 금속 재료가 바람직하고, 그 중에서도 특히 니켈(Ni)이 바람직하다. 또 니켈(Ni), 코발트(Co), 철(Fe) 또는 동(Cu)의 합금을 이용해 박막층(22c1)을 형성해도 좋다. 또 금(Au), 은(Ag), 로듐(Rh), 팔라듐(Pd), 백금(Pt) 및 이들 합금을 사용할 수도 있다. 또한 텅스텐(W), 몰리브덴(Mo) 및 이들 합금을 사용해도 좋다. 또 베릴륨(Be)와 동(Cu)의 합금에 의해 박막층(22c1)을 형성해도 좋다.
다음에 콘택트 전극(22)의 형성 방법에 대해서 도 6을 참조하면서 설명한다.
도 6은 콘택트 전극(22)의 형성 공정을 나타내는 도면이다. 먼저 개구(24a)가 형성된 절연 기판(24)에 동판 또는 동박을 접합하고, 도 6의 (a)에 나타낸 바와 같은 콘택트 전극(22)의 원형(原型)을 에칭 등으로 형성한다. 개구(24a)는 레이저 가공, 프레스 가공 또는 에칭에 의해 형성할 수 있다. 또 절연 기판(24)에 동판 또는 동박을 접합한 후에, 에칭에 의해 개구(24a)를 형성해도 좋다. 또한 콘택트 전극(22)의 원형을 동판 또는 동박을 접합함으로써 형성하는 대신에, 동층을 도금으로 형성하거나, 증착 등에 의해 형성하여도 좋다.
삭제
다음에 도 6의 (a)에 나타낸 콘택트 전극(22)의 원형에 도금 처리를 실시하여, 도 6의 (b)에 나타낸 바와 같이, 콘택트 전극(22)의 원형 상에 박막층(22c1)을 형성한다. 박막층(22c1)의 두께는 콘택터(20)에 요구되는 내구성, 사용 온도, LSI(6)의 단자(6a)의 재질 등에 따라서 적당히 설정한다.
도금 처리가 종료된 후, 도 6의 (c)에 나타낸 바와 같이, 콘택트 피스(22b1, 22b2)의 굴절 가공을 행한다. 도 7에 나타낸 바와 같은 상(上)형(26A) 및 하(下)형(26B)으로 이루어지는 굴절형(26)을 사용하면, 콘택트 피스(22b1, 22b2)의 양쪽을 동시에 반대 방향으로 구부릴 수 있다. 콘택트 피스(22b1, 22b2)의 굴절 각도는 구부린 콘택트 피스의 선단이 대응하는 LSI(6)의 단자(6a) 또는 배선 기판(24)의 전극 단자(8a)의 소정의 위치(기본적으로는 대략 중앙)에 위치하도록, 스프링백(spring back) 등도 고려한 후에 설정된다.
웨이퍼 레벨의 LSI의 시험용 콘택터를 제작하는 경우, 모든 콘택터 전극을 일괄적으로 굴절 가공하는 것이 바람직하다. 그러나 굴절 가공에 소비되는 시간은 매우 짧기 때문에, 웨이퍼 상의 몇개의 LSI마다 차례로 굴절 가공을 하여도 좋다.
굴절 각도가 급준한 경우는, 박막층(22c1)이 형성되어 있으면 굴절하기 어려운 경우가 있다. 이와 같은 경우는 박막층(22c1)을 형성하기 위한 도금 공정을 굴절 공정 후에 하여도 좋다. 또 도금 공정에서 콘택트 피스의 굴절 각도나 형상이 바뀌는 것이 문제가 되는 경우도 있다. 이와 같은 경우는 박막층(22c1)이 어느 정도의 두께가 되도록 도금한 후에 굴절 가공을 하고, 이 후에 다시 도금 처리를 하여도 좋다. 또한 굴절 가공 전에 니켈(Ni) 도금을 실시해 콘택트 피스의 기계적 강도를 증대하고, 굴절 가공 후에 산화하기 어려운 금(Au) 또는 팔라듐(Pd) 도금을 실시하여도 좋다.
상술한 방법으로 제작된 콘택터(20)는 웨이퍼 레벨 LSI의 시험용 콘택터와 같이 다수의 콘택트 전극(콘택트 핀)을 형성하여야 하는 경우에서도, 제조 공정, 제조 비용은 거의 바뀌지 않는다. 따라서 콘택트 핀의 수가 많을수록 콘택트 핀 1개당의 제조 단가는 싸져, 염가의 콘택터를 제공할 수 있다.
또한 도 8에 나타내는 바와 같이, 박막층(22c1)의 표면에 박막층(22c2)을 최표층(最表層)으로서 더 형성해도 좋다. 박막층(22c2)은 콘택트 전극(20) 전체의 전기 저항을 저감하기 위해서 설치되는 것이며, 도금으로 형성할 수 있다. 도금으로 형성하는 경우는 금(Au) 또는 팔라듐(Pd) 등의 백금계 금속을 이용하는 것이 바람직하다.
콘택트 전극의 최표층의 표면을 어느 정도 거칠게 하는, 즉 최표층의 표면에 요철(凹凸)을 설치함으로써, 전기적 접속을 용이하게 할 수도 있다. 즉 LSI측 및 배선 기판측 콘택트 피스(22b1, 22b2)가 대응하는 단자(6, 8a)에 압압되었을 때에, 최표층의 요철이 단자 상의 산화막을 파괴하기 때문에, 용이하게 전기적 접속을 할 수 있도록 하는 것이다. 최표층의 표면을 거칠게 하려면, 도금시에 흘리는 전류를 변화시키는 방법이 있다. 예를 들면, 도금 전압으로서 정현파(正弦波)적인 변동을 하는 전압을 인가함으로써, 도금 조건을 변동시켜 도금층의 표면에 요철을 갖게 하는 것이다.
또한, 땜납 단자와의 접속을 행할 경우에는, 최표층을 땜납이 부착되기 어려운 로듐(Rh)에 의해 형성하거나, 땜납 합금을 형성하기 어려운 팔라듐(Pd) 또는 백금(Pt)에 의해 형성하는 것이 바람직하다.
예를 들면, 콘택트 전극(22)을 도 8에 나타낸 바와 같은 구성으로 하여, 절연 기판(24)에 두께 18㎛의 동박을 접합시키고, 그 표면에 두께 25㎛의 니켈(Ni)층을 도금에 의해 형성하여 최표층으로 하며, 두께 1∼3㎛의 금(Au) 또는 팔라듐(Pd)층을 도금에 의해 더 형성한 콘택트 전극은, 125℃의 고온 하에서 1핀당 10g의 접속압을 가하여도, 10000회 이상의 반복 접속이 가능하다. 상술한 콘택터는 약 12㎛의 니켈(Ni) 도금층을 굴곡 가공 전에 형성하고, 굴곡 가공 후에 약 12㎛의 니켈(Ni) 도금층을 다시 형성한 후, 두께 1∼3㎛의 금(Au) 또는 팔라듐(Pd) 도금층을 형성하는 것에 의해서도 형성 가능하다.
상술한 바와 같이, 도금층의 수, 도금의 재질, 도금 처리 횟수, 및 도금을 행하는 시점을 바꿈으로써, 원하는 기계적 및 전기적 특성을 달성할 수 있다.
또한, 상술한 콘택터(20)를 형성한 후, 도 9에 나타낸 바와 같이, 콘택트 피스(22b1, 22b2)의 하측에 보강재(28)를 설치하는 것으로 하여도 좋다. 보강재(28)는, 예를 들어 에폭시 수지 등을 포팅(potting)에 의해 도포하여 경화(硬化)시킴으로써 용이하게 형성할 수 있다. 이와 같이 보강재(28)를 콘택트 피스의 하측 부분에만 설치함으로써, 콘택트 피스의 손상을 방지할 수 있어, 수명이 긴 콘택터를 제작할 수 있다.
상술한 콘택트 전극(22)에 있어서는, 콘택트 피스(22b1, 22b2)는 동일한 직경 방향으로 정렬하여 연장되고 있다. 그러나, 콘택트 피스(22b1, 22b2)는 도 10에 나타낸 바와 같이 서로 위치를 어긋나게 형성할 수도 있다. 이 경우, 콘택트 피스(22b1, 22b2)를 길게 할 수 있어, 콘택트 피스(22b1, 22b2)의 탄성 변형 범위를 크게 할 수 있다.
또한, 콘택트 피스(22b1, 22b2)의 길이를 동일하게 할 필요는 없으며, 도 11에 나타낸 바와 같이, 콘택트 피스(22b2)를 콘택트 피스(22b1)보다 길게 하여도 좋다. 즉, 콘택트 피스(22b2)는 도 3에 나타낸 바와 같이 절연 기판(24)의 개구(24a)를 통과하여 반대쪽까지 연장해야만 하기 때문에, 콘택트 피스(22b1)보다 길게 한 것이다.
이상과 같이, 콘택트 피스의 길이는 필요한 접속 구조를 달성할 수 있도록 적절히 설정할 수 있다. 또한, 절연 기판(24)에 형성되는 콘택트 전극(22)의 위치는 도 12에 나타낸 바와 같이 배선 기판(8) 측이어도 좋다.
또한, 절연 기판(24)의 열팽창 계수와 LSI(6)의 열팽창 계수가 대략 동일해지도록 절연 기판(24)의 재료를 선정함으로써, 온도 변동에 의해 콘택트 피스가 LSI(6)의 단자로부터 벗어나는 것을 방지할 수 있다. 또한, 절연 기판(24)의 열팽창 계수와 배선 기판(8)의 열팽창 계수가 대략 동일해지도록, 절연 기판(24)의 재료를 선정하면, 배선 기판(8)의 전극 단자(8a)로부터 콘택트 피스가 벗어나는 것을 방지할 수 있다. 절연 기판(24)은 폴리이미드 등의 절연 테이프 기판, 세라믹 기판, 유리 기판, 또는 표면에 절연 산화막이 형성된 실리콘(Si) 기판에 의해 형성할 수 있다. 세라믹 기판, 유리 기판 및 실리콘(Si) 기판은 폴리이미드 등의 절연 테이프 기판보다 유연성이 부족하지만, 우수한 평탄성을 갖고 있다. 따라서, LSI(6) 또는 배선 기판(8)과의 적절한 접속에 필요한 높이 편차의 흡수는, LSI측 콘택트 피스 및 배선 기판 측 콘택트 피스의 탄성 변형에 의해 달성할 수 있다.
다음으로, 본 발명의 제 2 실시예에 대해서 도 13을 참조하면서 설명한다.
도 13은 본 발명의 제 2 실시예에 의한 콘택터의 콘택트 전극(32)을 나타낸 단면도이다. 콘택터의 전체 구성은 상술한 제 1 실시예에 의한 콘택터(20)와 동일 하여, 그의 설명을 생략한다.
도 13에 나타낸 콘택트 전극(32)은 절연 기판(24)의 양면에 동판 또는 동박을 접합시킴으로써 형성된다. 콘택트 전극(32)은 콘택트 전극(22)과 동일하게 링부(32a)와 LSI측 콘택트 피스(32b1)를 갖는다. 링부(32a)와 LSI측 콘택트 피스(32b1)는 절연 기판(24)의 한쪽(LSI(6) 측)에 설치된 동판 또는 동박에 의해 형성되어 있다. 따라서, 링부(32a)와 LSI측 콘택트 피스(32b1)는 절연 기판(24)의 한쪽(LSI(6) 측)에 배치되어 있다.
그러나, 상술한 콘택트 전극(22)과는 달리, 배선 기판 측 콘택트 피스(32b2)는 배선 기판(8) 측에 부착된 동판 또는 동박에 의해 형성되어 있다. 따라서, 배선 기판 측 콘택트 피스(32b2)는 개구(24a)를 통과하지 않고, 배선 기판(8) 측에 연장하고 있다.
배선 기판 측 콘택트 피스(32b2)는 절연 기판(24)의 반대쪽에 위치하는 링부(32a)에 비어 홀(34)에 의해 전기적으로 접속되어 있고, 따라서, 배선 기판 측 콘택트 피스(32b2)는 비어 홀(34) 및 링부(32a)를 통하여 LSI측 콘택트 피스(32b1)에 전기적으로 접속되어 있다.
본 실시예에 의한 콘택트 전극(32)을 갖는 콘택터에 의하면, 콘택트 피스(32b1, 32b2)를 동일한 길이로 형성하여 동일한 각도로 굴곡 가공함으로써, LSI측 및 배선 기판 측에서 동일한 구성의 콘택트 피스를 형성할 수 있다.
다음으로, 본 발명의 제 3 실시예에 대해서 도 14 내지 도 17을 참조하면서 설명한다. 도 14는 본 발명의 제 3 실시예에 의한 콘택터의 콘택트 전극(42)을 나 타낸 평면도이다. 도 15는 도 14에 나타낸 콘택트 전극(42)의 단면도이다.
도 14에 나타낸 본 발명의 제 3 실시예에 의한 콘택트 전극(42)은, LSI(6)의 단자가 땜납 범프 등의 돌기 전극(6b)인 경우에 적합한 콘택트 전극이다. 땜납 범프(6b)의 접속압에 의한 영구 변형을 방지하기 위해, LSI측 콘택트 피스(42b1)는 땜납 범프(6b)의 중심(정점)을 피하여, 땜납 범프(6b)를 중심선의 양측에 2개 설치하고 있다. 또한, LSI측 콘택트 피스(42b1)는 LSI(6) 측으로 굴곡되지 않고, 평탄한 상태로 되어 있다.
도 16은 콘택트 전극(42)이 LSI(6)와 배선 기판(8) 사이에 배치된 상태를 나타낸 단면도이다. LSI측 콘택트 피스(42b1)는 LSI(6)의 땜납 범프(6b)에 의해 압압되어 개구(24a) 내에 들어간 상태로 배선 기판(8) 측에 탄성 변형하고 있다. 이 탄성 변형에 의해, LSI측 콘택트 피스(42b1)는 땜납 범프(6b)에 확실하게 접속할 수 있다.
또한, LSI측 콘택트 피스(42b1)는 반드시 평탄할 필요는 없으며, LSI측 콘택트 피스(42b1)가 탄성 변형 범위 내에서 변형하도록, 미리 배선 기판(8) 측으로 약간 굴곡되어 있어도 좋다. 또는, 도 17에 나타낸 바와 같이, LSI측 콘택트 피스(42b1)를 땜납 볼(6b)의 형상에 대응하여 미리 만곡(灣曲)시켜 두면, LSI측 콘택트 피스(42b1)와 땜납 볼(6b)과의 접속을 보다 확실하게 할 수 있다.
다음으로, 본 발명의 제 4 실시예에 대해서 도 18 내지 도 21을 참조하면서 설명한다. 도 18은 본 발명의 제 4 실시예에 의한 콘택터의 콘택트 전극(52)의 평면도이다.
도 18에 나타낸 콘택트 전극(52)은 본 발명의 제 1 실시예에 의한 콘택트 전극(22)과 동일하게, 링부(52a)와, LSI측 콘택트 피스(52b1)와 배선 기판측 콘택트 피스(52b2)로 이루어진다. 그러나, 본 실시예에 의한 콘택트 전극(52)은 절연 기판(24)에 콘택트 전극(52)의 형상에 대응한 개구(24b)를 미리 형성한 후, 개구(24b)의 주위에 도금 또는 스퍼터링 등에 의해 도전막을 형성한 것이다. 즉, 콘택트 전극(52) 자체를 도금층 또는 스퍼터링 등에 의해 형성한 것이다.
도 19는 콘택트 전극(52)의 형성 공정을 나타낸 도면이다. 먼저, 도 19의 (a)에 나타낸 바와 같이, 콘택트 전극(52)에 대응한 형상의 개구(24b)를 절연 기판(24)에 형성한다. 절연 기판(24)은 폴리이미드 등의 수지 시트에 의해 형성되어 있고, 개구(24b)는 프레스 가공 또는 에칭 등으로 용이하게 형성된다. 도 20은 절연 기판(24)에 개구(24b)가 형성된 부분의 평면도이다.
그 후, 절연 기판(24)의 전면(全面)에 대하여, 도 19의 (b)에 나타낸 바와 같이 도전막(54)을 형성한다. 도전막(54)의 형성은 크롬(Cr) 등의 금속을 스퍼터링하는 방법이나 니켈(Ni)의 무전해 도금법에 의해 행하여진다. 다음으로, 도 19의 (c)에 나타낸 바와 같이, 콘택트 전극(52)에 상당하는 부분을 남기고, 도전막(52)을 에칭 등에 의해 제거한다. 그 후, 제 1 실시예에 의한 콘택트 전극(22)과 동일하게, 굴곡 몰드를 사용하여 콘택트 피스(52b1, 52b2)를 굴곡시켜 콘택트 전극(52)이 완성된다.
도 21은 콘택트 전극(52)의 다른 형성 공정을 나타낸 도면이다. 도 21에 나타낸 공정에서는, 먼저 도 19에 나타낸 공정과 동일하게, 도 21의 (a)에 나타낸 바와 같이, 콘택트 전극(52)에 대응한 형상의 개구(24b)를 절연 기판(24)에 형성한다. 다음으로, 도 21의 (b)에 나타낸 바와 같이, 콘택트 전극(52)에 대응하는 형상을 남기고, 절연 기판(24)에 마스크(56)를 설치한다.
다음으로, 절연 기판(24)에 도전막(54)을 형성하고, 그 후 도 21의 (c)에 나타낸 바와 같이, 마스크(56)와 함께 마스크(56) 상에 형성된 도전막(54)을 제거한다. 그리고, 도 21의 (d)에 나타낸 바와 같이, 콘택트 피스(52b1, 52b2)를 굴곡 몰드에 의해 굴곡시킨다.
본 실시예에 의한 콘택터의 콘택트 전극(52)에 의하면, LSI측 콘택트 피스(52b1)와 배선 기판 측 콘택트 피스(52b2)의 길이를 동일하게 할 수 있다.
다음으로, 본 발명의 제 5 실시예에 대해서 도 22 내지 도 24를 참조하면서 설명한다.
본 실시예에 의한 콘택터는 그 표면에 전해 도금법에 의해 도금층이 설치된 콘택트 전극을 갖는다. 또한, 도 22 내지 도 24에 있어서, 콘택트 전극의 예로서 도 5에 나타낸 콘택트 전극(22)을 나타내고 있다.
본 실시예에서는, 도금을 행하기 전의 콘택트 전극(22)의 도전성 막 패턴을 형성할 때에, 미리 도금 처리에서 사용되는 급전(給電) 패턴(60)을 형성해 둔다. 즉, 박막층(22c1)을 도금에 의해 형성하기 전의 상태(도 6의 (a)에 나타낸 상태)에 있어서, 도 22 내지 도 24에 나타낸 바와 같이, 미리 급전 패턴(60)을 형성해 둔다. 급전 패턴(60)은 콘택트 전극(22)의 각각에 접속되어 있고, 박막층(22c1)을 전해 도금법에 의해 형성할 때에 도금 전류를 콘택트 전극에 공급하기 위해 설치된다. 급전 패턴(60)은 절연 기판에 접합된 동판 또는 동박을 이용하여, 콘택트 전극의 원형(原型)을 형성할 때에 동시에 형성할 수 있다.
급전 패턴(60)으로부터 전류를 공급하여 도금 처리가 종료된 후, 레이저 절단 또는 펀칭 등에 의해, 급전 패턴(60)을 소정 부위에서 절단한다. 도 23에 나타낸 바와 같이, 콘택트 전극(22)의 근방에 개구(62)를 형성해 두고, 급전 패턴이 개구(62)를 통과하도록 구성해 두면, 이 개구(62)를 이용하여 급전 패턴을 용이하게 펀칭에 의해 절단할 수 있다. 또한, 도 24에 나타낸 바와 같이, 급전 패턴을 일 개소에 모아두고, 이 부위에 개구(64)를 형성해 두면, 복수의 급전 패턴(60)을 펀칭에 의해 동시에 절단할 수 있다.
이상과 같이, 본 실시예에 의한 콘택터의 제조 방법에 의하면, 콘택트 전극에 설치되는 도금층을 용이하게 형성할 수 있어, 제조 비용을 저감할 수 있다.
다음으로, 본 발명의 제 6 실시예에 대해서 도 25 내지 도 27을 참조하면서 설명한다.
본 실시예에 의한 콘택터는 상술한 제 5 실시예와 동일하게, 도금 처리용의 급전 패턴(70)을 형성한 것이다. 다만, 급전 패턴(70)은 도 25에 나타낸 바와 같이, 콘택트 전극이 형성된 측의 반대쪽에 설치된다.
즉, 본 실시예에서는 절연 기판(24)의 양면에 동판 또는 동박을 접합시켜 한쪽 동판 또는 동박에 의해 콘택트 전극을 형성하며, 반대쪽 면의 동판 또는 동박에 의해 급전 패턴(70)을 형성하고 있다. 콘택트 전극과 급전 패턴(70)은 비어 홀(72)에 의해 전기적으로 접속되어 있다. 따라서, 콘택트 전극은 도 26에 나타낸 바와 같이, 비어 홀(72)을 형성하기 위한 돌기 피스(74)를 갖고 있다.
본 실시예에서는 도금 처리가 종료된 후, 급전 패턴(70) 전체를 에칭에 의해 제거하거나, 도 27에 나타낸 바와 같이 박리법에 의해 일괄적으로 제거할 수 있다. 따라서, 불필요한 급전 패턴의 제거를 용이하게 행할 수 있다.
다음으로, 본 발명의 제 7 실시예에 대해서 도 28 내지 도 30을 참조하면서 설명한다. 도 28은 본 발명의 제 7 실시예에 의한 콘택터에 설치된 콘택트 전극(82)의 평면도이다. 도 29는 도 28에 나타낸 콘택트 전극(82)의 측면도이다.
도 28에 나타낸 바와 같이, 본 실시예에 의한 콘택트 전극(82)은 연장부(82a)와, LSI측 콘택트 피스(82b1)와, 배선 기판 측 콘택트 피스(82b2)로 이루어진다. 상술한 제 1 실시예에 의한 콘택트 전극(22)은 링부(22a)에 의해 콘택트 피스(22b1, 22b2)가 접속되어 있으나, 본 실시예에서의 콘택트 피스(82b1, 82b2)는 연장부(82a)에 의해 접속되어 있다. 도 28에서의 연장부(82a)는 직선 형상으로 연장하고 있으나, 굴곡된 형상 또는 만곡된 형상 등 임의의 형상으로 할 수 있다.
연장부(82a)의 일단에는 LSI측 콘택트 피스(82b1)가 형성된다. 이 때문에, 절연 기판(24)의 연장부(82a)의 일단에 대응하는 위치에는 개구(24c1)가 형성되어 있다. 이 개구(24c1)를 이용함으로써, LSI측 콘택트 피스(82b1)를 LSI측으로 용이하게 굴곡시킬 수 있다.
한편, 연장부(82a)의 타단에는 배선 기판 측 콘택트 피스(82b2)가 형성된다. 이 때문에, 절연 기판(24)의 연장부(82a)의 타단에 대응하는 위치에는 개구(24c2)가 형성되어 있다. 이 개구(24c2)를 통과시킴으로써, 배선 기판 측 콘택트 피스(82b2)를 배선 기판 측으로 굴곡시킬 수 있다.
도 30은 연장부(82a) 형상의 일례를 나타낸 평면도이다. 도 30에 있어서, 연장부(82a)는 LSI측 콘택트 피스(82b1)로부터 떨어진 위치에 있는 배선 기판의 전극 단자에 대하여 연장하고 있고, 실질적으로 LSI(6)의 단자 사이의 피치(P1)를 확대하도록 구성되어 있다. 즉, LSI의 단자 사이의 피치(Pl)가 좁은 경우에서도, 배선 기판의 전극 단자 사이의 피치(P2)를 크게 할 수 있다. 또한, 연장부(28a)를 원하는 방향으로 연장시킴으로써, 배선 기판(8)의 전극 단자(8a)를 임의의 위치에 배치할 수 있다.
예를 들면, 주변 2열의 단자 구성의 LSI라도, 연장부(82a)에 의해 배선을 유도함으로써, 배선 기판 상에서 LSI 전체에 상당하는 영역에 전극 단자를 매트릭스 형상으로 배열하는 것이 가능해진다. 이와 같이, 본 실시예에 의한 콘택터는 시험용 배선 기판의 전극 단자의 배치에 큰 자유도를 제공할 수 있다.
다음으로, 본 발명의 제 8 실시예에 대해서 도 31 내지 도 36을 참조하면서 설명한다.
도 31은 본 발명의 제 8 실시예에 의한 콘택터에 설치된 콘택트 전극(92)을 굴곡 가공하기 전의 평면도이다. 또한, 도 32는 콘택트 전극(92)의 정면도이고, 도 33은 콘택트 전극(92)의 측면도이다.
본 실시예에 의한 콘택트 전극(92)은 상술한 제 7 실시예에 의한 콘택트 전극과 동일하게, 연장부(92a)와 연장부(92a)의 일단에 접속된 배선 기판 측 콘택트 피스(92b2)를 갖는다. 다만, 콘택트 전극(92)의 LSI측 콘택트 피스(92b1)는 평면도에서 굴곡 또는 만곡된 평면으로 형성되어 있고, 연장부(92a)에 대하여 90°로 굴곡된 상태에서 사용된다.
도 31 내지 도 33에 나타낸 LSI측 콘택트 피스(92b1)는 대략 U자 형상으로 만곡된 부분을 갖고 있다. 따라서, 도 23 중에서 2점 쇄선으로 나타낸 바와 같이, 이 부분에서의 탄성 변형을 이용함으로써, 큰 탄성 변형 범위를 갖는 콘택트 전극을 용이하게 형성할 수 있다.
도 34 및 도 35는 도 31 내지 도 33에 나타낸 콘택트 전극(92)의 변형례를 나타낸 정면도이다. 도 34에 나타낸 콘택트 전극(92A)은 옆으로 누운 대략 S자 형상의 LSI측 콘택트 피스(92Ab1)를 갖고 있어, S자 형상의 부분에서 큰 탄성 변형 범위를 달성하고 있다. 또한, LSI측 콘택트 피스(92Abl)는 연장부(92a)의 연장 방향에 대하여 수직인 방향으로부터 굴곡되어 기립(起立)되어 있다. 또한, 도 35에 나타낸 콘택트 전극(92B)은 도 34의 콘택트 전극(92A)의 옆으로 누운 S자 형상의 LSI측 콘택트 피스(92Ab1)를 기립된 대략 S자 형상의 LSI측 콘택트 피스(92Bb1)로서 형성한 것이다.
이와 같이 콘택트 피스를 S자 형상으로 형성하면, 콘택트 피스가 탄성 변형할 때의 콘택트 피스 단부의 수직방향으로의 변위에 대하여 수평 방향으로의 변위를 작게 할 수 있다. 이것에 의해 콘택트 피스를 LSI의 단자에 접속시킬 때에, 콘택트 피스의 접속 단부에 의해 LSI의 단자를 손상시키는 것을 방지할 수 있다.
도 36은 LSI측 콘택트 피스(92b1)를 연장부(92a)에 대하여 90° 굴곡시키는 것이 아니라, 90°보다 작은 소정의 각도 α로 굴곡시킨 예를 나타낸다. 이러한 구성에 의하면, 콘택트 피스의 만곡에 의한 탄성 변형과, 콘택트 피스의 경사에 의한 탄성 변형의 양쪽을 동시에 얻을 수 있다.
이상과 같이, 본 실시예에 의한 콘택터의 콘택트 전극은 콘택트 피스의 탄성 변형 범위가 크기 때문에, 콘택트 피스의 탄성 변형 시의 응력을 작게 할 수 있다. 따라서, 다수 회의 반복 변형에 견딜 수 있는 콘택트 피스를 용이하게 형성할 수 있다.
또한, 콘택트 피스의 탄성 변형 범위가 크기 때문에, LSI 단자의 높이의 편차가 커도, 콘택트 피스의 변형에 의해 편차를 흡수할 수 있다. 예를 들면, 웨이퍼 레벨의 LSI를 시험하는 것과 같은 경우는, LSI 단자의 높이의 편차가 100㎛ 정도로 되는 경우도 있으나, 본 실시예의 콘택트 피스를 사용하면 용이하게 편차를 흡수할 수 있다.
본 실시예에서는 LSI측 콘택트 피스를 대략 U자 형상 또는 S자 형상으로 형성했으나 이들 형상에 한정되는 것은 아니며, 다양한 만곡 형상을 사용할 수 있다. 또한, 본 실시예에서는 LSI측 콘택트 피스를 만곡 형상으로 했으나, 배선 기판 측 콘택트 피스를 동일한 만곡 형상으로 하여도 좋다. 또한, 본 실시예에서도 제 1 실시예와 동일하게, 콘택트 전극의 표면에 도금 등에 의해 박막층을 형성하여 콘택트 피스의 기계적 특성 및 전기적 특성을 개선하는 것을 하여도 좋다.
다음으로, 본 발명의 제 9 실시예에 대해서 도 37 및 도 38을 참조하면서 설명한다. 도 37은 본 발명의 제 9 실시예에 의한 콘택터에 설치된 콘택트 전극(102)의 평면도이고, 도 38은 도 37에 나타낸 콘택트 전극(102)의 측면도이다.
본 실시예에 의한 콘택트 전극(102)은, 도 28 및 도 29에 나타낸 제 7 실시예에 의한 콘택트 전극(82)과 기본적인 구성이 동일하다. 다만, 본 실시예에 의한 콘택트 전극(102)의 LSI측 콘택트 피스(102b1)는 도 38에 나타낸 바와 같이, 절연 기판(24)과 함께 굴곡되어 있다. 또한, 도 37 및 도 38에서는 LSI측 콘택트 피스(102b1)가 절연 기판(24)과 함께 굴곡되어 있으나, 대신에 배선 기판 측 콘택트 피스(102b2)를 절연 기판(24)과 함께 굴곡시키는 구성이어도 좋다.
본 실시예에 의하면, 콘택트 전극의 콘택트 피스의 탄성 변형을 절연 기판의 탄성 특성을 이용하여 달성할 수 있다.
다음으로, 본 발명의 제 10 실시예에 대해서 도 39를 참조하면서 설명한다.
본 실시예에 의한 콘택터는 상술한 실시예에 의한 콘택터에 설치된 콘택트 전극을 사용하고, 그들 소정의 것을 절연 기판(24)에 설치된 배선 패턴(110)으로 접속한 것이다.
도 39에 나타낸 배선 패턴(110)은, 웨이퍼 레벨의 LSI 각각에서의 소정 단자에 접속되는 콘택트 전극끼리를 접속하고 있다. 따라서, 배선 패턴(11O)의 단부에 전원을 접속함으로써, 콘택터를 통하여 각 LSI의 소정 단자에 전압을 인가할 수 있다. 또한, 콘택터를 통하여 각 LSI의 소정 단자를 일괄적으로 접지할 수도 있다. 또한, 콘택터를 통하여 각 LSI의 소정 단자의 전기적 상태를 일괄적으로 검출할 수도 있다.
다음으로, 본 발명의 제 11 실시예에 대해서 도 40 및 도 41을 참조하면서 설명한다.
도 40은 본 발명의 제 11 실시예에 의한 콘택터에 설치된 콘택트 전극의 배열 구성을 나타낸 도면이다. 도 41은 본 발명의 제 11 실시예에 의한 콘택터에서의 콘택트 전극의 배열 구성에 의한 효과에 대해서 설명한 도면이다.
본 실시예에 의한 콘택터에는 상술한 실시예에서의 콘택터가 사용되나, 콘택터의 배열방향으로 소정의 규칙이 적용되고 있다. 또한, 도 40 및 도 41에 나타낸 콘택트 전극은 상술한 제 1 실시예에 의한 콘택트 전극(22)을 예로 들어 나타내고 있다.
구체적으로는 도 40에 나타낸 바와 같이, 콘택트 피스(22b1, 22b2)가 콘택터의 중심(O)으로부터 주위로 향하여 방사상으로 정렬되도록, 각 콘택트 전극(22)의 방향이 설정되어 있다. 이러한 콘택트 전극의 배열 구성은, LSI(웨이퍼)와 콘택터의 절연 기판과 시험용 배선 기판 사이의 열팽창 차에 기인한 LSI 단자와 배선 기판 전극 단자의 위치 어긋남을 고려한 것이다.
즉, LSI(웨이퍼)와 콘택터의 절연 기판과 시험용 배선 기판 사이의 열팽창 차에 의해, 콘택트 전극의 콘택트 피스에 대하여, LSI 단자 또는 배선 기판의 전극 단자가 이동하는 경우가 있다. 콘택트 전극의 콘택트 피스는 단자 또는 전극 단자에 대하여 소정의 압력으로 압압되고 있기 때문에, 콘택트 피스의 굴곡 각도가 증대하는 방향으로 단자가 이동하면, 콘택트 피스의 선단이 단자로 들어가, 콘택트 피스 및 단자가 변형 또는 파손될 우려가 있다.
본 실시예에서는 도 41에 나타낸 바와 같이, 콘택트 피스에 대하여 단자가 이동하여도, 이동 방향이 콘택트 피스의 굴곡 각도가 감소하는 것과 같은 방향이 되도록 각 콘택트 전극을 배열한 구성으로 하고 있다. 이것에 의해, 콘택트 피스의 선단이 단자 상을 용이하게 슬라이딩하게 되어, 콘택트 피스가 단자로 들어가는 것이 방지된다.
또한, 상술한 콘택트 전극의 배열 구성에 의하면, 온도가 상승한 경우의 열팽창 차에 의해 단자가 이동하는 방향과, 콘택트 전극의 콘택트 피스가 열팽창에 의해 연장되는 방향이 일치한다. 이것에 의해, 열팽창 차에 의해 단자가 이동하여도 콘택트 피스의 선단도 동일한 방향으로 이동하여, 콘택트 피스의 접속단이 단자로부터 벗어나는 것을 방지할 수 있다.
다음으로, 본 발명의 제 12 실시예에 대해서 도 42를 참조하면서 설명한다. 도 42는 본 발명의 제 12 실시예에 의한 콘택터(120)의 일부 단면도이다. 본 실시예의 콘택터에는 상술한 실시예에 의한 콘택트 전극이 사용된다. 도 42에서는 제 1 실시예에서의 콘택트 전극(22)을 예로 들어 나타내고 있다.
본 실시예에 의한 콘택터(120)는 배선 기판(8) 측에 스페이서(122)가 설치되어 있다. 스페이서는 소정의 두께를 갖고 있어, 콘택터(120)가 배선 기판(8)에 대하여 압압되는 경우에, 콘택터(120)와 배선 기판(8)의 거리가 일정하게(스페이서의 두께로) 유지된다. 따라서, 콘택터에 대하여 과도한 압력이 부가되어도, 콘택트 전극의 콘택트 피스가 과도하게 압압되어 영구 변형되거나 파손되는 것을 방지할 수 있다.
상술한 바와 같이, 본 발명에 의하면 다음에 서술하는 여러가지 효과를 실현할 수 있다.
제 1 형태의 발명에 의하면, 절연 기판 상에 미리 설치된 도전층에 의해, 반도체 장치와 시험용 기판과의 양쪽에 접속하는 콘택트 전극이 형성된다. 이 때문에, 기존의 반도체 장치 제조 기술을 이용하여, 다수의 콘택트 전극을 절연 기판 상에 한번에 형성할 수 있다. 또 도전층의 탄성을 이용해 각 콘택트 피스의 접속압을 얻을 수 있기 때문에, 간단한 구조로 염가의 콘택트 전극을 형성할 수 있다. 또 콘택트 피스는 시험용 기판에 접합되지 않고, 시험을 할 때에만 콘택트 전극이 시험용 기판의 전극 단자에 접속하므로, 콘택트 전극이 손상된 경우에 콘택터만을 교환할 수 있다. 또한 콘택트 피스는 도전층에 의해 형성되기 때문에, 탄성 변형 범위를 크게 취할 수 있고, 콘택트 전극의 길이를 짧게 할 수 있으므로, 시험시에 반도체 장치를 고속으로 동작시킬 수 있다.
제 2 형태의 발명에 의하면, 제 1 콘택트 피스와 제 2 콘택트 피스 중 한쪽을 개구를 통해 절연 기판의 한쪽 면으로부터 다른쪽 면측으로 연장하도록 구성했기 때문에, 간단한 구조로 절연 기판의 양측에 콘택트 피스가 연장되는 구성의 콘택트 전극을 달성할 수 있다.
제 3 형태의 발명에 의하면, 제 1 콘택트 피스와 제 2 콘택트 피스를 배선 패턴으로서 형성하기 때문에, 제 2 콘택트 피스를 임의의 위치에 형성할 수 있고, 제 2 콘택트 피스의 배치의 자유도가 크다. 따라서 제 2 콘택트 피스에 접속하는 시험용 기판의 전극 단자의 배열을 자유롭게 설정할 수 있다.
제 4 형태의 발명에 의하면, 제 1 콘택트 피스와 제 2 콘택트 피스의 길이 방향이 절연 기판의 중심으로부터 방사상으로 넓어지는 방향으로 정렬되어 있기 때문에, 콘택터, 반도체 장치 및 시험용 기판이 열팽창되었을 때에, 각 콘택트 피스의 접속부가 반도체 장치 및 시험용 기판의 단자로부터 벗어나는 것이 방지된다.
제 5 형태의 발명에 의하면, 절연 기판 상에 미리 설치된 도전층에 의해서, 반도체 장치와 시험용 기판과의 양쪽에 접속하는 콘택트 전극이 형성된다. 이 때문에, 기존의 반도체 장치 제조 기술을 이용하여, 다수의 콘택트 전극을 절연 기판 상에 한번에 형성할 수 있다. 또 각 콘택트 피스를 반대 측에 굴곡해 도전층의 탄성을 이용하여 각 콘택트 피스의 접속압을 얻을 수 있기 때문에, 간단한 구조로 염가의 콘택트 전극을 형성할 수 있다. 또 콘택트 피스는 시험용 기판에 접합되지 않고, 시험을 할 때에만 콘택트 전극이 시험용 기판의 전극 단자에 접속하므로, 콘택트 전극이 손상된 경우에 콘택터만을 교환할 수 있다. 또한 콘택트 피스는 도전층에 의해 형성되기 때문에, 탄성 변형 범위를 크게 취할 수 있고, 콘택트 전극의 길이를 짧게 할 수 있으므로, 시험시에 반도체 장치를 고속으로 동작시킬 수 있다.
삭제
제 6 형태의 발명에 의하면, 절연 기판에 설치되는 도전층은, 예를 들면 동판 또는 동박 같은 막상 부재를 접합함으로써 형성되고, 이것을 예를 들면 에칭에 의해 콘택트 전극의 형상으로 가공함으로써, 용이하게 콘택트 전극을 형성할 수 있다.
제 7 형태의 발명에 의하면, 절연 기판에 설치되는 도전층은, 예를 들면 도전성 재료를 스퍼터링, 증착 등의 방법에 의해 절연 기판 상에 퇴적함으로써 형성되고, 이것을 예를 들면 에칭에 의해 콘택트 전극의 형상으로 가공함으로써, 용이하게 콘택트 전극을 형성할 수 있다.
제 8 형태의 발명에 의하면, 제 1 콘택트 피스와 제 2 콘택트 피스가 형성되는 위치에 있어서, 절연 기판에 개구가 형성되기 때문에, 제 1 콘택트 피스와 제 2 콘택트 피스 중 한쪽을 개구를 통해 반대 측으로 굴곡할 수 있다. 또 개구를 통해 굴곡 몰드에 의해 각 콘택트 피스를 굴곡할 수 있기 때문에, 콘택트 전극의 형성은 용이해진다.
제 9 형태의 발명에 의하면, 절연 기판에 콘택트 피스의 형상을 형성해 두고, 그 위에 도전층을 형성하여 콘택트 전극을 형성하기 때문에, 기존의 반도체 장치 제조 기술을 이용하여, 다수의 콘택트 전극을 절연 기판 상에 한번에 형성할 수 있다. 또 각 콘택트 피스를 반대 측에 굴곡하여 도전층의 탄성을 이용해 각 콘택트 피스의 접속압을 얻을 수 있기 때문에, 간단한 구조로 염가의 콘택트 전극을 형성할 수 있다. 또 콘택트 피스는 시험용 기판에 접합되지 않고, 시험을 할 때에만 콘택트 전극이 시험용 기판의 전극 단자에 접속하므로, 콘택트 전극이 손상된 경우에 콘택터만을 교환할 수 있다. 또한 콘택트 피스는 도전층으로 형성되기 때문에, 탄성 변형 범위를 크게 취할 수 있고, 콘택트 전극의 길이를 짧게 할 수 있으므로, 시험시에 반도체 장치를 고속으로 동작시킬 수 있다.
제 10 형태의 발명에 의하면, 절연 기판에 개구를 형성함으로써 각 콘택트 피스의 형상을 형성하므로, 콘택트 피스를 용이하게 형성할 수 있다.
제 11 형태의 발명에 의하면, 콘택트 피스가 만곡 또는 굴곡한 평면 형상을 갖고 있기 때문에, 만곡 또는 굴곡 형상에 의해 큰 탄성 변형 범위를 달성할 수 있다.
제 12 형태의 발명에 의하면, 도전층의 표면에 설치된 표면층에 의해, 예를 들면 콘택트 전극의 탄성 특성이나 전기적 특성을 바꿀 수 있다.
제 13 형태의 발명에 의하면, 제 1 콘택트 피스와 제 2 콘택트 피스의 각각과 접속부가 연결되는 부분에 보강재가 설치됨으로써, 각 콘택트 피스에서 가장 응력이 큰 부분만을 보강할 수 있고, 콘택트 피스의 손상이나 영구 변형을 방지할 수 있다.

Claims (22)

  1. 반도체 장치와 시험용 기판 사이에 배치되어, 상기 반도체 장치를 상기 시험용 기판에 전기적으로 접속하기 위한 콘택터로서,
    절연 기판, 및
    상기 절연 기판 상에 도금된 도전층의 에칭에 의해 형성되며, 상기 반도체 장치의 단자에 접속하는 제 1 콘택트 피스와, 상기 시험용 기판의 전극에 접속하는 제 2 콘택트 피스와, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스를 전기적으로 접속하는 접속부를 갖는 콘택트 전극을 포함하며,
    상기 도전층은 상기 절연 기판 상에 도금되고, 상기 콘택트 전극은 상기 기판으로부터 상기 도전층의 일부를 에칭함으로써 형성되며,
    상기 제 1 콘택트 피스 및 상기 제 2 콘택트 피스가 모두 이동 가능한 콘택트 피스이며, 상기 제 1 콘택트 피스 및 상기 제 2 콘택트 피스에 가해진 압력에 의해 탄성적으로 이동 가능한 것을 특징으로 하는 콘택터.
  2. 제 1 항에 있어서,
    상기 콘택트 전극이 형성된 위치에서 상기 절연 기판 내에 개구를 더 포함하며, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스 중 한쪽은 상기 개구를 통하여, 상기 절연 기판의 한쪽 면으로부터 다른쪽 면으로 연장하는 것을 특징으로 하는 콘택터.
  3. 제 1 항에 있어서,
    상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스는 서로 떨어져 배치되어 있고, 상기 접속부는 소정 형상의 배선 패턴으로서 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스를 전기적으로 접속하는 것을 특징으로 하는 콘택터.
  4. 제 1 항에 있어서,
    상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스의 각각은 그 길이 방향이 상기 절연 기판의 중심으로부터 방사상(radial)의 방향으로 정렬되도록 배치되어 있는 것을 특징으로 하는 콘택터.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 1 항에 있어서,
    상기 절연 기판이 2개의 평행한 면으로 이루어지며, 상기 도전층이 상기 2개의 평행한 면 중 한면과 접속하여 형성되는 것을 특징으로 하는 콘택터.
  15. 제 3 항에 있어서,
    상기 소정 형상이 원형인 것을 특징으로 하는 콘택터.
  16. 제 2 항에 있어서,
    상기 접속부는 상기 절연 기판 내의 상기 개구를 둘러싸며, 상기 한쪽 면과 다른쪽 면이 평행한 2면을 포함하는 것을 특징으로 하는 콘택터.
  17. 제 16 항에 있어서,
    상기 접속부가 원형인 것을 특징으로 하는 콘택터.
  18. 제 3 항에 있어서,
    상기 소정 형상이 원형인 것을 특징으로 하는 콘택터.
  19. 제 16 항에 있어서,
    상기 접속부가 원형인 것을 특징으로 하는 콘택터.
  20. 제 2 항에 있어서,
    상기 개구가 원형인 것을 특징으로 하는 콘택터.
  21. 상기 절연 기판은 상기 접촉 전극의 형상으로 패턴화되어 있고,
    상기 도전층은 상기 절연 기판의 양면에 형성되며, 상기 접촉 전극의 양면이 상기 도전층에 의해 피복되어 있는 것을 특징으로 하는 콘택터.
  22. 제 1 항에 있어서,
    상기 절연 기판은, 상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스의 각각에 대응해서 2개의 개구를 갖고,
    상기 제 1 콘택트 피스와 상기 제 2 콘택트 피스를 접촉하는 상기 접촉부는 상기 2개의 개구 사이로 연장하는 것을 특징으로 하는 콘택트.
KR1020000082599A 2000-03-22 2000-12-27 반도체 장치 시험용 콘택터 및 그 제조 방법 KR100691680B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000080974A JP4323055B2 (ja) 2000-03-22 2000-03-22 半導体装置試験用コンタクタ及びその製造方法
JP2000-080974 2000-03-22

Publications (2)

Publication Number Publication Date
KR20010092660A KR20010092660A (ko) 2001-10-26
KR100691680B1 true KR100691680B1 (ko) 2007-03-09

Family

ID=18597976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000082599A KR100691680B1 (ko) 2000-03-22 2000-12-27 반도체 장치 시험용 콘택터 및 그 제조 방법

Country Status (7)

Country Link
US (2) US6939142B2 (ko)
EP (1) EP1136827B1 (ko)
JP (1) JP4323055B2 (ko)
KR (1) KR100691680B1 (ko)
CN (1) CN1204612C (ko)
DE (1) DE60035667T2 (ko)
TW (1) TW478082B (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462568B1 (en) * 2000-08-31 2002-10-08 Micron Technology, Inc. Conductive polymer contact system and test method for semiconductor components
JP4173306B2 (ja) 2001-11-30 2008-10-29 東京エレクトロン株式会社 信頼性評価試験装置、信頼性評価試験システム及び信頼性評価試験方法
US9533376B2 (en) 2013-01-15 2017-01-03 Microfabrica Inc. Methods of forming parts using laser machining
US7244125B2 (en) * 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US8584353B2 (en) 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US7758351B2 (en) 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US7114961B2 (en) 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US6890185B1 (en) * 2003-11-03 2005-05-10 Kulicke & Soffa Interconnect, Inc. Multipath interconnect with meandering contact cantilevers
US20050227510A1 (en) * 2004-04-09 2005-10-13 Brown Dirk D Small array contact with precision working range
JP4383843B2 (ja) * 2003-12-18 2009-12-16 アルプス電気株式会社 電気的接触構造体及びその製造方法
WO2005091998A2 (en) 2004-03-19 2005-10-06 Neoconix, Inc. Electrical connector in a flexible host
US7347698B2 (en) * 2004-03-19 2008-03-25 Neoconix, Inc. Deep drawn electrical contacts and method for making
US6972470B2 (en) * 2004-03-30 2005-12-06 Texas Instruments Incorporated Dual metal Schottky diode
US7229291B2 (en) 2004-05-28 2007-06-12 Molex Incorporated Flexible ring interconnection system
WO2005119849A1 (en) * 2004-05-28 2005-12-15 Molex Incorporated Flexible scrub ring contact
US7220132B2 (en) * 2004-06-28 2007-05-22 Intel Corporation Tilted land grid array package and socket, systems, and methods
US7335979B2 (en) * 2004-06-28 2008-02-26 Intel Corporation Device and method for tilted land grid array interconnects on a coreless substrate package
JPWO2006008799A1 (ja) * 2004-07-16 2008-05-01 株式会社シーアンドエヌ 磁気センサ組立体、地磁気検出装置、素子組立体および携帯端末装置
JP2006088451A (ja) * 2004-09-22 2006-04-06 Rikogaku Shinkokai 耐経年劣化特性に優れたＰｔ基導電性被覆材料
JP2006242774A (ja) * 2005-03-03 2006-09-14 Tokyo Electron Ltd プローブ及びプローブカード
US7408367B2 (en) * 2005-06-22 2008-08-05 Paricon Technologies Corporation Micro Kelvin probes and micro Kelvin probe methodology with concentric pad structures
US7462035B2 (en) * 2005-07-27 2008-12-09 Physical Optics Corporation Electrical connector configured as a fastening element
JP4962929B2 (ja) * 2005-09-19 2012-06-27 軍生 木本 プローバ装置及びこれに用いるプローブ組立体
US20070090849A1 (en) * 2005-10-24 2007-04-26 Romi Mayder Method and apparatus for a DUT contactor
JP4605031B2 (ja) * 2006-01-25 2011-01-05 パナソニック電工株式会社 基板間接続コネクタとそれに用いる絶縁基板
TWI346425B (en) 2006-05-30 2011-08-01 Fujikura Ltd Socket contact terminal and semiconductor apparatus
JP2007328996A (ja) * 2006-06-07 2007-12-20 Fujikura Ltd ソケットとその製造方法及び半導体装置
JP4988363B2 (ja) * 2007-01-24 2012-08-01 日立オートモティブシステムズ株式会社 トルクセンサ
JP5392693B2 (ja) * 2007-05-15 2014-01-22 上野精機株式会社 テストコンタクト
JP4658998B2 (ja) * 2007-06-04 2011-03-23 東京エレクトロン株式会社 シェル
JP5038816B2 (ja) * 2007-08-15 2012-10-03 日本碍子株式会社 ソケット
CN101437360B (zh) * 2007-11-12 2011-12-21 富葵精密组件(深圳)有限公司 柔性电路基板、柔性电路基板的制作方法及固定方法
TW200922009A (en) * 2007-12-07 2009-05-16 Jye Chuang Electronic Co Ltd Contact terminal
KR101008881B1 (ko) * 2008-04-25 2011-01-17 심영모 원터치로 설치되는 등기구
US8308489B2 (en) * 2008-10-27 2012-11-13 Physical Optics Corporation Electrical garment and electrical garment and article assemblies
US8063307B2 (en) * 2008-11-17 2011-11-22 Physical Optics Corporation Self-healing electrical communication paths
LU91561B1 (en) * 2009-04-30 2010-11-02 Univ Luxembourg Electrical and opto-electrical characterisation oflarge-area semiconductor devices.
JP5325085B2 (ja) 2009-12-24 2013-10-23 日本碍子株式会社 接続装置
CN102263350B (zh) * 2010-05-26 2013-11-27 欣兴电子股份有限公司 连接器及其制作方法
US8884640B2 (en) * 2011-04-28 2014-11-11 Mpi Corporation Integrated high-speed probe system
JP5794850B2 (ja) * 2011-07-26 2015-10-14 新光電気工業株式会社 接続端子構造の製造方法
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
CN106885687B (zh) * 2015-12-16 2019-11-12 上海机动车检测认证技术研究中心有限公司 一种车用灯具光通量测试装置
CN105866654A (zh) * 2016-05-25 2016-08-17 上海华岭集成电路技术股份有限公司 晶圆测试的控制方法
PH12017000234A1 (en) * 2016-09-02 2018-07-23 Knight Auto Prec Engineering Pte Ltd Handling assembly of semiconductor test equipment
CN110797820B (zh) * 2019-10-23 2021-06-11 山东达驰阿尔发电气有限公司 一种离相封闭母线导体抱瓦的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6029344A (en) * 1993-11-16 2000-02-29 Formfactor, Inc. Composite interconnection element for microelectronic components, and method of making same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548451A (en) * 1984-04-27 1985-10-22 International Business Machines Corporation Pinless connector interposer and method for making the same
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPH0483355A (ja) * 1990-07-25 1992-03-17 Fujitsu Ltd 半導体素子の実装方法
US5139427A (en) * 1991-09-23 1992-08-18 Amp Incorporated Planar array connector and flexible contact therefor
US5228861A (en) * 1992-06-12 1993-07-20 Amp Incorporated High density electrical connector system
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5613861A (en) 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US5759047A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
US6179624B1 (en) * 1999-11-05 2001-01-30 Hon Hai Precision Ind. Co., Ltd. Land grid array connector

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6029344A (en) * 1993-11-16 2000-02-29 Formfactor, Inc. Composite interconnection element for microelectronic components, and method of making same

Also Published As

Publication number Publication date
EP1136827A2 (en) 2001-09-26
EP1136827B1 (en) 2007-07-25
CN1204612C (zh) 2005-06-01
KR20010092660A (ko) 2001-10-26
US20010024890A1 (en) 2001-09-27
EP1136827A3 (en) 2003-07-16
TW478082B (en) 2002-03-01
US20050225342A1 (en) 2005-10-13
US7240432B2 (en) 2007-07-10
DE60035667D1 (de) 2007-09-06
DE60035667T2 (de) 2008-05-21
US6939142B2 (en) 2005-09-06
JP4323055B2 (ja) 2009-09-02
CN1314703A (zh) 2001-09-26
JP2001266983A (ja) 2001-09-28

Similar Documents

Publication Publication Date Title
KR100691680B1 (ko) 반도체 장치 시험용 콘택터 및 그 제조 방법
CN109425765B (zh) 微机电系统探针、制作其的方法及使用其的测试装置
US7218131B2 (en) Inspection probe, method for preparing the same, and method for inspecting elements
US20050083072A1 (en) Probe card and contactor of the same
US7217139B2 (en) Interconnect assembly for a probe card
JP2003207523A (ja) コンタクタ及びその製造方法並びにコンタクト方法
WO2020007824A1 (en) Probe card for high frequency applications
KR100980369B1 (ko) 프로브 카드의 프로브 니들 구조체와 그 제조 방법
CN101002311A (zh) 用于在基板上形成共面焊盘的方法和装置
JP4952787B2 (ja) 異方導電性コネクター、プローブ部材およびウエハ検査装置
JPWO2003087854A1 (ja) 導電性接触子
TW201918710A (zh) 探針卡裝置及其信號傳輸模組
JP5643476B2 (ja) 二重弾性機構プローブカード
JP4631620B2 (ja) 回路基板の検査装置および回路基板の検査方法
US9642255B2 (en) Membrane sheet with bumps for probe card, probe card and method for manufacturing membrane sheet with bumps for probe card
JP4396429B2 (ja) 回路基板の検査装置および回路基板の検査方法
JP3879464B2 (ja) 回路装置検査用異方導電性シートおよびその製造方法並びにその応用製品
JP2005300279A (ja) 異方導電性コネクター装置およびその製造方法並びに回路装置の検査装置
KR20030033206A (ko) 초소형 프로브 구조체
WO2024014231A1 (ja) プローブ装置
JPH10197591A (ja) 回路基板検査装置
KR20230049214A (ko) 전기 전도성 접촉핀 및 이를 구비하는 검사장치
JP2007064935A (ja) 中継基板および中継基板の製造方法、ならびに中継基板を用いた検査装置、さらには検査装置を用いた回路基板の検査方法
CN117751294A (zh) 半导体封装的测试装置
JP2007064934A (ja) 中継基板および中継基板の製造方法、ならびに中継基板を用いた検査装置、さらには検査装置を用いた回路基板の検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee