CN117751294A - 半导体封装的测试装置 - Google Patents

半导体封装的测试装置 Download PDF

Info

Publication number
CN117751294A
CN117751294A CN202280052324.2A CN202280052324A CN117751294A CN 117751294 A CN117751294 A CN 117751294A CN 202280052324 A CN202280052324 A CN 202280052324A CN 117751294 A CN117751294 A CN 117751294A
Authority
CN
China
Prior art keywords
semiconductor package
conductive
test
pad
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280052324.2A
Other languages
English (en)
Inventor
鲁大贤
南润攒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tse Ltd
Original Assignee
Tse Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tse Ltd filed Critical Tse Ltd
Publication of CN117751294A publication Critical patent/CN117751294A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68Testing of releasable connections, e.g. of terminals mounted on a printed circuit board

Abstract

本发明用于提供通过连接半导体封装与测试板来测试上述半导体封装的半导体封装的测试装置。本发明的测试装置包括:测试插座,安装在提供测试信号的测试板,包括导电部及绝缘部,上述导电部形成在与测试板的垫板对应的每个位置,在弹性绝缘物质内,多个导电性粒子沿着厚度方向对齐,上述绝缘部由弹性绝缘物质形成,支撑导电部并使其与相邻的导电部绝缘;以及间距转换器,紧贴配置在测试插座的上侧,包括多层有机产品及导电性连接销,上述多层有机产品在基板内形成下部焊盘、上部焊盘、配线图案,上述下部焊盘形成在与导电部对应的每个位置,上述上部焊盘形成在与半导体封装的端子对应的每个位置,上述配线图案连接下部焊盘与上部焊盘,上述导电性连接销蒸镀在上部焊盘,与半导体封装的端子相接触,导电部的下端与测试板的垫板相连接,上端连接在下部焊盘,从而可以测试具有不同间距的半导体封装和测试板。

Description

半导体封装的测试装置
技术领域
本发明涉及半导体封装的测试装置,更详细地,涉及如下的半导体封装的测试装置,通过连接具有不同间距的半导体封装与测试仪的测试板来传递电信号。
背景技术
当前,在电子产业领域或半导体产业领域等多个领域中使用用于传输电信号的多种测试插座。
作为一例,在半导体设备的测试工序中使用测试插座。半导体设备的测试用于判断所制作的半导体设备是否不良。在测试工序中,测试装置向半导体设备传输规定的测试信号来判断该半导体设备是否发生短路。这种测试装置和半导体设备并非彼此直接连接,而是通过测试插座间接连接。
代表性的测试插座包括弹簧插座和橡胶插座。对于弹簧插座,通过将单独制作的弹簧销组装在外罩的方式构成,在多个弹簧销之间发生短路(short)及泄漏(leakage)的情况较少,但由于封装球损坏或成本上升等原因,在半导体测试工序中,与弹簧插座相比,橡胶插座的需求逐渐增加。
橡胶插座具有如下结构,在硅胶等具有弹性的材质的内部包括多个导电性粒子的导电部以相互绝缘的方式配置在由硅胶等具有弹性的材质形成的绝缘部内侧。这种橡胶插座仅沿着厚度方向呈现出导电性,而并不使用焊接或弹簧等机械手段,因此,具有耐久性优秀且可以实现简单的电连接的优点。并且,可以吸收机械冲击或变形,因此,具有可以与半导体设备等顺畅地连接的优点。
图1简要示出具有由半导体封装的测试工序中所使用的现有橡胶插座形成的测试插座的测试装置1000。
图1所示的测试插座20包括:多个导电部21,形成在与半导体封装10的端子11对应的位置;以及绝缘部22,以使多个导电部21相互隔开的方式进行支撑。导电部21以在弹性绝缘物质内包括多个导电性粒子的形态形成。现有的测试插座20设置在安装于测试仪(未图示)的测试板30,导电部21的上端与半导体封装10的端子11相接触,下端与测试板30的垫板31相接触,由此,将测试板30与半导体封装10电连接。
随着这种现有的测试插座20与现有的半导体封装10的端子11反复接触,将会防止导电部21破损,为了提高电接触性能而在导电部21的上部配置金属导电体23,支撑膜24可以支撑金属导电体23。但是,坚硬的金属导电体23与具有弹性的导电部21直接接触,因此,存在无法避免导电部21损坏的问题。
并且,现有的测试插座20的特征在于,形成为沿着上下延伸的柱形状,因此,仅在半导体封装10与测试板30的间距相同的情况下(b=p)可以使用,在半导体封装10与测试板30的间距不同的情况下(b≠p)无法使用。其中,间距(pitch)意味着半导体封装的端子或测试板的垫板之间的间距。图2示出在具有间距彼此不同的半导体封装10和测试板30的测试装置2000的情况下,测试插座20无法连接半导体封装10和测试板30。
并且,随着半导体封装的高集成化,调节橡胶插座的导电部的尺寸和间距等来应对半导体封装的微细间距,因尺寸变小的导电部和间距较窄的导电部而将面临导电部之间的短路问题、橡胶插座的耐久性降低问题、性价比降低等在使用橡胶插座时需要解决的问题。
发明内容
技术问题
本发明考虑到如上所述的问题而提出,本发明的目的在于,提供如下的半导体封装的测试装置,可通过间距转换器来转换间距并测试具有不同间距的半导体封装和测试板。
技术方案
用于实现上述目的的本发明的测试装置通过连接半导体封装与测试板来测试上述半导体封装,上述半导体封装的测试装置可包括:测试插座,安装在提供测试信号的上述测试板,包括导电部及绝缘部,上述导电部形成在与上述测试板的垫板对应的每个位置,在弹性绝缘物质内,多个导电性粒子沿着厚度方向对齐,上述绝缘部由弹性绝缘物质形成,支撑上述导电部并使其与相邻的导电部绝缘;以及间距转换器,紧贴配置在上述测试插座的上侧,包括多层有机产品及导电性连接销,上述多层有机产品在基板内形成下部焊盘、上部焊盘、配线图案,上述下部焊盘形成在与上述导电部对应的每个位置,上述上部焊盘形成在与上述半导体封装的端子对应的每个位置,上述配线图案连接上述下部焊盘与上部焊盘,上述导电性连接销蒸镀在上述上部焊盘,与上述半导体封装的端子相接触,上述导电部的下端与上述测试板的垫板相连接,上端连接在上述下部焊盘。
并且,上述半导体封装端子的间距可小于、大于或等于上述测试板的垫板的间距。
并且,上述导电部可具有比上述绝缘部更向上侧突出的导电部上部凸块。
并且,本发明可包括绝缘性材料的上部膜,上述上部膜在与上述导电部上部凸块对应的每个位置形成膜孔,并以粘结的方式配置在上述绝缘部的上侧。
并且,上述导电部可具有比上述绝缘部更向下侧突出的导电部下部凸块。
在本发明的测试装置中,上述导电性连接销可通过微机电系统(MEMS)工序制作。
并且,上述导电性连接销可通过在铍铜(BeCu)镀金(Au)而成。
并且,上述导电性连接销可包括:支撑部,与上述上部焊盘相连接;以及突出部,与上述半导体封装的端子相接触。
并且,与上述半导体封装的端子相接触的上述导电性连接销的突出部的上表面可形成为平面形状。
并且,与上述半导体封装的端子相接触的上述导电性连接销的突出部的上表面可形成为与上述端子对应的形状。
发明的效果
本发明一实施例的测试装置具有如下效果,利用可以转换间距的间距转换器,由此,即使半导体封装的间距发生改变,也可以直接使用现有的测试板。
并且,本发明一实施例的测试装置为如下结构,导电性连接销对多层有机产品施加压力,多层有机产品对由橡胶插座构成的测试插座的整个上表面施加压力来使导电部通电,因此具有如下效果,防止因坚硬的导电体与导电部直接接触而发生的损坏来增加测试插座的寿命。即,以往,对应于导电性连接销的金属导电体直接对导电部部分施加压力,因此,随着坚硬的金属导电体和具有弹性的导电部反复接触,导电部将会损坏,但在本发明中为多层有机产品对测试插座施加压力的结构,因此切实地防止这种损坏。
并且,本发明一实施例的测试装置具有如下效果,导电性连接销和多层有机产品可以与测试插座分离,因此,当导电性连接销或多层有机产品损坏时,仅更换该部分来使用,因此,将会节减成本。
并且,在本发明一实施例的测试装置中,导电性连接销蒸镀并形成在多层有机产品的上部焊盘,能够以与微细间距对应的方式配置与半导体封装的端子相接触的突出部,因此,不会发生导电部之间的短路,可以充分应对因半导体封装的高集成化而形成的微细间距。
附图说明
图1示出具有现有测试插座的测试装置。
图2用于说明测试间距不同的半导体封装和测试板时的问题。
图3示出本发明一实施例的具有间距转换器的测试装置。
图4示出本发明一实施例的多层有机产品的多个例。
图5示出本发明一实施例的导电性连接销的多个例。
图6示出本发明再一实施例的具有间距转换器的测试装置。
图7示出本发明另一实施例的具有间距转换器的测试装置。
具体实施方式
以下,参照附图,详细说明本发明的半导体封装的测试装置。
图3示出具有本发明一实施例的间距转换器的测试装置,图4示出本发明一实施例的多层有机产品的多个例,图5示出本发明一实施例的导电性连接销的多个例。
如图所示,本发明一实施例的具有间距转换器200(Pitch Convertor)的测试装置3000作为通过连接半导体封装100与测试板300来测试半导体封装100的半导体封装的测试装置3000,其特征在于,包括:测试插座200,安装在提供测试信号的测试板300,包括导电部210及绝缘部220,上述导电部210形成在与测试板的垫板301对应的每个位置,在弹性绝缘物质内,多个导电性粒子沿着厚度方向对齐,上述绝缘部220由弹性绝缘物质形成,支撑导电部并使其与相邻的导电部210绝缘;以及间距转换器500,紧贴配置在测试插座200的上侧,包括多层有机产品510以及导电性连接销520,上述多层有机产品510在基板511内形成下部焊盘513、上部焊盘514以及配线图案521,上述下部焊盘513形成在与导电部210对应的每个位置,上述上部焊盘514形成在与半导体封装的端子101对应的每个位置,上述配线图案521连接下部焊盘513与上部焊盘514,上述导电性连接销520蒸镀在上部焊盘514,与半导体封装的端子101相接触,导电部210的下端与测试板的垫板301相连接,上端连接在下部焊盘513。
以下,以本发明一实施例的间距转换器500配置在测试插座200的上侧,在间距不同的测试板300与半导体封装100之间传递电信号为例进行说明。图3示出具有较大间距间隔p的测试板300和具有较小间距间隔b的半导体封装100所利用的间距转换器500设置在测试插座200上侧的测试装置3000。
在本发明中,配置在测试板300与半导体封装100之间的各部件的上表面、上侧或上端是指在该部件中与半导体封装100接近的一侧,各部件的下表面、下侧或下端是指在该部件中与测试板300接近的一侧。
测试插座200安装在配置于提供测试插座的测试仪(未图示)上的测试板300。测试插座200包括:导电部210,由橡胶插座形成,形成在与测试板的垫板301对应的每个位置,在弹性绝缘物质内,多个导电性粒子沿着厚度方向(即,连接导电部210的上端与下端的方向)对齐;以及绝缘部220,由弹性绝缘物质形成,支撑导电部并使其与相邻的导电部210绝缘。如上所述,由橡胶插座形成的本发明的测试插座200具有各向异性导电性的特征,形成当对导电部210施加压力时,导电部210内的导电性粒子相互接触并沿着测试插座200的厚度方向通电的导电路。
在本发明中,即使半导体封装100的间距发生变化,也能够利用后述的间距转换器500,因此,直接利用以往安装在测试板300的测试插座200。
作为构成导电部210的弹性绝缘物质,可以利用具有交联结构的耐热性聚合物物质,例如,可利用硅胶等,构成导电部210的导电性粒子以可通过磁场发生反应的方式带有磁性,例如,可以利用铁、镍、钴等带有磁性的金属粒子或这些的合金粒子或含有这些金属的粒子或将这些粒子作为芯粒子并在该芯粒子的表面镀上金、银、钯、镭等导电性良好的金属的物质。
构成绝缘部220的弹性绝缘物质可以与导电部210所使用的弹性绝缘物质相同。
导电部210可具有比绝缘部220更向上侧突出的导电部上部凸块211。导电部上部凸块211轻松实现与多层有机产品510(MLO,Multilayer Organic)的下部焊盘513的接触。
并且,导电部210可具有比绝缘部220更向下侧突出的导电部下部凸块212。导电部下部凸块212可以轻松实现与测试板的垫板301的接触。
即,下部焊盘513和测试板的垫板301通常具有平坦的形态,导电部210上表面和下表面通常具有平坦的形态,因此,当导电部210形成在与绝缘部220相同的高度时,导电部210的上表面与下部焊盘513之间的接触、导电部210下表面与测试板的垫板301之间的接触有可能并不充分,当在导电部210形成导电部上部凸块211或导电部下部凸块212时,下部焊盘513或测试板的垫板301压缩突出的导电部上部凸块211或导电部下部凸块212并实现充分的接触。
导电部210也可以不具有导电部上部凸块211和导电部下部凸块212,也可以仅具有导电部上部凸块211和导电部下部凸块212中的一个,也可以均具有导电部上部凸块211和导电部下部凸块212。
当在导电部210形成导电部上部凸块211时,将支撑导电部上部凸块211的上部膜230粘结在绝缘部220的上侧来配置。上部膜230在与导电部上部凸块211对应的每个位置形成膜孔231并紧贴配置在绝缘部220的上侧,因此,在膜孔231配置导电部上部凸块211。导电部上部凸块211的形成高度与膜孔231的高度相同,或者比膜孔231更向上侧突出形成。优选地,导电部上部凸块211比膜孔231更向上侧突出,由此,将会与下部焊盘513更加轻松地实现接触。
上部膜230在制作过程中粘结到测试插座200的导电部210与绝缘部220,或者也可使用如绝缘部220的弹性绝缘物质等材料的粘结剂来粘结在绝缘部220的上侧。
上部膜230具有绝缘性材料,且需要支撑导电部上部凸块211,因此,优选地,需要由比导电部上部凸块211更硬的材质形成。因此,上部膜230可以使用聚酰亚胺材质。并且,上部膜230配置在测试插座200的导电部210与多层有机产品510的下部焊盘513相连接的区域之外的区域,用于防止测试插座200与多层有机产品510之间发生短路。
本发明一实施例的半导体封装的测试装置3000包括间距转换器500,上述间距转换器500包括:多层有机产品510,在基板511内形成下部焊盘513、上部焊盘514及配线图案521,上述下部焊盘513形成在与导电部210对应的每个位置,上述上部焊盘514形成在与半导体封装的端子101对应的每个位置,上述配线图案521连接下部焊盘513与上部焊盘514;以及导电性连接销520,蒸镀在上部焊盘514,当测试时与半导体封装的端子101相接触。
多层有机产品510为利用聚合物有机高密度相互连接技术的多层印刷电路板的一种,上述聚合物有机高密度相互连接技术为了在高频中达成优秀的RF(射频)性能而使用非常薄且损失少的电介质。
多层有机产品510在基板511内构成电路,紧贴配置在测试插座200的上侧。在与位于下侧的测试插座200的导电部210对应的每个位置形成下部焊盘513,在与位于上侧的半导体封装的端子101对应的每个位置形成上部焊盘514,通过配线图案521连接下部焊盘513与上部焊盘514,从而下部焊盘513与上部焊盘514电连接。因此,多层有机产品510具有可通过配线图案521改变上部焊盘514与下部焊盘513之间的间距的电路。
多层有机产品510紧贴配置在测试插座200的上侧,多层有机产品510的整个下表面与测试插座200的整个上表面重叠,因此,当多层有机产品510受到压力时,多层有机产品510的宽广的面可以对测试插座200的整个上表面施加压力。
如图4的(a)部分所示,多层有机产品510可由间隔大于上部焊盘514之间的间隔的下部焊盘513构成。配线图案512形成为从下部焊盘513到上部焊盘514逐渐变窄的阶梯形状。这种多层有机产品510可在半导体封装100的间距小于测试板300的间距的情况下使用。
与此相反,如图4的(b)部分所示,多层有机产品610可以由间隔小于上部焊盘514之间的间隔的下部焊盘513构成。配线图案612形成为从下部焊盘513到上部焊盘514逐渐变宽的阶梯形状。这种多层有机产品610可在半导体封装100的间距大于测试板300的间距的情况下使用。
并且,如图4的(c)部分所示,多层有机产品710可以形成为上部焊盘514与下部焊盘513的间隔相同。在此情况下,可在半导体封装100的间距与测试板300的间距相同的情况下使用。在这种多种形态的多层有机产品510、610、710中,下部焊盘513和上部焊盘514使用相同的附图标记来说明。
如图3及图5所示,在多层有机产品510的上部焊盘514的上表面可蒸镀形成导电性连接销520。导电性连接销520与多层有机产品510联接并与半导体封装的端子101相接触。
导电性连接销520包括:支撑部521,与上述焊盘相连接;以及突出部522,当测试时与半导体封装的端子101相连接。突出部的上表面523为与半导体封装的端子101直接接触的部分,如图5的(b)部分所示,具有平面形状,或者如图5的(c)和(d)部分所示,可具有与半导体封装的端子101对应的形状。当半导体封装的端子101为焊球时,可具有凹槽形状。当突出部522的上表面523形成为与半导体封装的端子101对应的形状时,半导体封装的端子101与导电性连接销520的接触性能得到提高,从而具有电阻减少的效果。
突出部522也可形成在支撑部521的中心(图5的(d)部分),也能够以倾斜等方式形成在支撑部521的一侧。如图3所示,当半导体封装100的间距小于测试板300的间距时(b<p),在相邻的导电性连接销520中,当突出部522以相互接近的形态倾斜配置在一侧时,可适用于更窄的间距,如图6所示,在半导体封装100的间距大于测试板300的间距的情况下(b>p),在相邻的导电性连接销520中,当突出部522以相互远离的形态倾斜配置在一侧时,可适用于更宽的间距,如图7所示,在半导体封装100的间距与测试板300的间距相同的情况下(b=p),当突出部522形成在支撑部521的中心时,可以与半导体封装的端子101在准确位置相结合。
导电性连接销520可通过微机电系统工序制作。微机电系统(MEMS,micro electromechanical system)工序主要利用半导体集成电路制作技术的光掩模(photomask)工序及压印(imprint)技术,导电性连接销520通过微机电系统工序制作,因此,可以制作出均匀尺寸及形状,从而可以获得电稳定性。
导电性连接销520的支撑部521和突出部522也可通过微机电系统工序形成为一个部件,也可单独制作支撑部521和突出部522来蒸镀形成。
导电性连接销520可通过在铍铜镀金而成。具有上述材质的导电性连接销520的导电性优秀,从而防止信号损失。
如上所述的导电性连接销520通过蒸镀在多层有机产品510的上部焊盘514上来形成,因此,可以轻松配置在与半导体封装的端子101对应的准确位置,从而具有易于对齐的优点。
本发明一实施例的具备间距转换器500的半导体封装的测试装置起到如下作用。
为了测试间距不同的半导体封装100,当推杆(未图示)对半导体封装100施加压力时,半导体封装100通过导电性连接销520对多层有机产品510施加压力,多层有机产品510对测试插座200施加压力来使得测试插座200压接在测试板300。在此情况下,半导体封装100的端子101与导电性连接销520相连接,导电性连接销520通过上部焊盘514、配线图案521、下部焊盘513与导电部210的上表面相连接,导电部210的下表面与测试板的垫板301相连接,从而测试板300的垫板301与半导体封装100的端子电连接,因此,测试板300的测试信号传递到半导体封装100来进行与半导体封装100是否不良有关的测试。
如上所述,本发明一实施例的测试装置具有如下效果,利用可以转换间距的间距转换器,由此,即使半导体封装的间距发生改变,也可以直接使用现有的测试板。
并且,本发明一实施例的测试装置为如下结构,导电性连接销对多层有机产品施加压力,多层有机产品对由橡胶插座构成的测试插座的整个上表面施加压力来使导电部通电,因此具有如下效果,防止因坚硬的导电体与导电部直接接触而发生的损坏来增加测试插座的寿命。即,以往,对应于导电性连接销的金属导电体直接对导电部部分施加压力,因此,随着坚硬的金属导电体和具有弹性的导电部反复接触,导电部将会损坏,但在本发明中为多层有机产品对测试插座施加压力的结构,因此切实地防止这种损坏。
并且,本发明一实施例的测试装置具有如下效果,导电性连接销和多层有机产品可以与测试插座分离,因此,当导电性连接销或多层有机产品损坏时,仅更换该部分来使用,因此,将会节减成本。
并且,在本发明一实施例的测试装置中,导电性连接销蒸镀并形成在多层有机产品的上部焊盘,能够以与微细间距对应的方式配置与半导体封装的端子相接触的突出部,因此,不会发生导电部之间的短路,可以充分应对因半导体封装的高集成化而形成的微细间距。
如图6所示,本发明另一实施例的测试装置4000也可以为用于对间距b大于测试板300的间距p的半导体封装100进行测试的测试装置。
与图3相比,与较大间距的半导体封装100对应地,图6所示的测试装置4000仅在如下方面存在差异,形成为多层有机产品610的配线图案521从下部焊盘513到上部焊盘514逐渐变宽的阶梯形状,导电性连接销520的突出部522以从相邻的导电性连接销520之间远离的形态倾斜配置在一侧。
如图7所示,本发明另一实施例的测试装置5000也可以为用于在半导体封装100的间距b与测试板300的间距p相同的情况下进行测试的测试装置。
与图3相比,图7所示的测试装置5000仅在如下方面存在差异,多层有机产品710的下部焊盘513与上部焊盘514的间隔相同地形成,导电性连接销520的突出部522形成在支撑部521的中心。
以上,通过优选的例说明了本发明,本发明的范围并不局限于上述说明且示出的形态。
例如,在本发明中,例示性说明了具有在与导电部上部凸块对应的每个位置形成膜孔并与绝缘部的上侧相接触的绝缘性材料的上部膜,也可以配置在与导电部下部凸块对应的每个位置形成膜孔并与绝缘部的下侧相接触的绝缘性材料的下部膜。
以上,与用于例示本发明的原理的优选实施例有关地示出并说明了本发明,本发明并不局限于如上示出并说明的结构及作用。反而,在不超出所附的发明要求保护范围的思想及范围的情况下,本发明所属技术领域的普通技术人员可以进行多种变更及修改。

Claims (10)

1.一种半导体封装的测试装置,通过连接半导体封装与测试板来测试上述半导体封装,其特征在于,
包括:
测试插座,安装在提供测试信号的上述测试板,包括导电部及绝缘部,上述导电部形成在与上述测试板的垫板对应的每个位置,在弹性绝缘物质内,多个导电性粒子沿着厚度方向对齐,上述绝缘部由弹性绝缘物质形成,支撑上述导电部并使其与相邻的导电部绝缘;以及
间距转换器,紧贴配置在上述测试插座的上侧,包括多层有机产品及导电性连接销,上述多层有机产品在基板内形成下部焊盘、上部焊盘、配线图案,上述下部焊盘形成在与上述导电部对应的每个位置,上述上部焊盘形成在与上述半导体封装的端子对应的每个位置,上述配线图案连接上述下部焊盘与上部焊盘,上述导电性连接销蒸镀在上述上部焊盘,与上述半导体封装的端子相接触,
上述导电部的下端与上述测试板的垫板相连接,上端连接在上述下部焊盘。
2.根据权利要求1所述的半导体封装的测试装置,其特征在于,上述半导体封装的端子的间距小于、大于或等于上述测试板的垫板的间距。
3.根据权利要求1所述的半导体封装的测试装置,其特征在于,上述导电部具有比上述绝缘部更向上侧突出的导电部上部凸块。
4.根据权利要求3所述的半导体封装的测试装置,其特征在于,包括绝缘性材料的上部膜,上述上部膜在与上述导电部上部凸块对应的每个位置形成膜孔,并以粘结的方式配置在上述绝缘部的上侧。
5.根据权利要求1所述的半导体封装的测试装置,其特征在于,上述导电部具有比上述绝缘部更向下侧突出的导电部下部凸块。
6.根据权利要求1所述的半导体封装的测试装置,其特征在于,上述导电性连接销通过微机电系统工序制作。
7.根据权利要求1所述的半导体封装的测试装置,其特征在于,上述导电性连接销通过在铍铜镀金而成。
8.根据权利要求1所述的半导体封装的测试装置,其特征在于,上述导电性连接销包括:
支撑部,与上述上部焊盘相连接;以及
突出部,与上述半导体封装的端子相接触。
9.根据权利要求8所述的半导体封装的测试装置,其特征在于,与上述半导体封装的端子相接触的上述导电性连接销的突出部的上表面形成为平面形状。
10.根据权利要求8所述的半导体封装的测试装置,其特征在于,与上述半导体封装的端子相接触的上述导电性连接销的突出部的上表面形成为与上述端子对应的形状。
CN202280052324.2A 2021-08-27 2022-08-11 半导体封装的测试装置 Pending CN117751294A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210114097A KR102644473B1 (ko) 2021-08-27 2021-08-27 반도체 패키지의 테스트 장치
KR10-2021-0114097 2021-08-27
PCT/KR2022/012001 WO2023027395A1 (ko) 2021-08-27 2022-08-11 반도체 패키지의 테스트 장치

Publications (1)

Publication Number Publication Date
CN117751294A true CN117751294A (zh) 2024-03-22

Family

ID=85323289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280052324.2A Pending CN117751294A (zh) 2021-08-27 2022-08-11 半导体封装的测试装置

Country Status (3)

Country Link
KR (1) KR102644473B1 (zh)
CN (1) CN117751294A (zh)
WO (1) WO2023027395A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4769538B2 (ja) * 2005-02-22 2011-09-07 富士通セミコンダクター株式会社 電子部品用コンタクタ及びコンタクト方法
KR200444773Y1 (ko) * 2007-08-13 2009-06-04 주식회사 아이에스시테크놀러지 실리콘 콘택터
KR20110090298A (ko) * 2010-02-03 2011-08-10 (주)티에스이 피치변환가능 테스트 소켓
KR101345308B1 (ko) * 2011-12-06 2013-12-27 주식회사 기가레인 프로브카드
KR101514636B1 (ko) * 2014-02-04 2015-04-23 재단법인 서울테크노파크 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법
KR101667929B1 (ko) * 2015-03-31 2016-10-20 (주)티에스이 실리콘 러버 소켓
KR101785428B1 (ko) * 2016-04-21 2017-10-16 (주) 마이크로프랜드 반도체소자 테스트소켓
KR101866427B1 (ko) 2017-01-13 2018-06-12 (주)시스다인 반도체 소자용 테스트 소켓의 검사장치

Also Published As

Publication number Publication date
WO2023027395A1 (ko) 2023-03-02
KR102644473B1 (ko) 2024-03-07
KR20230031640A (ko) 2023-03-07

Similar Documents

Publication Publication Date Title
US7699616B2 (en) High density planar electrical interface
KR100454546B1 (ko) 실리콘 핑거 콘택터를 구비한 콘택트 구조물과 이를이용한 토탈 스택-업 구조물
US5783461A (en) Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication
US11204369B2 (en) Semiconductor device test socket
US6989681B2 (en) Socket for testing a semiconductor device and a connecting sheet used for the same
TW423121B (en) Packaging and interconnection of contact structure
US7898276B2 (en) Probe card with stacked substrate
US20020027444A1 (en) Packaging and interconnection of contact structure
US20100176831A1 (en) Probe Test Card with Flexible Interconnect Structure
WO1998014998A9 (en) Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication
US7056131B1 (en) Contact grid array system
JP2002062315A (ja) コンタクトストラクチャ
US20150061719A1 (en) Vertical probe card for micro-bump probing
KR20000057821A (ko) 컨택트 구조물의 패키징 및 상호 접속부
JP2000241498A (ja) 半導体素子接続装置、半導体素子検査装置および検査方法
JP4999398B2 (ja) 配線基板
CN117751294A (zh) 半导体封装的测试装置
KR20230031638A (ko) 테스트 소켓 및 이를 포함하는 테스트 장치와, 테스트 소켓의 제조방법
KR20100123033A (ko) 반도체소자 테스트에 사용되는 마이크로 머시닝 기술로 제조한 메쉬 구조를 가진 테스트 소켓.
US7733104B2 (en) Low force interconnects for probe cards
KR20090073745A (ko) 프로브 카드
JP2000292484A (ja) 半導体素子接続装置、半導体素子検査装置および検査方法
KR20010076322A (ko) 접촉 돌기를 구비한 접촉 구조물
KR102661984B1 (ko) 신호 전송 커넥터
CN110967533A (zh) 探针卡装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination