KR100687783B1 - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR100687783B1
KR100687783B1 KR20050054517A KR20050054517A KR100687783B1 KR 100687783 B1 KR100687783 B1 KR 100687783B1 KR 20050054517 A KR20050054517 A KR 20050054517A KR 20050054517 A KR20050054517 A KR 20050054517A KR 100687783 B1 KR100687783 B1 KR 100687783B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor stack
hexagonal
nitride
transparent conductive
Prior art date
Application number
KR20050054517A
Other languages
English (en)
Other versions
KR20060049672A (ko
Inventor
첸 오우
팅-양 린
시-쿠오 라이
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Publication of KR20060049672A publication Critical patent/KR20060049672A/ko
Application granted granted Critical
Publication of KR100687783B1 publication Critical patent/KR100687783B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 장치는 기판, 상기 기판상에 형성된 제 1 질화 반도체 스택, 상기 제 1 질화 반도체 스택상에 형성된 질화 발광 레이어, 및 상기 제 2 질화 반도체 스택상에 형성된 제 1 투명 전도성 산화 레이어를 포함한다. 상기 제 2 질화 반도체 스택은 제 2 질화 반도체 스택의 상면에 형성된 다수의 육각-피라미드 캐비티를 포함한다. 상기 제 2 질화 반도체 스택의 다수의 육각-피라미드 캐비티는 제 1 투명 전도성 산화 레이어로 충진되며, 낮은 접촉 저항은 다수의 육각-피라미드 캐비티의 내측면에서 발생되어, 작동전압을 낮추고 발광 장치의 발광 효율을 향상시킨다.

Description

발광 장치 {Light-emitting device}
도 1은 본 발명에 따른 발광 장치의 제 1 실시예의 다이아그램이다.
도 2는 본 발명에 따른 다수의 육각-피라미드 캐비티의 p-형 질화 반도체 스택의 다이아그램이다.
도 3은 본 발명의 발광 장치의 밝기에 대한 육각-피라미드 캐비티의 밀도에 대한 그래프이다.
도 4는 본원발명의 발광 장치의 밝기에 대한 육각-피라미드 캐비티의 대각선 길이에 대한 그래프이다.
도 5는 본원발명의 발광 장치의 밝기에 대한 육각-피라미드 캐비티의 깊이의 그래프이다.
도 6은 육각-피라미드 캐비티의 평균 깊이, 투명 전도성 산화 레이어의 두께, 및 작동 전압의 표이다.
도 7은 강도에 대한 다양한 LED에 대한 작동 전압의 그래프이다.
도 8은 양의 전류에 대한 다양한 LED의 전압에 대한 그래프이다.
도 9는 본원 발명에 따른 발광 장치의 제 2 실시예의 다이아그램이다.
도 10은 본원발명에 따른 발광 장치의 제 3 실시예의 다이아그램이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
10 : 기판 11 : 질화 버퍼 레이어
12 : n-형 질화 반도체 스택 13 : 발광 레이어
14 : p-형 질화 빈도체 스택 15 : 투명 전도성 산화 레이어
141 : 육각-피라미드 캐비티
본 발명은 발광 장치에 관한 것으로서, 보다 상세하게는, 고효율의 발광 장치에 관한 것이다.
반도에 발광 장치는 광학 디스플레이 장치, 교통 신호, 데이터 저장 장치, 통신 장치, 조명 장치, 및 의료 기구에서 널리 응용되었다.
일반적인 질화 LED는 투명 전도체 레이어로 간주되는 Ni/Au 그룹의 물질과 같은, LED의 상면상에, 얇은 금속 레이어를 포함한다. 그러나 LED 빛의 일부는 금속을 관통하여 나아갈 수는 없다. LED에서 발생된 빛은 상기 얇은 금속 레이어에 의해 흡수되며, 광 투과율이 감소된다. 양호한 광 투과율을 가지기 위하여, 얇은 금속 레이어의 두께는 몇십 옴스트롬 내지 몇백 옴스트롬의 범위에 한정된다. 상기 금속 레이어의 두께가 한정되더라도, 얇은 금속 레이어는 약 60% 내지 70%의 가시광 투과율을 가지며, LED의 발광 효율은 여전히 낮다.
본원에 참조되어 편입된 미국 특허 제6,078,064호는 LED 구조체를 개시한다. LED의 표면은 높은 캐리어 농도를 가진 p-형 접촉 레이어상에 형성된 투명 전도성 산화 레이어를 구비한다. 일반적으로, 상기 투명 전도성 산화 레이어는 90% 이상의 높은 투과율을 가진다. 따라서, 이러한 레이어의 두께는 더 두꺼워질 수 있으며, 전류 분포는 향상되어, LED의 밝기와 발광 효율은 향상된다. 상기 투과 전도성 산화 레이어는 양호한 옴 저항 접촉을 형성하도록 5 X 1018cm-3이상의 높은 캐리어 농도의 p-형 접촉 레이어로 접촉해야 한다.
본원에 참조되어 편입된 타이완 특허 제144,415호는 역 터널링 레이어를 형성하는 방법을 개시한다. N+ 역 터널링 접촉 레이어는 LED의 발광 효율을 향상시키고 작동 전압을 낮추기 위하여 양호한 옴 저항 접촉을 형성하는 목적을 달성하도록 투과 산화 전극 레이어와 반도체 발광 레이어 사이에서 형성된다.
또한, 와이.씨. 린은 “Ni/Au, Ni/ITO 및 ITO p-형 접촉을 구비한 InGaN/GaN 발광 다이오드” (고체 상태 전자 Vol.47, 849-853 페이지)의 논문에서 관련 방법을 개시하였다. 그는 얇은 금속 레이어는 질소 LED의 p-형 접촉 레이어상에 형성되어, 투명 전도성 산화 레이어는 얇은 금속 레이어상에 형성된다. 이러한 방법은 p-형 접촉 레이어 및 투명 전도성 산화 레이어 사이의 접촉 저항을 효과적으로 감소시킨다. 그러나, 투과율은 상기 얇은 금속 레이어에 의해 여전히 감소되며, 따라서 LED의 발광 효율은 상기 얇은 금속 레이어에 의해 여전히 영향을 받는다.
따라서, 본 발명의 목적은 접촉 레이어와 투명 전도성 산화 레이어 사이의 접촉 저항 문제를 해결하고 고정을 단순화시키고 LED의 밝기를 향상시키는 것이다.
따라서, 청구된 발명의 목적은 전술한 문제점을 극복하도록 높은 투과율을 가진 발광 장치를 제공하는 것이다.
본 발명에 따른 발광장치는,
기판;
상기 기판상에 형성된 제 1 질화 반도체 스택(stack);
상기 제 1 질화 반도체 스택상에 형성된 질화 발광 레이어;
상기 질화 발광 레이어에 마주보는 제 2 질화 반도체 스택의 표면으로부터 하향 연장되는 다수의 육각-피라미드 캐비티를 구비하는 질화 발광 레이어 상에 형성된 제 2 질화 반도체 스택;
상기 제 2 질화 반도체 스택상에 형성된 제 1 투명 전도성 산화 레이어를 포함하며,
상기 제 2 질화 반도체 스택의 다수의 육각-파라미드 캐비티는 상기 제 1 투명 전도성 산화 레이어로 충진되는 것을 특징으로 한다.
여기서, 상기 제 2 질화 반도체 스택에서 상기 육각-피라미드 캐비티들 중 하나의 대각선 길이는 10나노미터 내지 1마이크로미터의 범위에 속한다.
한편, 상기 육각-파라미드 캐비티의 밀도는 1 ×107cm-2 내지 1 ×1011cm-2 의 범위에 놓인다.
또한, 상기 육각-피라미드 캐비티들 중 하나의 깊이는 10나노미터 내지 1 마이크로미터의 범위에 속한다.
또한, 상기 기판과 상기 제 1 질화 반도체 스택 사이에 형성된 버퍼 레이어를 추가로 구비한다.
또한, 상기 제 1 투명 전도성 산화 레이어는 산화 주석 인듐(ITO), 산화 주석 카드뮴(CTO), 산화 주석 안티몬, 산화 아연 인듐, 산화 알루미늄 아연, 산화 주석 아연으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 구비한다.
또한, 상기 제 1 투명 전도성 산화 레이어의 투과율은 빛의 파장이 300나노미터 내지 700나노미터의 범위에 있을 때 50% 이상이다.
또한, 상기 제 1 투명 전도성 산화 레이어의 두께는 50나노미터 내지 1마이크로미터의 범위에 있다.
또힌. 상기 기판은 C-(0001) 사파이어 기판이며, 각각의 육각-피라미드 캐비티의 인접한 모든 피라미드 표면 사이의 각은 거의 120도이며, 각각의 피라미드 표면은 (10-11) 또는 (11-22) 격자 표면 그룹을 구비한다.
또한, 상기 기판은 0도 내지 10도의 오프 각도(off angle)를 가지는 (0001) 또는 (11-20) 사파이어 기판이다.
또한, 상기 기판은 GaN, SiC, GaAs, GaP, Si, ZnO, MgO, MgAl2O4 및 유리로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함한다.
또한, 상기 제 1 질화 반도체 스택은 AlN, GaN, AlGaN, InGaN 및 AlInGaN을 포함하는 그룹에서 선택되는 적어도 하나의 물질을 포함한다.
또한, 상기 제 1 질화 반도체 스택은 적어도 하나의 n-형 질화 반도체 레이어를 포함하며, 상기 제 2 질화 반도체 스택은 적어도 하나의 p-형 질화 반도체 레이어를 포함한다.
또한, 상기 제 1 질화 반도체 스택은 적어도 하나의 p-형 질화 반도체 레이어를 포함하며, 상기 제 2 질화 반도체 스택은 적어도 하나의 n-형 질화 반도체 레이어를 포함한다.
또한, 상기 질화 발광 레이어는 AlN, GaN, AlGaN, InGaN 및 AlInGaN으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함한다.
또한, 상기 질화 발광 레이어는 이중 헤테로 구조, 단일 퀀텀-웰 구조, 다중 퀀텀-웰 구조를 포함하는 그룹에서 선택되는 하나의 구조를 포함한다.
또한, 상기 제 2 질화 반도체 스택은 AlN, GaN, AlGaN, InGaN 및 AlInGaN으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함한다.
또한, 상기 버퍼 레이어는 AlN, GaN, AlGaN, InGaN 및 AlInGaN으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함한다.
또한, 상기 제 2 질화 반도체 스택의 상기 육각-피라미드 캐비티는 적층 성장에 의해 형성된다.
또한, 상기 제 2 질화 반도체 스택의 육각-피라미드 캐비티는 습식 에칭에 의해 형성된다.
또한, 상기 제 2 질화 반도체 스택의 육각-파리미드 캐비티는 적층 성장 및 습식 에칭에 의해 형성된다.
또한, 상기 육각-피라미드 캐비티로의 바닥으로부터 상기 기판까지의 거리는 상기 질화 발광 레이어의 상부 표면으로부터 상기 기판까지의 거리이상이다.
또한, 상기 제 1 투명 전도성 산화 레이어와 접촉하는 육각-피라미드 캐비티의 내측면에 형성된 접촉 저항은 상기 제 1 투명 전도성 산화 레이어의 제 2 질화 반도체 스택의 표면에 형성된 접촉 저항보다 낮다.
또한, 상기 제 1 투명 전도성 산화 레이어의 반사율은 질화물의 반사율과 패키지 재료의 반사율 사이이다.
또한, 상기 기판으로부터 이격된 상기 제 1 질화 반도체 스택의 표면은 제 1 표면, 제 2 표면을 구비하며, 상기 질화 발광 레이어는 상기 제 1 질화 반도체 스택의 제 1 표면상에 형성된다.
또한, 상기 제 1 질화 반도체 스택의 제 2 표면상에 형성된 제 2 투명 전도성 산화 레이어를 추가로 구비한다.
또한, 상기 제 2 투명 전도성 산화 레이어는 산화 주석 인듐, 산화 주석 카드뮴, 산화 주석 안티몬, 산화 아연 인듐, 산화 알루미늄 아연 및 산화 주석 아연으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함한다.
또한, 상기 제 2 투명 전도성 산화 레이어의 반사율은 질화물의 반사율과 패키지 재료의 반사율 사이이다.
또한, 상기 제 1 질화 반도체 스택의 제 2 표면은 높은 광 추출 효율의 표면이다.
또한, 상기 높은 광 추출 효율의 표면은 높은 광 추출 효율의 표면에 형성된 육각-파리미드 캐비티로 형성된다.
또한, 제 2 투명 전도성 산화 레이어는 상기 육각-피라미드 캐비티로 형성된 제 1 질화 반도체 스택의 제 2 표면상에 형성된다.
또한, 상기 제 1 질화 반도체 스택의 각각의 육각-파리미드 캐비티는 상기 제 2 투명 전도성 산화 레이어로 충진된다.
또한, 상기 제 2 질화 반도체 스택의 표면에서 육각-피라미드 캐비티들 중 하나의 대각선 길이는 10나노미터 내지 1마이크로미터의 범위에 있다.
상기 육각-피라미드 캐비티의 밀도는 1 ×107cm-2 내지 1 ×1011cm-2 이다.
상기 육각-피라미드 캐비티의 깊이는 10나노미터 내지 1마이크로미터의 범위에 있다.
상기 육각-피라미드 캐비티는 습식 에칭에 의해 형성된다.
상기 제 2 투명 전도성 산화 레이어는 산화 주석 인듐, 산화 주석 카드뮴, 산화 주석 안티몬, 산화 아연 인듐, 산화 알루미늄 아연 및 산화 주석 아연으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함한다.
높은 광 추출 효율의 표면은 거친 구조로 형성된다.
제 2 투명 전도성 산화 레이어는 상기 거친 구조로 형성되는 상기 제 1 질화 반도체 스택의 제 2 표면상에 형성된다.
상기 제 2 투명 전도성 산화 레이어는 산화 주석 인듐, 산화 주석 카드뮴, 산화 주석 안티몬, 산화 아연 인듐, 산화 알루미늄 아연, 및 산화 주석 아연으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함한다.
상기 거친 구조는 습식 에칭에 의해 형성된다.
상기 제 2 투명 전도성 산화 레이어의 반사율은 질화물의 반사율과 패키지 재료의 반사율 사이이다.
청구된 발명은 발광 장치를 개시한다. 상기 발광 장치는 기판, 상기 기판 상에 형성된 제 1 질화 반도체 스택(first nitride semiconductor stack), 상기 제 1 질화 반도체 스택상에 형성된 질화 발광 레이어(nitride light-emitting layer), 상기 질화 발광 레이어에 마주보는 제 2 질화 반도체 레이어의 표면상에 다수의 육각 피라미드 캐비티를 가지는 상기 질화 발광 레이어상에 형성된 제 2 질화 반도체 스택를 포함하며, 상기 육각-피라미드 캐비티는 제 2 질화 반도체 레이어의 표면과 상기 제 2 질화 반도체 스택상에 형성된 제 1 투명 전도성 산화 레이어로부터 아래로 연장된다. 제 2 질화 반도체 스택의 다수의 육각-피라미드 캐비티는 상기 제 1 투명 전도성 산화 레이어로 충진되어, 상기 투명 전도성 산화 레이어와 상기 다수의 육각-피라미드 캐비티의 내측면 사이에서 낮은 옴 저항 접촉이 생성된다.
일반적으로, 상기 제 2 질화 반도체 스택은 p-형 물질이며, 상기 질화 발광 레이어에 마주보는 그 표면은 편평하고 매끄러우며, 상기 기판 표면에 나란하며, 상기 투명 전도성 산화 레이어는 p-형 질화 반도체 스택과 양호한 접촉 저항을 직접 형성하지 못하여 작동 전압이 증가된다.
이와 대비하여, 청구된 본 발명은 질화 발광 레이어에 마주하는 p-형 질화 반도체 스택의 표면의 다수의 육각 피라미드 캐비티를 제공하며, 상기 육각 피라미 드 캐비티는 제 1 질화 반도체 레이어의 표면으로부터 아래로 연장되며, 그 표면 위로 투명 전도성 산화 레이어를 형성하며, 상기 투명 전도성 산화 레이어는 캐비티 영역(이하 “평평한 외측면” 이라 함)없는 p-형 질화 반도체의 표면의 평평한 영역과 접할 뿐만 아니라, 육각-피라미드 캐비티의 내측 면(이라 “캐비티 내측면” 이라 함)과도 접촉한다. 상기 평평한 외측면의 표면 에너지 상태는 캐비티 내측면의 표면 에너지 상태와 다르다. 상기 표면 에너지 상태들 사이의 차이는 결정 방향의 차이뿐만 아니라 평평한 외측면과 캐비티 내측면 사이의 표면 에너지 준위의 차이가 그 원인이 된다. 만약 투명 전도성 산화 레이어가 p-형 질화 반도체 스택의 평평한 외측면상에 직접 형성된다면, 투명 전도성 산화 레이어와 상기 평평한 외측면 사이의 경계는 높은 접촉 저항에 이르는 높은 포텐션 배리어(potential barrier)를 가지게 된다. 그러나, 투명 전도성 산화 레이어가 캐비티 내측면과 접촉할 때, 상기 캐비티 내측면과 투명 전도성 산화 레이어의 경계 사이의 낮은 포텐셜 배리어로 인하여, 양호한 접촉 저항이 형성된다. 따라서, p-형 레이어는 전술한 선행기술에서 언급된 높은 캐리어 농도를 필요로 하지 않는다. 상기 장치의 작동 전압은 일반적인 Ni/Au 기반의 LED 수준으로 감소될 수 있다. 작동 전류가 인가되면, 전류는 우선 투명 전도성 산화 레이어를 통하여 전파되어, 상기 투명 전도성 산화 레이어와 접촉하는 상기 캐비티의 내측면의 낮은 접촉 저항 영역을 주로 통하여 p-형 질화 반도체 스택으로 흐르게 되고, 최종적으로 빛을 생성하도록 발광 레이어로 흐르게 된다.
또한, 본원 발명의 청구된 육각 피라미드 캐비티의 다른 장점은 육각 피라미 드 캐비티가 상기 장치 표면상의 전체 반사 효과를 낮추고 상기 p-형 질화 반도체 스택의 광흡수 효과를 효과적으로 낮출 수 있게 된다. 따라서, 상기 발광 효율은 더욱 증진될 수 있다. 또한, 투명 전도성 산화 레이어의 광투과성은 일반적인 얇은 금속 레이어보다 우수하다. 청구된 본원 발명은 상기 장치의 발광 효율을 향상시키고 낮은 작동 전압을 가지는 장치를 제공할 수 있게 된다.
본 발명의 이러한 목적은 첨부된 다양한 도면에 도시된 실시예에 대한 하기의 상세한 설명을 읽은 당업자에게는 명확할 것이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하도록 한다.
본원 발명에 기초한 발광 장치의 다이아그램이 도시된 도 1을 참조하라. 발광 장치는 사파이어 기판(10); 상기 사파이어 기판(10)상에 형성된 질화 버퍼 레이어(11); 상기 질화 버퍼 레이어(11)상에 형성된 n-형 질화 반도체 스택(12)을 포함하며, 상기 기판과는 멀리 떨어진 상기 n-형 질화 반도체 스택(12)의 표면은 제 1 표면 및 제 2 표면; 질화 다중 콴텀-웰(nitride multiple quantom-well) 구조 발광 레이어(13)의 제 1 표면 상에 형성된 질화 다중 콴텀-웰 구조 발광 레이어(13); 상기 질화 다중 콴텀-웰 구조 발광 레이어(13) 상에 형성된 p-형 질화 반도체 스택(14)을 포함하며, 상기 질화 다중 콴텀-웰 구조 발광 레이어(13)로부터 멀리 떨어진 p-형 질화 반도체 스택(14)의 표면은 다수의 육각-피라미드 캐비티(141); p-형 질화 반도체 스택(14) 및 육각-피라미드 캐비티(141) 위에 형성된 투명 전도성 산화 레이어(15)를 포함하며, 상기 투명 전도성 산화 레이어(15)의 재료 는 캐비티 내측면(1411); n-형 질화 반도체 스택(12)의 제 2 표면상에 형성된 n-형 전극; 및 투명 전도성 산화 레이어(15) 상에 형성된 p-형 전극(19)에 접촉한다. 도 2는 다수의 육각-피라미드 캐비티(141)를 가지는 p-형 질화 반도체 스택의 다이아그램이다.
캐비티 내측면(1411)과 투명 전도성 산화 레이어(15) 사이에 형성된 접촉 저항은 p-형 질화 반도체 스택(14) 및 투명 전도성 산화 레이어(15) 사이에 형성된 접촉 저항보다 낮다.
상기 육각-피라미드 구조체의 형상과 각도는 질화물의 크리스탈 성질과 같은 질화물의 물리적인 크리스탈 성질에 영향을 받는다. C-(0001) 사파이어 기판을 예로 들면, 각각의 인접 피라미드 표면 사이의 각각의 각도는 약 120도이며, 피라미드 표면은 (10-11) 또는 (11-22) 격자를 포함한다.
육각 피라미드 캐비티(141)를 형성하는 방법은, 적어도 하나의 하기의 단계를 포함한다.
1. 상기 육각-피라미드 캐비티(141)의 초기 레이어가 성장할 때, p-형 질화 반도체 스택(14)의 표면 또는 p-형 질화 반도체 스택(14)의 내측에 육각 피라미드 캐비티(141)를 형성하도록, Si 또는 Mg 와 같은 계면활성제가 육각-피라미드 캐비티(141)의 크리스탈 핵 부분을 변형하는데 제공될 수 있다.
2. p-형 질화 반도체 스택(14)의 표면 또는 p-형 질화 반도체 스택(14)의 내측에 상기 융각-피라미드 캐비티(141)을 형성하도록 크리스탈 핵 부분을 변형함에 있어서 적층(epitaxial) 온도가 섭씨 700도씨 내지 900도씨 사이에서 육각-피라미 드 캐비티(141)의 초기 레이어가 성장한다.
3. p-형 질화 반도체 스택(14)의 표면 또는 p-형 질화 반도체 스택(14)의 내측에 육각-피라미드 캐비티(141)를 형성하도록 크리스탈 핵을 변형하는 짙은 질소 분위기에서 육각-피라미드 캐비티(141)의 초기 레이어가 성장한다.
4. p-형 질화 반도체 스택(14)가 형성된 후에, p-형 질화 반도체 스택(14)의 표면은 육각 피라미드 캐비티(141)를 형성하도록 고온의 H3PO4로써 화학 습식 에칭 처리를 하여 에칭될 수 있다.
5. 작은 육각-피라미드 캐비티는 적층 성장으로 우선 형성된다. 그 다음으로, 큰 육각-피라미드 캐비티(141)는 발광 효율을 향상시키기 위하여 보다 작은 육각-피라미드 캐비티상에서 화학 습식 에칭 처리에 의해 형성된다. 육각-피라미드 캐비티(141)가 적층 성장에 의해 직접 형성된다면, 응력이 육각-피라미드 캐비티(141)의 모서리에 발생되어, 적층의 질을 저하시키는 적층 불량이 발생하고 LED의 전기적 품질에 영향을 줄 것이다. 그러나, 만약 작은 육각-피라미드 캐비티가 우선 적층 성장에 의해 형성되고 그 다음에 화학 습식 에칭 처리에 의해 에칭되어 작은 육각-피라미드 캐비티를 크고 깊게 만든다면, 이러한 것은 적층 레이어로 육각-피라미드 캐비티(141)의 손상을 방지할 수 있다.
본원 발명의 육각-피라미드 캐비티(141)의 밀도는 1 × 107cm-2 내지 1 ×1011cm-2 내의 범위에 있을 수 있다. 본원 발명의 육각 -피라미드 캐비티(141)의 최적 밀도 범위를 보여주는 도 3을 참조하면, 도 3으로부터, 육각 피라미드 캐비티 (141)의 밀도가 1 ×108cm-2 로부터 2 ×109cm-2 로 증가할 때, 밝기는 117mcd로부터 150mcd로 증가하게 된다. 이러한 것은 육각-피라미드 캐비티(141)의 밀도의 증가가 LED 밝기를 향상시킨다는 것을 나타낸다. 육각-피라미드 캐비티(141)의 상측의 대각선 길이는 10 나노미터 내지 1 마이크로미터의 범위이다. 육각-피라미드 캐비티(141)의 대각선 길이의 최적 범위를 나타내는 도 4를 참조하면, 육각-피라미드 캐비티(141)의 대각선 길이가 122 나노미터로부터 168 나노미터로 증가하면, 밝기가 128mcd로부터 173mcd로 증가하게 되어 큰 육각-피라미드 캐비티는 LED의 밝기를 향상시킨다는 점을 의미한다.
본 발명의 육각-피라미드 캐비티의 깊이는 10 나노미터 내지 1 마이크로미터의 범위에 있을 수 있다. 육각-피라미드 캐비티(141)의 길이의 최적 범위를 나타내는 도 5를 참조하면, 육각-피라미드 캐비티(141)의 깊이가 60 나노미터로부터 125 나노미터로 증가할 때, 밝기가 130mcd로부터 150mcd로 증가하게 된다. 즉, 육각-피라미드 캐비티(141)가 깊어질수록 LED의 밝기는 증가하게 된다.
육각-피라미드 캐비티(141)의 바닥은 발광 레이어(13) 위에 있어야 한다. 만약 육각-피라미드 캐비티(141)의 바닥이 발광 레이어(13)로 연장된다면, LED의 전기적 성질은 열악해진다.
또한, 투명 전도성 산화 레이어(15)는 육각-피라미드 캐비티(141) 주위를 충진하고 덮을 수 있을 정도로 충분히 두꺼워서 투명 전도성 산화 레이어(15)와 접촉하는 각각의 육각-피라미드 캐비티(141)의 주변은 불연속적이거나 끊어져 있지 않 고 연속적이다. 그렇지 않다면, 상기 투명 전도성 산화 레이어(15)와 접촉하는 육각-피라미드 캐비티(141)의 내측면의 낮은 접촉 저항을 통하여 전류가 질화 반도체 스택(14)으로 통과하지 못하게 되어, 작동 전압이 증가하게된다.
육각-피라미드 캐비티(141)의 깊이, 투명 전도성 산화 레이어(15)의 두께 및 작동 전압의 표가 도시된 도 6을 참조하면, 이것은 평균 깊이가 150 나노미터인 육각-피라미드 캐비티(141)를 가지는 질화 LED의 예이다. 질화 반도체 스택(14) 상에 각각 70나노미터와 220나노미터로 서로 다른 두께를 가진 투명 전도성 산회 레이어(15)를 고려해보자. 70나노미터의 투명 전도성 산화 레이어(15)를 구비한 LED의 작동 전압은 전류가 20mA 이면 약 3.6V 이다. 그러나, 220nm의 투명 전도성 산화 레이어(15)의 작동 전압은 동일한 조건하에서 약 3.3V가 된다. 이것은 투명 전도성 산화 레이어(15)의 두께가 충분할 때 작동 전압이 감소할 수 있다는 것을 나타낸다.
상기 투명 전도성 산화 레이어(15)의 투명도는 빛의 파장이 300나노미터 내지 700나노미터의 범위이면 50% 이상이다. 상기 투명 전도성 산화 레이어(15)는 전자 비임 증발기, 스퍼터(sputter), 열 코팅기 또는 이러한 것의 복합기에 의해 형성된다. 투명 전도성 산화 레이어(15)를 형성하는 동안, 최상의 방법은 상기 육각 -피라미드 캐비티(141)를 충진하여 낮은 접촉 저항은 LED의 작동 전압을 효과적으로 감소시키기 위하여 증가된다.
추가하여, 투명 전도성 산화 레이어(15)가 육각-피라미드 캐비티(141)를 충진한 후에, 투명 전도성 산화 레이어(15)의 표면은 육각-피라미드 캐비티(141)의 특징을 가지지 않는다. 환언하면, 상기 육각-피라미드 캐비티(141)의 아래와 위의 재료의 반사율의 차이는 최대화되어야 광 추출 효과가 향상된다. 따라서, 상기 투명 전도성 산화 레이어(15)의 반사율은 질화물의 반사율과 패키지 재료의 반사율의 사이이어야 한다. 바람직하게는, 투명 전도성 산화 레이어(15)와 질화물의 반사율의 절대값의 차이는 투명 전도성 산화 레이어914)와 패키지 물질의 반사율의 절대값의 차이보다 크다.
도 7은 세가지 종류의 LED용 작동 전압 대 광 집중도의 비교 그래프로서, LED-A는 본 발명의 육각-피라미드 캐비티(141)와 투명 전도성 산화 레이어(14)를 가지는 LED 이며, LED-B는 얇은 금속 레이어를 가지지만 육각-피라미드 캐비티를 가지지 않은 LED이며, LED-C는 전도성 산화 레이어를 가지지만 육각-피라미드 캐비티를 가지지 않은 LED이다. 도 7을 참조하면, LED-B는 불완전한 발광 성질을 가지며, 그 밝기는 낮은데, 그 이유는 얇은 금속 레이어의 광투과율은 전도성 산화 레이어보다 낮기 때문이다. 투면 전도성 산화 레이어로 교체된 일반적인 얇은 금속 레이어를 가지는 LED-C는 우수한 광투과율을 가져서, 발광 효과를 증진시키고, 발광 효율을 향상시킨다. 그러나, LED-A는 전체 발광 영역을 증가시키고 발광 레이어 위에 상기 반도체 스택의 빛 흡수 및 전체 반사 효과에 의해 야기되는 광손실을 감소하는 육각-피라미드 캐비티의 장점을 가진다. 따라서, LED-A는 밝기를 증가시키고, 발광 효율을 증가시킨다.
도 8은 세가지 종류의 LED의 양의 전류대 전압의 비교 그래프로서, LED-A는 본 발명의 육각-피라미드 캐비티(141)와 투명 전도성 산화 레이어(15)를 가진 LED이며, LED-B는 얇은 금속 레이어를 가지지만 육각-피라미드 캐비티는 없는 LED이며, LED-C는 전도성 산화 레이어를 가지지만 육각-피라미드 캐비티는 없는 LED이다. 도 8을 참조하면, 얇은 금속 레이어를 가진 LED-B의 작동 전압은 세가지 LED 중 최저이다. 불완전한 접촉 저항으로 인하여, 전도성 산화 레이어를 가지는 LED-C의 작동 전압은 매우 높다. 예를 들어, 전류가 20mA이면, LED-C의 작동 전압은 5V 이상이다. 그러나, 전도성 산화 레이어 및 육각-피라미드 캐비티(141)를 구비한 LED-A의 작동 전압은 LED-B의 경우에 유사하게 감소될 수 있다. 따라서, 본 발명은 보다 향상된 성능을 나타낸다. 본 발명에 따른 발광 장치의 제2실시예의 다이어그램을 나타내는 도 9를 참조하라. 발광 장치의 n-형 질화 반도체 스택(12)의 제 2 표면은 n-형 전극 접촉부(121)와 비-전극 접촉부(122)를 구비한다. 상기 n-형 전극(16)은 n-형 전극 접촉부(121)상에 형성된다. 비-전극 접촉부(122)는 추가로 고효율의 발광면을 포함한다. 거친 표면 또는 다수의 육각-피라미드 캐비티는 고효율의 발광면상에 에칭이나 적층 성장에 의해 형성된다. 이러한 실시예에서, 상기 발광 장치는 거친 표면(123)을 포함한다. 비전극 접촉부(122)의 거친 표면(123)으로 인하여, 기판(10)과 n-형 질화 반도체 스택(12) 사이에서 반사된 측방 빛은 감소되어, LED의 발광 효율을 증가하기 위하여 측방 빛은 효과적으로 발광된다.
본 발명에 따른 발광 장치의 제 3 실시예의 다이아그램을 나타내는 도 10을 참조하라. 상기 발광 장치는 거친 표면(123) 및 비-전극 접촉부(122) 상에 형성된 제 2 투명 전도성 산화 레이어(18)을 추가로 구비하며; 상기 제 2 투명 전도성 산화 레이어(18)는 n-형 전극(16)과 접촉하여, 제 2 투명 전도성 산화 레이어(18)에서의 전류 확산은 보다 양호해진다. 또한, 제 2 투명 전도성 산화 레이어(18)의 반사율이 질화물 및 패키지 재료의 반사율 사이에 있다면 발광 효율은 향상된다.
전술한 실시예에서, 투명 전도성 산화 레이어는 n-형 질화 반도체 스택(12)의 제 2 표면의 n-형 전극 접촉부(121)와 n-형 전극 사이에서 형성될 수 있다.
전술한 실시예에서, 상기 투명 전도성 산화 레이어는 n-형 전극으로서 간주될 수 있다.
전술한 실시예에서, n-형 전극 접촉부(121)는 다수의 육각-피라미드 캐비티를 구비한다.
전술한 실시예에서, 상기 사파이어 기판(10)은 0도 내지 10도의 오프 각도(off angle)를 가진다. 상기 사파이어 기판(10)는 GaN, AlN, SiC, GaAs, GaP, Si, ZnO, MgO, MgAl2O4, 및 유리로 이루어진 그룹에서 선택되는 재료로 이루어진 기판에 의해 치환될 수 있다.
전술한 실시예에서, 질화 버퍼 레이어(11)는 AlN, GaN, AlGaN, InGaN 및 AlInGaN으로 구성된다. 상기 N-형 질화 반도체 스택(12)는 AlN, GaN, AlGaN, InGaN 및 AlInGaN으로 구성된다. 상기 질화 다중 퀀텀-웰 구조 발광 레이어(13)는 AlN, GaN, AlGaN, InGa 및 AlInGaN으로 구성된다. 상기 p-형 질화 반도체 스택(14)은 AlN, GaN, AlGaN, InGaN, AlInGaN으로 구성된다. 상기 투명 전도성 산화 레이어(15, 18)은 산화 주석 인듐(ITO : indium tin oxide), 산화 주석 카드뮴(CTO), 산화 주석 안티몬, 산화 아연 인듐, 산화 알루미늄 아연, 및 산화 주석 아연으로 구성된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 전술한 설명은 첨부된 청구범위의 한계에 의해서만 제한적으로 고려되어야 한다.

Claims (42)

  1. 기판;
    상기 기판상에 형성된 제 1 질화 반도체 스택(stack);
    상기 제 1 질화 반도체 스택상에 형성된 질화 발광 레이어;
    상기 질화 발광 레이어에 마주보는 제 2 질화 반도체 스택의 표면으로부터 하향 연장되는 다수의 육각-피라미드 캐비티를 구비하는 질화 발광 레이어 상에 형성된 제 2 질화 반도체 스택;
    상기 제 2 질화 반도체 스택상에 형성된 제 1 투명 전도성 산화 레이어를 포함하며,
    상기 제 2 질화 반도체 스택의 다수의 육각-파라미드 캐비티는 상기 제 1 투명 전도성 산화 레이어로 충진되는 것을 특징으로 하는 발광 장치.
  2. 제 1 항에 있어서,
    상기 제 2 질화 반도체 스택에서 상기 육각-피라미드 캐비티들 중 하나의 대각선 길이는 10나노미터 내지 1마이크로미터의 범위에 속하는 것을 특징으로 하는 발광 장치.
  3. 제 1 항에 있어서,
    상기 육각-파라미드 캐비티의 밀도는 1 ×107cm-2 내지 1 ×1011cm-2 의 범위에 놓인 것을 특징으로 하는 발광 장치.
  4. 제 1 항에 있어서,
    상기 육각-피라미드 캐비티들 중 하나의 깊이는 10나노미터 내지 1 마이크로미터의 범위에 속하는 것을 특징으로 하는 발광 장치.
  5. 제1 항에 있어서,
    상기 기판과 상기 제 1 질화 반도체 스택 사이에 형성된 버퍼 레이어를 추가로 구비하는 것을 특징으로 하는 발광 장치.
  6. 제 1 항에 있어서,
    상기 제 1 투명 전도성 산화 레이어는 산화 주석 인듐(ITO), 산화 주석 카드뮴(CTO), 산화 주석 안티몬, 산화 아연 인듐, 산화 알루미늄 아연, 산화 주석 아연으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 구비하는 것을 특징으로 하는 발광 장치.
  7. 제 1 항에 있어서,
    상기 제 1 투명 전도성 산화 레이어의 투과율은 빛의 파장이 300나노미터 내 지 700나노미터의 범위에 있을 때 50% 이상인 것을 특징으로 하는 발광 장치.
  8. 제 1 항에 있어서,
    상기 제 1 투명 전도성 산화 레이어의 두께는 50나노미터 내지 1마이크로미터의 범위에 있는 것을 특징으로 하는 발광 장치.
  9. 제 1 항에 있어서,
    상기 기판은 C-(0001) 사파이어 기판이며, 각각의 육각-피라미드 캐비티의 인접한 모든 피라미드 표면 사이의 각은 거의 120도이며, 각각의 피라미드 표면은 (10-11) 또는 (11-22) 격자 표면 그룹을 구비하는 것을 특징으로 하는 발광 장치.
  10. 제 1 항에 있어서,
    상기 기판은 0도 내지 10도의 오프 각도(off angle)를 가지는 (0001) 또는 (11-20) 사파이어 기판인 것을 특징으로 하는 발광 장치.
  11. 제 1 항에 있어서,
    상기 기판은 GaN, SiC, GaAs, GaP, Si, ZnO, MgO, MgAl2O4 및 유리로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 발광 장치.
  12. 제 1 항에 있어서,
    상기 제 1 질화 반도체 스택은 AlN, GaN, AlGaN, InGaN 및 AlInGaN을 포함하는 그룹에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 발광 장치.
  13. 제 1 항에 있어서,
    상기 제 1 질화 반도체 스택은 적어도 하나의 n-형 질화 반도체 레이어를 포함하며, 상기 제 2 질화 반도체 스택은 적어도 하나의 p-형 질화 반도체 레이어를 포함하는 것을 특징으로 하는 발광장치.
  14. 제 1 항에 있어서,
    상기 제 1 질화 반도체 스택은 적어도 하나의 p-형 질화 반도체 레이어를 포함하며, 상기 제 2 질화 반도체 스택은 적어도 하나의 n-형 질화 반도체 레이어를 포함하는 것을 특징으로 하는 발광 장치.
  15. 제 1 항에 있어서,
    상기 질화 발광 레이어는 AlN, GaN, AlGaN, InGaN 및 AlInGaN으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 발광 장치.
  16. 제 1 항에 있어서,
    상기 질화 발광 레이어는 이중 헤테로 구조, 단일 퀀텀-웰 구조, 다중 퀀텀-웰 구조를 포함하는 그룹에서 선택되는 하나의 구조를 포함하는 것을 특징으로 하는 발광 장치.
  17. 제 1 항에 있어서,
    상기 제 2 질화 반도체 스택은 AlN, GaN, AlGaN, InGaN 및 AlInGaN으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 발광 장치.
  18. 제 5 항에 있어서,
    상기 버퍼 레이어는 AlN, GaN, AlGaN, InGaN 및 AlInGaN으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 발광 장치.
  19. 제 1 항에 있어서,
    상기 제 2 질화 반도체 스택의 상기 육각-피라미드 캐비티는 적층 성장에 의해 형성되는 것을 특징으로 하는 발광 장치.
  20. 제 1 항에 있어서,
    상기 제 2 질화 반도체 스택의 육각-피라미드 캐비티는 습식 에칭에 의해 형성되는 것을 특징으로 하는 발광 장치.
  21. 제 1 항에 있어서,
    상기 제 2 질화 반도체 스택의 육각-파리미드 캐비티는 적층 성장 및 습식 에칭에 의해 형성되는 것을 특징으로 하는 발광 장치.
  22. 제 1 항에 있어서,
    상기 육각-피라미드 캐비티로의 바닥으로부터 상기 기판까지의 거리는 상기 질화 발광 레이어의 상부 표면으로부터 상기 기판까지의 거리이상인 것을 특징으로 하는 발광 장치.
  23. 제 1 항에 있어서,
    상기 제 1 투명 전도성 산화 레이어와 접촉하는 육각-피라미드 캐비티의 내측면에 형성된 접촉 저항은 상기 제 1 투명 전도성 산화 레이어의 제 2 질화 반도체 스택의 표면에 형성된 접촉 저항보다 낮은 것을 특징으로 하는 발광 장치.
  24. 제 1 항에 있어서,
    상기 제 1 투명 전도성 산화 레이어의 반사율은 질화물의 반사율과 패키지 재료의 반사율 사이인 것을 특징으로 하는 발광 장치.
  25. 제 1 항에 있어서,
    상기 기판으로부터 이격된 상기 제 1 질화 반도체 스택의 표면은 제 1 표면, 제 2 표면을 구비하며, 상기 질화 발광 레이어는 상기 제 1 질화 반도체 스택의 제 1 표면상에 형성되는 것을 특징을 하는 발광 장치.
  26. 제 25 항에 있어서,
    상기 제 1 질화 반도체 스택의 제 2 표면상에 형성된 제 2 투명 전도성 산화 레이어를 추가로 구비하는 것을 특징으로 하는 발광 장치.
  27. 제 26 항에 있어서,
    상기 제 2 투명 전도성 산화 레이어는 산화 주석 인듐, 산화 주석 카드뮴, 산화 주석 안티몬, 산화 아연 인듐, 산화 알루미늄 아연 및 산화 주석 아연으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 발광 장치.
  28. 제 26 항에 있어서,
    상기 제 2 투명 전도성 산화 레이어의 반사율은 질화물의 반사율과 패키지 재료의 반사율 사이인 것을 특징으로 하는 발광 장치.
  29. 제 25 항에 있어서,
    상기 제 1 질화 반도체 스택의 제 2 표면은 높은 광 추출 효율의 표면인 것을 특징으로 하는 발광 장치.
  30. 제 29 항에 있어서,
    상기 높은 광 추출 효율의 표면은 높은 광 추출 효율의 표면에 형성된 육각-파리미드 캐비티로 형성된 것을 특징으로 하는 발광 장치.
  31. 제 30 항에 있어서,
    제 2 투명 전도성 산화 레이어는 상기 육각-피라미드 캐비티로 형성된 제 1 질화 반도체 스택의 제 2 표면상에 형성된 것을 특징으로 하는 발광장치.
  32. 제 31 항에 있어서,
    상기 제 1 질화 반도체 스택의 각각의 육각-파리미드 캐비티는 상기 제 2 투명 전도성 산화 레이어로 충진되는 것을 특징으로 하는 발광 장치.
  33. 제 30 항에 있어서,
    상기 제 2 질화 반도체 스택의 표면에서 육각-피라미드 캐비티들 중 하나의 대각선 길이는 10나노미터 내지 1마이크로미터의 범위에 있는 것을 특징으로 하는 발광 장치.
  34. 제 30 항에 있어서,
    상기 육각-피라미드 캐비티의 밀도는 1 ×107cm-2 내지 1 ×1011cm-2 인 것을 특징으로 하는 발광 장치.
  35. 제 30 항에 있어서,
    상기 육각-피라미드 캐비티의 깊이는 10나노미터 내지 1마이크로미터의 범위에 있는 것을 특징으로 하는 발광 장치.
  36. 제 30 항에 있어서,
    상기 육각-피라미드 캐비티는 습식 에칭에 의해 형성되는 것을 특징으로 하는 발광 장치.
  37. 제 31 항에 있어서,
    상기 제 2 투명 전도성 산화 레이어는 산화 주석 인듐, 산화 주석 카드뮴, 산화 주석 안티몬, 산화 아연 인듐, 산화 알루미늄 아연 및 산화 주석 아연으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 발광 장치.
  38. 제 29 항에 있어서,
    높은 광 추출 효율의 표면은 거친 구조로 형성되는 것을 특징으로 하는 발광 장치.
  39. 제 38 항에 있어서,
    제 2 투명 전도성 산화 레이어는 상기 거친 구조로 형성되는 상기 제 1 질화 반도체 스택의 제 2 표면상에 형성되는 것을 특징으로 하는 발광 장치.
  40. 제 39 항에 있어서,
    상기 제 2 투명 전도성 산화 레이어는 산화 주석 인듐, 산화 주석 카드뮴, 산화 주석 안티몬, 산화 아연 인듐, 산화 알루미늄 아연, 및 산화 주석 아연으로 이루어진 그룹에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 발광 장치.
  41. 제 38 항에 있어서,
    상기 거친 구조는 습식 에칭에 의해 형성되는 것을 특징으로 하는 발광 장치.
  42. 제 31 항에 있어서,
    상기 제 2 투명 전도성 산화 레이어의 반사율은 질화물의 반사율과 패키지 재료의 반사율 사이인 것을 특징으로 하는 발광 장치.
KR20050054517A 2004-06-24 2005-06-23 발광 장치 KR100687783B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW93118481A TWI237903B (en) 2004-06-24 2004-06-24 High efficiency light emitting device
TW093118481 2004-06-24

Publications (2)

Publication Number Publication Date
KR20060049672A KR20060049672A (ko) 2006-05-19
KR100687783B1 true KR100687783B1 (ko) 2007-02-27

Family

ID=35504676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050054517A KR100687783B1 (ko) 2004-06-24 2005-06-23 발광 장치

Country Status (4)

Country Link
JP (1) JP4339822B2 (ko)
KR (1) KR100687783B1 (ko)
DE (1) DE102005029268B4 (ko)
TW (1) TWI237903B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887067B1 (ko) * 2006-02-14 2009-03-04 삼성전기주식회사 나노 패턴 구조를 지닌 반도체 발광 소자의 제조 방법
US9508902B2 (en) 2005-02-21 2016-11-29 Epistar Corporation Optoelectronic semiconductor device
DE102005056604A1 (de) * 2005-09-28 2007-03-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
JP5201566B2 (ja) * 2006-12-11 2013-06-05 豊田合成株式会社 化合物半導体発光素子及びその製造方法
JP5493252B2 (ja) * 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
KR100905859B1 (ko) * 2007-12-17 2009-07-02 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR20090073935A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자
TWI420694B (zh) * 2008-07-29 2013-12-21 Epistar Corp 光電元件
JP5282503B2 (ja) * 2008-09-19 2013-09-04 日亜化学工業株式会社 半導体発光素子
CN101859856B (zh) 2010-06-04 2016-06-15 清华大学 发光二极管
KR101389462B1 (ko) * 2013-04-10 2014-04-28 주식회사 소프트에피 3족 질화물 반도체 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0977280A3 (en) * 1998-07-28 2008-11-26 Interuniversitair Micro-Elektronica Centrum Vzw Devices for emitting radiation with a high efficiency and a method for fabricating such devices
JP2002164570A (ja) * 2000-11-24 2002-06-07 Shiro Sakai 窒化ガリウム系化合物半導体装置
JP4233268B2 (ja) * 2002-04-23 2009-03-04 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
TWI237402B (en) * 2004-03-24 2005-08-01 Epistar Corp High luminant device

Also Published As

Publication number Publication date
TWI237903B (en) 2005-08-11
JP4339822B2 (ja) 2009-10-07
DE102005029268A1 (de) 2006-01-19
TW200601575A (en) 2006-01-01
JP2006013500A (ja) 2006-01-12
DE102005029268B4 (de) 2017-04-13
KR20060049672A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
KR100687783B1 (ko) 발광 장치
US7385226B2 (en) Light-emitting device
CN1812117B (zh) 半导体发光器件及其制造方法
US7355210B2 (en) High-efficiency light-emitting element
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
US8877529B2 (en) Radiation-emitting body and method for producing a radiation-emitting body
CN102456799B (zh) 半导体发光器件及其制造方法
CN108140700B (zh) 发光器件
EP3758076A1 (en) Light emitting diode
US20070267640A1 (en) Semiconductor light emitting diode and method of manufacturing the same
US20080099776A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP2005183911A (ja) 窒化物半導体発光素子及び製造方法
KR101111750B1 (ko) 반도체 발광 소자
JP2007019488A (ja) 半導体発光素子
KR101054785B1 (ko) 반도체 발광 소자 및 그 제조 방법
KR20120055391A (ko) 나노로드 발광소자
US20130126829A1 (en) High efficiency light emitting diode
JP5989318B2 (ja) 半導体発光素子及びその製造方法
KR20110111799A (ko) 비극성 기판을 채택한 발광 다이오드
US10847678B2 (en) Light emitting device that includes a light-transmissive conductive layer
CN108140697B (zh) 发光器件
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
KR100836132B1 (ko) 질화물계 반도체 발광다이오드
KR100756842B1 (ko) 광추출용 컬럼들을 갖는 발광 다이오드 및 그것을 제조하는방법
KR100801618B1 (ko) 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130207

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 14