KR100682005B1 - Ｓ 파라미터 산출 장치, ｓ 파라미터 산출 방법, 및 ｓ 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 - Google Patents

Ｓ 파라미터 산출 장치, ｓ 파라미터 산출 방법, 및 ｓ 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 Download PDF

Info

Publication number
KR100682005B1
KR100682005B1 KR1020050008027A KR20050008027A KR100682005B1 KR 100682005 B1 KR100682005 B1 KR 100682005B1 KR 1020050008027 A KR1020050008027 A KR 1020050008027A KR 20050008027 A KR20050008027 A KR 20050008027A KR 100682005 B1 KR100682005 B1 KR 100682005B1
Authority
KR
South Korea
Prior art keywords
parameter
converting
length
calculating
parameters
Prior art date
Application number
KR1020050008027A
Other languages
English (en)
Other versions
KR20050095553A (ko
Inventor
후루야사찌꼬
구보따데쯔유끼
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20050095553A publication Critical patent/KR20050095553A/ko
Application granted granted Critical
Publication of KR100682005B1 publication Critical patent/KR100682005B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

본 발명은 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 정밀도 좋게 구함과 함께, 케이블이나 배선 등 어스펙트비가 큰 단일 디바이스에 대하여, 임의 길이의 S 파라미터를 산출하는 것을 가능하게 한다. S 파라미터 파일 입력부(11)가 전송 해석 대상의 시스템을 구성하는 각 디바이스마다의 S 파라미터를 입력하고, 포트 위치 대응 변환부(12)가 입력된 S 파라미터를, 미리 설정된 접합하는 포트 위치에 대응하도록 변환하고, S 파라미터 T 파라미터 변환부(13)가 S 파라미터를 T 파라미터로 변환하고, 접합 연산부(14)가 T 파라미터의 접합 연산을 행하여, 시스템 전체의 T 파라미터를 구하고, T 파라미터 S 파라미터 변환부(15)가 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하고, S 파라미터 파일 출력부(16)가 시스템 전체의 S 파라미터를 출력한다.
테스트 쿠폰, 배선, 어스펙트비, S 파라미터, 고주파 회로 설계

Description

Ｓ 파라미터 산출 장치, Ｓ 파라미터 산출 방법, 및 Ｓ 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체{APPARATUS AND METHOD FOR S-PARAMETER CALCULATION, AND COMPUTER-READABLE RECORDING MEDIUM FOR RECORDING S-PARAMETER CALCULATION PROGRAM}
도 1은 본 발명의 원리를 설명하는 도면.
도 2는 S 파라미터 산출 장치의 구성의 일례를 도시하는 도면.
도 3은 S 파라미터 파일의 데이터 구성의 일례를 도시하는 도면.
도 4는 S 파라미터로부터 T 파라미터로의 변환을 도시하는 도면.
도 5는 2개의 4포트 회로의 접속을 도시하는 도면.
도 6은 포트 위치에 대응한 S 파라미터의 변환 처리를 설명하는 도면.
도 7은 포트 번호 입력 화면의 예를 도시하는 도면.
도 8은 서로 다른 S 파라미터의 접합 처리 흐름을 도시하는 도면.
도 9는 임의 길이의 케이블의 S 파라미터의 산출을 도시하는 도면.
도 10은 임의 길이의 케이블의 S 파라미터 산출 처리 흐름의 일례를 도시하는 도면.
도 11은 본 발명의 적용예를 도시하는 도면.
도 12는 마이크로 스트립 라인의 S 파라미터 산출 시의 과도 해석을 도시하는 도면.
도 13은 회로의 입출력의 관계를 도시하는 도면.
도 14는 S 파라미터를 설명하는 도면.
도 15는 4 포트 단자의 회로의 입출력의 관계를 도시하는 도면.
도 16은 시스템의 일례를 도시하는 도면.
도 17은 배선 또는 케이블을 도시하는 도면.
도 18은 커넥터의 S 파라미터 측정예를 도시하는 도면.
도 19는 스파이스 모델 상에서의 S 파라미터의 접합을 도시하는 도면.
도 20은 테스트 쿠폰을 도시하는 도면.
도 21은 종래 기술의 원리를 설명하는 도면.
도 22는 종래 기술을 이용한 전송 해석 결과를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : S 파라미터 산출 장치
10 : S 파라미터 파일
11 : S 파라미터 파일 입력부
12 : 포트 위치 대응 변환부
13 : S 파라미터 T 파라미터 변환부
14 : 접합 연산부
15 : T 파라미터 S 파라미터 변환부
16 : S 파라미터 파일 출력부
100, 101, 102, 200, 201, 202 : 전압
110 : LSI
111 : BGA
112 : 커넥터
113 : BP
114 : PCB
115 : 배선
210 : 측정계
211 : 테스트 쿠폰
212 : 프로브
본 발명은, 고주파 회로의 설계 등에 이용하는 S 파라미터 산출의 기술에 관한 것으로, 특히 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 정밀도 좋게 구할 수 있음과 함께, 케이블이나 배선 등의 어스펙트비가 큰 단일의 디바이스에 대하여, 임의 길이의 S 파라미터를 산출할 수 있는 S 파라미터 산출 장치, S 파라미터 산출 방법, S 파라미터 산출 프로그램 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체에 관한 것이다.
우선, S 파라미터에 대하여 설명한다. S 파라미터란, 회로의 입력과 출력과의 관계를 나타내는 파라미터이다. 도 13에 도시한 바와 같은 4 포트 단자의 회로 의 포트 1로부터 입력이 있었을 때에, 포트 1로부터 포트 4의 각 포트에 대하여 임의의 특성에 따른 출력이 나타난다. 이들의 특성은, 포트 1이 반사, 포트 3이 투과, 포트 2 및 포트 4가 크로스토크이다.
도 13에 도시한 회로의 입력과, 투과, 반사, 크로스토크라는 출력과의 관계는, 도 14에 도시한 행렬 연산의 모양으로 나타낼 수 있다. 회로의 입력과 출력과의 관계를 표현하는 도 14에 도시한 행렬(복소 행렬)의 각 행렬 요소(S11∼S44)가, S 파라미터이다. 보다 엄밀하게는, S 파라미터는 각 포트 간의 전압의 절대값과 위상의 관계를 나타내고 있다.
도 15에 도시한 4 포트 단자의 회로의 입출력을 예로 들어 설명한다. 도면 중, 포트에 부여되어 있는 1∼4의 각 숫자는 포트 번호를 나타내고, ai(1≤i≤4)는 각 포트로부터의 입력을 나타내고, bi(1≤i≤4)는 각 포트의 출력을 나타내는 것으로 한다.
도 15에 도시한 4포트 단자의 회로의 입력과 출력과의 관계는,
Figure 112005005349954-pat00001
과 같이, S11∼S44라는 S 파라미터를 행렬 요소로 하는 복소 행렬로 표현할 수 있다.
S 파라미터는, 3차원 전자장 해석이나 실측을 통하여 추출할 수 있다. S 파라미터를 이용한 전송 해석은, 일반적인 회로 시뮬레이션 툴인 스파이스(SPICE)를 이용하여 행해진다. 스파이스는, 입력된 S 파라미터를 취입하여 전송 해석을 행한다.
복수의 디바이스가 결합된 시스템 전체의 S 파라미터를 구하는 경우에, 3차원 전자장 해석에 의한 방법으로는, 시스템 전체를 하나의 시뮬레이션 대상으로 하여 S 파라미터를 추출하려고 하면, 시뮬레이션의 규모가 너무 커지게 되어 계산을 할 수 없게 된다. 따라서, 3차원 전자장 해석에 의한 방법으로는, 한번에 시스템 전체의 S 파라미터를 추출할 수 없다는 문제가 있다.
예를 들면, 도 16에 도시한 바와 같은, LSI(110), BGA(Ball Grid Array)(111), 커넥터(112), BP(백 패널)(113), BP(113)에 설치된 Via(도시를 생략), PCB(프린트 기반)(114), 배선(115)으로 이루어진 시스템에 대하여 3차원 전자장 해석을 하는 경우, 메쉬 수나 계산 시간이 증대하기 때문에, 한번에 시스템 전체의 S 파라미터를 추출하는 것은 불가능하다.
또한, 예를 들면 도 17에 도시한 바와 같은 배선이나 케이블 등의 어스펙트비가 큰 디바이스의 S 파라미터는, 3차원 전자장 해석으로서는 충분한 정밀도로 추출할 수 없고, 배선이나 케이블 등의 길이가 변할 때마다 실측이 필요하였다.
한편, 실측에 의한 방법으로는, 예를 들면 도 18에 도시한 바와 같이, 커넥터(112)의 S 파라미터를 측정하기 위해, 커넥터(112)의 상하에 프로브 등의 측정계(210)가 부착되면, 커넥터(112)뿐만 아니라 측정계(210)까지 포함한 S 파라미터를 측정해 버려서, 커넥터(112) 자신의 S 파라미터의 추출 정밀도가 나빠진다는 문제가 있다.
또한, 케이블이나 배선 등 어스펙트비가 큰 디바이스의 S 파라미터의 측정은 곤란하다는 문제가 있다.
이상과 같이 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 구하는 것이, 종래 곤란하기 때문에, 종래 기술로는, 시스템 전체의 전송 해석을 행하는 경우에, 개개의 디바이스 단체(單體)의 S 파라미터를 추출하여, 추출된 S 파라미터를 스파이스 모델 상에서 접합하여 전송 해석을 행하였다.
예를 들면, 도 16에 도시한 LSI(110), BGA(111), 배선(115), 커넥터(112) 등에 대하여 개별로 3차원 전자장 해석을 행하여 각 디바이스마다의 S 파라미터를 추출한 후, 도 19에 도시한 바와 같이, 스파이스 모델 상에서 각 디바이스마다의 S 파라미터를 접합하여, 도 16에 도시한 시스템 전체의 전송 해석을 행하였다.
도 20 및 도 21을 이용하여, 종래 기술에 대하여 구체적으로 설명한다. 도 20의 (a)에 도시한 바와 같은 테스트 쿠폰(211)의 S 파라미터를 추출하여, 스파이스를 이용한 전송 해석을 행하는 것으로 한다. 도 20의 (a) 중, 참조 부호 212는 프로브, 참조 부호 115는 배선이다. 도 20의 (b)는, 도 20의 (a)에 도시한 테스트 쿠폰(211)의 단면도이다. 도 20의 (b)에 도시한 테스트 쿠폰(211)의 「SUS」로 표기한 부분은, 스테인레스 부분이다.
S 파라미터 추출 대상 범위는, 도 20의 (a)에 도시한 바와 같이, 배선(115)의 선 길이인 4㎝의 길이의 부분인 것으로 한다. S 파라미터 추출 대상 범위가 길 기 때문에, 하나의 모델로서 3차원 전자장 해석은 할 수 없다. 그래서, 테스트 쿠폰(211)을 좌측 부분과 우측 부분의 2개의 영역으로 분할하여, 각각의 영역의 S 파라미터를 추출한다.
도 21은 종래 기술의 원리를 설명하는 도면이다. 분할된 테스트 쿠폰(211) 중, 좌측 부분의 S 파라미터와 우측 부분의 S 파라미터를 3차원 전자장 해석에 의해서 개별로 추출한다. 그리고, 추출된 좌측 부분의 S 파라미터와 우측 부분의 S 파라미터의 각각을 스파이스 모델화하고, 스파이스 모델 상에서 접합하여 전송 해석을 행한다.
또, 시스템 전체의 전송 해석을 행하는 경우에, 복수의 S 파라미터에 기초하여 접합 코드로 전체의 S 파라미터를 자동적으로 산출하여, 시스템 전체의 S 파라미터를 구하고나서 스파이스 모델화하는 기술에 관하여 기재된 문헌은, 보이지 않았다.
상기 종래 기술에 의해 전송 해석을 행할 때에는, 스파이스 모델 상에서 접합되는 S 파라미터의 수만큼 하기의 수학식 2의 역 FFT(Fast Fourier Transform: 고속 푸리에 변환)가 행해지게 된다.
Figure 112005005349954-pat00002
수학식 2는 이산 영역에서는 수학식 3과 같이 표현된다.
Figure 112005005349954-pat00003
종래 기술에서는, S 파라미터를 스파이스 모델상에서 접합함으로써, 상기 수학식 3의 적분 계산이 반복하여 행해지기 때문에, 오차가 적산되어, 전송 해석에 영향을 줄수록 큰 오차가 생길 수 있다. 따라서, 정밀도가 좋은 전송 해석을 행하는 것이 곤란하다는 문제가 있다.
도 22는, 도 20에 도시한 테스트 쿠폰(211)에 대하여, 상기 종래 기술을 이용하여, 도 21에 도시한 바와 같이 좌측 부분과 우측 부분의 테스트 쿠폰의 S 파라미터를 추출하여, 각각의 S 파라미터를 스파이스 모델화하여 전송 해석을 행한 결과를 나타내고 있다. 도면 중, 세선은 실측값, 태선은 스파이스에 의한 전송 해석의 결과를 나타낸다. 도 22의 점선으로 둘러싼 부분에 도시한 바와 같이, 종래 기술을 이용하여 스파이스에 의한 전송 해석을 행한 경우에는, 오차(파형의 흐트러짐)가 발생하고 있는 것을 알 수 있다.
또한, 종래 기술에서는, 케이블이나 배선 등 어스펙트비가 큰 단일의 디바이스의 일부의 S 파라미터로부터 임의의 길이의 S 파라미터를 산출할 수는 없었다.
본 발명은, 상기 종래 기술의 문제점을 해결하여, 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 정밀도좋게 구할 수 있음과 함께, 케이블이나 배선 등의 어스펙트비가 큰 단일의 디바이스에 대하여, 임의 길이의 S 파라미터를 산출할 수 있는 S 파라미터의 산출 수단을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명은, 이하에 설명하는 방법을 채용한다. 도 1은 본 발명의 원리를 설명하는 도면이다. 예를 들면, 도 20에 도시한 테스트 쿠폰(211)에 대하여 전송 해석을 행하는 경우, 본 발명에서는, 3차원 전자장 해석 또는 실측에 의해서 개별로 추출된, 테스트 쿠폰(211)의 좌측 부분의 S 파라미터와 우측 부분의 S 파라미터와의 접합 연산을 행하여, 테스트 쿠폰(211) 전체의 S 파라미터를 산출한다.
본 발명에 의해서 산출된 테스트 쿠폰(211) 전체의 S 파라미터를 이용하여 스파이스에 의해 전송 해석을 행하면, 상기 수학식 3에 나타낸 역 FFT는 한번으로 끝나기 때문에, 오차가 최소인 상태에서 전송 해석을 행할 수 있어, 정밀도가 좋은 전송 해석을 행하는 것이 가능해진다.
즉, 본 발명은 동일하거나 또는 상이한 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 산출하는 장치로서, 상기 각 디바이스마다의 S 파라미터를 입력하는 입력 수단과, 입력된 S 파라미터를, 미리 설정된 상기 각 디바이스의 포트 위치에 대응하도록 변환하는 포트 위치 대응 변환 수단과, 상기 변환된 S 파라미터를 상기 각 디바이스마다의 T 파라미터로 변환하는 S 파라미터 T 파라미터 변환 수단과, 상기 각 디바이스마다의 T 파라미터를 이용하여 행렬 연산을 행하여, 상기 시스템 전체의 T 파라미터를 산출하는 연산 수단과, 상기 산출된 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 T 파라미터 S 파라미터 변환 수단과, 상기 T 파라미터 S 파라미터 변환 수단에 의해 얻어진 시스템 전체의 S 파라 미터를 출력하는 출력 수단을 구비하는 것을 특징으로 하는 S 파라미터 산출 장치이다.
또한, 본 발명은 임의의 길이 L의 N배(N은 2 이상의 임의의 정수)의 길이의 단일의 디바이스의 S 파라미터를 산출하는 S 파라미터 산출 장치로서, 상기 단일의 디바이스의 L의 길이의 S 파라미터를 입력하는 입력 수단과, 입력된 S 파라미터를, 미리 설정된 상기 단일의 디바이스의 접합 시의 포트 위치에 대응하도록 변환하는 포트 위치 대응 변환 수단과, 상기 변환된 S 파라미터를 T 파라미터로 변환하는 S 파라미터 T 파라미터 변환 수단과, 상기 T 파라미터를 이용하여 행렬 연산을 행하고, 상기 L의 길이의 단일의 디바이스를 순차 접합한 길이의 T 파라미터를 산출하는 처리를 (N-1)회 반복하여, L×N의 길이의 T 파라미터를 산출하는 연산 수단과, 상기 산출된 L×N의 길이의 상기 단일의 디바이스의 T 파라미터를, L×N의 길이의 단일의 디바이스의 S 파라미터로 변환하는 T 파라미터 S 파라미터 변환 수단과, 상기 T 파라미터 S 파라미터 변환 수단에 의해 얻어진 L×N의 길이의 상기 단일의 디바이스의 S 파라미터를 출력하는 출력 수단을 구비하는 것을 특징으로 하는 S 파라미터 산출 장치이다.
또한, 본 발명은, 동일하거나 또는 상이한 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 산출하는 방법으로서, 상기 각 디바이스마다의 S 파라미터를 입력하는 단계와, 입력된 S 파라미터를, 미리 설정된 상기 각 디바이스의 포트 위치에 대응하도록 변환하는 단계와, 상기 변환된 S 파라미터를 상기 각 디바이스마다의 T 파라미터로 변환하는 단계와, 상기 각 디바이스마다의 T 파라미터를 이용 하여 행렬 연산을 행하여, 상기 시스템 전체의 T 파라미터를 산출하는 단계와, 상기 산출된 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 단계와, 상기 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 단계에 의해 얻어진 시스템 전체의 S 파라미터를 출력하는 단계를 포함하는 것을 특징으로 하는 S 파라미터 산출 방법이다.
또한, 본 발명은, 동일 또는 상이한 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 산출하는 S 파라미터 산출 프로그램으로서, 상기 각 디바이스마다의 S 파라미터를 입력하는 처리와, 입력된 S 파라미터를, 미리 설정된 상기 각 디바이스의 포트 위치에 대응하도록 변환하는 처리와, 상기 변환된 S 파라미터를 상기 각 디바이스마다의 T 파라미터로 변환하는 처리와, 상기 각 디바이스마다의 T 파라미터를 이용하여 행렬 연산을 행하여, 상기 시스템 전체의 T 파라미터를 산출하는 처리와, 상기 산출된 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 처리와, 상기 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 처리에 의해 얻어진 시스템 전체의 S 파라미터를 출력하는 처리를, 컴퓨터로 실행시키기 위한 S 파라미터 산출 프로그램이다.
또한, 본 발명은, 동일하거나 또는 상이한 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 산출하는 S 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체로서, 상기 각 디바이스마다의 S 파라미터를 입력하는 처리와, 입력된 S 파라미터를, 미리 설정된 상기 각 디바이스의 포트 위치에 대응하도록 변환하는 처리와, 상기 변환된 S 파라미터를 상기 각 디바이스마다의 T 파라미터로 변 환하는 처리와, 상기 각 디바이스마다의 T 파라미터를 이용하여 행렬 연산을 행하여, 상기 시스템 전체의 T 파라미터를 산출하는 처리와, 상기 산출된 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 처리와, 상기 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 처리에 의해 얻어진 시스템 전체의 S 파라미터를 출력하는 처리를, 컴퓨터로 실행시키기 위한 S 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체이다.
<실시 형태>
도 2는 본 발명의 S 파라미터 산출 장치의 구성의 일례를 도시하는 도면이다. 도 2 중, 참조 부호 1은 CPU나 메모리 등의 하드웨어와 소프트웨어 프로그램으로 이루어진 S 파라미터 산출 장치, 참조 부호 10은 각 디바이스마다 미리 구해진 S 파라미터 파일이다. S 파라미터 산출 장치(1)에서, 참조 부호 11은 S 파라미터 파일 입력부, 참조 부호 12는 포트 위치 대응 변환부, 참조 부호 13은 S 파라미터 T 파라미터 변환부, 참조 부호 14는 접합 연산부, 참조 부호 15는 T 파라미터 S 파라미터 변환부, 참조 부호 16은 S 파라미터 파일 출력부이다.
S 파라미터 파일 입력부(11)는, 미리 준비된 S 파라미터 파일(10)로부터, 전송 해석 대상의 시스템을 구성하는 각 디바이스마다의 S 파라미터를 입력한다. 또한, S 파라미터 파일 입력부(11)는, 케이블이나 배선 등에 대하여 임의 길이의 S 파라미터를 구할 때에, 케이블이나 배선 등의 일부에 대하여 추출된 S 파라미터 파일(10)을 지정하여 입력할 수도 있다.
도 3은, S 파라미터 파일의 데이터 구성의 일례를 도시하는 도면이다. S 파 라미터 파일(10)에는, 각 주파수마다 예를 들면 도 3에 도시한 바와 같은 각 S 파라미터(S11∼S44)가 저장된다. 대표적인 데이터 형식으로서 Touchstone 형식이 있다. 여기서는, 임의의 주파수에서의 S 파라미터가 MA=(Magnitude, Angle)로 표기되어 있다. 그 외에, DB=(dB, Angle), RI=(Real, Image)의 표기도 있고, 다른 표기의 S 파라미터에 대해서도 본 발명은 적용 가능하다.
포트 위치 대응 변환부(12)는, S 파라미터 파일(10)로부터 입력한 S 파라미터의 포트 위치와, 접합 연산에서 정해진 순서의 포트 위치의 대응을 취하여, S 파라미터를 재배열하는 포트 위치 대응 변환 처리를 행한다. 이 포트 위치 대응 변환 처리에 대해서는 후에 자세히 설명한다.
S 파라미터 T 파라미터 변환부(13)는, S 파라미터를 T 파라미터로 변환하여, 행렬 연산을 가능하게 한다. 예를 들면, 도 4의 (a)에 도시한 S11∼S44의 S 파라미터를 도 4의 (b)에 도시한 T11∼T44의 T 파라미터로 변환한다. 이 도 4의 (b)에 도시한 T 파라미터는, 예를 들면, 도 15에 도시한 회로의 좌측의 입출력과 우측의 입출력의 관계를 표현하는 행렬 요소이다.
접합 연산부(14)는, 각 디바이스마다의 S 파라미터를 변환함으로써 얻어진 T 파라미터의 접합 연산을 행하여, 전송 해석 대상의 시스템 전체의 T 파라미터를 구한다. T 파라미터 S 파라미터 변환부(15)는, 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환한다. S 파라미터 파일 출력부(16)는, 구해진 시스템 전체의 S 파라미터를 출력한다.
본 발명에 따른 S 파라미터의 접합 연산에 대하여 상술한다. S 파라미터 T 파라미터 변환부(13)에 의해, 도 4에 도시한 바와 같이 각 디바이스의 S 파라미터를 T 파라미터로 변환함으로써, 회로의 접속이 가능해진다. S 파라미터가 회로의 입력과 출력과의 관계를 나타내는 데 대하여, T 파라미터는 회로의 좌측의 입출력과 우측의 입출력과의 관계를 나타내기 때문에, 행렬 연산으로 접속·분리 조작이 가능하다.
도 5는 2개의 4포트 회로의 접속을 도시하는 도면이다. 도 5에서, aiA(1≤i≤4)와 biA(1≤i≤4)는, 회로 A의 포트 1로부터 포트 4까지의 각 포트의 입력과 출력을 나타내고, aiB(1≤i≤4)와 biB(1≤i≤4)는, 회로 B의 포트 1로부터 포트 4까지의 각 포트의 입력과 출력을 나타낸다. 회로 A의 T 파라미터는 TA, 회로 B의 T 파라미터는 TB이다.
회로 A의 좌측의 입출력과 우측의 입출력과의 관계는, TA를 이용하여,
Figure 112005005349954-pat00004
와 같이 표현되며, 회로 B의 좌측의 입출력과 우측의 입출력과의 관계는, TB를 이용하여,
Figure 112005005349954-pat00005
와 같이 표현된다.
회로 A의 포트 4와 회로 B의 포트 1, 회로 A의 포트 2와 회로 B의 포트 3을 접속하면,
Figure 112005005349954-pat00006
이 된다. 그 때문에, 도 5에 도시한 접속을 한 후의 전체의 회로의 좌측의 입출력과 우측의 입출력과의 관계는, 이하의 수학식 7에 도시한 행렬 연산으로 표현된다.
Figure 112005005349954-pat00007
수학식 7 중 TA·TB라고 하는 2개의 회로의 T 파라미터의 승산의 결과가, 접 속 후의 전체의 회로의 T 파라미터로 된다. 이 접속 후의 전체의 회로의 T 파라미터를 S 파라미터로 변환하면, 접속 후의 전체의 회로의 S 파라미터가 구해진다.
다음으로, 포트 위치 대응 변환부(12)에 의한 처리에 대하여 도 6 및 도 7을 이용하여 상술한다. S 파라미터의 측정에는, 각 단자(포트)에 번호가 공급된다. 실측일 때는 프로브, 3차원 전자장 해석에서는 포트의 설정순이고, 측정자에 따라 그 순서는 서로 다르다.
포트 번호는, S 파라미터의 행렬 요소 번호에 관한 것으로, 접합하기 위해서는 동일한 포트 번호의 배열이어야만 한다. 그러나, 실측과 3차원 전자장 해석에서는 포트 위치는 서로 다르다. 이 문제를 해결하기 위해, 본 발명에서는, S 파라미터 파일로부터 S 파라미터를 입력한 후에, 미리 코드(프로그램)로 설정하고 있는 포트 위치에 맞추어서, 입력한 S 파라미터의 행렬의 요소를 교체한다.
도 6은, 입력 파일 포트 위치와 코드로 설정되어 있는 포트의 위치의 예를 도시하고 있다. 도 6의 (a)의 좌측 도면은, 입력한 파일의 S 파라미터에 대응하는 포트 위치인 입력 파일 포트 위치를 나타내고, 도 6의 (a)의 우측 도면은, 입력한 파일의 좌측 도면의 포트 위치에 기초한 S 파라미터를 나타낸다. 또한, 도 6의 (b)의 좌측 도면은, 미리 코드로 설정된 포트 위치인 코드 설정 포트 위치를 나타내고, 도 6의 (b)의 우측 도면은, 코드 설정 포트 위치에 기초한 S 파라미터를 나타낸다.
접합 연산을 행하는 프로그램에서는, 도 6의 (b)의 포트 위치(번호)에 따라서 배열된 S 파라미터에 따라서 연산 처리를 행하기 때문에, S 파라미터 파일로부 터 입력한 도 6의 (a)의 우측 도면의 S 파라미터의 요소를 코드 설정 포트 위치에 맞추어서 도 6의 (b)의 좌측 도면에 도시한 바와 같이 변환하고, 변환한 후의 S 파라미터(S11∼S44)를 이용할 필요가 있다. 포트 위치 대응 변환부(12)는, 도 7에 도시한 포트 번호 입력 화면을 표시하여, 사용자로부터 포트 위치의 대응 정보를 입력하여, 이 S 파라미터의 요소의 위치의 변환 처리를 행한다.
도 7은 포트 위치 대응 변환 처리를 위한 포트 번호 입력 화면의 예를 도시하는 도면이다. 도 7의 입력 화면 내의 우측에는, 도 6의 (b)의 좌측 도면과 동일한 포트 위치인 코드 설정 포트 위치가 표시되어 있다.
도 7의 점선부로 둘러싼 입력 파일 포트 위치 설정 화면에서, 사용자는, 4개의 포트 위치에 1부터 4까지 중 어느 하나의 포트 번호를 입력한다. 포트 번호의 입력에 의해서, 도 7에서는, 예를 들면 도 6의 (a)의 좌측 도면과 동일한 포트 위치가 설정된다. 이 입력 파일 포트 위치에 대응하는 S 파라미터는, 도 6의 (a)의 우측 도면에 도시된다. 사용자가 입력 파일 포트 위치를 설정 후에 「OK」 버튼을 클릭하면, 도 6의 (a)의 우측 도면에 도시한 S 파라미터의 배열이, 도 6의 (b)의 우측 도면의 S 파라미터(S11∼S44)로 변환된다.
본 발명에서는, 입력한 파일의 S 파라미터를, 코드로 설정된 포트 위치에 맞추어서 변환한다. 따라서, 입력되는 S 파라미터 파일이 서로 다른 포트 위치의 것이어도, S 파라미터의 접합을 할 수 있다. 본 발명에서는, 상기 포트 위치 대응 변환 처리를 행함으로써, S 파라미터의 실측값과 해석값의 접합이 가능해진다.
도 8은, 본 발명에 따른 S 파라미터의 접합 처리 흐름을 나타내는 도면이다. 우선, 실측 또는 3차원 전자장 해석으로부터 얻어진, 시스템을 구성하는 디바이스의 S 파라미터 파일을 입력한다(단계 S1). 다음으로, 실측값, 해석값이 조합된 접합을 가능하게 하기 위해서, 코드로 설정된 포트 위치에 대응하여 S 파라미터의 변환 처리를 행한다(단계 S2).
S 파라미터를 행렬 연산 가능한 T 파라미터로 변환한다(단계 S3). 그리고, 수학식 7을 이용하여 접합 연산을 행한다(단계 S4). 접합 연산의 결과 구해진 T 파라미터를 S 파라미터로 변환하고(단계 S5), 구해진 S 파라미터를 파일로서 출력하고(단계 S6), 처리를 종료한다.
이상의 처리에 의해, 2개의 디바이스로 이루어진 시스템 전체의 S 파라미터를 산출하는 계산 시간은, 10초∼20초 정도였다. 이제부터, 디바이스의 수가 증가하여도 비교적 단시간에 산출할 수 있는 것을 알 수 있다.
상기한 바와 같이, 본 발명은, 복소 행렬(T 파라미터로 구성되는 행렬)의 승산을 통하여 디바이스마다의 S 파라미터의 접합을 행한다. 본 발명의 적용 범위는, 회로가 4 단자 또는 8 단자의 것에 한정되는 것은 아니고, 또한 포트수가 증가한 경우에도 적용할 수 있다.
다음으로, 본 발명을 이용한 임의 길이의 배선 케이블의 S 파라미터 산출 처리에 대하여 설명한다. 본 발명은, 도 9에 도시한 바와 같이, 예를 들면 5㎜ 정도의 길이의 케이블에 대하여 3차원 전자장 해석을 행한 결과 얻어진 S 파라미터 파일을 접합하여, 임의 길이의 케이블의 S 파라미터를 산출한다. 본 발명을 이용함 으로써, 케이블이나 배선 등에 대하여, 임의의 일부분의 길이의 S 파라미터를 이용하여, 임의 길이의 S 파라미터를 단시간에 산출할 수 있다.
도 10은, 임의 길이의 케이블의 S 파라미터 산출 처리 흐름의 일례를 도시하는 도면이다. 우선, 케이블의 일부분의 길이의 S 파라미터가 저장된 S 파라미터 파일의 지정을 행하고(단계 S11), 접속 횟수 N의 입력을 행한 후(단계 S12), 코드로 설정된 포트 위치에 대응하여 S 파라미터를 변환한다(단계 S13).
예를 들면, 도 7에 도시한 포트 번호 입력 화면에서, 「반복수(정수)」의 항목에 임의의 접속 횟수 N(도 7에서는 「5」)을 입력한 후, 점선부로 나타내는 입력 파일 포트 위치 설정 화면에서, 1부터 4까지의 포트 번호를 입력함으로써, 단계 S12, S13을 실행한다.
다음으로, S 파라미터를 T 파라미터로 변환한다(단계 S14). 그 후, 수학식 7에서 나타내는 행렬 연산을 N-1회 행하여(단계 S15), 구하고자 하는 길이의 T 파라미터를 얻는다. 구해진 T 파라미터를 S 파라미터로 변환하고(단계 S16), 구해진 임의 길이의 S 파라미터를 파일로서 출력하고(단계 S17), 처리를 종료한다.
상기한 바와 같이, 본 발명은, T 파라미터로 구성되는 복소 행렬의 반복 계산을 통하여 임의 길이의 케이블 등의 S 파라미터를 산출할 수 있고, 또한 포트 수가 증가한 경우에도, 전술한 디바이스의 접합인 경우와 마찬가지로 적용할 수 있다.
도 11은, 본 발명을 이용하여 산출된 S 파라미터를 이용하여 스파이스에 의한 전송 해석을 행한 결과와 실측값과의 비교를 도시하는 도면이다. 이 실험에서 는, 도 20에 도시한 테스트 쿠폰(211)을, 도 1에 도시한 바와 같이 좌측 부분과 우측 부분으로 나누어서, 각각에 대하여 실측에 의해 측정한 S 파라미터를, 본 발명에 따른 S 파라미터 산출 방법을 이용하여 접합하여, 테스트 쿠폰(211) 전체에 대하여 산출한 S 파라미터를 이용하여, 스파이스에 의한 전송 해석을 행하였다.
도 11 중, 점선은 테스트 쿠폰(211) 전체에 대하여 실측한 결과를 나타내고, 실선은 스파이스에 의한 전송 해석 결과를 나타낸다. 스파이스에 의한 전송 해석 결과는, 실측과 잘 맞는 파형의 혼란도 나타나지 않는다. 도 22에서 설명한 종래 기술에 의한 전송 해석의 결과, 즉 테스트 쿠폰(211)의 좌측 부분과 우측 부분의 각각의 S 파라미터를 스파이스 모델화하여, 전송 해석을 행한 결과와 비교하면 알 수 있듯이, 본 발명에 의해 산출된 시스템 전체의 S 파라미터를 이용하여 전송 해석을 행하면, 보다 정밀도가 높은 전송 해석을 행할 수 있는 것을 알 수 있다.
도 12는 3차원 전자장 해석을 이용하여 구해진 5㎝의 마이크로 스트립 라인의 S 파라미터에 대하여 본 발명의 접합 연산을 행하여, 2배의 길이(10㎝) 및 3배의 길이(15㎝)의 마이크로 스트립 라인의 S 파라미터를 구하여, 과도 해석한 결과를 도시하는 도면이다.
도 12의 (a)의 전압(100)의 하강은, 5㎝의 마이크로 스트립 라인의 S 파라미터를 3차원 전자장 해석을 이용하여 구하였을 때의 반사 특성, 전압(101)의 하강은, S 파라미터를 접합하여 2배의 길이의 마이크로 스트립 라인의 S 파라미터를 구했을 때의 반사 특성, 전압(102)의 하강은, S 파라미터를 접합하여 3배의 길이의 마이크로 스트립 라인의 S 파라미터를 구했을 때의 반사 특성을 나타낸다.
또한, 도 12의 (b)에서, 전압(200)의 상승은, 5㎝의 마이크로 스트립 라인의 S 파라미터를 3차원 전자장 해석을 이용하여 구했을 때의 투과 특성, 전압(201)의 상승은, S 파라미터를 접합하여 2배의 길이의 마이크로 스트립 라인의 S 파라미터를 구했을 때의 투과 특성, 전압(202)의 상승은, S 파라미터를 접합하여 3배의 길이의 마이크로 스트립 라인의 S 파라미터를 구했을 때의 투과 특성을 나타내고 있다.
도 12의 (a)로부터 명백해진 바와 같이, 반사는 마이크로 스트립 라인의 길이가 길어질수록 전압의 하강의 타이밍이 지연되고, 도 12의 (b)로부터 명백해진 바와 같이, 투과는 마이크로 스트립 라인의 길이가 길어질수록 전압의 상승의 타이밍이 지연되고 있다.
또한, 전압(100)의 하강의 타이밍과 전압(101)의 하강의 타이밍 간의 시간 간격과, 전압(101)의 하강의 타이밍과 전압(102)의 하강의 타이밍 간의 시간 간격이 같고, 전압(200)의 상승의 타이밍과 전압(201)의 상승의 타이밍 간의 시간 간격과 전압(201)의 상승의 타이밍과 전압(202)의 상승의 타이밍 간의 시간 간격이 동일하다.
따라서, 본 발명에 따른 S 파라미터의 접합은 올바르게 행해지고 있는 것을 알 수 있다. 여기에서, 본 발명에 따른 S 파라미터의 접합에 의해서, 임의 길이의 케이블의 S 파라미터를 정밀도 좋게 산출할 수 있다고 할 수 있다.
이상의 본 발명에 따른 S 파라미터의 산출 처리는, 컴퓨터와 소프트웨어 프로그램에 의해 실현할 수 있으며, 그 프로그램을 컴퓨터 판독 가능한 기록 매체에 기록하여 제공하는 것도, 네트워크를 통해서 제공하는 것도 가능하다.
이상에서 알 수 있듯이, 본 발명의 실시 형태의 특징을 설명하면 이하와 같다.
(부기 1) 동일하거나 또는 상이한 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 산출하는 장치로서,
상기 각 디바이스마다의 S 파라미터를 입력하는 입력 수단과,
입력된 S 파라미터를, 미리 설정된 상기 각 디바이스의 포트 위치에 대응하도록 변환하는 포트 위치 대응 변환 수단과,
상기 변환된 S 파라미터를 상기 각 디바이스마다의 T 파라미터로 변환하는 S 파라미터 T 파라미터 변환 수단과,
상기 각 디바이스마다의 T 파라미터를 이용하여 행렬 연산을 행하여, 상기 시스템 전체의 T 파라미터를 산출하는 연산 수단과,
상기 산출된 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 T 파라미터 S 파라미터 변환 수단과,
상기 T 파라미터 S 파라미터 변환 수단에 의해 얻어진 시스템 전체의 S 파라미터를 출력하는 출력 수단을 구비하는 것을 특징으로 하는 S 파라미터 산출 장치.
(부기 2) 임의의 길이 L의 N배(N은 2 이상의 임의의 정수)의 길이의 단일 디바이스의 S 파라미터를 산출하는 S 파라미터 산출 장치로서,
상기 단일의 디바이스의 L의 길이의 S 파라미터를 입력하는 입력 수단과,
입력된 S 파라미터를, 미리 설정된 상기 단일의 디바이스의 접합 시의 포트 위치에 대응하도록 변환하는 포트 위치 대응 변환 수단과,
상기 변환된 S 파라미터를 T 파라미터로 변환하는 S 파라미터 T 파라미터 변환 수단과,
상기 T 파라미터를 이용하여 행렬 연산을 행하고, 상기 L의 길이의 단일의 디바이스를 순차 접합한 길이의 T 파라미터를 산출하는 처리를 (N-1)회 반복하여, L×N의 길이의 T 파라미터를 산출하는 연산 수단과,
상기 산출된 L×N의 길이의 상기 단일의 디바이스의 T 파라미터를, L×N의 길이의 단일의 디바이스의 S 파라미터로 변환하는 T 파라미터 S 파라미터 변환 수단과,
상기 T 파라미터 S 파라미터 변환 수단에 의해 얻어진 L×N의 길이의 상기 단일의 디바이스의 S 파라미터를 출력하는 출력 수단을 구비하는 것을 특징으로 하는 S 파라미터 산출 장치.
(부기 3) 동일하거나 또는 상이한 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 컴퓨터에 의해 산출하는 방법으로서,
상기 각 디바이스마다의 S 파라미터를 입력하는 단계와,
입력된 S 파라미터를, 미리 설정된 상기 각 디바이스의 포트 위치에 대응하도록 변환하는 단계와,
상기 변환된 S 파라미터를 상기 각 디바이스마다의 T 파라미터로 변환하는 단계와,
상기 각 디바이스마다의 T 파라미터를 이용하여 행렬 연산을 행하여, 상기 시스템 전체의 T 파라미터를 산출하는 단계와,
상기 산출된 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 단계와,
상기 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 단계에 의해 얻어진 시스템 전체의 S 파라미터를 출력하는 단계
를 포함하는 것을 특징으로 하는 S 파라미터 산출 방법.
(부기 4) 임의의 길이 L의 N배(N은 2 이상의 임의의 정수)의 길이의 단일의 디바이스의 S 파라미터를 컴퓨터에 의해 산출하는 방법으로서,
상기 단일의 디바이스의 L의 길이의 S 파라미터를 입력하는 단계와,
입력된 S 파라미터를, 미리 설정된 상기 단일의 디바이스의 접합 시의 포트 위치에 대응하도록 변환하는 단계와,
상기 변환된 S 파라미터를 T 파라미터로 변환하는 단계와,
상기 T 파라미터를 이용하여 행렬 연산을 행하고, 상기 L의 길이의 단일의 디바이스를 순차 접합한 길이의 T 파라미터를 산출하는 처리를 (N-1)회 반복하여, L×N의 길이의 T 파라미터를 산출하는 단계와,
상기 산출된 L×N의 길이의 상기 단일의 디바이스의 T 파라미터를, L×N의 길이의 단일의 디바이스의 S 파라미터로 변환하는 단계와,
상기 T 파라미터를 S 파라미터로 변환하는 단계에 의해 얻어진 L×N의 길이의 단일의 디바이스의 S 파라미터를 출력하는 단계
를 포함하는 것을 특징으로 하는 S 파라미터 산출 방법.
(부기 5) 동일하거나 또는 상이한 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 산출하는 S 파라미터 산출 프로그램으로서,
상기 각 디바이스마다의 S 파라미터를 입력하는 처리와,
입력된 S 파라미터를, 미리 설정된 상기 각 디바이스의 포트 위치에 대응하도록 변환하는 처리와,
상기 변환된 S 파라미터를 상기 각 디바이스마다의 T 파라미터로 변환하는 처리와,
상기 각 디바이스마다의 T 파라미터를 이용하여 행렬 연산을 행하여, 상기 시스템 전체의 T 파라미터를 산출하는 처리와,
상기 산출된 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 처리와,
상기 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 처리에 의해 얻어진 시스템 전체의 S 파라미터를 출력하는 처리를,
컴퓨터로 실행시키기 위한 S 파라미터 산출 프로그램.
(부기 6) 임의의 길이 L의 N배(N은 2 이상의 임의의 정수)의 길이의 단일의 디바이스의 S 파라미터를 컴퓨터에 의해 산출하는 S 파라미터 산출 프로그램으로서,
상기 단일의 디바이스의 L의 길이의 S 파라미터를 입력하는 처리와,
입력된 S 파라미터를, 미리 설정된 상기 단일의 디바이스의 접합 시의 포트 위치에 대응하도록 변환하는 처리와,
상기 변환된 S 파라미터를 T 파라미터로 변환하는 처리와,
상기 T 파라미터를 이용하여 행렬 연산을 행하고, 상기 L의 길이의 단일의 디바이스를 순차 접합한 길이의 T 파라미터를 산출하는 처리를 (N-1)회 반복하여, L×N의 길이의 T 파라미터를 산출하는 처리와,
상기 산출된 L×N의 길이의 상기 단일의 디바이스의 T 파라미터를, L×N 길이의 단일의 디바이스의 S 파라미터로 변환하는 처리와,
상기 T 파라미터를 S 파라미터로 변환하는 처리에 의해 얻어진 L×N 길이의 단일의 디바이스의 S 파라미터를 출력하는 처리를,
컴퓨터로 실행시키기 위한 S 파라미터 산출 프로그램.
(부기 7) 동일하거나 또는 상이한 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 산출하는 S 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체로서,
상기 각 디바이스마다의 S 파라미터를 입력하는 처리와,
입력된 S 파라미터를, 미리 설정된 상기 각 디바이스의 포트 위치에 대응하도록 변환하는 처리와,
상기 변환된 S 파라미터를 상기 각 디바이스마다의 T 파라미터로 변환하는 처리와,
상기 각 디바이스마다의 T 파라미터를 이용하여 행렬 연산을 행하여, 상기 시스템 전체의 T 파라미터를 산출하는 처리와,
상기 산출된 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환 하는 처리와,
상기 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 처리에 의해 얻어진 시스템 전체의 S 파라미터를 출력하는 처리를,
컴퓨터로 실행시키기 위한 S 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
(부기 8) 임의의 길이 L의 N배(N은 2 이상의 임의의 정수)의 길이의 단일의 디바이스의 S 파라미터를 컴퓨터에 의해 산출하는 S 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체로서,
상기 단일의 디바이스의 L의 길이의 S 파라미터를 입력하는 처리와,
입력된 S 파라미터를, 미리 설정된 상기 단일의 디바이스의 접합 시의 포트 위치에 대응하도록 변환하는 처리와,
상기 변환된 S 파라미터를 T 파라미터로 변환하는 처리와,
상기 T 파라미터를 이용하여 행렬 연산을 행하고, 상기 L의 길이의 단일의 디바이스를 순차 접합한 길이의 T 파라미터를 산출하는 처리를 (N-1)회 반복하여, L×N의 길이의 T 파라미터를 산출하는 처리와,
상기 산출된 L×N의 길이의 상기 단일의 디바이스의 T 파라미터를, L×N 길이의 단일의 디바이스의 S 파라미터로 변환하는 처리와,
상기 T 파라미터를 S 파라미터로 변환하는 처리에 의해 얻어진 L×N 길이의 단일의 디바이스의 S 파라미터를 출력하는 처리를,
컴퓨터로 실행시키기 위한 S 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
(부기 9) 부기 1 또는 부기 2에 기재된 S 파라미터 산출 장치에 있어서,
상기 포트 위치 대응 변환 수단은, 입력된 S 파라미터에 따른 디바이스의 포트 위치와, 미리 접합 연산을 위해 설정된 디바이스의 포트 위치와의 대응 정보를 입력하는 화면을 표시하고, 그 입력 화면으로부터 입력된 대응 정보에 기초하여, 입력된 S 파라미터를 재배열하는 것을 특징으로 하는 S 파라미터 산출 장치.
(부기 10) 동일하거나 또는 상이한 복수의 디바이스로 이루어진 시스템 전체의 입출력 특성을 S 파라미터를 이용하여 해석하는 장치로서,
부기 1 또는 부기 2에 기재된 S 파라미터 산출 장치를 이용하여, 개개의 디바이스의 S 파라미터로부터, 시스템 전체의 S 파라미터를 산출하는 수단과,
산출된 시스템 전체의 S 파라미터를 이용하여 스파이스에 의해 입출력 특성을 해석하는 수단
을 구비하는 것을 특징으로 하는 입출력 특성 해석 장치.
본 발명에 따르면, 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 정밀도 좋게 구하고, 이에 의해서 디바이스마다의 S 파라미터를 개별로 스파이스 모델화하여 전송 해석을 행하는 종래의 기술에 비하여, 고속이고 또한 고정밀도로 해석을 행할 수 있게 된다.
또한, 본 발명에 따르면, 케이블이나 배선 등의 어스펙트비가 큰 단일의 디바이스에 대해서도, 임의 길이의 S 파라미터를 산출할 수 있다.

Claims (5)

  1. 동일하거나 또는 상이한 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 산출하는 장치로서,
    상기 각 디바이스마다의 S 파라미터를 입력하는 입력 수단과,
    입력된 S 파라미터를, 미리 설정된 상기 각 디바이스의 포트 위치에 대응하도록 변환하는 포트 위치 대응 변환 수단과,
    상기 변환된 S 파라미터를 상기 각 디바이스마다의 T 파라미터로 변환하는 S 파라미터 T 파라미터 변환 수단과,
    상기 각 디바이스마다의 T 파라미터를 이용하여 행렬 연산을 행하여, 상기 시스템 전체의 T 파라미터를 산출하는 연산 수단과,
    상기 산출된 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 T 파라미터 S 파라미터 변환 수단과,
    상기 T 파라미터 S 파라미터 변환 수단에 의해 얻어진 시스템 전체의 S 파라미터를 출력하는 출력 수단
    을 구비하는 것을 특징으로 하는 S 파라미터 산출 장치.
  2. 임의의 길이 L의 N배(N은 2 이상의 임의의 정수)의 길이의 단일의 디바이스의 S 파라미터를 산출하는 S 파라미터 산출 장치로서,
    상기 단일의 디바이스의 L의 길이의 S 파라미터를 입력하는 입력 수단과,
    입력된 S 파라미터를, 미리 설정된 상기 단일의 디바이스의 접합 시의 포트 위치에 대응하도록 변환하는 포트 위치 대응 변환 수단과,
    상기 변환된 S 파라미터를 T 파라미터로 변환하는 S 파라미터 T 파라미터 변환 수단과,
    상기 T 파라미터를 이용하여 행렬 연산을 행하고, 상기 L의 길이의 단일의 디바이스를 순차 접합한 길이의 T 파라미터를 산출하는 처리를 (N-1)회 반복하여, L×N의 길이의 T 파라미터를 산출하는 연산 수단과,
    상기 산출된 L×N의 길이의 상기 단일의 디바이스의 T 파라미터를, L×N의 길이의 단일의 디바이스의 S 파라미터로 변환하는 T 파라미터 S 파라미터 변환 수단과,
    상기 T 파라미터 S 파라미터 변환 수단에 의해 얻어진 L×N의 길이의 상기 단일의 디바이스의 S 파라미터를 출력하는 출력 수단
    을 구비하는 것을 특징으로 하는 S 파라미터 산출 장치.
  3. 동일하거나 또는 상이한 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 컴퓨터에 의해서 산출하는 방법으로서,
    상기 각 디바이스마다의 S 파라미터를 입력하는 단계와,
    입력된 S 파라미터를, 미리 설정된 상기 각 디바이스의 포트 위치에 대응하도록 변환하는 단계와,
    상기 변환된 S 파라미터를 상기 각 디바이스마다의 T 파라미터로 변환하는 단계와,
    상기 각 디바이스마다의 T 파라미터를 이용하여 행렬 연산을 행하여, 상기 시스템 전체의 T 파라미터를 산출하는 단계와,
    상기 산출된 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 단계와,
    상기 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 단계에 의해 얻어진 시스템 전체의 S 파라미터를 출력하는 단계
    를 포함하는 것을 특징으로 하는 S 파라미터 산출 방법.
  4. 삭제
  5. 동일하거나 또는 상이한 복수의 디바이스로 이루어진 시스템 전체의 S 파라미터를 산출하는 S 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체로서,
    상기 각 디바이스마다의 S 파라미터를 입력하는 처리와,
    입력된 S 파라미터를, 미리 설정된 상기 각 디바이스의 포트 위치에 대응하도록 변환하는 처리와,
    상기 변환된 S 파라미터를 상기 각 디바이스마다의 T 파라미터로 변환하는 처리와,
    상기 각 디바이스마다의 T 파라미터를 이용하여 행렬 연산을 행하여, 상기 시스템 전체의 T 파라미터를 산출하는 처리와,
    상기 산출된 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 처리와,
    상기 시스템 전체의 T 파라미터를 시스템 전체의 S 파라미터로 변환하는 처리에 의해 얻어진 시스템 전체의 S 파라미터를 출력하는 처리를,
    컴퓨터로 실행시키기 위한 S 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
KR1020050008027A 2004-03-25 2005-01-28 Ｓ 파라미터 산출 장치, ｓ 파라미터 산출 방법, 및 ｓ 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 KR100682005B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00088478 2004-03-25
JP2004088478A JP2005274373A (ja) 2004-03-25 2004-03-25 Ｓパラメータ算出装置，ｓパラメータ算出方法，ｓパラメータ算出プログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体

Publications (2)

Publication Number Publication Date
KR20050095553A KR20050095553A (ko) 2005-09-29
KR100682005B1 true KR100682005B1 (ko) 2007-02-15

Family

ID=34991197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008027A KR100682005B1 (ko) 2004-03-25 2005-01-28 Ｓ 파라미터 산출 장치, ｓ 파라미터 산출 방법, 및 ｓ 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체

Country Status (5)

Country Link
US (1) US7389191B2 (ko)
JP (1) JP2005274373A (ko)
KR (1) KR100682005B1 (ko)
CN (1) CN100410951C (ko)
TW (1) TWI292544B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8990280B2 (en) * 2005-09-30 2015-03-24 Nvidia Corporation Configurable system for performing repetitive actions
US7433981B1 (en) * 2005-09-30 2008-10-07 Nvidia Corporation System and method for using co-processor hardware to accelerate highly repetitive actions
CN101087148B (zh) * 2006-06-07 2011-01-05 鸿富锦精密工业（深圳）有限公司 高速差分信号模拟分析系统及方法
JP2008116369A (ja) * 2006-11-06 2008-05-22 Fujitsu Ltd パラメータ算出装置、方法、及びプログラム
US7865319B1 (en) * 2006-11-30 2011-01-04 Lecroy Corporation Fixture de-embedding method and system for removing test fixture characteristics when calibrating measurement systems
TWI407115B (zh) * 2007-12-31 2013-09-01 Hon Hai Prec Ind Co Ltd 一種測量無源電路ｓ參數之方法和實施該方法之測量裝置
TWI659322B (zh) * 2010-02-12 2019-05-11 新思科技股份有限公司 擴展具有不同傳輸線長度的模擬方法與裝置
US8892414B1 (en) 2010-02-26 2014-11-18 Sas Ip, Inc. Transmission-line simulators and methods
US8938372B1 (en) * 2010-09-09 2015-01-20 Sas Ip, Inc. Simulating signal integrity structures
US9063882B1 (en) 2010-09-09 2015-06-23 Sas Ip, Inc. Matrix preconditioners for simulations of physical fields
US8924186B1 (en) 2010-09-09 2014-12-30 Sas Ip, Inc. Simulations of physical systems for multiple excitations
US9477792B1 (en) 2012-02-09 2016-10-25 Sas Ip, Inc. Enhancements to parameter fitting and passivity enforcement
KR101363259B1 (ko) * 2012-11-21 2014-02-12 경북대학교 산학협력단 저항 추출 장치, 저항 추출 방법 및 컴퓨터 판독가능 기록매체
JP6540610B2 (ja) * 2016-06-13 2019-07-10 株式会社村田製作所 伝送特性測定方法及び伝送特性測定装置
CN107943641A (zh) * 2017-11-16 2018-04-20 郑州云海信息技术有限公司 一种生成多端口s参数文档的方法及装置
CN108804775B (zh) * 2018-05-22 2022-02-18 郑州云海信息技术有限公司 一种基于Matlab的高速信号散射参数计算方法及装置
CN109376342A (zh) * 2018-11-01 2019-02-22 郑州云海信息技术有限公司 一种s参数端口转换方法与装置
CN110470966B (zh) * 2019-08-19 2020-05-26 苏州华太电子技术有限公司 散射参数测量方法及器件校准方法
CN112182997B (zh) * 2020-09-04 2024-04-12 曙光信息产业(北京)有限公司 散射参数确定方法、装置、计算机设备和存储介质
KR102541065B1 (ko) * 2021-06-28 2023-06-08 한국자동차연구원 S-파라미터 생성 장치 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297040A (ja) * 1992-04-19 1993-11-12 Yokogawa Hewlett Packard Ltd 平衡系特性パラメータ測定装置および測定方法
JPH0688844A (ja) * 1992-09-04 1994-03-29 Kyocera Corp マルチポート回路のｓパラメータ測定方法
JPH08160084A (ja) * 1994-12-01 1996-06-21 Nippon Steel Corp 高周波用半導体デバイスの特性測定方法およびそのための測定用パターン
KR20010051520A (ko) * 1999-11-25 2001-06-25 오우라 히로시 네트워크 분석기, 네트워크 분석방법 및 기록 매체

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3016252B2 (ja) * 1990-07-26 2000-03-06 アジレント・テクノロジー株式会社 ネットワーク・アナライザ
JPH04104506A (ja) * 1990-08-23 1992-04-07 Fujitsu Ltd 高周波電力増幅装置
DE4122730A1 (de) * 1991-07-05 1993-01-07 Siemens Ag Schaltungsanordnung fuer eine leitungsnachbildungseinrichtung
US6188968B1 (en) * 1998-05-18 2001-02-13 Agilent Technologies Inc. Removing effects of adapters present during vector network analyzer calibration
JP2001242207A (ja) * 2000-02-25 2001-09-07 Anritsu Corp 高周波デバイス測定プログラムを記録した記憶媒体並びに高周波デバイス測定装置及び方法
JP2001244452A (ja) * 2000-02-28 2001-09-07 Japan Radio Co Ltd 高周波半導体デバイスモデルパラメータ抽出方法、高周波半導体デバイスモデルパラメータ抽出装置及び記録媒体
US6744262B2 (en) * 2002-03-14 2004-06-01 Agilent Technologies, Inc. Method, apparatus, and article of manufacture for characterizing a device and predicting electrical behavior of the device in a circuit
US6757625B2 (en) * 2002-04-22 2004-06-29 Agilent Technologies, Inc. Method, apparatus, and article of manufacture for predicting electrical behavior of a multiport device having balanced device ports
US7113891B2 (en) * 2004-05-12 2006-09-26 Agilent Technologies, Inc. Multi-port scattering parameter calibration system and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297040A (ja) * 1992-04-19 1993-11-12 Yokogawa Hewlett Packard Ltd 平衡系特性パラメータ測定装置および測定方法
JPH0688844A (ja) * 1992-09-04 1994-03-29 Kyocera Corp マルチポート回路のｓパラメータ測定方法
JPH08160084A (ja) * 1994-12-01 1996-06-21 Nippon Steel Corp 高周波用半導体デバイスの特性測定方法およびそのための測定用パターン
KR20010051520A (ko) * 1999-11-25 2001-06-25 오우라 히로시 네트워크 분석기, 네트워크 분석방법 및 기록 매체

Also Published As

Publication number Publication date
US20050216239A1 (en) 2005-09-29
CN1674009A (zh) 2005-09-28
TWI292544B (en) 2008-01-11
TW200532528A (en) 2005-10-01
KR20050095553A (ko) 2005-09-29
CN100410951C (zh) 2008-08-13
US7389191B2 (en) 2008-06-17
JP2005274373A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
KR100682005B1 (ko) Ｓ 파라미터 산출 장치, ｓ 파라미터 산출 방법, 및 ｓ 파라미터 산출 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
US6665628B2 (en) Methods for embedding and de-embedding balanced networks
US5768159A (en) Method of simulating AC timing characteristics of integrated circuits
US10396907B2 (en) Time domain reflectometry step to S-parameter conversion
CN103487623A (zh) 串行数据链路测量与模拟系统
JP2003294794A (ja) 複数の装置ポートを有する装置の特性を解明する方法及び機器
US6539344B1 (en) Method and apparatus for extracting parameters for an electrical structure
JP6320672B2 (ja) 任意波形発生装置のチャンネル校正方法
CN109709420A (zh) 一种基于矢量网络分析仪的一体化线缆测试方法
CN107345986A (zh) 一种去嵌入方式的阻抗测试方法
JP2004030598A (ja) 平衡デバイスポートを有する多ポートデバイスの電気的挙動を予測するシステム
CN104777370A (zh) 利用一端口测量的自动固件去除
US10587374B2 (en) Signal generator and frequency characteristic display method using signal generator
CN111538079A (zh) 基于全波形反演技术确定地质裂缝柔度参数的方法及装置
TWI396109B (zh) 信號選擇裝置與系統與電路模仿器及方法與程式產品
US20020193977A1 (en) Method and apparatus for simulating electronic circuits having conductor or dielectric losses
WO2020179454A1 (ja) コモンモードノイズ伝達経路推定装置
EP1345136B1 (en) Modeling an electronic device
JP2005045981A (ja) 三相交流負荷模擬装置
JP2002084659A (ja) 電力系統解析シミュレータ
JP4272687B2 (ja) シミュレーション装置
JP2020201263A (ja) Ｓパラメータを求める方法及び試験測定システム
JP2002334120A (ja) 熱応答の計算方法および計算装置
CN109490735A (zh) 一种用于测量电流和/或电压的装置及方法
RU2252396C2 (ru) Способ определения значения измеряемой величины

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee