JP2003294794A - 複数の装置ポートを有する装置の特性を解明する方法及び機器 - Google Patents

複数の装置ポートを有する装置の特性を解明する方法及び機器

Info

Publication number
JP2003294794A
JP2003294794A JP2003070933A JP2003070933A JP2003294794A JP 2003294794 A JP2003294794 A JP 2003294794A JP 2003070933 A JP2003070933 A JP 2003070933A JP 2003070933 A JP2003070933 A JP 2003070933A JP 2003294794 A JP2003294794 A JP 2003294794A
Authority
JP
Japan
Prior art keywords
adapter
parameter matrix
matrix
parameter
ports
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003070933A
Other languages
English (en)
Inventor
Vahe A Adamian
ヴァッヘ・エイ・アダミアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2003294794A publication Critical patent/JP2003294794A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 アダプタ及びＤＵＴの装置ポートに対するＶ
ＮＡの測定ポートを柔軟に割り当てる。 【解決手段】 装置の電気的挙動を表す装置Ｓパラメー
タ行列（ＳD）、１つ以上の回路を通って、前記装置ポ
ートの全てに達する、可能性のある全ての電気経路を表
すアダプタＴパラメータ行列（Ｔa）、及び、前記装置
とカスケード接続された前記１つ以上の回路を表すカス
ケードＳパラメータ行列（Ｓc）を設定するステップ
と、前記１つ以上の回路の電気的挙動を表す、前記アダ
プタＴパラメータ行列に関する値を求めるステップと、
前記１つ以上の回路にカスケード接続された前記装置を
測定して、前記カスケードＳパラメータ行列に関する値
を求めるステップと、前記アダプタＴパラメータ行列及
び前記カスケードＳパラメータ行列を関数として、前記
装置Ｓパラメータ行列について解くステップとを含む方
法を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
【０００２】
【従来の技術】従来より、ベクトル・ネットワーク・ア
ナライザ（vector network analyzer：以下、「ＶＮＡ」
とよぶ）は、被測定物（device under test：以下、「Ｄ
ＵＴ」とよぶ）に試験信号（stimulus）を与え、その試
験信号に対するＤＵＴの応答を測定することによって、
散乱パラメータを測定するために利用されている。結果
得られる散乱パラメータによって、所定の周波数範囲に
わたって測定されるＤＵＴの反射係数及び透過係数に基
づく電気的挙動が数学的に定義される。一般には、ＤＵ
ＴをＶＮＡに直接接続して、ＤＵＴだけの測定値を求め
るのは不可能である。ＶＮＡの試験信号ポートとＤＵＴ
の測定ポートとの間には、相互接続コネクタと、ケーブ
ルと、伝送線路と、他の回路要素とが設けられているの
がより一般的である。本開示のため、ＶＮＡと被測定物
の間にある全ての中間接続に用いられる一般的な用語
は、「アダプタ」である。低周波数の場合には、アダプ
タの電気的挙動は、ＤＵＴの測定にあまり影響がない場
合がある。しかし、高周波数の場合には、測定が所望さ
れるＤＵＴにカスケード接続されたアダプタの応答は、
ＤＵＴ自体に起因する応答以上になる場合がある。従っ
て、ＤＵＴ単独の電気的挙動の測定結果を得るには、測
定プロセスにおいて、アダプタの影響を明らかにし、排
除できることが不可欠である。このプロセスは、アダプ
タからのＤＵＴの解放またはＤＵＴの特性解明と呼ばれ
る。
【０００３】ＤＵＴの特性が解明されると、回路設計者
は、モデル化または測定された回路と共に、ＤＵＴの電
気的挙動の数学表現を用いて、モデル化または測定され
た回路に組み合わせたＤＵＴの電気的挙動を予測するこ
とができる。この手法は、「組み込み（embedding）」
と呼ばれ、プロトタイプの製作及びテストに時間、費
用、及び、労力を費やすことなく、回路の組み合わせを
設計し、テストすることができるので、特に有用であ
る。要求どおりに機能しないプロトタイプの製作手法を
あらかじめ回避することによって、最終的に製作される
ことになる回路が、その意図する目的にとって最適な働
きをする確率が高くなるので、市場に出す時間が短縮さ
れる。
【０００４】先行技術文献情報は、中間アダプタの支障
をきたす電気的影響からＤＵＴの測定を解放するための
プロセスを提示したものがあり、引用することにより本
明細書の一部をなすものとする。図面のうち特に図１を
参照すると、２Ｎ個のポートＤＵＴ１００に関するテス
ト構成が示されている。２Ｎのアダプタ・ポートを備え
る第１のアダプタ１０２が、２Ｎ個のポートＤＵＴ１０
０及び第２の２Ｎ個のポート・アダプタ１１０にもカス
ケード接続されている（cascaded）。カスケード接続を
なすように組み合わせられた第１のアダプタ１０２とＤ
ＵＴ１００と第２のアダプタ１１０とが、ＶＮＡ１０６
に接続されている。ＶＮＡ１０６は、２Ｎのテスト・ポ
ート１１６1〜１１６2Nを備えており、試験信号装置１
１２と、テスト・セット１０４と、基準チャネル受信機
９４と、複数のテスト・チャネル受信機９６1〜９６2n
とを含んでいる。試験信号装置１１２の出力は、第１の
信号分離装置９２に接続されている。第１の信号分離装
置９２による順方向付けによって、試験信号装置１１２
からの少量の出力パワーがサンプリングされ、サンプリ
ングされた信号が基準チャネル受信機９４に送られ、基
準測定値が得られる。しかし、試験信号装置１１２から
の出力パワーの大部分は、単極多投スイッチ（multiple
throw switch）９８の極に送られる。スイッチ９８
は、試験信号信号を複数のスイッチ出力ポート１１４1
〜１１４2nの１つに選択的に接続する。図１には、カス
ケード接続をなすように組み合わせられた第１のアダプ
タ１０２とＤＵＴ１００と第２のアダプタ１１０とにお
ける測定のため、アダプタ・ポートと同じ数の出力ポー
ト１１４を備えるスイッチ９８の実施態様が示されてい
る。テスト・セット１０４は、各スイッチ出力ポート１
１４に接続された複数の単極双投スイッチ９０1〜９０
2nも含んでいる。単極双投スイッチ（single pole doub
le throw switches）９０1〜９０2nによって、試験信号
装置１１２から送り出された信号をカスケード接続組み
合わせの任意のポートに供給し、同時に、残りのポート
を複数のそれぞれの特性インピーダンス１２０1〜１２
０2nの１つで終端することができる。従って、試験信号
装置１１２からの信号は、適正な構成のスイッチ９８及
びスイッチ９０1〜９０2nによって、任意のテスト・ポ
ート１１６に供給することができる。同時に、残りの全
てのテスト・ポート１１６をその特性インピーダンス１
２０に終端させることができる。図１に示すように、試
験信号装置１１２から第１のアダプタ１０２のポート１
に信号が供給され、その一方で、テスト・ポート１１６
に接続された残りの全ての第１及び第２のアダプタのポ
ートが特性インピーダンスで終端される。各テスト・ポ
ート１１６は、それぞれのテスト・チャネル信号分離装
置８８1〜８８2nを含んでいる。各テスト・チャネル信
号分離装置８８の主アームは、それぞれのテスト・ポー
ト１１６に接続されている。図１に例示のように、第１
のアダプタ・ポート１〜ｎ及び第２のアダプタ・ポート
ｎ＋１〜２ｎは、テスト・ポート１１６の１つにそれぞ
れ接続されている。各テスト・チャネル信号分離装置８
８のサンプリング・アームは、それぞれの複数のＶＮＡ
テスト・チャネル受信機９６1〜９６2nのそれぞれに接
続されている。テスト・チャネル受信機９６は、各テス
ト・ポート１１６に生じる出力パワーを測定する。信号
分離装置８８による逆方向付けによって、ＶＮＡテスト
・チャネルが接続されているアダプタ・ポートからの反
射信号及び透過信号の両方を測定することができる。試
験信号装置１１２からの信号が所望の周波数帯域幅にわ
たって掃引されると、基準チャネル受信機９４で測定さ
れるパワーに対するテスト・チャネル受信機９６で測定
されるパワーの比率が求められる。図１の説明図に示す
ように、測定には、アダプタ・ポートと同じ数のＶＮＡ
テスト・ポート１１６を備えるのが望ましい。しかし、
ポート数が増すにつれて、このような贅沢は、経済的に
途方もないものになる。従って、同じ測定を行うため
に、速度を犠牲にして、ＶＮＡテスト・ポート１１６を
共用するのが従来の手法である。
【０００５】図１は、その入力装置ポート１０８1〜１
０８nと、装置ポート１０８n+1及び１０８n+1〜１０８
2nとが、第１のアダプタ１０２のポートｎ＋１〜２ｎ
と、第２のアダプタ１１０のポート１〜ｎとにそれぞれ
接続されたＤＵＴ１００を例示している。第１及び第２
のアダプタ１０２，１１０は、ＤＵＴ１００の一方の側
とカスケード接続されているので、全ての装置ポート１
０８が、第１及び第２のアダプタ１０２、１１０の一方
によってＶＮＡテスト・ポート１１６に接続されること
になる。通常の当業者には明らかなように、第１及び第
２のアダプタ１０２、１１０は、ＤＵＴ１００をＶＮＡ
１０６に接続するのに必要とされる、コネクタとケーブ
ルと回路要素との全てを表している。第１のアダプタ１
０２及び第２のアダプタ１１０に関するＳパラメータが
測定またはモデル化によって分っている場合には、ＤＵ
Ｔ１００とカスケード接続をなすように組み合わせた第
１及び第２のアダプタ１０２、１１０を測定することが
できる。そして、Ｓパラメータは、伝送パラメータまた
はＴパラメータとも呼ばれる、対応する散乱転送パラメ
ータに変換することができる。行列ＴXは、第１のアダ
プタ１０２のＴパラメータを表し、行列ＴYは、第２の
アダプタ１１０のＴパラメータを表し、ＴCは、カスケ
ード接続をなすように組み合わせられた第１及び第２の
アダプタ１０２、１１０とＤＵＴ１００とを表してい
る。行列ＴDによって表されるＤＵＴのＴパラメータ
は、 ［ＴC］＝［ＴX］・［ＴD］・［ＴY］ を利用して、これらの測定結果から数学的に求めること
ができる。ＴDについて解くと、次のようになる。 ［ＴD］＝［ＴX］-1・［ＴC］・［ＴY］-1 そして、ＤＵＴのＴパラメータ行列ＴDは、その対応す
るＳパラメータ行列ＳDへと変換することができる。
【０００６】周知のように、同じ原理を利用して、５つ
以上のポートを備えるＤＵＴの解放及び組み込みが行わ
れる。先行技術文献情報には、２ポートＶＮＡを用いて
Ｎ個のポートＤＵＴの測定を実施する方法及び機器につ
いて開示したもの（例えば、特許文献１参照）もある。
先行技術による組み込み及び解放プロセスの制限の１つ
は、ＤＵＴのポート数が偶数でなければならないという
点である。ＤＵＴとＶＮＡとを接続する第１及び第２の
アダプタも、ＤＵＴと同じ偶数ポート構成でなければな
らない。しかしながら、必ずしも、現実の世界とこれら
の制限との協調がとれるとは限らない。奇数の装置ポー
トを備える電気回路に用いられる装置は、数多く存在す
る。装置ポートが奇数である結果として測定を困難にす
るＤＵＴの特定の例には、バラン（balun）と、終端方
向性結合器(terminated directional coupler)と、電力
分割器（power divider）と、スイッチと、デジタル装
置と、ある種のフィルタとがある。先行技術では、従来
の解放及び組み込みプロセスの一部として操作可能な行
列によって、これらの装置を適正に表す方法が開示され
ていない。従来のアプローチを利用すると、第１のアダ
プタの電気的挙動を表す行列は、第２のアダプタの電気
的挙動を表す行列と異なるサイズになる。従って、第１
及び第２のアダプタについて行われた測定結果から得ら
れた行列には、先行技術において提示されたプロセスを
実施することはできない。先行技術では、入力または出
力装置ポートが奇数の装置の組み込み及び解放は、簡単
にはできない。従って、入力または出力装置ポートが奇
数の装置の組み込み及び解放を可能にする一般プロセス
が必要とされている。
【０００７】一般に知られており、簡単に上述した特性
解明プロセスは、アダプタＸ及びアダプタＹのようなア
ダプタの全てが、電気的に互いに分離されている場合に
は、極めてうまく機能する。先行技術において開示され
た方法、装置、及び、モデルに問題を生じさせる特定の
測定例には、半導体ウェーハ上に配置されたＤＵＴがあ
る。ウェーハ上のＤＵＴへのアクセスには、ウェーハ・
プロービング・ステーションへのコネクタ及びケーブル
と、プローブへの伝送線路を含む１つ以上のアダプタ回
路と、ＤＵＴの全てのポートに対するプローブ自体とを
介した測定の実施が必要になる。アダプタ回路とＤＵＴ
の全てのポートとの間で漏洩及び電気的な相互作用が生
じる場合がある。一例を挙げると、隣接プローブが放射
する場合があり、１つのプローブに生じるエネルギが隣
接プローブに結合する場合がある。ＤＵＴ１００に対す
る第１及び第２のアダプタ１０２、１１０の先行技術に
よる表現は、第１のアダプタ１０２が第２のアダプタ１
１０から電気的に分離されているものと仮定している。
この分離仮定は、１つ以上の入力コネクタによって、Ｖ
ＮＡのポートの１つがＤＵＴの入力ポートに接続され、
１つ以上の出力ポートによって、ＶＮＡのもう１つのポ
ートがＤＵＴの出力ポートに接続される従来の状況を正
確に反映したものである。しかし、この分離仮定は、Ｄ
ＵＴ１００の入力及び出力ポートをＶＮＡ１０６に接続
するアダプタ間に相互作用または結合が生じる場合のあ
る、ウェーハ上における測定の実際の現実にはうまく当
てはまらない。ウェーハ上における測定の現実に適用さ
れる先行モデルの制限によって、結果得られるＤＵＴ特
性解明にエラーが生じることになる。エラーのある特性
解明結果を利用して、別の回路と組み合わせたＤＵＴ１
００の電気的挙動を予測すると、正確な特性解明結果を
用いて得られるものに比べて、信頼性の劣る結果が生じ
ることになる。信頼できる正確な特性解明によれば、予
測挙動及び実際の挙動の隔たりが減少し、設計プロセス
における時間及び費用が節約されることになる。従っ
て、先行技術よりも正確に周囲の回路要素に組み込まれ
たＤＵＴ１００の特性を解明するための方法、機器、及
び、製品が必要とされている。
【０００８】また、先行技術の場合には、ＶＮＡ測定ポ
ートは、ＤＵＴの特定の番号のポートに割り当てられ、
その後、慣例によって固定される。ユーザは、異なる番
号のポートに付いて有効な測定結果を得るためには、適
切なＤＵＴポートに対してケーブル配線及び接続を適応
させなければならない。単純なＤＵＴの場合には、これ
は、単に不便というだけであり、ユーザに必要なこと
は、装置ポートと適切なＶＮＡ測定ポートとの接続を実
施するために、可能性のあるケーブル配線及び整合コネ
クタの追加と併せて、ＤＵＴに対して最も効率の良い接
続を検討することである。追加ケーブル配線が必要にな
るということは、測定プロセスでは完全には補償されな
い、再現不能エラーの可能性を表している。従って、Ｖ
ＮＡ測定を行う場合には、より適応性のあるポート割り
当てプロセスを心得ていることが望ましい。装置ポート
数の多いＤＵＴの場合には、被ることになる不便さは、
装置ポート数が増すと幾何学的に増大する。ウェーハ上
にあるＤＵＴの場合には、ポートの割り当て、及び、あ
るＤＵＴから隣接ＤＵＴへのプローブ・アクセス・パッ
ドの配向が同じではない可能性があるので、この不便さ
は手のつけようがないものになる。しかし、ケーブル及
びプローブを含む中間アダプタは、固定されたままであ
る。この問題の可能な解決策は、手動でケーブルを取り
外して適切なＶＮＡポートに再接続するか、または、ア
ダプタ回路要素内に複雑なスイッチを設けることであ
る。その上、途方もなく厄介で時間がかかるか、また
は、コストが高くつくだけではなく、接続が変更されて
ケーブルが曲げられることによって、補償機構が追加測
定及びエラー訂正を必要とする測定エラー、あるいは、
確認して排除することができない再現不能エラーのいず
れかが導入されることになる。従って、アダプタ及びＤ
ＵＴの装置ポートに対するＶＮＡの測定ポートの柔軟な
割り当てを可能にする方法、システム、及び、機器が必
要とされている。
【０００９】
【特許文献１】米国特許第５，５７８，９３２号明細書
【非特許文献１】「De-embedding and Embedding S-Par
ameter Networks Using A Vector Network Analyze
r」、Agilent Technologies，Inc. application note 1
364-1
【００１０】
【発明が解決しようとする課題】従って、本発明の目的
は、先行技術に関する上記の及びその他の制限及び欠点
に対処することにある。
【００１１】
【課題を解決するための手段】
【００１２】
【発明の実施の形態】図面のうち特に図１を参照する
と、マルチポートＤＵＴ１００が概略表現で示されてい
る。ＤＵＴ１００は、図示のように、ｎの装置入力ポー
ト１０８1〜１０８nを備えている。ここで、ｎは任意の
整数を表す。装置ポート１０８1〜１０８nは、マルチポ
ート・テストセット１０４とアダプタ「Ｘ」で表示され
た第１のアダプタ１０２とを介して、ＶＮＡ１０６に接
続されている。マルチポート・テストセット１０４は、
ＶＮＡ１０６の単一試験信号ポートに対していくつかの
装置ポートを多重化し、残りのテスト・ポート１１６を
特性インピーダンス１２０で終端する。マルチポート・
テストセットは、ＶＮＡ１０６の外部に設けることもで
きるし、または、ＶＮＡ１０６の一部として組み込むこ
ともできる。同様に、装置出力ポート１０８n+1〜１０
８2nは、マルチポート・テストセット１０４と、アダプ
タ「Ｙ」として表示された第２のアダプタ１１０とを介
して、ＶＮＡ１０６に接続されている。場合によって
は、ＶＮＡ１０６とコンピュータ（図示せず）とが通じ
ている場合もある。多くのＶＮＡ１０６は、測定ハード
ウェア及び処理ハードウェアを含んでいる。多くの場合
には、ＶＮＡ１０６の処理能力は、それが通じているコ
ンピュータの処理能力に匹敵するか、または、それを上
回っている。本発明の教示によれば、測定能力と処理能
力との両方が要求される。教示の範囲を解釈するのに、
測定装置に接続された外部プロセッサの有無は重要では
ない。というのも、本明細書に開示の処理は、ＶＮＡか
ら得られたデータに基づいて、ＶＮＡのプロセッサによ
って実施することもできるし、あるいは、ＶＮＡ外部の
プロセッサによって実施することもできるためである。
このような状況なので、ＶＮＡで測定を行って、コンピ
ュータに読み取り可能な媒体にデータを記憶し、後にユ
ーザの判断で、同じかまたは異なるコンピュータで特性
解明プロセスを完了することもできる。
【００１３】図面のうち特に図２を参照すると、ＤＵＴ
１００と、第１のアダプタ１０２と、第２のアダプタ１
１０との間における従来の相互接続の再概念化が示され
ている。図面のうち図２に示す再概念化の場合には、第
１のアダプタ１０２は、複数の第１のアダプタ入力ポー
ト２０２1〜２０２nに等しい複数の第１のアダプタ出力
ポート２０２n+1〜２０２2nを備えている。第１のアダ
プタ出力ポート２０２n +1〜２０２2nは、ＤＵＴ１００
の装置ポート１０８1〜１０８nに接続されている。第２
のアダプタ１１０は、複数の第２のアダプタ入力ポート
２０４1〜２０４nに等しい複数の第２のアダプタ出力ポ
ート２０４n+1〜２０４2nを備えている。第２のアダプ
タ入力ポート２０４1〜２０４nは、ＤＵＴ１００の残り
の装置ポート１０８n+1〜１０８2nに接続されている。
通常の当業者には明らかなように、第１及び第２のアダ
プタ１０２、１１０とＤＵＴ１００との接続は、アダプ
タ１０２、１１０と全ての装置ポート１０８1〜１０８
2nとが、ＤＵＴ１００の片側だけに描かれている点を除
くと、両方とも図１に描かれたものと同じである。
【００１４】図面のうち特に図３を参照すると、第１の
アダプタ１０２と、第２のアダプタ１１０と、ＤＵＴ１
００との間における相互接続のもう１つの略図が示され
ている。図３では、第１及び第２のアダプタ１０２、１
１０を単一組み合わせアダプタ３０２として表すことに
よって、図面のうち図２に示す略図がさらに発展されて
いる。組み合わせアダプタ３０２は、複数の入力アダプ
タ・ポート３０４1〜３０４2nと、等しい複数の出力ア
ダプタ・ポート３０６1〜３０６2nとを備えている。Ｓ
パラメータを備える組み合わせアダプタ３０２の適正な
特性解明を行うには、各ポートが一意性の識別子を備え
ていなければならないので、組み合わせアダプタ３０２
のポート番号は、第１及び第２のアダプタ１０２、１１
０のそれぞれのポート番号と異なっている。
【００１５】図面のうち特に図４を参照すると、入射波
４０２1〜４０２4nと反射波４０４1〜４０４4nとの略図
が示されている。図面のうち図３に示すアダプタ３０２
のポート３０４1〜３０４2n及び３０６1〜３０６2nのそ
れぞれは、図面のうち図４に示す対応する入射及び反射
電気信号を備えている。図４において、行列α1及びα2
は、組み合わせアダプタ入力ポート３０４1〜３０４n及
び３０４n+1〜３０４ 2nに対する入射波をそれぞれ表し
ている。行列β1及びβ2は、組み合わせアダプタ入力ポ
ート３０４1〜３０４n及び３０４n+1〜３０４2nからの
反射波をそれぞれ表している。行列α3及びα4は、組み
合わせアダプタ出力ポート３０６1〜３０６n及び３０６
n+1〜３０６2nに対する入射波をそれぞれ表しており、
行列β3及びβ4は、組み合わせアダプタ出力ポート３０
６1〜３０６n及び３０６n+1〜３０６2nからの反射波を
それぞれ表している。通常の当業者には明らかなよう
に、アダプタ３０２とＤＵＴ１００との相互接続点の場
合には、組み合わせアダプタ３０２に対する入射波は、
ＤＵＴ１００に対して反射される。同様に、組み合わせ
アダプタ３０２からの反射波は、ＤＵＴ１００に対して
入射する。図面のうち図５は、図４の代替略図である。
図面のうち図５から、組み合わせアダプタ３０２とＤＵ
Ｔ１００との関係が明らかになるが、この関係は、下記
の方程式によって表すことができる。
【００１６】
【数１】
【００１７】ここで、Ｓaは組み合わせアダプタ３０２
のＳパラメータ行列を表している。この方程式は、Ｔパ
ラメータに置き換えて、次のように書き直すことができ
る。
【００１８】
【数２】
【００１９】ここで、Ｔaは、組み合わせアダプタ３０
２に関するＴパラメータ行列を表している。組み合わせ
アダプタＴパラメータ行列Ｔaは、下記のように表現さ
れる成分象限に分割することができる。
【００２０】
【数３】
【００２１】ここで、Ｔa11は左上の象限を表し、Ｔa12
は右上の象限を表し、Ｔa21は左下の象限を表し、Ｔa22
は右下の象限を表している。分割された行列Ｔaを組み
合わせアダプタ３０２に対する入射波と反射波との関係
を表した方程式に代入すると、結果として、下記の関係
式が得られる。
【００２２】
【数４】
【００２３】図面のうち特に図５を参照すると、組み合
わせアダプタ３０２に対する入射波の一部が、ＤＵＴ１
００から反射され、組み合わせアダプタ３０２からの反
射波の一部が、ＤＵＴ１００に入射するという事実か
ら、下記の方程式によって表すことができる、組み合わ
せアダプタ３０２とＤＵＴ１００とのもう１つの関係式
が得られる。
【００２４】
【数５】
【００２５】ここで、ＳDは、ＤＵＴ１００のＳパラメ
ータを表し、Ｓcは、カスケード接続をなすように組み
合わせされたＤＵＴ１００と組み合わせアダプタ３０２
のＳパラメータとを表している。Ｔパラメータの関数と
してα及びβの方程式を代入し、ＳDについて解くと、
ＤＵＴ１００の特性解明、または、それがカスケード接
続されている組み合わせアダプタ３０２からのＤＵＴ１
００の解放に用いられる一般方程式が得られることにな
る。一般解放方程式（general de-embeding equation）
は、次の通りである。 ＳD＝（Ｔa11−ＳcＴa21）-1（ＳcＴa22−Ｔa12） 同様に、Ｔパラメータの関数としてα及びβの方程式を
代入し、Ｓcについて解くと、アダプタを備え、カスケ
ード接続された装置の電気的挙動の組み込みまたは予測
に用いられる一般方程式が得られることになる。一般組
み込み方程式（general embedding equation）は、次の
通りである。 Ｓc＝（Ｔa11ＳD＋Ｔa12）・（Ｔa21ＳD＋Ｔa22）-1
【００２６】組み合わせアダプタ行列ＳaまたはＴaによ
って、組み合わせアダプタ３０２の任意のポートの１つ
と組み合わせアダプタ３０２の任意のもう１つのポート
との間における全ての相互作用に関する項が得られる。
従って、これらの一般方程式を用いると、組み合わせア
ダプタ３０２と、それとＤＵＴ１００との相互作用とに
関する特性を完全に解明するためのツールが得られる。
２つのポート間に相互作用が生じない場合には、開示の
方法によって、この状態を数学的に表現することもでき
る。従って、開示の方法を実施すると、組み合わせアダ
プタ行列は、先行技術において得られた結果に比べて、
より多数の測定シナリオ（measurementscenario）の実
際の現実に対してよりしっかりと適応することができ
る。このため、結果得られる解はより正確な、従って、
より有用なものになる。例えば、開示の方法は、４ポー
トＤＵＴ１００にカスケード接続された２つの２ポート
・アダプタと１つの４ポート・アダプタとに適応するの
と同じほど容易に、または、４ポートＤＵＴ１００にカ
スケード接続された全てのポート間で電気的相互作用を
生じる８ポート・アダプタに適応するのと同じほど容易
に、４ポートＤＵＴ１００にカスケード接続された、４
つの分離された２ポート・アダプタの場合にも適応す
る。
【００２７】ＤＵＴ及びアダプタ構成に従って、組み合
わせアダプタ３０２のＳパラメータを測定して、対応す
るＴパラメータに変換するか、または、Ｔパラメータを
直接に測定することのいずれかによって、アダプタＴパ
ラメータ行列の値を求めることができる。第１の成分ア
ダプタや第２の成分アダプタ等のＴパラメータまたはＳ
パラメータを測定することによって、値を求めることも
できる。アダプタ・モデルから計算するか、または、１
つの成分アダプタの計算ともう１つの成分アダプタの測
定との両方を組み合わせることによって、Ｔパラメータ
行列を求めることもできる。ソフトウェアで実施される
システムの場合には、成分アダプタまたは／及び組み合
わせアダプタのＳパラメータまたはＴパラメータは、デ
ータ・ファイルとして記憶しておき、後にＤＵＴの特性
解明を行う場合、または、回路に組み込まれたＤＵＴの
電気的挙動を予測する場合には、利用を要請することが
できる。
【００２８】本発明の教示に従って特性解明するための
方法について解説に役立つ例として、図面のうち特に図
６を参照すると、４ポートＤＵＴ１００と、Ｗ、Ｘ、
Ｙ、Ｚで表示された４つの２ポート・アダプタ６０２、
６０４、６０６、６０８との略図が示されている。この
説明図において、４つの２ポート・アダプタのうちの２
つ（この場合には、６０２及び６０４）が入力アダプタ
であり、残り２つのアダプタ（この場合には、６０６及
び６０８）が出力アダプタである。通常の当業者には明
らかなように、入力アダプタ及び出力アダプタという用
語は、単に分りやすくするため、慣例に従って命名した
ものでしかなく、本明細書に開示の測定または方法に影
響を与えるものではない。４つの２ポート・アダプタ６
０２〜６０８は、（図６には図示されていない）ＶＮＡ
１０６とＤＵＴ１００との中間に配置される回路要素を
表している。図面のうち図６に示す相互接続を再概念化
し、図面のうち特に図７を参照すると、４つの２ポート
・アダプタ６０２〜６０８の組み合わせが、測定面７０
４とＤＵＴ１００との間に配置された１つの８ポート組
み合わせアダプタ７０２として描かれている。適切な組
み合わせアダプタＴパラメータ行列Ｔaを設定するた
め、組み合わせアダプタ７０２のポートには、この場合
にはポート１〜８として、一意性の識別子で再度の番号
付けがそれぞれ施されている。４つの２ポート・アダプ
タ６０２〜６０８のＳパラメータ行列が既知であると仮
定すると、組み合わせアダプタ７０２に関して組み合わ
せアダプタＳパラメータ行列Ｓaを作成し、そして、Ｔ
パラメータ行列Ｔaへと変換することができる。そし
て、変換されたＴパラメータを一般特性解明方程式に用
いて、ＤＵＴ１００のＳパラメータが求められる。
【００２９】従来の２×２の要素行列は、２ポート・ア
ダプタ６０２〜６０８のそれぞれのＳパラメータを表し
ている。入力アダプタ及び出力アダプタ６０２〜６０８
の４つの典型的な行列からの要素を用いて、典型的な８
×８のアダプタＳパラメータ行列Ｓaが生成される。ア
ダプタ行列Ｓaは、アダプタ７０２の反射及び透過な挙
動を数学的に表している。文字Ｗ及びＸが、２つの入力
アダプタ６０２及び６０４をそれぞれ表し、文字Ｙ及び
Ｚが、２つの出力アダプタ６０６及び６０８をそれぞれ
表している場合には、４つの典型的な行列は、次のよう
に表現することができる。
【００３０】
【数６】
【００３１】ここで、アルファベットの添字はアダプタ
を表している。通常の当業者には明らかなように、各Ｓ
パラメータは、２つのポート間における試験信号と測定
応答との関係を表している。各Ｓパラメータの数値の添
字と、行列内のＳパラメータの位置とによって表示され
る各ポートは、別の特定のポートに試験信号が生じた場
合にある特定のポートにおけるその電気的挙動に関する
情報を備えている。規定により、第２の添字は試験信号
を受けるポートを表し、第１の添字は試験信号に対する
応答が測定されるポートを表している。組み合わせアダ
プタ７０２は、個別の入力アダプタ及び出力アダプタ６
０２〜６０８の組み合わせに相当するので、４つの個別
行列ＳW、ＳX、ＳY、及び、ＳZの要素内において、単一
の典型的な８×８のＳパラメータ行列を生成するのに必
要な全ての情報を求めることができる。
【００３２】組み合わせアダプタＳパラメータＳaを作
成するため、成分行列ＳW〜ＳZで表された各反射及び透
過係数が、組み合わせアダプタ７０２の再度の番号付け
に従って再マッピングされる。例えば、アダプタＹ６０
６のポート２が、組み合わせアダプタ７０２のポート３
に再マッピングされる。図７の図示された例では、アダ
プタ６０２及び６０４のＳパラメータを利用して、組み
合わせアダプタ７０２のポート１及び５と、ポート２及
び６のＳパラメータとがそれぞれ指定される。同様に、
アダプタ６０６及び６０８のＳパラメータを利用して、
ポート３及び７と、ポート４及び８のＳパラメータとが
それぞれ指定される。アダプタ６０６及び６０８に関し
て指定されるＳパラメータが、アダプタ６０２及び６０
４と比較すると、見た目には逆方向になる点に留意する
ことが重要である。この事実から、組み合わせアダプタ
７０２に関するＳパラメータ行列の特定要素に入れるの
に、どのＳパラメータを用いるかを決定する場合には、
各アダプタの入射方向及び反射方向を考慮することが重
要になる。例えば、組み合わせアダプタ７０２のポート
７に加えられる試験信号に応答して、組み合わせアダプ
タ７０２のポート７から反射される信号を表すＳパラメ
ータ要素が、ＳY11から選択されて、組み合わせアダプ
タＳパラメータ行列のＳa77位置に置かれる。従って、
組み合わせアダプタ７０２を表す組み合わせ行列Ｓ
aは、次のようになる：
【００３３】
【数７】
【００３４】組み合わせアダプタＳパラメータ行列Ｓa
におけるゼロ値の行列要素は、組み合わせアダプタ７０
２を作り出す構成要素であるアダプタ６０２〜６０８の
それぞれの間が分離されていることを表している。一部
のアダプタ・ポート間が分離されていない場合には、組
み合わせアダプタ行列ＳaのＳパラメータ値は、全てゼ
ロでない値になる。従って、この一般的解決方法によっ
て、より単純な構造に対するこの解法の一般的な適用性
を損なうことなく、アダプタ内の追加電気経路について
特性解明するための手段が得られる。
【００３５】組み合わせアダプタＳパラメータ行列Ｓa
は、次のように表すことができる。
【００３６】
【数８】
【００３７】そして、下記の４つの等行列へと分割され
る。
【００３８】
【数９】
【００３９】分割された各Ｓパラメータ行列は、下記の
関係式を用いて、Ｔパラメータ行列として表すことがで
きる。 Ｔa11＝Ｓa12−Ｓa11Ｓa21 -1Ｓa22 Ｔa12＝Ｓa11Ｓa21 -1 Ｔa21＝−Ｓa21 -1Ｓa22 Ｔa22＝Ｓa21 -1 Ｓcは、組み合わせアダプタ７０２とＤＵＴ１００のカ
スケード接続をなす組み合わせを表した４×４のＳパラ
メータ行列である。Ｓcは、測定可能であり、従って、
既知の値である。ここで、本明細書に開示の一般特定解
明方程式をもう一度参照することにする。 ＳD＝（Ｔa11−ＳcＴa21）-1（ＳcＴa22−Ｔa12） ここで、カスケード接続をなすように組み合わせられた
アダプタ７０２及びＤＵＴ１００に関するＳパラメータ
行列Ｓcは、アダプタ７０２のＴパラメータＴaとＤＵＴ
１００のＳパラメータＳDとの関数として表される。従
って、この一般方程式から、ＤＵＴ１００のＳパラメー
タＳDについて数学的に解くことができる。すなわち、
アダプタＳパラメータ行列Ｓaは、既知のところであ
り、対応するＴパラメータへと変換することができるの
で、アダプタＴパラメータＴaも既知のところである。
さらに、カスケード接続をなすように組み合わせられた
アダプタ７０２及びＤＵＴ１００のＳパラメータも測定
可能であり、従って、既知のところである。残る唯一の
未知数は、上記一般方程式を用いて解くことができる、
ＤＵＴ１００のＳパラメータ行列ＳDである。従って、
ＤＵＴ１００の電気的挙動については、測定された組み
合わせアダプタ７０２とは切り離して、十分に特性解明
することができる。
【００４０】図面のうち特に図８を参照すると、第１及
び第２のアダプタ１０２、１１０とカスケード接続され
たＤＵＴ１００の従来の略図が示されている。図８は、
図１に示すものと同様であり、ＤＵＴの側方に位置する
２つのアダプタが設けられているが、ポート構成は全て
同じである。図面のうち図９には、対比のため、アダプ
タ・ポートに再度の番号付けが施された単一組み合わせ
アダプタ７０２へと、第１及び第２のアダプタ１０２、
１１０の対応する再概念化された相互接続が示されてい
る。この例に示されているのが、４ポートＤＵＴ１００
と、２つの４ポート・アダプタ１０２、１１０とである
という点を除けば、図面のうち図８及び図９に示されて
いるのは、本明細書において既に開示済みのものだけで
ある。
【００４１】１つ以上のアダプタを視覚的に逆にする
と、見た目の複雑性が増し、その結果、個々のアダプタ
行列からの適正なＳパラメータ値を組み合わせアダプタ
Ｓパラメータ行列Ｓaの適合する要素に割り当てるのが
困難になる場合がある。助けがなければ、組み合わせア
ダプタ７０２の較正方向に対する適正な入射及び反射波
を追跡して、適正な組み合わせアダプタ行列を作成しな
ければならない。組み合わせアダプタ行列Ｓaの作成プ
ロセスのある実施例は、中間ステップによって助けられ
る場合がある。この中間ステップは、必要というわけで
はないが、この一般的解決方法のソフトウェアによる実
施にも役立つ。この中間ステップでは、視覚的に反転さ
れたアダプタ、この場合にはアダプタ１１０に対するポ
ート番号の再割り当てを行い、アダプタ１１０に関する
Ｓパラメータ行列にさらなる補正を施して、ポート番号
の再割り当てに適応させる。すなわち、ポート１はポー
ト３に変更され、ポート２はポート４に変更される。第
１のアダプタ１０２のポートの番号付けは変化しないの
で、組み合わせアダプタ７０２のポートの番号付けも変
化しない。この中間ステップでは、ポート１とポート３
を入れ替えることによって、第２のアダプタ１１０のポ
ート番号再割り当てに適応する。第２のアダプタＳパラ
メータ行列ＳYにおけるこの変更は、添字１が３にな
り、添字３が添字１になるようにし、同時に、添字２が
添字４になり、添字４が添字２になるようにすること
で、簡単に実施することができる。ポート指定添字の変
更は、Ｓパラメータ行列における元の位置のＳパラメー
タ値が、新たなポートの番号付けによって反映される行
列内の位置に移ることを表している。この中間ステップ
によって、新たなポートの番号付け規則の下におけるア
ダプタ要素の反射及び透過の挙動を正確に反映した、第
２のアダプタ１１０に関する新たなＳパラメータ行列が
得られることになる。この中間ステップによって、下記
の転置が生じることになる。
【００４２】
【数１０】
【００４３】第１のアダプタ１０２のＳパラメータの配
置は、ＤＵＴ１００に対するその相互接続が不変のた
め、そのままの状態である。第１及び第２のアダプタＳ
パラメータ行列は、従って、次の通りである。
【００４４】
【数１１】
【００４５】そして、図面のうち図９に関する組み合わ
せアダプタ行列は、下記に示す通りである。
【００４６】
【数１２】
【００４７】前例におけるように、組み合わせアダプタ
７０２を表す一部の行列要素に関するゼロ値は、それら
のポート間が結合されていないことを表している。そし
て、前に開示したように、アダプタＳパラメータ行列Ｓ
aは、４つの等サイズの行列へと分割され、対応するＴ
パラメータ行列へと変換される。Ｔパラメータ行列は、
さらに、一般特性解明方程式 ＳD＝（Ｔa11−ＳcＴa21）-1（ＳcＴa22−Ｔa12） を用いて、ＤＵＴ１００のＳパラメータＳDについて解
くために利用される。
【００４８】場合によっては、ユーザが、ＤＵＴ１００
及び／または組み合わせアダプタ７０２、または、両方
のポートの番号付けを再規定するのが望ましいこともあ
る。図面のうち特に図１０及び１１を参照すると、ＤＵ
Ｔ１００及び第１及び第２のアダプタ１０２、１１０に
付けられた番号が異なる点を除けば、図８及び図９に示
すものと同じ具現化された図が示されている。変更され
たのは番号付け規則だけである。この変更の実際上の意
味は、一般的解決方法の状況内においてさまざまな番号
付け規則を考慮することによって、特性解明測定の実施
者が、組み合わせアダプタ７０２とＤＵＴ１００とをい
かに相互接続し、そして、ソフトウェアによってその相
互接続をいかに処理するかを実際に決定することができ
るということである。これは、電気的現実を利用可能な
モデルに適合させる望ましくない状況ではなく、電気的
現実を厳密にモデル化することができる解決方法を提供
するという望ましい目的に沿うものである。例えば、ウ
ェーハ上でのテストの場合には、アダプタに対する単一
の物理的相互接続によって、あるタイプのポートの番号
付けが生じる。ウェーハ・ステッパが次の位置に進む
と、ＤＵＴ１００へのアクセスには、さまざまな位置決
めの可能性が生じる。本明細書に開示の方法によれば、
ユーザにプローブ・ステーションに対するＶＮＡ１０６
及びマルチポート・テストセット１０４の再接続を強制
するのではなく、アルゴリズムによって変更に適応する
ことができる。アルゴリズムによる変更は、先行技術に
よって得られる変更に比べると、より迅速であり、再現
不能なエラーを生じることがなく、より効率に優れてい
る。しかし、番号付け規則が変更されるので、アダプタ
Ｓパラメータ行列の行列位置も変化する。
【００４９】アダプタのポートに数学的に再割り当てを
施すことができるプロセスを示し、本明細書に開示の中
間ステップも利用している、解説に役立つ例について、
図面のうち特に図１０及び図１１を参照されたい。通常
の当業者には明らかなように、図面のうち図８及び図１
０のポートの番号付けの相違は、第１及び第２のアダプ
タ１０２、１１０の両方と、ＤＵＴ１００に２及び３と
番号付けされたポートとが逆になっている点である。従
って、図１１の相互接続は、第１のアダプタ１０２のポ
ート２がＤＵＴ１００のポート１に接続され、第１のア
ダプタ１０２のポート４がＤＵＴ１００のポート３に接
続され、第２のアダプタ１１０のポート１がＤＵＴ１０
０のポート２に接続され、第２のアダプタ１１０のポー
ト３がＤＵＴ１００のポート４に接続されているという
点において、図９の相互接続と異なっている。中間ステ
ップの命じるところによって、第２のアダプタ行列ＳY
のＳパラメータの添字が変化し、この場合には、添字１
が添字２になり、添字２が添字１になる。同様に、添字
３が添字４になり、添字４が添字３になる。第１のアダ
プタ行列ＳXは不変のままであるが、第２のアダプタ行
列ＳYのＳパラメータ要素は相互接続の変化を反映する
ように再位置決めされる。従って、第２のアダプタＳパ
ラメータ行列ＳYは、次のようになる。
【００５０】
【数１３】
【００５１】そして、２つのアダプタＳパラメータ行列
は、次の通りである。
【００５２】
【数１４】
【００５３】図１１の組み合わせアダプタ７０２のポー
トは、図９の例とは別様にマッピングされる。すなわ
ち、第１のアダプタ１０２のポート２、３、４は、組み
合わせアダプタ７０２のポート５、３、７にそれぞれマ
ッピングされる。同様に、第２のアダプタ１１０のポー
ト１、２、３は、組み合わせアダプタ７０２のポート
６、２、８にそれぞれマッピングされる。従って、行列
Ｓaは、下記のように作成される。
【００５４】
【数１５】
【００５５】既に開示したように、ＤＵＴの４×４のＳ
パラメータ行列ＳDは、アダプタＳパラメータ行列Ｓaを
分割して、それぞれのＴパラメータへと変換し、一般方
程式 ＳD＝（Ｔa11−ＳcＴa21）-1（ＳcＴa22−Ｔa12） を用いて、ＳDについて解くことによって求めることが
できる。
【００５６】これまでの議論は、偶数の装置ポートを備
えたＤＵＴに関するものである。しかし、奇数の装置ポ
ートを備えたＤＵＴを解放する能力が必要である。例え
ば、微分回路用途に拡張して用いられる３ポート・バラ
ンによって、シングル・エンド・トポロジから平衡型ト
ポロジへのハードウェアの移行が可能になる。本明細書
に提示の一般的解決方法は、奇数の装置ポートと偶数の
装置ポートとの両方を備えたＤＵＴに用いられるように
改変することができる。図面のうち特に図１２を参照す
ると、２つの入力ポート１４０２及び１４０４と、単一
出力ポート１４０６とを備えたＤＵＴ１００が示されて
いる。ＤＵＴ１００の各ポートは、第１、第２、及び、
第３の（アダプタＷとして表示される）２ポート・アダ
プタ１４０８と、（アダプタＸとして表示される）１４
１０と、（アダプタＹとして表示される）１４１２とに
も接続されている。図面のうち特に図１３を参照する
と、ＤＵＴ１００及びアダプタ１４０８〜１４１２は、
組み合わせアダプタ１５０２として再概念化されてい
る。組み合わせアダプタ１５０２のモデルは、第４の仮
想ＤＵＴポート１５０６にゼロレングスの無損失伝送回
線１５０４を含んでいる。組み合わせアダプタ１５０２
は、ＤＵＴ１００の第４のポートに接続された８ポート
・アダプタとして概念化される。通常の当業者には明ら
かなように、再概念化構成は、本明細書に提示された一
般的解決方法に用いることができる形式を備えている。
組み合わせアダプタ行列Ｓaは、本明細書に記載の原理
と、ゼロレングスの無損失伝送線路のＳパラメータとを
利用して展開され、下記のように表される。
【００５７】
【数１６】
【００５８】組み合わせアダプタ行列Ｓaは、成分アダ
プタ１４０８〜１４１２及び無損失伝送線路１５０４の
Ｓパラメータから、下記のように作成される。
【００５９】
【数１７】
【００６０】カスケード接続をなすように組み合わせら
れたＤＵＴ１００と組み合わせアダプタ１５０２を表す
行列は、４×４の行列形式にも適応しなければならな
い。従って、カスケード行列(cascaded matrix)の第４
の行及び列にはゼロがロードされる。従って、Ｓcは下
記によって示される。
【００６１】
【数１８】
【００６２】そして、適応させされた行列Ｓa及びＳcに
一般的解決方法を用いて、ＤＵＴ１００のＳパラメータ
が解かれる。結果得られる行列ＳDは、第４の行及び列
にゼロを含む４×４の行列形式になる。ＳDの解に達し
た後に、第４の行及び列を捨てて、ＤＵＴ１００の電気
的挙動を表す３×３のＳパラメータ行列を得ることこと
ができる。
【００６３】任意のＤＵＴ及びアダプタ構成に一般的な
事例を適用する方法は、ゼロレングスの無損失の伝送線
路を備えた概念化アダプタを追加して、偶数の装置ポー
トを備えたＤＵＴを実現することを含む。ＤＵＴが既に
偶数の装置ポートを備えている場合には、ゼロレングス
の無損失伝送線路を追加する必要はない。結果として得
られる、偶数装置ポートを備えたＤＵＴは、ＤＵＴの２
倍のアダプタ・ポートを備えたアダプタにカスケード接
続される。従って、ゼロレングスの無損失伝送線路は、
戦略的に、４Ｎ個のポートの組み合わせアダプタに接続
された２Ｎ個のポートのＤＵＴが得られるように配置さ
れる。そして、実際のアダプタと、ゼロレングスの無損
失伝送線路を含む概念化アダプタとの組み合わせから、
それぞれの組み合わせアダプタ行列Ｓaを作成すること
ができる。同様に、必要なサイズを備えたカスケード接
続組み合わせのＳパラメータ行列Ｓcが作成される。２
ｎ（ここでｎは整数）の行及び列を備えた正方行列の適
正な形式内にうまく納めるようにするため、カスケード
接続をなす組み合わせ行列を大きくしなければならない
場合には、追加要素はゼロを受け入れることになる。従
って、ＤＵＴ１００は、偶数装置ポートを備えるものと
して表現される。例えば、１つの入力ポートと３つの出
力ポートとを備えたＤＵＴは、既に偶数の装置ポートを
備えており、無損失伝送線路を追加することなく、本明
細書に提示の組み込み及び解放による解決方法を利用す
ることができる。対照的に、２つの入力ポートと３つの
出力ポートとを備えたＤＵＴは、概念化されたゼロレン
グスの無損失伝送線路アダプタの追加を必要とする。す
なわち、追加アダプタは、入力ポートに配置される。結
果として、一般的解決方法に用いられる、６×６のＳパ
ラメータＤＵＴ行列と、６×６のカスケード接続組み合
わせ行列と、１２×１２の組み合わせアダプタ行列とが
得られることになる。
【００６４】そして、アダプタ行列Ｓaが作成される
と、分割されて、対応するＴパラメータまたはＴパラメ
ータ部分行列へと変換される。そして、Ｔパラメータを
利用し、一般的解決方法を用いてＳDが解かれる。実際
の現実を反映していない、結果得られるＤＵＴ行列のＳ
パラメータを取り除いて、ＤＵＴの電気的挙動を表す行
列が求められる。組み合わせアダプタのＳパラメータ行
列に加えて、ＤＵＴ１００の結果得られるＳパラメータ
行列ＳDを利用することにより、モデル化回路に組み込
まれたＤＵＴ１００の挙動を予測することができる。
【００６５】要約すると、図面のうち特に図１４を参照
して、本発明の教示による方法では、まず、ＤＵＴに関
するＳパラメータの行列ＳD、組み合わせアダプタのＴ
パラメータＴaと、ＤＵＴ１００及び組み合わせアダプ
タ７０２のカスケード接続組み合わせに関するＳパラメ
ータＳcとが設定される（ステップ１６０２）。そし
て、組み合わせアダプタ７０２のＴパラメータに関する
値が求められる（ステップ１６０４）。本明細書に開示
のように、組み合わせアダプタ７０２を測定し、組み合
わせアダプタの１つ以上の成分アダプタの１つ以上のＳ
パラメータ行列からＳパラメータ行列を作成して、Ｔパ
ラメータに変換し、Ｔパラメータを計算すること、また
は、データ・ファイルから記憶値を呼び出すことを含
む、これらの値を求めるための方法がいくつか存在す
る。そして、ＤＵＴ１００と組み合わせアダプタ７０２
カスケード接続をなす組み合わせのＳパラメータが測定
される（ステップ１６０６）。そして、解放されるＤＵ
ＴのＳパラメータを解くことができる（ステップ１６０
８）。
【００６６】本発明のもう１つの態様によれば、ＤＵＴ
１００の結果得られるＳパラメータ行列ＳDを用いて、
他の回路と組み合わせたＤＵＴ１００の電気的挙動を予
測することができる。予測方法では、下記の一般方程式
が用いられる。 Ｓc＝（Ｔa11ＳD＋Ｔa12）（Ｔa21ＳD＋Ｔa22）-1 ここで、Ｔaは、ＤＵＴ１００とカスケード接続をなす
ように組み合わせられた回路の電気的挙動を表すアダプ
タＴパラメータ行列である。図面のうち特に図１５を参
照すると、ＤＵＴ１００と、カスケード接続をなすよう
に組み合わせられたＤＵＴ１００及び組み合わせアダプ
タ７０２とに関して、Ｎ×Ｍの行列が設定される（ステ
ップ１７０２）、本発明の教示による方法が示されてい
る。組み合わせアダプタのＴパラメータ行列Ｔaは、本
明細書に開示の作成プロセスと共に、１つ以上の既存の
アダプタの測定から求められるか、１つ以上の既存のア
ダプタに関するモデルから計算されるか、または、両方
を組み合わせることによって求められる（ステップ１７
０４）。同様に、ＤＵＴ１００に関するＳパラメータ
は、本明細書に開示の特性解明方法から求めるか、また
は、あらかじめ抽出された特性解明データを記憶してい
るデータ・ファイルから検索することができる（ステッ
プ１７０６）。さらに、ＤＵＴのＳパラメータは、測定
あるいは計算することができる。カスケードＳパラメー
タＳcは、結果生じるＤＵＴ１００及び組み合わせアダ
プタ７０２の組み合わせを表している。ステップ１７０
４及びステップ１７０６において得られたＴパラメータ
行列及びＤＵＴ行列に基づいて、カスケード接続組み合
わせのＳパラメータを計算することができる（ステップ
１７０８）。そして、ステップ１７１０において、結果
生じるカスケードＳパラメータＳcが、予測結果と比べ
て評価される。結果が意図する回路によって満足のいか
ないものであれば、プロトタイプは製作されない。代わ
りに、組み合わせアダプタを調整して、新たなＴパラメ
ータが求められ、プロセスが反復される。このプロセス
は、カスケード接続組み合わせについて満足のいくＳパ
ラメータが得られるまで繰り返される。予測結果が、容
認できるものであれば、プロトタイプを製作して、予測
される特性に追随するものであるかテストされる。この
プロセスによって、満足のいくプロトタイプの確率が高
くなり、その結果、提示された仕様に従って機能する装
置及び回路の開発時間が短縮され、開発コストが低下す
る。
【００６７】本明細書に解説の方法の実施態様は、Micr
osoft Visual Studio 6.0と、Roguwave Stingray Studi
o、Roguwave Math H++と、Victor Imaging Processing
Libraryとを利用して、Microsoft Windows（登録商標）
オペレーティング・システムを備えたパーソナル・コン
ピュータを用いて実施される。実施態様の実施には、HP
Rocky Mountain基本ソフトウェアも利用された。ある
実施態様では、第１のプログラミング装置によって、装
置制御ステップと、測定ステップと、データ収集ステッ
プとが実施される。第１のプログラミング装置の結果
は、生測定データを含むデータ・ファイルである。第２
のプログラミング装置において、データ・ファイルを読
み取り、データのエラー訂正が行われる。そして、この
システムでは、エラー訂正したデータに対する分析ステ
ップが実施される。しかし、通常の当業者には明らかな
ように、解説の方法の実施態様は、Ｒｏｃｋｙ Ｍｏｕ
ｎｔａｉｎ基本プログラミング言語で実施することもで
きる。さらに、データ・フォーマットが、複数プログラ
ミング言語で共用可能である限りにおいて、第１のプロ
グラミング装置及び第２のプログラミング装置は、異な
るプロセッサで実施し、異なるプログラミング言語で実
施することができる。通常の当業者には、本教示によっ
て、多種多様な実施例が思い浮かぶであろう。
【００６８】本発明の実施態様は、例証のため、添付の
図面に関連して解説されたものである。本明細書の解説
は、いくつかの望ましい実施態様について例示したもの
であるが、本発明の特許請求の範囲は、請求項による制
限しか受けない。
【図面の簡単な説明】
【図１】ＶＮＡのポートにマルチポートＤＵＴを接続す
る第１及び第２の分離されたアダプタを含む、従来の測
定構成を例示した概略図である。
【図２】図１に示すマルチポートＤＵＴと第１及び第２
のアダプタの相互接続を示す、本発明の教示による再概
念化を例示した概略図である。
【図３】組み合わせアダプタを示す、組み合わせアダプ
タに割り当てられる新たなポート番号が追加された、図
２の再概念化を例示した概略図である。
【図４】組み合わせアダプタ及びＤＵＴの全てのポート
へまたはポートからの信号の透過または反射を例示した
概略図である。
【図５】図４に示すものと同じであるが、さらに分りや
すくするため、まとまった一群として表した信号の概略
図である。
【図６】ＤＵＴの各ポートが、互いに分離した４つの２
ポート・アダプタに接続されている、４ポートＤＵＴを
例示した概略図である。
【図７】ＤＵＴと、４つの２ポート・アダプタの組み合
わせからなる単一８ポート・アダプタの相互接続とし
て、図６の相互接続の再概念化を例示した概略図であ
る。
【図８】ＤＵＴの２つのポートが第１の４ポート・アダ
プタに接続され、残り２つのポートが第２の４ポート・
アダプタに接続されている、４ポートＤＵＴを例示した
概略図である。
【図９】４ポートＤＵＴと、第１及び第２の４ポート・
アダプタの組み合わせからなる単一の８ポート・アダプ
タの相互接続として、本発明の教示による図８の相互接
続の再概念化を例示した概略図である。
【図１０】アダプタ及びＤＵＴの両方の２つのポートに
異なるポートの番号付けが施されている点を除けば、図
８と同様の４ポートＤＵＴと２つの４ポート・アダプタ
との相互接続を例示した概略図である。
【図１１】図１０に示す代替ＤＵＴポートの番号付けの
ままにした、図１０の相互接続の本発明の教示による再
概念化を例示した概略図である。
【図１２】３ポートＤＵＴを３つの２ポート・アダプタ
と共に例示した概略図である。
【図１３】組み合わせアダプタに対するゼロレングスの
無損失アダプタの追加を例示した概略図である。
【図１４】本発明の教示による方法のフローチャートで
ある。
【図１５】本発明の教示による方法のフローチャートで
ある。
【符号の説明】
請求項に該当符号なし。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴァッヘ・エイ・アダミアン アメリカ合衆国マサチューセッツ州02421, レキシントン，シャーバーン・ロード ５ Ｆターム(参考） 2G028 BF05 CG15 FK07 GL09

Claims (63)

    【特許請求の範囲】
  1. 【請求項１】 複数の装置ポートを有する装置の特性を
    解明する方法であって、 該装置の電気的挙動を表す装置Ｓパラメータ行列
    （ＳD）と、１つ以上の回路を通って前記装置ポートの
    全てに達する可能性のある全ての電気経路を表すアダプ
    タＴパラメータ行列（Ｔa）と、前記装置とカスケード
    接続された前記１つ以上の回路を表すカスケードＳパラ
    メータ行列（Ｓc）とを設定するステップと、 前記１つ以上の回路の電気的挙動を表す、前記アダプタ
    Ｔパラメータ行列に関する値を求めるステップと、 前記１つ以上の回路にカスケード接続された前記装置を
    測定して、前記カスケードＳパラメータ行列に関する値
    を求めるステップと、 前記アダプタＴパラメータ行列及び前記カスケードＳパ
    ラメータ行列の関数として、前記装置Ｓパラメータ行列
    について解くステップとを含んでなる方法。
  2. 【請求項２】 前記装置のＳパラメータ行列が、Ｎ個の
    ポート装置を表し、前記アダプタＴパラメータ行列が、
    前記装置に接続された２Ｎ個のポート・アダプタを表す
    ことを特徴とする請求項１に記載の特性解明方法。
  3. 【請求項３】 前記１つ以上の回路の前記測定ステップ
    が、前記１つ以上の回路を通って前記装置ポートの全て
    に達する前記可能性のある全ての電気経路を表すアダプ
    タＳパラメータ行列を設定するステップと、測定によっ
    て、前記アダプタＳパラメータ行列に関する値を求める
    ステップと、前記結果得られるＳパラメータ行列を前記
    アダプタＴパラメータ行列に変換するステップとをさら
    に含むことを特徴とする請求項２に記載の特性解明方
    法。
  4. 【請求項４】 前記解くステップが、 前記アダプタＳパラメータ行列を第１（Ｓa11）、第２
    （Ｓa12）、第３（Ｓa2 1）、及び、第４（Ｓa22）の部
    分行列へと分割するステップと、 該部分行列のそれぞれを、第１（Ｔa11）、第２
    （Ｔa12）、第３（Ｔa21）、及び、第４（Ｔa22）のそ
    れぞれの伝送パラメータ部分行列へと変換するステップ
    と、方程式 （Ｔa11−ＳcＴa21）-1（ＳcＴa22−Ｔa12） を利用して、前記装置Ｓパラメータ行列について解くス
    テップとをさらに含むことを特徴とする請求項３に記載
    の特性解明方法。
  5. 【請求項５】 前記１つ以上の回路が、単一アダプタに
    よって表されており、全ての装置ポート間における電気
    的関係を表すため、装置ポートのそれぞれに行列添字を
    割り当てるステップと、全てのアダプタ・ポート間にお
    ける電気的関係を表すため、アダプタ・ポートに行列添
    字を割り当てるステップとをさらに含むことを特徴とす
    る請求項１に記載の特性解明方法。
  6. 【請求項６】 前記アダプタ・ポートの添字を測定ポー
    トに関連づけるステップをさらに含むことを特徴とする
    請求項５に記載の特性解明方法。
  7. 【請求項７】 奇数の装置ポートが設けられていること
    を特徴とする請求項１に記載の特性解明方法。
  8. 【請求項８】 前記アダプタＴパラメータ行列を設定す
    るステップが、追加装置ポートを備える前記装置をモデ
    ル化するステップと、前記追加装置ポートに接続され、
    完全負荷で終端された、ゼロレングスの無損失伝送線路
    を表す値を、前記１つ以上の回路に関する前記アダプタ
    Ｔパラメータ行列の一部として含めるステップとを含む
    ことを特徴とする請求項７に記載の特性解明方法。
  9. 【請求項９】 前記モデル化するステップは、前記装置
    Ｔパラメータ行列が偶数の装置ポートを備えた装置を表
    し、前記アダプタＴパラメータ行列が前記装置ポートの
    ２倍のアダプタ・ポートを備えるアダプタを表すように
    前記追加装置ポートを含めるステップをさらに含むこと
    を特徴とする請求項７に記載の特性解明方法。
  10. 【請求項１０】 前記カスケードＳパラメータ行列が、
    装置ポートと同じ数の行、及び、装置ポートと同じ数の
    列に散乱パラメータ変数を含むことと、前記カスケード
    Ｓパラメータ行列が、その行列要素のそれぞれにゼロ値
    を含む追加行、及び、その行列要素のそれぞれにゼロ値
    を含む追加列をさらに含むことを特徴とする請求項７に
    記載の特性解明方法。
  11. 【請求項１１】 前記装置Ｓパラメータ行列が、Ｎ個の
    ポート装置を表し、前記アダプタＴパラメータ行列が、
    ２Ｎ個のポート・アダプタを表すものであって、Ｎが偶
    数であることを特徴とする請求項７に記載の特性解明方
    法。
  12. 【請求項１２】 前記１つ以上の回路を測定する前記ス
    テップが、前記ゼロレングスの無損失伝送線路を含み、
    前記測定装置から前記１つ以上の回路を通る、前記可能
    性のある全ての電気経路を表したアダプタＳパラメータ
    行列を設定するステップと、測定によって、前記アダプ
    タＳパラメータ行列を構成する要素に関する値を求める
    ステップと、前記ゼロレングスの無損失伝送線路を表す
    適切な値を前記アダプタＳパラメータ行列に挿入するス
    テップと、前記結果得られるＳパラメータ行列を前記ア
    ダプタＴパラメータ行列に変換するステップとを含むこ
    とを特徴とする請求項１１に記載の特性解明方法。
  13. 【請求項１３】 前記解くステップが、 前記アダプタＳパラメータ行列を第１（Ｓa11）、第２
    （Ｓa12）、第３（Ｓa2 1）、及び、第４（Ｓa22）の部
    分行列へと分割するステップと、 該部分行列のそれぞれを、第１（Ｔa11）、第２
    （Ｔa12）、第３（Ｔa21）、及び、第４（Ｔa22）のそ
    れぞれの伝送パラメータ部分行列へと変換するステップ
    と、方程式 （Ｔa11−ＳcＴa21）-1（ＳcＴa22−Ｔa12） を利用して、前記装置Ｓパラメータ行列について解くス
    テップとをさらに含むことを特徴とする請求項１２に記
    載の特性解明方法。
  14. 【請求項１４】 １つ以上の回路に電気的に関連したあ
    る装置の電気的挙動を予測する方法であって、 いくつかの装置ポートが設けられた前記装置の高周波数
    挙動について特性を明らかにする行列要素を備える、装
    置Ｓパラメータ行列（ＳD）を求めるステップと、 ある組み合わせの前記１つ以上の回路において可能性の
    ある全ての経路の伝送パラメータを表した行列要素を備
    える、単一アダプタＴパラメータ行列（Ｔa）を設定す
    るステップと、 前記アダプタＴパラメータ行列を４つの部分行列へと分
    割するステップと、前記４つの部分行列及び前記装置Ｓ
    パラメータ行列の関数として、前記装置にカスケード接
    続された前記１つ以上の回路を表す、カスケードＳパラ
    メータ行列（Ｓc）について解くステップと、 前記カスケードＳパラメータ行列において結果得られる
    値と所望の結果とを照合するステップとを含んでなる方
    法。
  15. 【請求項１５】 前記１つ以上の回路に電気的に関連し
    て組み込まれる前記装置のための設計を用意するステッ
    プをさらに含むことを特徴とする請求項１４に記載の方
    法。
  16. 【請求項１６】 前記１つ以上の回路に関するモデル
    が、前記装置ポート数の２倍の回路を備えていることを
    特徴とする請求項１４に記載の方法。
  17. 【請求項１７】前記分割するステップが、前記アダプタ
    Ｔパラメータ行列を、第１（Ｔa11）、第２（Ｔa12）、
    第３（Ｔa21）、及び、第４（Ｔa22）のそれぞれのＴパ
    ラメータ部分行列へと変換するステップと、方程式 （Ｔa11Ｓ＋Ｔa12）（Ｔa21Ｓ＋Ｔa22） を利用して、前記カスケードＳパラメータ行列について
    解くステップとを含むことを特徴とする請求項１６に記
    載の特性解明方法。
  18. 【請求項１８】 前記装置が奇数の装置ポートを備える
    ことを特徴とする請求項１４に記載の方法。
  19. 【請求項１９】 前記アダプタＴパラメータ行列を設定
    する前記ステップが、追加装置ポートを備えた前記装置
    をモデル化するステップと、前記追加装置ポートに接続
    され、完全負荷で終端された、ゼロレングスの無損失伝
    送線路の電気的挙動に関する表現を、前記アダプタＴパ
    ラメータ行列の一部として含めるステップとを含むこと
    を特徴とする請求項１８に記載の設計方法。
  20. 【請求項２０】 複数の装置ポートを備えた装置の電気
    的挙動について特性解明する方法であって、 変数要素を備える装置Ｓパラメータ行列（ＳD）を設定
    し、前記装置にカスケード接続された１つ以上の回路を
    通る、可能性のある全ての経路を表した単一アダプタＳ
    パラメータ行列（Ｓa）を設定し、カスケードＳパラメ
    ータ行列（Ｓc）を設定するステップと、 前記１つ以上の回路についてＳパラメータを測定するス
    テップと、 前記１つ以上の回路についてＳパラメータを測定する前
    記ステップにおいて得られた前記Ｓパラメータを、前記
    アダプタＳパラメータ行列を構成する要素に割り当てる
    ステップと、 前記１つ以上の回路に電気的に関連した、あるカスケー
    ド接続組み合わせをなす前記装置について、Ｓパラメー
    タを測定するステップと、 直前の前記測定ステップにおいて得られた前記Ｓパラメ
    ータを、前記カスケードＳパラメータ行列を構成する要
    素に割り当てるステップと、 前記アダプタＳパラメータ行列及び前記カスケードＳパ
    ラメータ行列における値の関数として、前記装置Ｓパラ
    メータ行列について解くステップとを含んでなる方法。
  21. 【請求項２１】前記装置Ｓパラメータ行列が、Ｎ個のポ
    ート装置を表し、前記アダプタＳパラメータ行列が、前
    記装置に接続された２Ｎ個のポート・アダプタを表すも
    のであって、Ｎが偶数であることを特徴とする請求項２
    ０に記載の特性解明方法。
  22. 【請求項２２】前記解くステップが、 前記アダプタ散乱パラメータ行列を第１（Ｓa11）、第
    ２（Ｓa12）、第３（Ｓ a21）、及び、第４（Ｓa22）の
    部分行列へと分割するステップと、該部分行列のそれぞ
    れを、第１（Ｔa11）、第２（Ｔa12）、第３
    （Ｔa21）、及び、第４（Ｔa22）のそれぞれの伝送パラ
    メータ部分行列へと変換するステップと、方程式 （Ｔa11−ＳcＴa21）-1（ＳcＴa22−Ｔa12） を利用して、前記装置散乱パラメータ行列について解く
    ステップとを含むことを特徴とする請求項２１に記載の
    特性解明方法。
  23. 【請求項２３】 前記アダプタＳパラメータ行列を設定
    する前記ステップが、前記１つ以上の回路と前記組み込
    まれた装置との間において可能性のある全ての経路につ
    いて、散乱パラメータ値を適応させるステップを含むこ
    とを特徴とする請求項２０に記載の特性解明方法。
  24. 【請求項２４】 全ての装置ポート間における電気的関
    係を表すため、装置ポートのそれぞれに行列添字を割り
    当てるステップと、前記１つ以上の回路における全ての
    ポート間における電気的関係を表すため、前記１つ以上
    の回路の全てのポートに行列添字を割り当てるステップ
    とをさらに含むことを特徴とする請求項２０に記載の特
    性解明方法。
  25. 【請求項２５】 前記１つ以上の回路の前記ポートに関
    する前記添字を測定ポートに関連づけるステップを含む
    ことを特徴とする請求項２４に記載の特性解明方法。
  26. 【請求項２６】 前記装置ポート数が奇数であることを
    特徴とする請求項２０に記載の特性解明方法。
  27. 【請求項２７】 前記カスケードＳパラメータ行列が、
    装置ポートと同じ数の行、及び、装置ポートと同じ数の
    列に散乱パラメータ変数を含むことと、前記カスケード
    Ｓパラメータ行列が、その行列要素のそれぞれにゼロ値
    を含む追加行、及び、その行列要素のそれぞれにゼロ値
    を含む追加列を含むことを特徴とする請求項２６に記載
    の特性解明方法。
  28. 【請求項２８】 前記アダプタＳパラメータ行列を設定
    するステップが、追加装置ポートを備える前記装置をモ
    デル化するステップと、前記追加装置ポートに接続さ
    れ、完全負荷で終端された、ゼロレングスの無損失伝送
    線路を表す値を、前記１つ以上の回路に関する前記アダ
    プタＳパラメータ行列の一部として含めるステップとを
    さらに含むことを特徴とする請求項２６に記載の特性解
    明方法。
  29. 【請求項２９】 前記アダプタＳパラメータ行列を設定
    する前記ステップが、前記ゼロレングスの無損失伝送線
    路を含む、前記１つ以上の回路を通る、前記可能性のあ
    る全ての電気経路を表した前記アダプタＳパラメータ行
    列を設定するステップをさらに含むことと、前記測定に
    よって、前記アダプタＳパラメータ行列に関する値を求
    めるステップが、前記ゼロレングスの無損失伝送線路を
    表す適切な値を前記アダプタＳパラメータ行列の一部の
    要素へと挿入するステップと、前記アダプタ散乱パラメ
    ータ行列を第１（Ｓa11）、第２（Ｓa12）、第３（Ｓa2
    1）、及び、第４（Ｓa22）の部分行列へと分割するステ
    ップと、該部分行列のそれぞれを、第１（Ｔa11）、第
    ２（Ｔa12）、第３（Ｔa21）、及び、第４（Ｔa22）の
    それぞれのＴパラメータ部分行列へと変換するステップ
    と、方程式 （Ｔa11−ＳcＴa21）-1（ＳcＴa22−Ｔa12） を利用して、前記装置Ｓパラメータ行列について解くス
    テップとをさらに含むことを特徴とする請求項２８に記
    載の特性解明方法。
  30. 【請求項３０】 １つ以上の回路に組み込まれるある装
    置の電気的挙動について特性解明するための機器であっ
    て、 計算装置と、 ベクトル・ネットワーク・アナライザと、 前記装置を表す装置Ｓパラメータ行列、前記ベクトル・
    ネットワーク・アナライザから前記１つ以上の回路を通
    って前記装置に達する、可能性のある全ての電気経路を
    表すアダプタＴパラメータ行列、及び、前記装置にカス
    ケード接続された前記１つ以上の回路を表すカスケード
    Ｓパラメータ行列を設定するために、前記計算装置にお
    いて実行する手段と、 前記ベクトル・ネットワーク・アナライザにおいて、前
    記１つ以上の回路についてなされた測定結果を前記アダ
    プタＴパラメータ行列の要素へと変換し、前記装置にカ
    スケード接続された前記１つ以上の回路についてなされ
    た測定結果を、前記カスケードＳパラメータ行列の要素
    へと変換するための手段と、 前記アダプタＴパラメータ行列及び前記カスケードＳパ
    ラメータ行列の関数として、前記装置Ｓパラメータ行列
    について解くための手段とを含んでいる機器。
  31. 【請求項３１】 前記計算装置で実行する前記手段が、
    前記ベクトル・ネットワーク・アナライザから前記１つ
    以上の回路を通って前記装置に達する、前記可能性のあ
    る全ての経路を表すアダプタＳパラメータ行列を設定す
    るための手段と、前記ベクトル・ネットワーク・アナラ
    イザによってなされた測定結果を前記アダプタＳパラメ
    ータ行列の要素へと変換するための手段と、前記結果得
    られるＳパラメータ行列を前記アダプタＴパラメータ行
    列に変換するために、前記計算装置で実行する手段とを
    さらに含むことを特徴とする請求項３０に記載の特性解
    明機器。
  32. 【請求項３２】前記解くための手段が、前記アダプタＳ
    パラメータ行列を第１（Ｓa11）、第２（Ｓa12）、第３
    （Ｓa21）、及び、第４（Ｓa22）の部分行列へと分割す
    るための手段と、該部分行列のそれぞれを、第１（Ｔ
    a11）、第２（Ｔa12）、第３（Ｔa21）、及び、第４
    （Ｔa22）のそれぞれの伝送パラメータ部分行列へと変
    換するための手段と、方程式 （Ｔa11−ＳcＴa21）-1（ＳcＴa22−Ｔa12） を利用して、前記装置Ｓパラメータ行列について解くた
    めの手段とをさらに含むことを特徴とする請求項３０に
    記載の特性解明機器。
  33. 【請求項３３】 前記装置Ｓパラメータ行列が、いくつ
    かの装置ポートを備える装置を表すものであることと、
    前記アダプタＴパラメータ行列が、前記装置ポートの２
    倍の数のアダプタ・ポートを備えるアダプタを表すもの
    であることを特徴とする請求項３０に記載の特性解明機
    器。
  34. 【請求項３４】 前記装置ポート数が奇数であることを
    特徴とする請求項３０に記載の特性解明機器。
  35. 【請求項３５】 前記カスケードＳパラメータ行列が、
    装置ポートと同じ数の行、及び、装置ポートと同じ数の
    列に散乱パラメータ変数を含むことと、前記カスケード
    Ｓパラメータ行列が、その行列要素のそれぞれにゼロ値
    を含む追加行、及び、その行列要素のそれぞれにゼロ値
    を含む追加列を含むことを特徴とする請求項３４に記載
    の特性解明機器。
  36. 【請求項３６】 前記アダプタＴパラメータ行列を設定
    するための前記手段が、追加装置ポートを備えた前記装
    置をモデル化する手段と、前記追加装置ポートに接続さ
    れ、完全負荷で終端された、ゼロレングスの無損失伝送
    線路を反映する値を、前記アダプタＴパラメータ行列の
    一部として含めるための手段とを含むことを特徴とする
    請求項３４に記載の特性解明機器。
  37. 【請求項３７】 前記１つ以上の回路を測定するための
    前記手段が、前記ベクトル・ネットワーク・アナライザ
    から前記ゼロレングスの無損失伝送線路を含む前記１つ
    以上の回路を通る、前記可能性のある全ての経路を表す
    アダプタＳパラメータ行列を設定するための手段と、測
    定によって、前記アダプタＳパラメータ行列に関する値
    を求め、前記ゼロレングスの無損失伝送線路を表す適切
    な値を挿入するための手段と、前記結果得られるＳパラ
    メータ行列を前記アダプタＴパラメータ行列に変換する
    ための手段をさらに含むことを特徴とする請求項３６に
    記載の特性解明機器。
  38. 【請求項３８】 前記ベクトル・ネットワーク・アナラ
    イザが、前記計算装置からの命令に応答して、測定を実
    施し、前記アダプタＴパラメータ行列及び前記カスケー
    ドＳパラメータ行列内の要素に関する値を求めることを
    特徴とする請求項３０に記載の特性解明機器。
  39. 【請求項３９】 １つ以上の回路に電気的に関連して組
    み込まれる装置を設計するための機器であって、 計算装置と、 前記装置の高周波数挙動について特性を明らかにする行
    列要素を備え、いくつかの装置ポートを備える装置を表
    した、装置Ｓパラメータ行列（ＳD）に関する値を求め
    るための手段と、 前記１つ以上の回路において可能性のある全ての電気経
    路に関する伝送パラメータを表した行列要素を備える単
    一アダプタＴパラメータ行列（Ｔa）を設定するため
    に、前記計算装置で実行する手段と、 前記アダプタＴパラメータ行列を４つの部分行列へと分
    割するために、前記計算装置で実行する手段と、 前記装置にカスケード接続された前記１つ以上の回路を
    表すカスケードＳパラメータ行列（Ｓc）を、前記４つ
    の部分行列及び前記装置Ｓパラメータ行列の関数として
    解くために、前記計算装置で実行する手段とを含んでな
    る機器。
  40. 【請求項４０】 前記単一アダプタによって表される回
    路に組み込まれるものとして、前記装置を製作するため
    の手段をさらに含むことを特徴とする請求項３９に記載
    の機器。
  41. 【請求項４１】 前記１つ以上の回路に関するモデル
    が、前記装置ポート数の２倍の回路を備えることを特徴
    とする請求項３９に記載の機器。
  42. 【請求項４２】 前記計算装置で実行する分割手段が、
    前記アダプタＴパラメータ行列を、第１（Ｔa11）、第
    ２（Ｔa12）、第３（Ｔa21）、及び、第４（Ｔa22）の
    それぞれのＴパラメータ部分行列へと分割することと、
    方程式 （Ｔa11ＳD＋Ｔa12）（Ｔa21ＳD＋Ｔa22） を利用して、前記カスケードＳパラメータ行列について
    解くための手段とをさらに含むことを特徴とする請求項
    ４１に記載の機器。
  43. 【請求項４３】 前記組み込まれる装置の前記ポート数
    が奇数であることを特徴とする請求項３９に記載の機
    器。
  44. 【請求項４４】 前記アダプタＴパラメータ行列を設定
    するための前記手段が、追加装置ポートを備えた前記装
    置をモデル化するための手段と、前記追加装置ポートに
    接続され、完全負荷で終端された、ゼロレングスの無損
    失伝送線路を、前記アダプタＴパラメータ行列に前記値
    の一部として含めるための手段とをさらに含むことを特
    徴とする請求項４３に記載の機器。
  45. 【請求項４５】 ある装置の電気的挙動を表す装置Ｓパ
    ラメータ行列（ＳD）、１つ以上の回路を通って前記装
    置ポートの全てに達する、可能性のある全ての電気経路
    を表すアダプタＴパラメータ行列（Ｔa）、及び、前記
    装置とカスケード接続された前記１つ以上の回路を表す
    カスケードＳパラメータ行列（Ｓc）を設定するステッ
    プと、 前記１つ以上の回路の電気的挙動を表す、前記アダプタ
    Ｔパラメータ行列に関する値を求めるステップと、 前記１つ以上の回路にカスケード接続された前記装置を
    測定して、前記カスケードＳパラメータ行列に関する値
    を求めるステップと、 前記アダプタＴパラメータ行列及び前記カスケードＳパ
    ラメータ行列の関数として、前記装置Ｓパラメータ行列
    について解くステップとを含んでなる方法を処理装置に
    実施させるコンピュータ・ソフトウェアが組み込まれ
    た、コンピュータ読み取り可能な記憶媒体を含む製品。
  46. 【請求項４６】 前記装置Ｓパラメータ行列が、Ｎ個の
    ポート装置を表し、前記アダプタＴパラメータ行列が、
    前記装置に接続された２Ｎ個のポート・アダプタを表す
    ことを特徴とする、請求項４５に記載の製品。
  47. 【請求項４７】 前記１つ以上の回路の前記測定ステッ
    プが、前記１つ以上の回路を通って前記装置ポートの全
    てに達する、前記可能性のある全ての電気経路を表すア
    ダプタＳパラメータ行列を設定するステップと、測定に
    よって、前記アダプタＳパラメータ行列に関する値を求
    めるステップと、前記結果得られるＳパラメータ行列を
    前記アダプタＴパラメータ行列へと変換するステップと
    をさらに含むことを特徴とする請求項４６に記載の製
    品。
  48. 【請求項４８】 前記解くステップが、前記アダプタＳ
    パラメータ行列を、第１（Ｓa11）、第２（Ｓa12）、第
    ３（Ｓa21）、及び、第４（Ｓa22）の部分行列へと分割
    するステップと、 前記部分行列のそれぞれを、第１（Ｔa11）、第２（Ｔ
    a12）、第３（Ｔa21）、及び、第４（Ｔa22）のそれぞ
    れの伝送パラメータ部分行列へと変換するステップと、 方程式 （Ｔa11−ＳcＴa21）-1（ＳcＴa22−Ｔa12） を利用して、前記装置Ｓパラメータ行列について解くス
    テップとを含むことを特徴とする請求項４７に記載の製
    品。
  49. 【請求項４９】 全ての装置ポート間における電気的関
    係を表すため、装置ポートのそれぞれに行列添字を割り
    当てるステップと、全てのアダプタ・ポート間における
    電気的関係を表すため、アダプタ・ポートに行列添字を
    割り当てるステップとをさらに含むことを特徴とする請
    求項４５に記載の製品。
  50. 【請求項５０】 前記装置ポート数が奇数であることを
    特徴とする請求項４５に記載の製品。
  51. 【請求項５１】 前記アダプタＴパラメータ行列を設定
    するステップが、追加装置ポートを備える前記装置をモ
    デル化するステップと、前記追加装置ポートに接続さ
    れ、完全負荷で終端された、ゼロレングスの無損失伝送
    線路を表す値を、前記１つ以上の回路に関する前記アダ
    プタＴパラメータ行列の一部として含めるステップを含
    むことを特徴とする請求項４５に記載の製品。
  52. 【請求項５２】 前記モデル化するステップは、前記装
    置Ｔパラメータ行列が偶数の装置ポートを備えた装置を
    表すことと、前記アダプタＴパラメータ行列が、前記装
    置ポートの２倍のアダプタ・ポートを備えるアダプタを
    表すように、前記１つ以上の追加装置ポートを含めるこ
    とをさらに含むことを特徴とする請求項５１に記載の製
    品。
  53. 【請求項５３】 前記カスケードＳパラメータ行列が、
    装置ポートと同じ数の行、及び、装置ポートと同じ数の
    列に散乱パラメータ変数を含むことと、前記カスケード
    Ｓパラメータ行列が、その行列要素のそれぞれにゼロ値
    を含む追加行、及び、その行列要素のそれぞれにゼロ値
    を含む追加列をさらに含むことを特徴とする請求項５１
    に記載の製品。
  54. 【請求項５４】 前記装置Ｓパラメータ行列が、Ｎ個の
    ポート装置を表し、前記アダプタＴパラメータ行列が、
    ２Ｎ個のポート・アダプタを表すものであって、Ｎが偶
    数であることを特徴とする請求項５１に記載の製品。
  55. 【請求項５５】 前記１つ以上の回路を測定する前記ス
    テップが、前記ゼロレングスの無損失伝送線路を含む、
    前記測定装置から前記１つ以上の回路を通る、前記可能
    性のある全ての電気経路を表したアダプタＳパラメータ
    行列を設定するステップと、測定によって、前記アダプ
    タＳパラメータ行列を構成する要素に関する値を求める
    ステップと、前記ゼロレングスの無損失伝送線路を表す
    適切な値を前記アダプタＳパラメータ行列に挿入するス
    テップと、前記結果得られるＳパラメータ行列を前記ア
    ダプタＴパラメータ行列に変換するステップを含むこと
    を特徴とする請求項５４に記載の製品。
  56. 【請求項５６】 前記解くステップが、前記アダプタＳ
    パラメータ行列を第１（Ｓa11）、第２（Ｓa12）、第３
    （Ｓa21）、及び、第４（Ｓa22）の部分行列へと分割す
    るステップと、 該部分行列のそれぞれを、第１（Ｔa11）、第２
    （Ｔa12）、第３（Ｔa21）、及び、第４（Ｔa22）のそ
    れぞれの伝送パラメータ部分行列へと変換するステップ
    と、 方程式 （Ｔa11−ＳcＴa21）-1（ＳcＴa22−Ｔa12） を利用して、前記装置Ｓパラメータ行列について解くス
    テップとを含むことを特徴とする請求項５５に記載の製
    品。
  57. 【請求項５７】 Ｔパラメータ行列を設定する前記ステ
    ップが、前記ゼロレングスの無損失伝送線路を含む、前
    記アダプタと前記組み込まれた装置との間において可能
    性のある全ての経路について、伝送パラメータ値を適応
    させるステップを含むことを特徴とする請求項５５に記
    載の製品。
  58. 【請求項５８】 いくつかの装置ポートが設けられたあ
    る装置の高周波数挙動について特性を明らかにする行列
    要素を備える、装置Ｓパラメータ行列（ＳD）を求める
    ステップと、 ある組み合わせの前記１つ以上の回路において可能性の
    ある全ての経路の伝送パラメータを表した行列要素を備
    える、単一アダプタＴパラメータ行列（Ｔa）を設定す
    るステップと、 前記アダプタＴパラメータ行列を４つの部分行列に分割
    するステップと、 前記４つの部分行列と前記装置Ｓパラメータ行列の関数
    として、前記装置とカスケード接続された前記１つ以上
    の回路を表す、カスケードＳパラメータ行列（Ｓc）に
    ついて解くステップと、 前記カスケードＳパラメータ行列において結果得られる
    値と所望の結果を照合するステップとを含んでなる方法
    を処理装置に実施させるコンピュータ・ソフトウェアが
    組み込まれた、コンピュータに読み取り可能な記憶媒体
    を含む製品。
  59. 【請求項５９】 前記１つ以上の回路と電気的に関連し
    て組み込まれる前記装置のための設計を用意するステッ
    プをさらに含むことを特徴とする請求項５８に記載の製
    品。
  60. 【請求項６０】 前記１つ以上の回路に関するモデル
    が、前記装置ポート数の２倍の回路を備えていることを
    特徴とする請求項５８に記載の製品。
  61. 【請求項６１】 前記分割ステップが、前記アダプタＴ
    パラメータ行列を、第１（Ｔa11）、第２（Ｔa12）、第
    ３（Ｔa21）、及び、第４（Ｔa22）のそれぞれのＴパラ
    メータ部分行列へと変換するステップと、方程式 （Ｔa11Ｓ＋Ｔa12）（Ｔa21Ｓ＋Ｔa22） を利用して、前記カスケードＳパラメータ行列について
    解くステップとを含むことを特徴とする請求項６０に記
    載の製品。
  62. 【請求項６２】 前記装置が奇数の装置ポートを備える
    ことを特徴とする請求項５８に記載の製品。
  63. 【請求項６３】 前記アダプタＴパラメータ行列を設定
    する前記ステップが、追加装置ポートを備えた前記装置
    をモデル化することと、前記追加装置ポートに接続さ
    れ、完全負荷で終端された、ゼロレングスの無損失伝送
    線路の電気的挙動に関する表現を、前記アダプタＴパラ
    メータ行列の一部として含めるステップとを含むことを
    特徴とする請求項６２に記載の製品。
JP2003070933A 2002-03-14 2003-03-14 複数の装置ポートを有する装置の特性を解明する方法及び機器 Pending JP2003294794A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/098040 2002-03-14
US10/098,040 US6744262B2 (en) 2002-03-14 2002-03-14 Method, apparatus, and article of manufacture for characterizing a device and predicting electrical behavior of the device in a circuit

Publications (1)

Publication Number Publication Date
JP2003294794A true JP2003294794A (ja) 2003-10-15

Family

ID=28039300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003070933A Pending JP2003294794A (ja) 2002-03-14 2003-03-14 複数の装置ポートを有する装置の特性を解明する方法及び機器

Country Status (3)

Country Link
US (2) US6744262B2 (ja)
JP (1) JP2003294794A (ja)
DE (1) DE10311046A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005274373A (ja) * 2004-03-25 2005-10-06 Fujitsu Ltd Ｓパラメータ算出装置，ｓパラメータ算出方法，ｓパラメータ算出プログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体
WO2015133266A1 (ja) * 2014-03-04 2015-09-11 株式会社 村田製作所 電気回路網のｓパラメータ導出方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653848B2 (en) * 2000-09-18 2003-11-25 Agilent Technologies, Inc. Method and apparatus for linear characterization of multi-terminal single-ended or balanced devices
US6920407B2 (en) * 2000-09-18 2005-07-19 Agilent Technologies, Inc. Method and apparatus for calibrating a multiport test system for measurement of a DUT
US7929522B1 (en) * 2001-07-02 2011-04-19 Haw-Minn Lu Systems and methods for upgrading scalable switching networks
US8391282B1 (en) 2001-07-02 2013-03-05 Haw-Minn Lu Systems and methods for overlaid switching networks
US7912019B1 (en) 2001-07-02 2011-03-22 Haw-Minn Lu Applications of upgradeable scalable switching networks
WO2003040736A1 (en) * 2001-11-07 2003-05-15 Aware, Inc. Modeling and calibrating a three-port time-domain reflectometry system
US6744262B2 (en) * 2002-03-14 2004-06-01 Agilent Technologies, Inc. Method, apparatus, and article of manufacture for characterizing a device and predicting electrical behavior of the device in a circuit
US6757625B2 (en) 2002-04-22 2004-06-29 Agilent Technologies, Inc. Method, apparatus, and article of manufacture for predicting electrical behavior of a multiport device having balanced device ports
US7026829B2 (en) * 2002-05-16 2006-04-11 Koninklijke Philips Electronics N.V. Method for calibrating and de-embedding, set of devices for de-embedding and vector network analyzer
US6853198B2 (en) * 2002-11-14 2005-02-08 Agilent Technologies, Inc. Method and apparatus for performing multiport through-reflect-line calibration and measurement
US6873147B2 (en) * 2003-06-24 2005-03-29 Agilent Technologies, Inc. Optimized pin assignment with constraints
US6961669B2 (en) * 2003-07-31 2005-11-01 Freescale Semiconductor, Inc. De-embedding devices under test
US7013229B2 (en) * 2003-11-13 2006-03-14 Agilent Technologies, Inc. Obtaining calibration parameters for a three-port device under test
US7126346B2 (en) * 2003-12-18 2006-10-24 Agilent Technologies, Inc. Method, apparatus, and article of manufacture for manufacturing high frequency balanced circuits
US7002335B2 (en) * 2004-05-24 2006-02-21 Agilent Technologies, Inc. Method for measuring a three-port device using a two-port vector network analyzer
JP2008533441A (ja) * 2005-02-08 2008-08-21 ナノネクサス インク Ｉｃパッケージおよび相互接続アゼンブリのための高密度の相互接続システム
DE102005018073B4 (de) * 2005-03-04 2009-03-19 Rohde & Schwarz Gmbh & Co. Kg Vieltor-Kalibriermatrix
US20070005325A1 (en) * 2005-06-30 2007-01-04 Jian Gong Circuit simulation using precision-space concept
US20070005324A1 (en) * 2005-06-30 2007-01-04 Jian Gong Method and apparatus for simulating circuits using s-parameters
US7671605B2 (en) * 2008-01-17 2010-03-02 Agilent Technologies, Inc. Large signal scattering functions from orthogonal phase measurements
US8566058B2 (en) * 2009-04-06 2013-10-22 Teledyne Lecroy, Inc. Method for de-embedding device measurements
US8060852B1 (en) * 2009-06-23 2011-11-15 Cadence Design Systems, Inc. Method and system for screening nets in a post-layout environment
US20110199107A1 (en) * 2010-02-12 2011-08-18 Ate Systems, Inc. Method and apparatus for calibrating a test system for measuring a device under test
US8370774B2 (en) * 2010-08-30 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Constructing mapping between model parameters and electrical parameters
US10938490B1 (en) * 2018-10-31 2021-03-02 Christos Tsironis Calibration method for coupler-tuner assembly

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025402A (en) 1989-04-07 1991-06-18 Northern Telecom Limited Method of transient simulation of transmission line networks using a circuit simulator
US5434511A (en) 1993-05-24 1995-07-18 Atn Microwave, Inc. Electronic microwave calibration device
US5467021A (en) 1993-05-24 1995-11-14 Atn Microwave, Inc. Calibration method and apparatus
US5793213A (en) * 1996-08-01 1998-08-11 Motorola, Inc. Method and apparatus for calibrating a network analyzer
US6106563A (en) 1997-09-26 2000-08-22 Motorola, Inc. Method and apparatus for extracting parameters for an electrical structure
US6300775B1 (en) * 1999-02-02 2001-10-09 Com Dev Limited Scattering parameter calibration system and method
US6653848B2 (en) 2000-09-18 2003-11-25 Agilent Technologies, Inc. Method and apparatus for linear characterization of multi-terminal single-ended or balanced devices
US6665628B2 (en) 2002-01-15 2003-12-16 Anritsu Company Methods for embedding and de-embedding balanced networks
US6744262B2 (en) * 2002-03-14 2004-06-01 Agilent Technologies, Inc. Method, apparatus, and article of manufacture for characterizing a device and predicting electrical behavior of the device in a circuit
US6757625B2 (en) 2002-04-22 2004-06-29 Agilent Technologies, Inc. Method, apparatus, and article of manufacture for predicting electrical behavior of a multiport device having balanced device ports

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005274373A (ja) * 2004-03-25 2005-10-06 Fujitsu Ltd Ｓパラメータ算出装置，ｓパラメータ算出方法，ｓパラメータ算出プログラムおよびそのプログラムを記録したコンピュータ読み取り可能な記録媒体
WO2015133266A1 (ja) * 2014-03-04 2015-09-11 株式会社 村田製作所 電気回路網のｓパラメータ導出方法
KR20160114699A (ko) * 2014-03-04 2016-10-05 가부시키가이샤 무라타 세이사쿠쇼 전기 회로망의 s 파라미터 도출 방법
CN106062572A (zh) * 2014-03-04 2016-10-26 株式会社村田制作所 电路网的s参数导出方法
JPWO2015133266A1 (ja) * 2014-03-04 2017-04-06 株式会社村田製作所 電気回路網のｓパラメータ導出方法
US10175279B2 (en) 2014-03-04 2019-01-08 Murata Manufacturing Co., Ltd. Method of deriving S parameter of electric circuit network
KR101946252B1 (ko) 2014-03-04 2019-02-11 가부시키가이샤 무라타 세이사쿠쇼 전기 회로망의 s 파라미터 도출 방법

Also Published As

Publication number Publication date
US20040160230A1 (en) 2004-08-19
US6937032B2 (en) 2005-08-30
US6744262B2 (en) 2004-06-01
US20030173975A1 (en) 2003-09-18
DE10311046A1 (de) 2003-10-09

Similar Documents

Publication Publication Date Title
JP2003294794A (ja) 複数の装置ポートを有する装置の特性を解明する方法及び機器
US6665628B2 (en) Methods for embedding and de-embedding balanced networks
US7545151B2 (en) Characterizing test fixtures
US6853198B2 (en) Method and apparatus for performing multiport through-reflect-line calibration and measurement
KR102054874B1 (ko) 시험 장치를 교정하기 위한 방법
JP2004512504A (ja) 複数端子不平衡又は平衡装置の線形同定方法及び装置
JPH07198767A (ja) 電子構成方法及び装置
JP2004301839A (ja) 半導体ウェーハにおいてマルチポート測定を行うための校正方法
JP2004317506A (ja) テスト・システム校正を含む平衡デバイスの特性解明
US7030625B1 (en) Method and apparatus for performing a minimum connection multiport through-reflect-line calibration and measurement
US6106563A (en) Method and apparatus for extracting parameters for an electrical structure
EP3051302A1 (en) S-parameter measurements using real-time oscilloscopes
JP2004030598A (ja) 平衡デバイスポートを有する多ポートデバイスの電気的挙動を予測するシステム
US6347382B1 (en) Multi-port device analysis apparatus and method
US20050256658A1 (en) Multi-port scattering parameter calibration system and method
CN108562769B (zh) 一种针对差分夹具的s参数提取方法
WO2008021885A2 (en) Calibration of symmetric and partially-symmetric fixtures
JP7153309B2 (ja) ベクトルネットワークアナライザを用いた反射係数の測定方法
Adamian et al. A novel procedure for characterization of multiport high-speed balanced devices
CN110596463B (zh) 用于测量介质介电常数的同轴测量装置、测试系统及方法
WO2008021907A2 (en) Calibrated s-parameter measurements of probes
KR101090617B1 (ko) 디임베딩 장치 및 방법
RU2639670C2 (ru) Технология удаления и замены адаптера виртуальной модели для каскадных сетей
JP4478879B2 (ja) 測定誤差の補正方法及び電子部品特性測定装置
CN101663587A (zh) 用于表征电气部件的线性特性的频率相关性的迭代方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090619