KR100678428B1 - 동기형 반도체 기억 장치 및 그 데이터 판독 방법 - Google Patents
동기형 반도체 기억 장치 및 그 데이터 판독 방법 Download PDFInfo
- Publication number
- KR100678428B1 KR100678428B1 KR1020010008928A KR20010008928A KR100678428B1 KR 100678428 B1 KR100678428 B1 KR 100678428B1 KR 1020010008928 A KR1020010008928 A KR 1020010008928A KR 20010008928 A KR20010008928 A KR 20010008928A KR 100678428 B1 KR100678428 B1 KR 100678428B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- circuit
- read
- data
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
Abstract
Description
Claims (10)
- 메모리 셀로부터 판독된 데이터를 증폭하여 출력 회로로 공급하는 리드 증폭기와,상기 리드 증폭기와 출력 회로 사이에 설치되고, 클록 신호에 기초하여 상기 리드 증폭기로부터의 신호를 래치하며, 그 래치 신호를 미리 설정된 레이턴시 정보에 기초한 타이밍에서 상기 출력 회로로 출력하는 레지스터 블록을 구비한 동기형 반도체 기억 장치로서,상기 레이턴시 정보가 제1 레이턴시 정보로 설정된 경우에 상기 판독 데이터가 상기 레지스터 블록을 바이패스하여 출력되도록 판독 경로를 전환하는 전환 제어 회로를 구비한 것을 특징으로 하는 동기형 반도체 기억 장치.
- 제1항에 있어서, 상기 전환 제어 회로는,상기 레이턴시 정보에 기초한 제어 신호를 출력하는 제어 회로와,상기 제어 신호에 기초하여, 상기 리드 증폭기로부터의 제1 신호 또는 상기 레지스터 블록으로부터의 제2 신호를 상기 출력 회로로 공급하는 전환 회로로 구성된 것을 특징으로 하는 동기형 반도체 기억 장치.
- 제2항에 있어서, 상기 제어 회로는 상기 레이턴시 정보를 설정하기 위한 외부로부터의 입력 신호에 기초하여 상기 제어 신호를 생성하는 것을 특징으로 하는 동기형 반도체 기억 장치.
- 제2항에 있어서, 상기 레지스터 블록은 테스트 모드시에 복수의 메모리로부터 판독된 데이터를 1개의 데이터로 압축하는 압축 테스트 기능을 구비하고,상기 제어 회로는 상기 테스트 모드시에 상기 전환 회로가 상기 레지스터 블록으로부터의 신호를 상기 출력 회로로 출력하도록 상기 제어 신호를 생성하는 것을 특징으로 하는 동기형 반도체 기억 장치.
- 메모리 셀로부터의 판독 데이터를 외부 클록 신호에 기초하여 래치하고, 그 래치한 판독 데이터를 미리 설정된 레이턴시 정보에 기초한 타이밍에서 출력 회로로 출력하는 제1 신호 패스와,메모리 셀로부터의 판독 데이터를 래치하지 아니하고 상기 출력 회로로 출력하는 제2 신호 패스를 구비하고,상기 레이턴시 정보에 의해 상기 제1 신호 패스와 제2 신호 패스를 전환하여 상기 판독 데이터를 상기 출력 회로를 통해 출력하도록 한 것을 특징으로 하는 동기형 반도체 기억 장치의 데이터 판독 방법.
- 제5항에 있어서, 상기 레이턴시 정보의 설정은 상기 메모리 셀로부터 데이터를 판독하기 위한 리드 커맨드보다 적어도 1 클록 이상 전에 행하도록 한 것을 특징으로 하는 동기형 반도체 기억 장치의 데이터 판독 방법.
- 제5항에 있어서, 테스트 모드시에 상기 레이턴시 정보에 관계없이 상기 제1 신호 패스는 복수의 메모리로부터 판독된 데이터를 압축한 압축 데이터를 상기 출력 회로로 출력하도록 한 것을 특징으로 하는 동기형 반도체 기억 장치의 데이터 판독 방법.
- 제5항에 있어서, 상기 제1 신호 패스는 상기 제2 신호 패스보다 지연 시간이 긴 것을 특징으로 하는 동기형 반도체 기억 장치의 데이터 판독 방법.
- 외부로부터의 입력 신호에 기초하여 레이턴시 정보를 래치하기 위한 제어 회로와, 메모리 셀로부터 판독된 데이터를 증폭하여 출력 회로로 공급하는 리드 증폭기와, 상기 리드 증폭기와 출력 회로 사이에 설치되고, 제1 제어 신호에 기초하여 상기 리드 증폭기로부터의 신호를 래치하며, 그 래치 신호를 상기 레이턴시 정보에 기초한 제2 제어 신호에 의해 상기 출력 회로로 출력하는 레지스터 블록을 구비한 동기형 반도체 기억 장치로서,상기 출력 회로에 결합되고, 상기 레이턴시 정보에 의한 상기 제어 회로로부터의 제어 신호에 의해 제어되는 전환 회로를 구비하며, 상기 전환 회로의 한쪽 입력에는 제1 신호 경로인 상기 레지스터 블록의 출력을 입력하고, 다른 쪽 입력에는 상기 리드 증폭기로부터 상기 제1 제어 신호에 의해 제어되지 않는 제2 신호 경로를 접속하고, 상기 전환 회로는 CAS 레이턴시가 1이라는 상기 레이턴시 정보에 의한 제어신호에 대응하여 상기 제1 신호 경로를 선택하는 것을 특징으로 하는 동기형 반도체 기억 장치.
- 제9항에 있어서, 상기 제2 신호 경로는 상기 제1 신호 경로보다 회로 단수가 적은 것을 특징으로 하는 동기형 반도체 기억 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000049782A JP2001243770A (ja) | 2000-02-25 | 2000-02-25 | 同期型半導体記憶装置及びそのデータ読み出し方法 |
JP2000-049782 | 2000-02-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010085470A KR20010085470A (ko) | 2001-09-07 |
KR100678428B1 true KR100678428B1 (ko) | 2007-02-05 |
Family
ID=18571668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010008928A KR100678428B1 (ko) | 2000-02-25 | 2001-02-22 | 동기형 반도체 기억 장치 및 그 데이터 판독 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6304492B2 (ko) |
JP (1) | JP2001243770A (ko) |
KR (1) | KR100678428B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050102476A1 (en) * | 2003-11-12 | 2005-05-12 | Infineon Technologies North America Corp. | Random access memory with optional column address strobe latency of one |
JP4600825B2 (ja) | 2005-09-16 | 2010-12-22 | エルピーダメモリ株式会社 | 半導体記憶装置 |
KR100780612B1 (ko) | 2005-09-28 | 2007-11-29 | 주식회사 하이닉스반도체 | 압축 테스트모드를 갖는 반도체메모리소자 |
JP5627197B2 (ja) | 2009-05-26 | 2014-11-19 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体記憶装置及びこれを備える情報処理システム並びにコントローラ |
US10410698B2 (en) * | 2017-12-07 | 2019-09-10 | Micron Technology, Inc. | Skew reduction of a wave pipeline in a memory device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1199639A3 (en) * | 1990-12-25 | 2004-12-08 | Mitsubishi Denki Kabushiki Kaisha | A semiconductor memory device with a large storage capacity memory and a fast speed memory |
JPH07130166A (ja) * | 1993-09-13 | 1995-05-19 | Mitsubishi Electric Corp | 半導体記憶装置および同期型半導体記憶装置 |
-
2000
- 2000-02-25 JP JP2000049782A patent/JP2001243770A/ja active Pending
-
2001
- 2001-02-22 US US09/789,729 patent/US6304492B2/en not_active Expired - Lifetime
- 2001-02-22 KR KR1020010008928A patent/KR100678428B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010085470A (ko) | 2001-09-07 |
JP2001243770A (ja) | 2001-09-07 |
US20010017790A1 (en) | 2001-08-30 |
US6304492B2 (en) | 2001-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6282128B1 (en) | Integrated circuit memory devices having multiple data rate mode capability and methods of operating same | |
US6813696B2 (en) | Semiconductor memory device and method of controlling the same | |
US6260128B1 (en) | Semiconductor memory device which operates in synchronism with a clock signal | |
KR100915554B1 (ko) | 반도체기억장치 | |
KR0154586B1 (ko) | 반도체 기억장치 | |
US10830814B2 (en) | Semiconductor device | |
US6317372B1 (en) | Semiconductor memory device equipped with serial/parallel conversion circuitry for testing memory cells | |
US6621747B2 (en) | Integrated data input sorting and timing circuit for double data rate (DDR) dynamic random access memory (DRAM) devices | |
KR100303923B1 (ko) | 싱크로너스디램에서의멀티뱅크테스트장치 | |
US9183949B2 (en) | Semiconductor device | |
KR20010045596A (ko) | 연속적인 읽기 동작을 지원하는 동기형 마스크 롬 장치 | |
KR100678428B1 (ko) | 동기형 반도체 기억 장치 및 그 데이터 판독 방법 | |
KR100280518B1 (ko) | 동기 에스램 회로 | |
US8050135B2 (en) | Semiconductor memory device | |
US6567326B2 (en) | Semiconductor memory device | |
CA2314249A1 (en) | Sense amplifier with zero power idle mode | |
US6288573B1 (en) | Semiconductor device capable of operating fast with a low voltage and reducing power consumption during standby | |
KR100613447B1 (ko) | 데이터 래치회로 및 이를 이용한 반도체 장치 | |
JPH10255475A (ja) | 半導体記憶装置 | |
US7031201B2 (en) | Semiconductor memory device with late write function and data input/output method therefor | |
US20100223514A1 (en) | Semiconductor memory device | |
JP3298552B2 (ja) | 半導体記憶装置及び半導体記憶装置システム | |
KR20010065910A (ko) | 모드 레지스터 세팅장치 | |
US7286424B2 (en) | Semiconductor integrated circuit device | |
KR100505431B1 (ko) | 반도체 메모리 장치의 테스트 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140107 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150105 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180103 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |