KR100675292B1 - 반도체 메모리 장치 및 이를 구비하는 메모리 시스템 - Google Patents

반도체 메모리 장치 및 이를 구비하는 메모리 시스템 Download PDF

Info

Publication number
KR100675292B1
KR100675292B1 KR1020050096698A KR20050096698A KR100675292B1 KR 100675292 B1 KR100675292 B1 KR 100675292B1 KR 1020050096698 A KR1020050096698 A KR 1020050096698A KR 20050096698 A KR20050096698 A KR 20050096698A KR 100675292 B1 KR100675292 B1 KR 100675292B1
Authority
KR
South Korea
Prior art keywords
mode register
mode
code
setting
signal
Prior art date
Application number
KR1020050096698A
Other languages
English (en)
Inventor
김준건
이동양
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050096698A priority Critical patent/KR100675292B1/ko
Priority to US11/546,625 priority patent/US7478208B2/en
Application granted granted Critical
Publication of KR100675292B1 publication Critical patent/KR100675292B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치 및 이를 구비하는 메모리 시스템을 공개한다. 그 반도체 메모리 장치는 외부로부터 인가되는 복수개의 커맨드 신호들을 디코딩하여 모드 레지스터 설정 신호 및 모드 레지스터 리딩 신호를 발생하는 커맨드 디코더와, 모드 레지스터 설정 신호와 외부로부터 인가되는 코드 정보 신호들에 응답하여 모드 설정 코드들을 설정하는 모드 레지스터와, 모드 설정 코드들을 직렬 변환하는 코드 변환부와, 모드 레지스터 리딩 신호에 응답하여, 직렬 변환된 모드 설정 코드들을 외부로 출력하는 코드 출력부를 구비하는 것을 특징으로 한다. 따라서 반도체 메모리 장치는 동작 저하를 사전에 방지하면서 반도체 메모리 장치내에 설정된 모드 설정 코드들을 외부에서 리딩할 수 있도록 한다.

Description

반도체 메모리 장치 및 이를 구비하는 메모리 시스템{semiconductor memory device and memory system comprising it}
도1은 일반적인 모드 레지스터 구조의 일예를 도시한 도면이다.
도2는 종래의 기술에 따른 반도체 메모리 장치의 일부 구성을 도시한 도면이다.
도3은 본 발명의 기술에 반도체 메모리 장치의 일부 구성을 도시한 도면이다.
도4는 도3의 모드 레지스터 및 병직렬 변환부의 상세 회로를 도시한 도면이다.
도5는 본 발명의 반도체 메모리 장치들을 구비하는 메모리 시스템을 도시한 도면이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 모드 레지스터에 설정된 모드 설정 코드들을 확인할 수 있도록 하는 반도체 메모리 장치에 관한 것이다.
DRAM(dynamic random access memory)이나 SRAM(static random access memory)과 같은 반도체 메모리 장치는 모드 레지스터를 구비하고, 모드 레지스터에 다양한 모드 설정 코드들을 설정하여 반도체 메모리 장치의 다양한 동작 특성들을 제어하였었다.
도1은 일반적인 모드 레지스터 구조의 일예를 도시한 도면이다.
도1을 참조하면, 모드 레지스터는 버스트 랭스(burst length) 코드 영역, 버스트 타입(burst type) 코드 영역, 캐스 래이턴시(CAS latency) 코드 영역, 테스트 모드(test mode) 코드 영역, 및 디엘엘 리셋(DLL reset) 코드 영역등과 같이 반도체 메모리 장치의 동작을 제어하기 위한 코드 영역들로 구성되며, 각각의 코드 영역에는 모드 설정 코드를 설정하기 위한 어드레스 신호가 할당된다.
이에 반도체 메모리 장치는 모드 레지스터 설정 모드가 되면, 버스트 랭스 코드 영역에는 어드레스 신호 A0~A2를 저장하여 버스트 랭스를 설정하고, 버스트 타입 코드 영역에는 어드레스 신호 A3를 저장하여 버스트 타입을 설정하고, 캐스 래이턴시 코드 영역에는 어드레스 신호 A4~A6를 저장하여 캐스 래이턴시를 설정하고, 테스트 모드 코드 영역에는 어드레스 신호 A7를 저장하여 반도체 메모리 장치의 테스트 동작 여부를 설정하고, 디엘엘 리셋 코드 영역에는 어드레스 신호 A8를 저장하여 반도체 메모리 장치의 디엘엘 리셋 여부를 설정하고, 모드 레지스터 셋팅 코드 영역에는 뱅크 어드레스 BA0 및 BA1가 저장되어 반도체 메모리 장치의 모드 레지스터 셋팅 모드를 설정하여 준다.
그러나 종래의 반도체 메모리 장치는 도1의 구조를 가지는 모드 레지스터에 다양한 모드 설정 코드들을 설정하도록 하는 동작은 지원하였으나, 모드 레지스터에 설정된 모드 설정 코드들을 리딩하는 동작은 지원하지 않았었다.
이에 종래의 반도체 메모리 장치는 모드 레지스터에 모드 설정 코드들을 설정하고 나면, 모드 레지스터의 모드 설정 코드들이 작업자가 원하는 데로 설정되어 있는지를 확인할 수가 없었다.
예를 들어, 모드 레지스터의 캐스 레이턴스 코드를 캐스 레이턴스4(CL4)로 설정한 후, 반도체 메모리 장치가 캐스 레이턴스3(CL3)으로 오동작하더라도, 모드 레지스터의 캐스 레이턴스 코드에 캐스 레이턴스4(CL4)가 설정되었는지, 캐스 레이턴스3(CL3)이 설정되었는지를 확인할 수 가 없었다.
결국, 종래의 반도체 메모리 장치는 모드 레지스터와 관련된 오동작이 발생하더라도 그 원인이 모드 레지스터에 잘못된 모드 설정 코드가 설정되었기 때문인지를 알 수 없었다. 이에 반도체 메모리 장치의 동작의 신뢰성이 저하되었었다.
본 발명의 목적은 리셋 핀을 통하여 모드 레지스터에 설정된 모드 설정 코드들을 리딩할 수 있도록 하는 반도체 메모리 장치 및 이를 이용하는 메모리 시스템을 제공하는 것이다.
상기의 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는 외부로부터 인가되는 복수개의 커맨드 신호들을 디코딩하여 모드 레지스터 설정 신호 및 모드 레지스터 리딩 신호를 발생하는 커맨드 디코더와, 모드 레지스터 설정 신호와 외부로부터 인가되는 코드 정보 신호들에 응답하여 모드 설정 코드들을 설정하는 모드 레지스터와, 모드 설정 코드들을 직렬 변환하는 코드 변환부와, 모드 레지스터 리딩 신호에 응답하여, 직렬 변환된 모드 설정 코드들을 외부로 출력하는 코드 출력부를 구비하는 것을 특징으로 한다.
그리고 코드 변환부는 모드 설정 코드들을 직렬 변환하여 출력하는 먹스를 구비하고, 직렬 변환된 모드 설정 코드들은 리셋 신호가 입력되는 핀을 통해 출력되는 것을 특징으로 하고, 코드 출력부는 모드 레지스터 리딩 신호에 응답하여, 리셋 신호가 입력되는 핀과 코드 변환부간을 연결하는 스위칭 수단을 구비한다.
상기의 목적을 달성하기 위한 본 발명의 메모리 시스템은 복수개의 커맨들 신호들에 따라 모드 레지스터 설정 동작이 선택되면 코드 정보 신호들을 래치하여 모드 설정 코드들을 설정하고, 모드 레지스터 리드 동작이 선택되면 모드 설정 코드들을 직렬 변환하여 출력하는 복수개의 반도체 메모리 장치들을 구비하는 적어도 하나의 메모리 모듈과, 모드 레지스터 설정 동작시에는 모드 레지스터 설정 동작을 요청하는 복수개의 커맨들 신호들 및 코드 정보 신호들을 전송하고, 모드 레지스터 리딩 동작시에는 모드 레지스터 리딩 동작을 요청하는 복수개의 커맨드 신호들을 전송한 후 모드 설정 코드들을 수신하는 메모리 모듈 제어부를 구비하고, 복수개의 반도체 메모리 장치들 각각은 복수개의 커맨드 신호들을 디코딩하여 모드 레지스터 설정 신호 및 모드 레지스터 리딩 신호를 발생하는 커맨드 디코더와, 모드 레지스터 설정 신호와 코드 정보 신호들에 응답하여 모드 설정 코드들을 설정하는 모드 레지스터와, 모드 설정 코드들을 직렬 변환하는 코드 변환부와, 모드 레지스터 리딩 신호에 응답하여, 직렬 변환된 모드 설정 코드들을 외부로 출력하는 코드 출력 부를 구비하는 것을 특징으로 한다.
그리고 코드 변환부는 모드 설정 코드들을 직렬 변환하여 출력하는 먹스를 구비하고, 직렬 변환된 모드 설정 코드들은 리셋 신호가 입력되는 핀을 통해 출력되는 것을 특징으로 하고, 코드 출력부는 모드 레지스터 리딩 신호에 응답하여, 리셋 신호가 입력되는 핀과 코드 변환부간을 연결하는 스위칭 수단을 구비한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 반도체 메모리 장치를 설명하기에 앞서 종래의 반도체 메모리 장치를 먼저 설명하기로 한다.
도2는 종래의 기술에 따른 반도체 메모리 장치의 일부 구성을 도시한 도면이다.
도2를 참조하면, 반도체 메모리 장치는 어드레스 버퍼(11), 커맨드 디코더(12), 모드 레지스터(13), 모드 제어부(14), 입력 드라이버(15), 및 리셋 제어부(16)를 구비한다.
어드레스 버퍼(11)는 복수개의 어드레스 핀들(A0~A12,BA0,BA1)을 통해 입력된 복수개의 어드레스 신호들(A0~A12,BA0,BA1)을 버퍼한 후 출력한다.
커맨드 디코더(12)는 복수개의 커맨드 핀들(/CS,/RAS,/CAS,/WE)을 통해 입력된 복수개의 커맨드 신호들(/CS,/RAS,/CAS,/WE)을 디코딩하여, 모드 레지스터 설정 신호(mrs_set)를 인에이블하거나 디스에이블한다.
이때, 모드 레지스터 설정 동작을 요청하기 위한 커맨드 신호들(/CS,/RAS,/CAS,/WE)은 공지된 기술에 따라 모두 로우 레벨을 가진다.
모드 레지스터(13)는 도1과 동일한 구조를 가지고, 모드 레지스터 설정 신호(mrs_set)가 인에이블되면, 모드 설정 코드 영역들 각각에 어드레스 버퍼(11)로부터 전송되는 복수개의 어드레스 신호들을 래치하여, 다양한 모드 설정 코드들(m_values)을 설정한다.
모드 제어부(14)는 반도체 메모리 장치는 모드 레지스터(13)에 설정된 모드 설정 코드들(m_values)에 따라 제어 신호들을 발생하여 반도체 메모리 장치의 전반적인 동작 특성을 결정하여 준다.
입력 드라이버(15)는 리셋 핀(reset)을 통해 리셋 신호(reset)가 입력되면, 입력된 리셋 신호(reset)를 리셋 제어부(14)가 인식할 수 있도록 증폭하여 리셋 제어부(16)로 전송하고, 리셋 제어부(16)는 리셋 신호(reset)에 응답하여 반도체 메모리 장치를 리셋시킨다.
이하 도2를 참조하여 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
모드 레지스터 설정 동작시에는 외부의 장치로부터 모드 레지스터 설정 동작을 요청하기 위한 조합을 가지는 커맨드 신호들(/CS,/RAS,/CAS,/WE)과, 모드 설정 코드들(m_values)을 설정하기 위한 정보를 가지는 어드레스 신호들(A0~A12,BA0,BA1)이 입력된다.
커맨드 디코더(12)는 모드 레지스터 설정 동작을 요청하기 위한 조합을 가지는 커맨드 신호들(/CS,/RAS,/CAS,/WE)를 디코딩하여 모드 레지스터 설정 신호(mrs_set)를 인에이블한다. 그러면, 모드 레지스터(13)는 인에이블된 모드 레지스터 설정 신호(mrs_set)에 응답하여 복수개의 어드레스 신호들(A0~A12,BA0,BA1)을 대응되는 코드 영역들 각각에 래치하여, 모드 설정 코드들(m_value)을 설정한다.
그러면 모드 제어부(14)는 모드 레지스터(13)에 설정된 모드 설정 코드들(m_values)에 따른 제어 신호들을 발생하여, 반도체 메모리 장치의 전반적인 동작 특성을 결정하여 준다.
그리고 외부의 장치로부터 리셋 동작을 요청하기 위한 리셋 신호(reset)가 입력되면, 입력 드라이버(15)는 리셋 신호(reset)를 리셋 제어부(16)로 전송하고, 리셋 제어부(16)는 반도체 메모리 장치를 리셋시킨다.
즉, 외부의 장치로부터 리셋 동작이 요청되면, 리셋 제어부(16)는 현재의 반도체 메모리 장치의 동작 모드에 상관없이 무조건적으로 반도체 메모리 장치를 리셋시킨다.
이상에서 살펴본바와 같이 종래의 반도체 메모리 장치는 모드 레지스터 설정 동작은 지원하여 주었으나, 모드 레지스터 리딩 동작은 지원하지 못했었다.
반면에, 종래의 반도체 메모리 장치는 상기에 설명된 바와 같이, 리셋 핀(reset), 입력 드라이버, 리셋 제어부를 구비하여, 리셋 동작을 지원하여 주었었다.
리셋 동작은 작업자의 요청이 있을 때만 수행되는 동작이다. 이에 리셋 신호는 고속으로 입력 또는 출력되어져야 하는 다른 신호(클럭 신호, 어드레스 신호들, 커맨드 신호들, 및 데이터들)에 독립되며, 저속으로 반도체 메모리 장치에 입력된다.
이에 리셋 핀(reset)에 모드 설정 코드들(m_values)을 출력하기 위한 출력 드라이버를 연결되어, 리셋 핀(reset)에 대한 캐패시터가 증가되어도, 스큐 발생으로 인한 반도체 메모리 장치의 동작 저하는 발생하지 않는다.
따라서 본 발명에서는 모드 설정 코드들(m_values)을 외부로 출력하기 위한 별도의 핀을 추가하지 않고, 리셋 핀을 활용하여 모드 설정 코드들(m_values)을 외부로 출력하도록 한다. 즉, 본 발명에서는 리셋 핀을 통해 모드 설정 코드들(m_values)을 리딩 할 수 있도록 한다.
도3은 본 발명에 따른 반도체 메모리 장치의 일부 구성을 도시한 도면이다.
도3을 참조하면, 반도체 메모리 장치는 도2의 어드레스 버퍼(11), 커맨드 디코더(12), 모드 레지스터(13), 모드 제어부(14), 입력 드라이버(15), 및 리셋 제어부(16)이외에 병직렬 변환부(22), 출력 드라이버(23), 모드 선택 스위치부(24)를 더 구비하고, 도2의 커맨드 디코더(12)를 도3의 커맨드 디코더(21)로 대체한다.
어드레스 버퍼(11)는 복수개의 어드레스 신호들(A0~A12,BA0,BA1)을 통해 입력된 복수개의 어드레스 신호들을 버퍼 하여 출력한다.
커맨드 디코더(21)는 복수개의 커맨드 핀들을 통해 입력된 복수개의 커맨드 신호들(/CS,/RAS,/CAS,/WE)을 디코딩하여 모드 레지스터 설정 신호(mrs_set)를 인에이블시키거나 모드 레지스터 리딩 동작시에는 모드 레지스터 리딩 신호(mrs_read)를 인에이블시킨다. 즉, 커맨드 디코더(21)는 복수개의 커맨드 핀들을 통해 입력된 복수개의 커맨드 신호들(/CS,/RAS,/CAS,/WE)을 수신 및 분석하여 반도체 메모리 장치의 동작 모드를 확인하고, 반도체 메모리 장치의 동작 모드에 따라 모드 레지스터 설정 신호(mrs_set)또는 모드 레지스터 리딩 신호(mrs_read)를 인에 이블시킨다.
이때, 모드 레지스터 설정 동작을 요청하는 커맨드 신호들(/CS,/RAS,/CAS,/WE)의 조합은 종래와 동일하며, 모드 레지스터 리딩 동작을 요청하는 커맨드 신호들(/CS,/RAS,/CAS,/WE)의 조합은 새로이 만들도록 한다.
예를 들어, 종래의 반도체 메모리 장치에서 모드 레지스터 설정 동작을 요청하는 커맨드 신호들(/CS,/RAS,/CAS,/WE)은 모두 로우 레벨을 가지며, 커맨드 신호들(/CS,/RAS,/CAS,/WE) 모두가 하이 레벨인 신호 조합을 사용하지 않는다면, 본 발명의 반도체 메모리 장치의 모드 레지스터 설정 동작을 요청하는 커맨드 신호들(/CS,/RAS,/CAS,/WE)은 모두 로우 레벨을 가지도록 하고, 모드 레지스터 리딩 동작을 요청하기 위한 커맨드 신호들(/CS,/RAS,/CAS,/WE)은 하이 레벨을 가지도록 한다.
물론, 실제의 적용 예에서는 모드 레지스터 리딩 동작을 요청하기 위한 신호 조합으로 상기의 예뿐 만 아니라 종래의 반도체 메모리 장치가 사용하지 않는 신호 조합들 모두를 적용 할 수 있음은 당연하다.
모드 레지스터(13)는 도1과 동일한 구조를 가지고, 모드 레지스터 설정 신호(mrs_set)가 인에이블되면, 모드 설정 코드 영역들 각각에 어드레스 버퍼(11)로부터 전송되는 복수개의 어드레스 신호들을 래치하여, 다양한 모드 설정 코드들(m_values)을 설정한다.
모드 제어부(14)는 반도체 메모리 장치는 모드 레지스터(13)에 설정된 모드 설정 코드들(m_values)에 따라 제어 신호들을 발생하여 반도체 메모리 장치의 전반 적인 동작 특성을 결정하여 준다.
병직렬 변환부(22)는 모드 레지스터(13)에 설정된 모드 설정 코드들(m_values)을 병렬 입력받고, 이를 직렬 변환하여 직렬 변환된 모드 설정 코드들(sm_values)을 생성한다.
출력 드라이버(23)는 병직렬 변환부(22)로부터 입력되는 직렬 변환된 모드 설정 코드들(sm_values)을 외부의 장치가 인식할 수 있도록 증폭하여 모드 선택 스위치부(24)로 전송하고, 입력 드라이버(15)는 모드 선택 스위치부(24)로부터 입력되는 리셋 신호(reset)를 리셋 제어부(16)가 인식할 수 있도록 증폭하여 리셋 제어부(16)로 전송한다.
리셋 제어부(16)는 입력 드라이버(15)를 통해 리셋 신호(reset)가 입력되면, 현재 반도체 메모리 장치의 동작 모드에 상관없이 무조건적으로 반도체 메모리 장치를 리셋시킨다.
이하 도3을 참조하여 본 발명의 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
모드 레지스터 설정 동작시에는 외부의 장치로부터 모드 레지스터 설정 동작을 요청하기 위한 조합을 가지는 커맨드 신호들(/CS,/RAS,/CAS,/WE)과, 모드 설정 코드들(m_values)을 설정하기 위한 정보를 가지는 어드레스 신호들(A0~A12,BA0,BA1)이 입력된다.
커맨드 디코더(21)는 모드 레지스터 설정 동작을 요청하기 위한 조합을 가지는 커맨드 신호들(/CS,/RAS,/CAS,/WE)를 디코딩하여, 모드 레지스터 설정 신호 (mrs_set)를 인에이블하고 모드 레지스터 리딩 신호(mrs_read)는 디스에이블한다.
그러면 모드 선택 스위치부(24)는 모드 레지스터 리딩 신호(mrs_read)에 응답하여 리셋 핀과 입력 드라이버(15)간을 연결하고, 모드 레지스터(13)는 인에이블된 모드 레지스터 설정 신호(mrs_set)에 응답하여, 복수개의 어드레스 신호들(A0~A12,BA0,BA1)을 대응되는 코드 영역들 각각에 래치하여 모드 설정 코드들(m_values)을 설정한다.
모드 제어부(14)는 모드 레지스터(13)에 설정된 모드 설정 코드들(m_values)에 따른 제어 신호들을 발생하여, 반도체 메모리 장치의 전반적인 동작 특성을 결정한다.
그리고 병직렬 변환부(22)는 모드 레지스터(13)의 모드 설정 코드들(m_values)을 직렬 변환하여 직렬 변환된 모드 설정 코드들(sm_values)을 생성하고, 출력 드라이버(23)는 직렬 변환된 모드 설정 코드들(sm_values)을 외부의 장치가 인식할 수 있도록 증폭한다. 그러나 이때의 직렬 변환된 모드 설정 코드들(sm_values)은 모드 선택 스위치부(24)에 의해 리셋 핀(reset)으로 전송되지 못한다.
반면에 모드 레지스터 리딩 동작시에는 외부의 장치로부터 모드 레지스터 리딩 동작을 요청하기 위한 조합을 가지는 커맨드 신호들(/CS,/RAS,/CAS,/WE)이 입력된다.
커맨드 디코더(21)는 모드 레지스터 리딩 동작을 요청하기 위한 조합을 가지는 커맨드 신호들(/CS,/RAS,/CAS,/WE)을 디코디아여, 모드 레지스터 설정 신호 (mrs_set)를 디스에이블하고 모드 레지스터 리딩 신호(mrs_read)는 인에이블한다.
그러면 모드 선택 스위치부(24)는 모드 레지스터 리딩 신호(mrs_read)에 응답하여 리셋 핀과 출력 드라이버(23)간을 연결한다.
그리고 병직렬 변환부(22)를 통해 직렬 변환되고, 출력 드라이버(23)를 통해 소정 크기로 증폭된 직렬 변환된 모드 설정 코드들(sm_values)은 리셋 핀(reset)으로 출력된다.
소정의 시간이 경과하여 모드 레지스터 리딩 동작이 완료되어, 외부의 장치로부터 모드 레지스터 리딩 동작을 요청하기 위한 조합을 가지는 커맨드 신호들(/CS,/RAS,/CAS,/WE)의 입력이 종료되면, 커맨드 디코더(21)는 이에 응답하여 모드 레지스터 설정 신호(mrs_set)를 디스에이블시킨다.
그러면 모드 선택 스위치부(24)는 디스에이블된 모드 레지스터 리딩 신호(mrs_read)에 응답하여 다시 리셋 핀(reset)과 입력 드라이버(15)간을 연결한다.
그리고 모드 선택 스위치부(24)가 리셋 핀(reset)과 입력 드라이버(15)를 연결한 상태에서, 리셋 신호(reset)가 입력되면, 입력 드라이버(15)는 리셋 신호(reset)를 리셋 제어부(16)가 인식 할 수 있도록 증폭하고, 리셋 제어부(16)는 리셋 신호(reset)에 응답하여 반도체 메모리 장치를 리셋시켜준다.
이상에서 살펴본 바와 같이 도3의 반도체 메모리 장치는 모드 레지스터 리딩 동작시에 리셋 핀(reset)에 출력 드라이버(23)를 연결하고, 리셋 핀(reset)으로 직렬 변환된 모드 설정 코드들(sm_values)을 출력한다. 이에 도3의 반도체 메모리 장치는 모드 레지스터 설정 동작 뿐 만 아니라 모드 레지스터 리딩 동작까지 지원하 여 준다.
도4는 도3의 모드 레지스터(13) 및 병직렬 변환부(22)의 상세 회로를 도시한 도면이다.
도4를 참조하면, 모드 레지스터(13)는 모드 레지스터 설정 신호(mrs_set)를 반전시키는 인버터(INV)와, 모드 레지스터 설정 신호(mrs_set)와 반전된 모드 레지스터 설정 신호(mrs_set)에 응답하여 어드레스 신호들(A0~A12,BA0,BA1)을 반전시키는 복수개의 클럭 버퍼드 인버터들(CB1~CBN), 반전된 어드레스 신호들(A0~A12,BA0,BA1)을 반전하여 래치하는 복수개의 래치들(L1~LN)을 구비하고, 복수개의 어드레스 신호들 각각을 복수개의 클럭 버퍼드 인버터들(CB1~CBN) 및 복수개의 래치들(L1~LN)을 각각에 대응된다.
이하 모드 레지스터의 동작을 살펴보면 다음과 같다.
이때, 모드 레지스터 설정 신호(mrs_set)는 인에이블시에 하이 레벨을 가지고, 디스에이블시에 로우 레벨을 가진다고 가정한다.
모드 레지스터 설정 동작이 요청되어, 하이레벨의 모드 레지스터 설정 신호(mrs_set)가 입력되면, 인버터(INV)는 모드 레지스터 설정 신호(mrs_set)를 반전하여 로우 레벨의 모드 레지스터 설정 신호(mrs_set)를 출력한다.
복수개의 클럭 버퍼드 인버터들(CB1~CBN)은 하이 레벨의 모드 레지스터 설정 신호(mrs_set)와 로우 레벨의 모드 레지스터 설정 신호(mrs_set)에 응답하여, 어드레스 신호들(A0~A12,BA0,BA1)을 반전하여 출력하고, 복수개의 래치들(L1~LN)을 반 전된 복수개의 어드레스 신호들(A0~A12,BA0,BA1)을 다시 반전하여 래치한다.
이러한 래치 상태는 새로운 모드 레지스터 설정 동작이 요청될 때 까지 유지된다.
복수개의 래치들(L1~LN)에 래치된 복수개의 어드레스 신호들(A0~A12,BA0,BA1)은 모드 제어부(14)로 입력되어 반도체 메모리 장치의 동작 특성을 제어하도록 함과 동시에 병직렬 변환부(22)로 입력되어 직렬 변환되어 리셋 핀(reset)을 통해 외부로 출력되도록 한다.
도5는 본 발명의 반도체 메모리 장치들을 구비하는 메모리 시스템을 도시한 도면이다.
도5를 참조하면, 메모리 시스템은 도3과 같이 구성되어, 모드 레지스터 설정 동작과 모드 레지스터 리딩 동작을 수행하는 복수개의 반도체 메모리 장치들(311~31n,321~32n)과 칩셋(40)과 전기적으로 연결되는 커넥터(310,320)를 구비하는 복수개의 메모리 모듈들(31,32)과 복수개의 반도체 메모리 장치들(311~31n,321~32n)의 전반적인 동작을 제어하는 칩셋(40)으로 구성된다.
이때, 반도체 메모리 장치들(311~31n) 각각의 핀들은 커넥터(310)의 대응되는 전기적 접점들과 신호라인들(예를 들어, 데이터 신호 라인, 어드레스 신호라인, 커맨드 신호라인, 및 리셋 신호라인등)을 통해 연결되고, 커넥터(310)의 전기적 접점들은 칩셋(40)과 전기적으로 연결된다. 이에 메모리 모듈(31)내의 복수개의 반도체 메모리 장치들(311~31n)은 신호라인들 및 커넥터(310)의 전기적 접점을 통해 칩셋(40)에 연결된다.
이에 반도체 메모리 장치(311)의 모드 레지스터 설정 동작이 필요하면, 칩셋(40)은 모드 레지스터 설정 동작을 요청하는 복수개의 커맨들 신호들(/CS,/RAS,/CAS,/WE)과 및 어드레스 신호들(A0~A12,BA0,BA1)을 발생하여 커넥터(310)의 대응되는 전기적 접점들에 인가한다.
그러면, 특정 반도체 메모리 장치(311)는 커넥터(310)의 전기적 접점들 및 신호라인들을 통해 모드 레지스터 설정 동작을 요청하는 복수개의 커맨들 신호들(/CS,/RAS,/CAS,/WE)과 및 어드레스 신호들(A0~A12,BA0,BA1)을 수신하고, 이에 응답하여 모드 설정 코드들(m_values)을 설정한다.
그리고 반도체 메모리 장치(311)의 모드 레지스터 리딩 동작이 필요하면, 칩셋(40)은 모드 레지스터 리딩 동작을 요청하는 복수개의 커맨들 신호들(/CS,/RAS,/CAS,/WE)을 발생하여 커넥터(310)의 대응되는 전기적 접점들에 인가한다.
그러면, 특정 반도체 메모리 장치(311)는 커넥터(310)의 전기적 접점들 및 신호라인들을 통해 모드 레지스터 리딩 동작을 요청하는 복수개의 커맨들 신호들(/CS,/RAS,/CAS,/WE)을 수신하고, 이에 응답하여 모드 설정 코드들(m_values)을 직렬 변환 한 후, 리셋 핀으로 출력한다. 이에 직렬 변환된 모드 설정 코드들(sm_values)은 리셋 신호라인(sl_reset) 및 커넥터(40)의 대응되는 전기적 접점을 통해 칩셋(40)으로 전송되고, 칩셋(40)은 직렬 변환된 모드 설정 코드들(sm_values)을 분석하여 모드 레지스터의 모드 설정 코드들(m_values)이 정상적으로 설정되었는지를 확인하여 준다.
이때, 복수개 반도체 메모리 장치들의 리셋 핀이 커넥터의 하나의 전기적 접점에 공통 연결되어 있다면, 리셋 신호가 충돌되는 것을 방지하기 위해 모드 레지스터 리딩 동작은 하나의 반도체 메모리 장치에 대해서만 수행되도록 한다.
이와 같이 도5의 메모리 시스템은 칩셋(40)을 통해 복수개 메모리 모듈들(31,32) 및 복수개의 메모리 모듈들(31,32)내에 구비되는 복수개의 반도체 메모리 장치들 각각의 모드 설정 코드들(m_values)을 설정할 뿐 만 아니라, 필요에 따라 특정 반도체 메모리 장치에 설정된 모드 설정 코드들(m_values)을 리딩할 수 있도록 한다.
따라서 도5의 메모리 시스템은 반도체 메모리 장치 내의 모드 레지스터에 정상적인 모드 설정 코드이 설정되었는지 확인할 수 있도록 할 뿐 만 아니라, 어드레스 핀들과 이에 대응되는 전기적 접점들간을 연결하는 어드레스 신호라인들의 에러 여부도 용이하게 확인할 수 있도록 한다.
상기에서는 모드 설정 코드를 출력하기 위한 핀으로 리셋 핀을 채택하여 설명하였지만, 리셋 핀 뿐 만 아니라 핀에 대한 캐패시터가 증가되어도, 스큐 발생으로 인한 반도체 메모리 장치의 동작 저하가 발생하지 않는 모든 핀에 대해서도 본 발명을 적용할 수 있을 것이다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 반도체 메모리 장치는 캐패시터가 증가되어도, 스큐 발생으로 인한 반도체 메모리 장치의 동작 저하가 발생하지 않는 리셋 핀에 반도체 메모리 장치의 모드 설정 코드을 출력하기 위한 모드 선택 스위치부, 출력 드라이버, 및 병직렬 변환부를 연결한다. 이에 본 발명의 반도체 메모리 장치는 반도체 메모리 장치의 동작 저하를 사전에 방지하면서 반도체 메모리 장치내에 설정된 모드 설정 코드들을 외부에서 리딩할 수 있도록 한다.
그리고 본 발명의 메모리 시스템은 본 발명의 반도체 메모리 장치를 이용하여, 반도체 메모리 장치 내의 모드 레지스터에 정상적인 모드 설정 코드이 설정되었는지 확인할 수 있도록 할 뿐 만 아니라, 어드레스 핀들과 이에 대응되는 전기적 접점들 사이에 형성된 어드레스 신호라인들의 에러 여부도 용이하게 확인할 수 있도록 한다.

Claims (15)

  1. 외부로부터 인가되는 복수개의 커맨드 신호들을 디코딩하여 모드 레지스터 설정 신호 및 모드 레지스터 리딩 신호를 발생하는 커맨드 디코더;
    상기 모드 레지스터 설정 신호와 외부로부터 인가되는 코드 정보 신호들에 응답하여 모드 설정 코드들을 설정하는 모드 레지스터;
    상기 모드 설정 코드들을 직렬 변환하는 코드 변환부; 및
    상기 모드 레지스터 리딩 신호에 응답하여, 직렬 변환된 모드 설정 코드들을 외부로 출력하는 코드 출력부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 코드 변환부는
    상기 모드 설정 코드들을 직렬 변환하여 출력하는 병직렬 변환부인 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 직렬 변환된 모드 설정 코드들은
    리셋 신호가 입력되는 핀을 통해 출력되는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 코드 출력부는
    상기 모드 레지스터 리딩 신호에 응답하여, 상기 리셋 신호가 입력되는 핀과 상기 코드 변환부간을 연결하는 스위칭 수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 코드 출력부는
    상기 코드 변환부의 직렬 변환된 코드 정보 신호들을 상기 스위칭 수단으로 전송하는 드라이버를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제1항에 있어서, 상기 모드 레지스터는
    상기 모드 레지스터 설정 신호에 응답하여 상기 코드 정보 신호들 각각을 전송하는 복수개의 전송 제어 수단들; 및
    상기 복수개의 전송 제어 수단들로부터 전송되는 상기 코드 정보 신호들 각각을 래치하는 복수개의 래치 수단들을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제1항에 있어서, 상기 코드 정보 신호들은
    어드레스 신호들인 것을 특징으로 하는 반도체 메모리 장치.
  8. 복수개의 커맨들 신호들에 따라 모드 레지스터 설정 동작이 선택되면 코드 정보 신호들을 래치하여 모드 설정 코드들을 설정하고, 모드 레지스터 리드 동작이 선택되면 상기 모드 설정 코드들을 직렬 변환하여 출력하는 복수개의 반도체 메모 리 장치들을 구비하는 적어도 하나의 메모리 모듈; 및
    모드 레지스터 설정 동작시에는 모드 레지스터 설정 동작을 요청하는 상기 복수개의 커맨들 신호들 및 코드 정보 신호들을 전송하고, 모드 레지스터 리딩 동작시에는 모드 레지스터 리딩 동작을 요청하는 상기 복수개의 커맨드 신호들을 전송한 후 상기 모드 설정 코드들을 수신하는 메모리 모듈 제어부를 구비하고,
    상기 복수개의 반도체 메모리 장치들 각각은
    상기 복수개의 커맨드 신호들을 디코딩하여 모드 레지스터 설정 신호 및 모드 레지스터 리딩 신호를 발생하는 커맨드 디코더;
    상기 모드 레지스터 설정 신호와 상기 코드 정보 신호들에 응답하여 상기 모드 설정 코드들을 설정하는 모드 레지스터;
    상기 모드 설정 코드들을 직렬 변환하는 코드 변환부; 및
    상기 모드 레지스터 리딩 신호에 응답하여, 직렬 변환된 모드 설정 코드들을 외부로 출력하는 코드 출력부를 구비하는 것을 특징으로 하는 메모리 시스템.
  9. 제8항에 있어서, 상기 코드 변환부는
    상기 모드 설정 코드들을 직렬 변환하여 출력하는 병직렬 변환부인 것을 특징으로 하는 메모리 시스템.
  10. 제8항에 있어서, 상기 직렬 변환된 모드 설정 코드들은
    리셋 신호가 입력되는 핀을 통해 출력되는 것을 특징으로 하는 메모리 시스 템.
  11. 제10항에 있어서, 상기 코드 출력부는
    상기 모드 레지스터 리딩 신호에 응답하여, 상기 리셋 신호가 입력되는 핀과 상기 코드 변환부간을 연결하는 스위칭 수단을 구비하는 것을 특징으로 하는 것을 특징으로 하는 메모리 시스템.
  12. 제11항에 있어서, 상기 코드 출력부는
    상기 코드 변환부의 직렬 변환된 코드 정보 신호들을 상기 스위칭 수단으로 전송하는 드라이버를 더 구비하는 것을 특징으로 하는 메모리 시스템.
  13. 제8항에 있어서, 상기 모드 레지스터는
    상기 모드 레지스터 설정 신호에 응답하여 상기 코드 정보 신호들 각각을 전송하는 복수개의 전송 제어 수단들; 및
    상기 복수개의 전송 제어 수단들로부터 전송되는 상기 코드 정보 신호들 각각을 래치하는 복수개의 래치 수단들을 구비하는 것을 특징으로 하는 메모리 시스템.
  14. 제8항에 있어서, 상기 코드 정보 신호들은
    어드레스 신호들인 것을 특징으로 하는 메모리 시스템.
  15. 제9항에 있어서, 상기 메모리 모듈 제어부는
    모드 레지스터 리딩 동작을 요청하는 상기 복수개의 커맨드 신호들을 하나의 반도체 메모리 장치에만 전송하는 것을 특징으로 하는 메모리 시스템.
KR1020050096698A 2005-10-13 2005-10-13 반도체 메모리 장치 및 이를 구비하는 메모리 시스템 KR100675292B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050096698A KR100675292B1 (ko) 2005-10-13 2005-10-13 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US11/546,625 US7478208B2 (en) 2005-10-13 2006-10-12 Semiconductor memory devices including mode registers and systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096698A KR100675292B1 (ko) 2005-10-13 2005-10-13 반도체 메모리 장치 및 이를 구비하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR100675292B1 true KR100675292B1 (ko) 2007-01-29

Family

ID=38015053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096698A KR100675292B1 (ko) 2005-10-13 2005-10-13 반도체 메모리 장치 및 이를 구비하는 메모리 시스템

Country Status (2)

Country Link
US (1) US7478208B2 (ko)
KR (1) KR100675292B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184327B2 (en) * 2005-04-14 2007-02-27 Micron Technology, Inc. System and method for enhanced mode register definitions
KR100942940B1 (ko) * 2007-09-28 2010-02-22 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
JP2009087526A (ja) * 2007-09-28 2009-04-23 Hynix Semiconductor Inc 半導体メモリ装置およびその駆動方法
KR100913968B1 (ko) * 2007-12-12 2009-08-26 주식회사 하이닉스반도체 반도체 메모리 장치
KR100961207B1 (ko) * 2008-10-02 2010-06-09 주식회사 하이닉스반도체 커맨드 생성회로 및 반도체 메모리 장치
JP2010182367A (ja) * 2009-02-05 2010-08-19 Elpida Memory Inc 半導体記憶装置
KR20120098325A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 비휘발성 메모리 시스템 및 이를 위한 특성 정보 설정 방법
US9323608B2 (en) 2012-06-07 2016-04-26 Micron Technology, Inc. Integrity of a data bus
US9009570B2 (en) * 2012-06-07 2015-04-14 Micron Technology, Inc. Integrity of an address bus
US10068648B1 (en) * 2017-08-30 2018-09-04 Micron Technology, Inc. Distributed mode registers in memory devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124380A (ja) 1994-10-20 1996-05-17 Hitachi Ltd 半導体メモリ及び半導体メモリアクセス方法
JP2000030464A (ja) 1998-07-15 2000-01-28 Mitsubishi Electric Corp 半導体記憶装置
US6691204B1 (en) * 2000-08-25 2004-02-10 Micron Technology, Inc. Burst write in a non-volatile memory device
KR100967105B1 (ko) 2003-12-09 2010-07-05 주식회사 하이닉스반도체 모드레지스터를 구비하는 반도체 메모리 소자 및 그 설정방법

Also Published As

Publication number Publication date
US20070088921A1 (en) 2007-04-19
US7478208B2 (en) 2009-01-13

Similar Documents

Publication Publication Date Title
KR100675292B1 (ko) 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US7428662B2 (en) Testing a data store using an external test unit for generating test sequence and receiving compressed test results
US20090016130A1 (en) Memory device and method of testing a memory device
US7715254B2 (en) Data output circuit of semiconductor memory apparatus and method of controlling the same
US20090049267A1 (en) Buffer circuit for a memory module
KR100942940B1 (ko) 반도체 메모리 장치 및 그 구동방법
US8867287B2 (en) Test circuit and method of semiconductor memory apparatus
KR100464436B1 (ko) 병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로및 방법
US20140372839A1 (en) Semiconductor device, semiconductor system and control method of semiconductor device
US9299403B2 (en) Semiconductor devices and semiconductor systems including the same
US7821846B2 (en) Semiconductor memory device and its driving method
KR19990056396A (ko) 동시 칼럼선택라인 활성화 회로를 구비하는 반도체 메모리장치 및 칼럼 선택 라인 제어방법
KR100884343B1 (ko) 쓰기 구동 회로
US7898883B2 (en) Method for controlling access of a memory
US6990617B2 (en) Semiconductor memory device and test method of the same
KR0154756B1 (ko) 반도체 메모리 장치의데이타 입출력 제어회로
US6226211B1 (en) Merged memory-logic semiconductor device having a built-in self test circuit
CN108511026B (zh) 检查电路、半导体存储元件、半导体装置以及连接检查方法
US9001603B2 (en) Data verification device and a semiconductor device including the same
US20080244157A1 (en) Semiconductor memory device
US6535992B1 (en) DRAM auto-swapping device
KR20070068057A (ko) 반도체 메모리 장치를 위한 입력 데이터 생성 장치
US8635418B2 (en) Memory system and method for passing configuration commands
KR100213216B1 (ko) 동기식 반도체 메모리 장치(sdram)를 위한 병렬 비트 테스트(pbt) 제어 회로 및 그 제어 방법
KR100596450B1 (ko) 동작모드에 따라 데이터 스트로브 타입을 선택적으로사용할 수 있는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14