KR100673898B1 - 저 전압용 반도체 메모리 장치 - Google Patents

저 전압용 반도체 메모리 장치 Download PDF

Info

Publication number
KR100673898B1
KR100673898B1 KR1020040087660A KR20040087660A KR100673898B1 KR 100673898 B1 KR100673898 B1 KR 100673898B1 KR 1020040087660 A KR1020040087660 A KR 1020040087660A KR 20040087660 A KR20040087660 A KR 20040087660A KR 100673898 B1 KR100673898 B1 KR 100673898B1
Authority
KR
South Korea
Prior art keywords
bit line
voltage
sense amplifier
data
precharge
Prior art date
Application number
KR1020040087660A
Other languages
English (en)
Other versions
KR20060038569A (ko
Inventor
강희복
안진홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040087660A priority Critical patent/KR100673898B1/ko
Priority to TW093140004A priority patent/TWI280584B/zh
Priority to JP2004378210A priority patent/JP4348545B2/ja
Priority to US11/025,800 priority patent/US7145821B2/en
Priority to CNB2004100817945A priority patent/CN100479060C/zh
Publication of KR20060038569A publication Critical patent/KR20060038569A/ko
Application granted granted Critical
Publication of KR100673898B1 publication Critical patent/KR100673898B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 블리드 전류를 발생시키지 않아 저전압에서 안정적으로 동작하면서도 저전압에서 고속으로 동작할 수 있는 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 전원전압과 접지전압을 인가받아 동작하는 반도체 메모리 장치에 있어서, 제1 비트라인에 데이터 신호를 전달하기 위한 셀어레이; 제2 비트라인에 데이터 신호를 전달하기 위한 셀어레이; 상기 제1 비트라인 또는 상기 제2 비트라인에 데이터 신호가 인가되면, 제1 비트라인과 제2 비트라인에 인가된 신호의 차이를 감지 및 증폭하되, 상기 접지전압보다 낮은 저전압을 이용하여 감지 및 증폭동작을 수행하는 비트라인 센스앰프; 및 상기 접지전압보다 낮은 저전압을 공급하기 위한 제1 센스앰프 전원공급부를 구비하는 반도체 메모리 장치를 제공한다.
반도체, 메모리, 레퍼런스셀 블럭, 비트라인 센스앰프, 접지전압 프리차지, 고전압, 음의 전압.

Description

저 전압용 반도체 메모리 장치{SEMICONDUCTOR DEVICE FOR LOW VOLTAGE}
도1은 통상적인 반도체 메모리장치의 블럭구성도.
도2은 종래기술에 의해 반도체 메모리 장치의 셀어레이를 나타내는 블럭구성도.
도3은 종래기술에 의해 센스앰프와 셀어레이간의 연결관계를 나타내는 블럭구성도로서, 특히 쉐어드 비트라인 센스앰프 구조를 나타내는 블럭구성도.
도4는 도2에 도시된 센스앰프부의 일예를 나타내는 블럭구성도.
도5는 종래기술에 의해 반도체 메모리 장치의 동작을 나타내는 파형도.
도6은 종래기술에 의한 반도체 메모리 장치의 문제점을 나타내기 위한 단면도.
도7은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 블럭구성도.
도8은 도7에 도시된 반도체 메모리 장치를 보다 자세히 나타내는 블럭구성도로서, 특히 도7에 도시된 센스앰프부를 자세히 나타내는 회로도.
도9와 도10은 도7에 도시된 비트라인 센스앰프를 구성하는 피모스트랜지스터와 앤모스트랜지스터의 단면도이다.
도11는 도8에 도시된 제1 및 제2 센스앰프 전원공급부를 나타내는 회로도.
도12은 도11에 도시된 제1 및 제2 센스앰프 전원공급부의 동작을 나타내는 블럭구성도.
도13은 도8에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도.
도14는 본 발명의 바람직한 제2 실시예에 따른 반도체 메모리 장치를 나타내는 블럭구성도.
도15는 도14에 도시된 반도체 메모리 장치를 보다 자세히 나타내는 블럭구성도로서, 특히 도14에 도시된 센스앰프부를 자세히 나타내는 회로도.
도16은 도15에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도.
* 도면의 주요부분에 대한 부호의 설명
TC,TC1,TC2 : 단위셀용 모스트랜지스터
Cap, Cap1,Cap2 : 단위셀용 캐패시터
TS1 ~ TS4 : 센스앰프용 모스트랜지스터
TO1, TO2 : 데이터 출력용 모스트랜지스터
TP1, TP2 : 프리차지용 모스트랜지스터
TBH1,TBH2, TBL1,TBL2 : 연결용 모스트랜지스터
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 전원전압이 낮을 때 효율적으로 동작하기 위한 반도체 메모리 장치에 관한 것이다.
도1은 통상적인 반도체 메모리장치의 블럭구성도이다.
도1을 참조하여 살펴보면, 통상적인 메모리 장치는 로우어드레스를 입력받아 디코딩하여 출력하는 로우어드레스 입력부(20)와, 컬럼어드레스를 입력받아 디코딩하여 출력하는 컬럼어드레스 입력부(30)와, 다수개의 단위셀로 구성된 셀어레이(Cell array)(110,120,130,140)를 다수 구비하여 로우어드레스 입력부(20)와 컬럼어드레스 입력부(30)에서 출력되는 신호에 해당되는 데이터를 출력하는 셀영역(100)과, 셀영역(100)에서 출력되는 데이터를 외부로 출력하거나, 외부에서 입력된 데이터를 셀영역으로 전달하기 위한 데이터 입출력부(40)를 구비한다.
셀영역(100)은 셀어레이(110,120,130,140)에서 출력되는 데이터 신호를 증폭하여 데이터 출력부(40)로 출력하기 위한 센스앰프부(150,160)를 구비하고 있다.
또한, 셀영역의 각 셀어레이(110,120,130,140)는 다수의 단위셀을 구비하고 있다.
센스앰프부는 메모리 장치가 리드 동작시에는 전술한 바와 같이 셀어레이에 전달되는 데이터 신호를 감지증폭하여 데이터 입출력부(40)로 출력하고, 메모리 장치가 라이트동작시에는 데이터 입출력부(40)에서 전달된 데이터를 래치하고 셀어레이로 전달하는 역활을 하게 된다.
도2은 종래기술에 의해 반도체 메모리 장치를 나타내는 블럭도로서, 특히 셀 어레이를 나타내는 블럭구성도이다.
도2를 참조하여 살펴보면, 반도체 메모리 장치의 셀어레이는 다수의 워드라인(WL0, WL1, WL2, ...)과 다수의 비트라인(BL,/BL)이 교차하면서 구비되면, 교차되는 지점마다 하나의 단위셀이 구비된다.
하나의 단위셀(CELL1)은 스위치 역할을 하는 모스트랜지스터(예를 들어 M0)와 캐패시터(예를 들어 C0)로 구성되는데, 단위셀을 구성하는 모스트랜지스터(M0)는 게이트가 워드라인(WL0)과 접속되며, 일측은 비트라인(BL)에 타측은 캐패시터(C0)에 접속되며, 캐패시터(C0)는 일측이 모스트랜지스터(M0)의 타측 접속되며, 타측으로는 플레이트 전압(PL)을 인가받게 된다.
이웃한 워드라인(WL0,WL1)에 접속되는 두개의 단위셀(CELL1,CELL2)은 짝을 이루며 하나의 비트라인(BL)에 공통으로 연결되도록 되어 있으며, 두 비트라인은 셀어레이의 일측에 구비되는 센스앰프부(150)의 센스앰프(152a)에 접속되도록 되어 있다.
만약 단위셀(CELL1)의 데이터를 리드하려면, 워드라인(WL0)이 선택되어 활성화되고, 그로 인해 단위셀(CELL1)의 모스트랜지스터(M0)가 턴온되어 캐패시터(C0)에 저장된 데이터가 비트라인(BL)에 인가된다.
비트라인 센스앰프(152a)는 데이터 신호가 인가된 비트라인(BL)과 데이터 신호가 인가되지 않은 비트라인바(/BL)의 전압레벨 차이를 감지하여 증폭하게 된다.
비트라인 센스앰프(152a)의 증폭 동작이 완료된 이후에, 두 비트라인쌍(BL)에 래치된 감지 증폭된 데이터는 외부 데이터라인(LDB)을 통해 외부로 출력된다.
이 때 데이터 신호는 비트라인에 있게 되는데, 비트라인바에도 상대적인 데이터를 증폭 및 래치시켜, 셀어레이의 외부로 데이터를 전달할 때에는 쌍으로 데이터를 전달하게 된다.
단위셀(CELL1)의 캐패시터(C0)에 데이터 1(즉 전하가 충전되어 있는 경우)이 저장되어 있다면, 비트라인(BL)은 전원전압 레벨로 증폭되고 비트라인바(/BL)는 접지전압 레벨로 증폭 된다. 또한 단위셀(CELL1)의 캐패시터에 데이터 0(즉 전하가 방전되어 있는 상태)이 저장되어 있다면, 비트라인(BL)은 접지전압 레벨로 증폭되고, 비트라인바(/BL)는 전원전압레벨로 증폭된다.
이 때 단위셀에 데이터를 나타내기 위해 저장된 전하는 매우 작은 양이기 때문에 비트라인의 전압을 증가시키는데 사용한 후에는 단위셀의 캐패시터에 재충전을 해야한다. 센스앰프에 래치된 데이터신호를 이용해 단위셀의 캐패시터에 재충전동작이 완료되면, 워드라인이 비활성화된다.
만약 단위셀(CELL3)의 데이터를 리드하는 경우에는 워드라인(WL2)가 선택되어 활성화되어 모스트랜지스터(M2)가 턴온되어 캐패시터(C2)에 저장된 데이터가 비트라인바(/B)L에 인가된다. 센스앰프는 비트라인바(/BL)와 비트라인의 전압레벨 차이를 감지하여 증폭하게 되고, 증폭이 끝난 후에는 외부 데이터라인(LDB)을 통해 외부로 출력된다. 이 때에는 비트라인바(/BL)에 데이터 신호가 인가되면, 그 반대의 신호가 비트라인에 인가되는 것이다.
계속해설 살펴보면, 단위셀에 데이터를 라이트하는 경우에도 전술한 리드동작에서와 같이, 선택된 단위셀에 대응하는 워드라인이 활성화된 이후에 단위셀에 있는 데이터를 감지증폭하게 된다. 이후에 비트라인 센스앰프(152a)에 감지증폭되어 래치된 데이터가 외부에서 전달된 라이트할 데이터로 교체된다.
교체된 데이터는 비트라인 센스앰프(152a)에 래치되고, 그 래치된 도안 선택된 단위셀의 캐패시터에 저장이 된다. 선택된 단위셀의 캐패시터에 저장이 완료되면, 워드라인이 비활성화된다.
도3은 종래기술에 의해 센스앰프와 셀어레이간의 연결관계를 나타내는 블럭구성도로서, 특히 쉐어드(Shared) 비트라인 센스앰프 구조를 나타내는 블럭구성도이다.
도3을 참조하여 살펴보면, 셀영역(100)에는 다수의 셀어레이(100,130,180)에는 구비된 단위셀의 데이터를 감지증폭하기 위한 센스앰프를 구비한 센스앰프부(150,170)가 셀어레이의 사이사이에 구비되어 있다.
센스앱프부(150)에는 다수의 센스앰프가 구비되는데, 하나의 셀어레이에 접속된 비트라인쌍의 갯수에 대응하는 수만큼의 센스앰프가 구비되어야 하는데, 회로의 면적을 줄이기 위해 사용하는 쉐어드 비트라인 센스앰프 구조인 경우에는 두개의 셀어레이당 하나의 센스앰프부를 공휴하기 때문에, 두개의 비트라인 쌍마다 하나의 센스앰프가 구비되면 된다.
이전에는 셀어레이마다 하나의 센서앰프부가 구비되어 셀어레이중의 한 단위셀의 데이터가 비트라인에 인가되면, 이를 감지, 증폭하였으나, 현재에는 메모리장치의 고집적을 위해서 2개의 셀어레이(110,130)) 당 하나의 센스앰프부(150)를 구비하고, 적절한 연결신호(BISH, BISL)에 따라 센스앰프부와 셀 어레이(110,130)를 연결 또는 분리 시켜고 있다.
예컨대, 제1 연결신호(BISH)에 활성화되면, 제1 연결부(151)가 인에이블되어 센스앰프부(150)과 셀어레이0(110)가 연결되고, 제2 연결신호(BISL)가 활성화되면, 제2 연결부(153)가 인에이블되어 센스앰프부(150)와 셀어레이1(130)가 연결된다.
센스앰프부(150)에는 연결부와 센스앰프외에도 프리차지부와 데이터출력부등이 구비되는데, 도4에 자세하게 도시하였다.
도4는 도2에 도시된 센스앰프부의 일예를 나타내는 블럭구성도이다.
도4를 참조하여 살펴보면, 센스앰프부(150)는 센스앰프 전원공급단(SAP,SAN)에 입력되는 전압에 의해 동작하여, 비트라인(BL, /BL)의 신호 차이를 증폭하기 위한 센스앰프(152a)와, 센스앰프(152a)가 동작하지 않을 때에 출력되는 프리차지신호(BLEQ)에 인에이블되어 비트라인 프리차지 전압(VBLP)으로 비트라인(BL,/BL)을 프리차지하기 위한 프리차지부(155a)와, 프리차지신호(BLEQ)에 응답하여 셀어레이0(110)에 연결된 두 비트라인(BL,/BL)의 전압레벨을 같게 하기 위한 제1 이퀄라이제이션부(154a)와, 프리차지신호(BLEQ)에 응답하여 셀어레이1(130)에 연결된 비트라인(BL,/BL)의 전압레벨을 같게 하기 위한 제2 이퀄라이제이션부(156a)와, 칼럼어드레스에 의해 생성되는 컬럼제어신호(YI)에 의해 센스앰프(152a)에 의해 증폭된 데이터신호를 데이터 라인(LDB, LDBB)을 통해 외부로 출력하기 위한 데이터출력부(157a)로 구성된다.
또한, 전술한 바와 같이, 센스앰프부(150)은 센스앰프(155a)를 셀어레이0 또는 셀어레이1과 연결 또는 분리시키기 위한 제1 및 제2 연결부(151a,153a)를 구비 한다.
도5는 종래기술에 의해 반도체 메모리 장치의 동작을 나타내는 파형도이다.
계속해서 도1 내지 도4를 참조하여 종래기술에 의한 반도체 메모리 장치의 센스앰프 동작을 자세히 살펴본다.
반도체 메모리 장치는 데이터를 리드하는 동작을 프리차지구간(Precharge), 리드명령어구간(Read), 센싱구간(Sense), 재저장구간(Restore)으로 나누어서 동작한다.
또한 데이터를 라이트하는 동작도 전술한 리드하는 동작과 전체적인 구성은 같으며, 리드명령어구간 대신에 라이트명령어가 입력된 구간이 있으며, 데이터가 외부로 출력되는 대신에 외부에서 입력된 데이터가 센스앰프에 래치되는 동작이 다를 분이다. 이하에서는 리드에 관한 동작을 자세히 살펴본다.
또한 이하의 설명에서 캐패시터에 전하가 충전되어 데이터 1이 저장되어 있는 것으로 가정하며, 데이터 리드 동작시 제1 연결부(151a)가 인에이블되고 제2 연결부(153a)는 디스에이블되어 센스앰프부(150)는 셀어레이0(110)에 연결되는 것으로 가정한다.
프리차지 구간(Precharge)동안에는 두 비트라인쌍(BL,/BL)은 프리차지 전압이 인가되어 있는 상태이며 모든 워드라인은 비활성화되어 있는 상태이다. 프리차지 전압은 보편적으로 1/2 코어전압(Vcore/2 =VBLP)을 사용한다.
이 구간에서는 프리차지신호(BLEQ)가 하이레벨로 인에이블되어 제1 및 제2 이퀄라이제이션부(154a, 157a)와 프리차지부(155a)가 인에이블되어 두 비트라인쌍 의 전압레벨은 1/2 코어전압(Vcore)이다. 이 때 제1 및 제2 연결부(151a,153a)는 인에이블되어 있는 상태이다.
도5의 파형 SN은 단위셀의 캐패시터에 인가되는 전압레벨로서, 데이터 1을 저장하고 있는 경우를 나타냈기 때문에 코어전압(Vcore) 레벨을 나타낸다.
이어서 리드명령어가 입력되어 실행되는 리드명령어 구간(Read)에서는 제1 연결부(151a)는 인에이블상태를 유지하고 제2 연결부(153a)는 디스에이블 상태가 되어 비트라인 센스앰프부(150)는 일측에 구비되는 셀어레이0(110)와 연결되고, 타측에 구비되는 셀어레이1(130)과는 분리된다.
또한, 워드라인(WL)에 고전압에 의해 활성화되어 재저장 구간(Restore)까지 유지된다.
이 때 워드라인에는 전원전압보다 높은 고전압(Vpp)이 인가되는데, 이는 반도체 메모리 장치의 전원전압이 낮아지는 반면, 동작속도는 더 고속으로 동작되도록 요구되는 이를 충족시키기 위해서 반도체 메모리 장치의 셀영역에 공급되는 코어전압(Vcore)보다 더 높은 고전압(Vpp)을 생성하여 워드라인(WL)의 활성화에 사용하는 것이다.
워드라인(WL)이 활성화되면, 대응하는 단위셀의 모스트랜지스터가 턴온되어 캐패시터에 저장된 데이터가 비트라인(BL)에 인가된다.
따라서 1/2 코어전압(Vcore)으로 프리차지되어 있던 비트라인(BL)의 전압이 일정부분 상승하게 되는데, 이 때 캐패시터에 코어전압레벨로 충전되어 있었다 하더라도 비트라인(BL)의 기생캐패시턴스(Cb)에 비해 단위셀의 캐패시터가 가지는 캐 패시턴스(Cc)가 매우 작아서 비트라인의 전압을 코어전압까지 상승시키지 못하고, 1/2 코어전압에서 일정전압(ΔV) 만큼만 상승시키게 된다.
도5에서 단위셀 캐패시터에 인가되는 전압레벨과 비트라인(BL)에 인가되는 전압레벨이 리드명령어 구간(Read)에서 1/2 코어전압에서 일정전압(ΔV)만큼만 상승한 것을 알 수 있다.
한편, 비트라인바에는 어떠한 추가적인 전하도 공급되지 않아서 1/2 코어전압(Vcore)을 유지하게 된다.
이어서 센싱구간(Sense)에서 비트라인 센스앰프(152a)에 프리차지 구간동안 1/2 코어전압(Vcore)을 유지하던 제1 및 제2 센스앰프 전압공급단(SAP,SAN)이 각각 코어전압과 접지전압으로 공급되고, 그로 인해 비트라인 센스앰프(152a)는 두 비트라인(BL,/BL)의 전압차이를 감지하여 감지 증폭을 하여 두 비트라인(BL,/BL)에서 상대적으로 전압레벨이 높은 쪽은 코어전압(Vcore)으로 증폭하고, 상대적으로 전압레벨이 낮은 쪽은 접지전압으로 증폭한다.
여기서는 비트라인(BL)이 비트라인바(/BL)보다 높은 전압레벨을 유지하기 때문에 감지증폭이 끝나면 비트라인(BL)은 코어전압(Vcore)으로 비트라인바(/BL)는 접지전압으로 된다.
이어서 재저장구간(Restore)에서는 리드 구간에서 비트라인의 전압레벨을 1/2 코어전압(Vcore)에서 상승시키기 위해 단위셀의 캐패시터에 저장된 데이터용 전하가 방전되었던 것을 재충전하게 된다. 재충전이 완료나면 워드라인은 다시 비활성화된다.
이어서 다시 프리차지구간으로 되어 센스앰프로 공급되던 제1 및 제2 센스앰프 전압공급단(SAP,SAN)이 1/2 코어전압으로 유지되고, 프리차지 신호(BLEQ)가 활성화되어 입력되어 제1 및 제2 이퀄라이제이션부(154a,157a)와 프리차지부(155a)가 활성화되며 프리차지 전압(VBLP)이 공급된다. 이 때 제1 및 제2 연결부(151a,153a)에 의해 센스앰프부(150)은 일측과 타측에 구비된 셀어레이0,1(110,130)과 연결된다.
기술이 점점 더 발달하면서, 메모리 장치를 구동하는 전원전압의 레벨은 점차 작아져 왔다. 그러나, 전원전압의 크기가 줄어들더라도 메모리 장치의 동작속도는 유지되거나 오히려 더 고속으로 움직이도록 요구받게 된다.
전술한 바와 같이 동작하는 메모리 장치에 전원전압으로 이용하여 전원전압보다는 낮은 레벨의 코어전압(Vcore)과 코어전압(Vcore) 보다는 높은 레벨의 고전압을 내부적으로 생성시켜 적절하게 사용하고 있다.
지금까지는 전원전압을 적당히 줄이더라도 별다른 방법을 사용하지 않고, 메모리 장치의 공정기술을 더 줄이는 것만으로도 요구되는 동작속도를 확보할 수 있었다.
예를 들면, 3.3V에서 2.5V 또는 더 이하로 전원전압을 줄인다 하더라도 제조공정 기술을 500nm 에서 100nm까지 점차적으로 줄이게 되는 과정에서 요구되는 동작속도를 만족시킬 수 있었던 것이다. 즉, 공정기술을 줄이게 되면, 제조되는 트랜지스터의 소비전력이 이전보다 줄며, 같은 전압을 공급하게 되면 이전보다 고속으로 동작시킬 수 있기 때문이다.
그러나, 100nm이하에서는 공정기술을 예전과 같이 줄이는 것이 매우 어렵게 된다.
또한, 요구되는 전원전압은 더 낮아져 2.0V 이하 1.5V 까지 심지어는 1.0V까지 낮아지고 있는 상황에서는 공정기술을 줄이는 것만으로 요구되는 동작속도를 이전과 같이 유지하는 것이 매우 어렵게 되고 있다.
또한, 메모리 장치에 입력되는 전원전압의 레벨이 일정한 레벨이하로 작아지게 되면, 메모리 장치를 이루고 있는 모스트랜지스터의 동작 마진이 매우 작아서 요구되는 동작속도에 맞게 동작되지도 않을 뿐더러, 안정적으로 동작하는 것도 신뢰할 수 없게 되는 것이다.
기본적으로 모스트랜지스터의 턴온전압이 일정한 레벨을 유지하는 상황에서는 메모리 장치에 입력되는 구동전압의 레벨이 일정한 레벨이하로 작아지면, 비트라인 센스앰프에서 안정적으로 두 비트라인쌍에 인가된 전압의 차이를 감지하여 증폭하는데 많은 시간이 걸리게 된다.
이 때 약간의 노이즈만 발생하여도(즉 1/2코어전압에서 약간의 노이즈로 인해 비트라인전압레벨이 상승하거나 하강한 경우에) 센스앰프가 감지하지 못하게 되는 경우도 있다.
따라서 메모리 장치의 구동전압을 일정한 레벨이하로 줄이는 것이 현재의 기술로는 매우 어려운 일이다.
또한, 메모리 장치의 제조기술이 매우 줄어들게 되면, 각 단위셀을 이루는 모스트랜지스터의 게이트 전극과 바로 이웃하여 배치되는 비트라인간의 간격도 매 우 작아져, 게이트 전극와 비트라인간에 누설전류가 흐르게 된다. 이 때 흐르는 누설전류를 블리드 전류(Bleed Current)라고 한다.
도6은 종래기술에 의한 반도체 메모리 장치의 문제점을 나타내기 위한 단면도로서 특히 저전압 반도체 메모리 장치에서 누설전류의 문제점을 나타내는 단면도이다.
도6은 반도체 메모리 장치의 한 단위셀의 단면도로서, 기판(10)상에 소자분리막(11)과 소스/드레인 접합영역(12a,12b)와, 게이트 전극(13)과 비트라인(17)과, 캐패시터(14,16,16)과, 절연막(18,19)들이 구비되어 있다.
반도체 메모리 장치의 공정기술이 줄어들게됨으로서 해서, 게이트 전극(13)과 비트라인(17)의 간격(A)가 점점 더 좁하지게 되어 충분한 절연을 시키기가 매우 어렵게 된다.
이 상태에서 프리차지 구간동안에는 비트라인에 1/2 코어전압이 인가되어 있게 되고, 워드라인이 되는 게이트 전극에는 접지전압이 인가되어 있다.
공정상의 에러로 인해 비트라이과 워드라인으로되는 게이트 전극과 단락이 될 수도 있는데, 이 경우에는 비트라인에서 워드라인으로 누설전류인 블리드 전류가 프리차지 동안에 계속 흐르게 되는 것이다.
메모리 장치를 제조하고 난 이후에 결함이 있는 에러셀은 여분으로 준비된 예비셀로 대체하게 되는 리페어 공정을 진행하게 되는데, 이 때에 메모리 장치의 특성상 하나의 단위셀로 대체되는 것이 아니라고 워드라인별로 리페어 공정을 진행한다.
따라서 메모리 장치가 동작할 때에는 결함이 발견된 단위셀에 대응하는 워드라인은 사용하지 않고 여분으로 준비된 예비 워드라인을 사용하게 되는 것이다.
이 때에 결함이 전술한 워드라인인 게이트 전극과 비트라인간의 단락으로 발생한 것이라면, 예비워드라인으로 대체되어 동작상에는 문제가 없다 하더라도, 여전히 1/2 코어전압으로 프리차지되는 비트라인에서 워드라인으로 블리드 전류가 계속 흐르게 되는 것이다.
기술이 발달하면서 저전력으로 동작시키는 것을 매우 중요한 문제인데, 전술한 블리드 전류가 발생하게 되면 동작상으로는 문제가 없다 하더라도 반도체 메모리 장치를 시스템에 사용할 수 없게 되는 것이다.
블리드 전류를 줄이기 위해 블리드 전류가 흐르는 경로에 저항을 추가적으로 구비하는 아이디어도 있으나, 블리드 전류를 일정부분 감소시키는 역할만 할 뿐 근본적인 해결책은 되지 못한다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 입력되는 전원전압이 낮은 상태에서도 고속으로 동작하고, 블리드 전류를 발생시키지 않아 낭비되는 전류를 줄일 수 있는 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 전원전압과 접지전압을 인가받아 동작하는 반도체 메모리 장치에 있어서, 제1 비트라인에 데이터 신호를 전달하기 위한 셀어레이; 제2 비트라인에 데이터 신호를 전달하기 위한 셀어레이; 상기 제1 비트라인 또는 상기 제2 비트라인에 데이터 신호가 인가되면, 제1 비트라인과 제2 비트라인에 인가된 신호의 차이를 감지 및 증폭하되, 상기 접지전압보다 낮은 저전압을 이용하여 감지 및 증폭동작을 수행하는 비트라인 센스앰프; 및 상기 접지전압보다 낮은 저전압을 공급하기 위한 제1 센스앰프 전원공급부를 구비하는 반도체 메모리 장치를 제공한다.
또한, 본 발명은 오픈 비트라인 구조를 가지며, 전원전압과 접지전압을 인가받아 동작하는 반도체 메모리 장치의 구동방법에 있어서, 상기 제1 비트라인에 데이터 신호를 인가하는 단계; 상기 제2 비트라인에 기준신호를 인가하는 단계; 및 상기 접지전압보다 낮은 저전압을 이용하여, 상기 제1 비트라인과 상기 제2 비트라인의 신호 차이를 감지하고 증폭하여 래치하는 단계를 포함하는 반도체 메모리 장치의 구동방법을 제공한다.
또한, 폴디드 비트라인 구조를 가지며, 전원전압과 접지전압을 인가받아 동작하는 반도체 메모리 장치에 있어서, 제1 비트라인 또는 제1 비트라인바에 데이터 신호를 인가하는 제1 셀어레이; 상기 제1 비트라인 또는 상기 제1 비트라인바에 데이터 신호가 인가되면, 제1 비트라인과 제1 비트라인바에 인가된 신호의 차이를 감지 및 증폭하되, 상기 접지전압보다 낮은 저전압을 이용하여 감지 및 증폭동작을 수행하는 비트라인 센스앰프; 및 상기 접지전압보다 낮은 저전압을 공급하기 위한 제1 센스앰프 전원공급부를 구비하는 반도체 메모리 장치를 제공한다.
또한 본 발명은 전원전압과 접지전압을 인가받아 동작하며, 폴디드 비트라인 구조를 가지고,비트라인 센스앰프가 일측에 구비된 제1 셀어레이에 접속된 제1 비트라인/제1 비트라인바 또는 타측에 구비된 제2 셀어레이에 접속된 제2 비트라인/제2 비트라인바에 인가된 신호의 전압레벨 차이를 감지하여 증폭하는 반도체 메모리 장치의 구동방법에 있어서, 상기 제1 비트라인/제1 비트라인바를 상기 비트라인 센스앰프에 연결시키고,상기 제2 비트라인/제2 비트라인바를 상기 비트라인 센스앰프에서 분리시키는 단계; 상기 제1 비트라인에 데이터 신호를 인가하는 단계; 상기 제1 비트라인바에 기준신호를 인가하는 단계; 및 상기 비트라인 센스앰프가 상기 접지전압보다 낮은 레벨의 저전압을 이용하여, 상기 제1 비트라인과 상기 제1 비트라인바의 신호차이를 감지, 증폭하여 래치하는 단계를 포함하는 반도체 메모리 장치의 구동방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도7은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 블럭구성도이다.
도7을 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 각각 하나의 모스트랜지스터(예를 들어 TC)와 캐패시터(예를 들어 Cap)로 각각 이루어진 다수의 단위셀을 구비하는 셀어레이(300a, 300b)와, 셀어레이에 접속된 비트라인에 인가되는 데이터 신호를 감지 증폭하기 위한 비트라인 센스앰프를 구비하는 센스앰 프부(200)와, 센스앰프부(200)로 기준신호를 제공하기 위한 레퍼런스 셀블럭(400a, 400b)을 구비한다.
도8은 도7에 도시된 반도체 메모리 장치를 보다 자세히 나타내는 블럭구성도로서, 특히 도7에 도시된 센스앰프부를 자세히 나타내는 회로도이다.
도8을 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 제1 비트라인(BL)에 데이터 신호를 전달하기 위한 제1 셀어레이(300a)와, 제2 비트라인(/BL)에 데이터 신호를 전달하기 위한 제2 셀어레이(300b)와, 제1 비트라인(BL) 또는 제2 비트라인(/BL)에 데이터 신호가 인가되면, 제1 비트라인(BL)과 제2 비트라인(/BL)에 인가된 신호의 차이를 감지 및 증폭하되, 전원전압보다 높은 고전압(Vpp)과 접지전압보다 낮은 저전압(VBB)을 입력받아 감지 및 증폭동작을 수행하는 비트라인 센스앰프(210)와, 제1 비트라인(BL)과 제2 비트라인(/BL)에 프리차지 전압으로 접지전압(GND)을 공급하기 위한 프리차지부(220a,220b)와, 전원전압보다 높은 고전압을 공급하기 위한 제1 센스앰프 전원 공급부(510)와 접지전압보다 낮은 저전압을 공급하기 위한 제1 센스앰프 전원공급부(520)를 구비한다.
또한, 비트라인 센스앰프(210)는 게이트는 제2 비트라인(/BL)에 접속되며, 제1 센스앰프 전원공급단(SAP)에 일측으로 접속되고, 타측으로는 제1 비트라인(BL)이 접속된 제1 피모스트랜지스터(TS1)와, 게이트는 제1 비트라인(BL)에 접속되며 제1 센스앰프 전압공급단(SAP)에 일측으로 접속되고, 타측으로는 제1 비트라인(BL)에 접속된 제2 피모스트랜지스터(TS2)와, 게이트는 제2 비트라인(/BL)에 접속되며, 제2 센스앰프 전원공급단(SAN)이 일측으로 접속되고, 타측으로는 제1 비트라인(BL) 이 접속된 제1 앤모스트랜지스터(TS3)와, 게이트는 제1 비트라인(BL)에 접속되며, 제2 센스앰프 전압공급단(SAN)이 일측으로 접속되고, 타측으로는 제2 비트라인(/BL)이 접속된 제2 앤모스트랜지스터(TS4)를 구비한다.
또한, 본 실시예에 따른 반도체 메모리 장치는 제1 셀어레이(300a)에 구비된 제1 비트라인(BL)과 비트라인 센스앰프(210)의 사이에 구비되어, 비트라인 센스앰프(210)를 구동시키기 위한 저전압(VBB)이 제1 비트라인(BL)으로 전달되는 것을 방지하기 위한 제1 전압 클램핑부(230a)와, 제2 셀어레이(300b)에 구비된 제2 비트라인(/BL)과 비트라인 센스앰프(210)의 사이에 구비되어, 비트라인 센스앰프(210)를 구동시키기 위한 저전압(VBB)이 제2 비트라인(/BL)으로 전달되는 것을 방지하기 위한 제2 전압 클램핑부(230b)를 더 구비한다.
제1 전압 클램핑부(230a)는 활성화시에 저전압 레벨을 유지하는 입력신호(BI)를 게이트로 입력받고, 일측은 제1 비트라인(BL)과 접속되며, 타측은 제1 피모스트랜지스터및 제1 앤모스트랜지스터(TS1,TS3)의 공통 타측에 접속된 제1 클램핑용 피모스트랜지스터를 구비한다.
제2 전압 클램핑부(230b)는 활성화시에 저전압 레벨을 유지하는 입력신호(BI)를 게이트로 입력받고, 일측은 제2 비트라인(BL)과 접속되며, 타측은 제2 피모스트랜지스터 및 제2 앤모스트랜지스터(TS2,TS4)의 공통 타측에 접속된 제2 클램핑용 피모스트랜지스터를 구비한다.
또한, 본 실시예에 따른 반도체 메모리 장치는 데이터신호가 제1 비트라인(BL)에 인가될 때에 기준신호를 제2 비트라인(/BL)에 인가하거나, 데이터신호가 제 2 비트라인(/BL)에 인가될 때에 기준신호를 제1 비트라인(BL)에 인가하기 위한 레퍼런스셀 블럭(400a,400b)을 더 구비한다.
또한, 프리차지부는 게이트로 프리차지 신호(BLEQ)를 인가받아 일측으로 공급되는 접지전압(GND)을 제1 전압클램핑부(220a)의 일측에 접속된 제1 비트라인(BL)에 프리차지 전압으로 공급하기 위한 제1 프리차지용 모스트랜지스터를 구비하는 제1 프리차지부(220a)와, 게이트로 프리차지 신호(BLEQ)에 인가받아 일측으로 공급되는 접지전압(GND)을 제2 전압클램핑부(220b)의 일측에 접속된 제2 비트라인(/BL)에 프리차지 전압으로 공급하기 위한 제2 프리차지용 모스트랜지스터(TP2)를 구비하는 제2 프리차지부(220b)로 구성된다.
또한, 본 실시예에 따른 센스앰프는 비트라인 센스앰프(210)에 의해 감지증폭된 데이터를 데이터 라인(LDB,LDBB)을 통해 외부로 전달하거나, 데이터 라인을 통해 외부에서 전달된 데이터를 비트라인 센스앰프(210)로 전달하기 위한 데이터입출력부(240)를 더 구비한다.
데이터입출력부(240)는 게이트로 입출력제어신호(YI)를 입력받으며, 일측은 제1 비트라인(BL)에 접속되며 타측은 제1 데이터라인(LDB)에 접속되는 제1 입출력용 모스트랜지스터(TO1)와, 게이트로 입출력제어신호(YI)를 입력받으며, 일측은 제2 비트라인(/BL)에 접속되며 타측은 제2 데이터라인(LDBB)에 접속되는 제2 입출력용 모스트랜지스터(TO2)를 구비한다.
도9와 도10은 도7에 도시된 비트라인 센스앰프를 구성하는 피모스트랜지스터와 앤모스트랜지스터의 단면도이다.
도9의 상단에는 비트라인 센스앰프를 구성하는 피모스트랜지스터(TS1)가, 하단에는 피모스트랜지스터(TS2)의 단면도가 도시되어 있다.
도9를 참조하여 살펴보면, 비트라인 센스앰프를 구성하는 피모스트랜지스터(TS1,TS2)는 피형 기판(P-SUBSTRATE)에 앤웰(N-WELL)이 구비되고, 앤웰(N-WELL)에 접합영역(P+)이 구비된다. 게이트와 드레인용 접합영역에는 비트라인(BL,/BL)이 교차하여 연결되고, 소스용 접합영역에는 고전압(VPP) 레벨로 입력되는 센스앰프 전압공급단(SAP)이 연결된다. 바디전원으로 앤웰(N-WELL)은 고전압(VPP)가 앤웰(N-WELL)에 형성된 접합영역을 통해 공급된다.
도10의 상단에는 비트라인 센스앰프를 구성하는 앤모스트랜지스터(TS3)가, 하단에는 앤모스트랜지스터(TS4)의 단면도가 도시되어 있다.
도10을 참조하여 살펴보면, 앤모스트랜지스터(TS3)은 피형 기판(P-SUBSTRATE)에 앤웰(N-WELL)이 구비되고, 앤웰(N-WELL)내에 피웰(P-WELL)이 구비되고, 피웰(P-WELL)내에 접합영역(N+)이 구비된다. 게이트와 드레인용 접합영역에는 비트라인(BL,/BL)이 교차하여 연결되고, 소스용 접합영역에는 저전압(VBB) 레벨로 입력되는 센스앰프 전압공급단(SAN)이 연결된다.
앤웰(N-WELL)에는 피웰(P-WELL)과 피형 기판(P-SUBSTRATE)을 전기적으로 분리하기 위한 전압베리어 역할을 하도록 전원전압(VDD)를 접합영역을 통해 공급한다.
도11는 도8에 도시된 제1 및 제2 센스앰프 전원공급부를 나타내는 회로도이다.
도11을 참조하여 살펴보면, 제1 센스앰프 전원공급부(510)는 비트라인 센스앰프(210)가 인에이블되는 구간에 접지전압(GND) 레벨로 활성화되어 입력되는 제1 제어신호(SAP_VPP)에 응답하여 일측으로 공급되는 고전압(VPP)을 타측을 통해 비트라인 센스앰프(210)로 전달하기 위한 고전압 공급용 피모스트랜지스터(MP)와, 비트라인 센스앰프(210)가 디스에이블되는 구간에 전원전압(VDD) 레벨로 활성화되어 입력되는 제2 제어신호(SAP_GND)에 응답하여 일측으로 공급되는 접지전압(GDN)을 비트라인 센스앰프(210)로 전달하기 위한 고전압 공급용 앤모스트랜지스터(MN1)를 구비한다.
제2 센스앰프 전원공급부(520)는 비트라인 센스앰프(210)가 인에이블되는 구간에 전원전압(VDD) 레벨로 활성화되어 입력되는 제1 제어신호(SAN_VBB)에 응답하여 일측으로 공급되는 저전압(VBB)을 타측을 통해 비트라인 센스앰프(210)로 전달하기 위한 저전압 공급용 제1 앤모스트랜지스터(MN2)와, 비트라인 센스앰프(210)가 디스에이블되는 구간에 전원전압(VDD) 레벨로 활성화되어 입력되는 제2 제어신호(SAN_GND)에 응답하여 일측으로 공급되는 접지전압(GND)을 비트라인 센스앰프(210)로 전달하기 위한 저전압 공급용 제2 앤모스트랜지스터(MN3)를 구비한다.
도12은 도11에 도시된 제1 및 제2 센스앰프 전원공급부의 동작을 나타내는 블럭구성도이다.
도12를 참조하여 살펴보면, 제어신호(SAP_VPP)는 프리차지 구간(Precharge) 및 리드 명령어 구간(Read)에는 고전압(VPP) 레벨의 비활성화 상태로 공급되고, 센싱구간(Sense) 및 재저장 구간(Restore)에서는 접지전압(GND) 레벨의 활성화 상태 로 공급된다. 또한, 제어신호(SAP_GND)는 프리차지 구간(Precharge) 및 리드 명령어 구간(Read)에는 전원전압(VDD) 레벨의 활성화 상태로 공급되고, 센싱구간(Sense) 및 재저장 구간(Restore)에서는 접지전압 레벨의 비활성화 상태로 공급된다.
따라서 제1 센스앰프 전원공급단(SAP)은 프리차지 구간(Precharch)과 리드 명령어 구간(Read)에서는 접지전압(GND) 레벨을 유지하고, 센싱구간(Sense) 및 재저장 구간(Restore)에서는 고전압(VPP) 레벨을 유지하게 된다.
제어신호(SAN_VBB)는 프리차지 구간(Precharge) 및 리드 명령어 구간(Read)에는 저전압(VBB) 레벨의 비활성화 상태로 공급되고, 센싱구간(Sense) 및 재저장 구간(Restore)에서는 전원전압(VDD) 레벨의 활성화 상태로 공급된다. 또한, 제어신호(SAN_GND)는 프리차지 구간(Precharge) 및 리드 명령어 구간(Read)에는 전원전압(VDD) 레벨의 활성화 상태로 공급되고, 센싱구간(Sense) 및 재저장 구간(Restore)에서는 저전압(VBB) 레벨의 비활성화 상태로 공급된다.
따라서 제2 센스앰프 전원공급단(SAB)은 프리차지 구간(Precharch)과 리드 명령어 구간(Read)에서는 전원전압(VDD) 레벨을 유지하고, 센싱구간(Sense) 및 재저장 구간(Restore)에서는 저전압(VBB) 레벨을 유지하게 된다.
도13은 도8에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도이다.
계속해서 도7 내지 도13을 참조하여 본 실시예에 따른 반도체 메모리 장치의 데이터를 리드할 때의 동작을 살펴본다.
먼저, 본 실시예에 따른 반도체 메모리 장치의 가장 큰 특징중 하나는 프리 차지 전압으로 접지전압을 사용한다는 것이다.
또한, 비트라인 센스앰프가 접지전압(GND)과 전원전압(VDD)를 사용하여 감지 증폭 동작을 수행하는 것이 아니라, 접지전압(GND)보다 낮은 레벨의 저전압(VBB)와, 전원전압(VDD)보다 높은 레벨의 고전압(VPP)를 사용하여 두 비트라인(BL,/BL)에 인가된 전압차이를 감지하고 증폭하게 된다.
먼저 프리차지 구간부터 살펴보면, 프리차지 구간(Precharge)동안 프리차지 신호(BLEQ)가 하이레벨로 인에이블된 상태를 유지하여 제1 비트라인(BL) 및 제2 비트라인(/BL)은 접지전압 레벨의 프리차지 상태가 유지된다.(t0) 이 때 전압 클램핑부(230a, 230b)에 입력되는 입력신호(BI)는 저전압(VBB) 레벨을 유지하고 있다.
이어서 리드명령어(Read)가 인가되어 워드라인(WL)을 활성화시켜 셀어레이 (300a)에 있는 단위셀의 캐패시터(Cap)에 저장된 전하(이 때 캐패시터에 데이터 1이 저장되어, 전하가 충전되어 있다고 가정한다.)가 제1 비트라인(BL)에 인가되면, 제1 비트라인(BL)의 전압을 일정부분 상승시킨다.(t1) 이 때에 프리차지 신호(BLEQ)는 로우레벨로 비활성화되어 프리차지부(220a,220b)는 디스에이블 상태가 된다.
한편, 리드명령어 구간(Read)에서는 상위 레퍼런스셀 블럭(400a)에 공급되는 제어신호(REF_PCG)는 로우레벨로 디스에이블되고, 하위 레퍼런스셀 블럭(400b)에 공급되는 제어신호(REF_SEL2)는 하이레벨로 인에이블상태가 되어, 기준신호가 제2 비트라인(/BL)에 인가된다.
이 때 기준신호는 데이터 신호가 '1'인 경우 비트라인(BL)에 인가되는 신호 의 크기와 데이터 신호가 '0'인 경우 제1 비트라인(BL)에 인가되는 신호의 사이값이 인가되면 되는데, 데이터 신호가 '1'인 경우 제1 비트라인(BL)에 인가되는 신호의 1/2 만큼을 인가한다.
따라서 기준신호를 제공하기 위한 캐패시터는 단위셀의 캐패시터가 가지는 캐패시턴스와는 같은 값을 가지고, 충전된 전하량은 1/2 이 되도록 한다음, 충전된 전하량을 제2 비트라인(/BL)에 공급함으로서 기준신호를 제공하게 된다.
따라서 제1 비트라인(BL)과 제2 비트라인(/BL)에는 일정레벨의 전압만큼 상승하게 되는데, 데이터 신호가 공급되는 제1 비트라인(BL)이 기준신호가 공급되는 제2 비트라인(/BL)보다 약 2배 정도 높이 상승한다.
이어서 센싱구간(Sense)에서 비트라인 센스앰프(210)의 제1 센스앰프 전원공급단(SAP)에는 고전압(VPP)가 공급되고, 제2 센스앰프 전원공급단(SAN)에는 저전압(VBB)이 공급된다.
따라서 비트라인 센스앰프(210)는 두 비트라인(BL,/BL)에 인가된 전압차이를 감지하여 상대적으로 큰 전압을 가지는 제1 비트라인(BL)을 고전압(VPP) 레벨까지 상승시키고, 제2 비트라인(/BL)은 접지전압(GND)까지 증폭시킨 후 래치한다.(t2) 비트라인 센스앰프(210)은 전원전압(VDD)과 접지전압(GND)이 아니라 고전압(VPP)과 저전압(VBB)을 이용하여 증폭동작을 하기 때문에 종래보다 고속으로 증폭동작을 수행할 수 있게 된다.
이 때 비트라인 센스앰프(210)와 제2 전압클램핑부(230b)사이에 연결된 비트라인(/BL)은 음의 저전압(VBB)까지 증폭이 되나, 제2 전압클램핑부(230b)에 의해서 제2 셀어레이(300b)에서 제2 전압클램핑부(230b)까지의 제2 비트라인(/BL)은 접지전압(GND)까지 증폭이 된다.
제2 전압클램핑부(230b)를 구성하는 피모스트랜지스터의 게이트로 입력되는 입력신호가 저전압(VBB)레벨을 유지하고 있기 때문에, 비트라인 센스앰프(210) 쪽의 비트라인이 저전압까지 증폭되더라도, 제2 셀어레이(300b)에 연결된 비트라인(/BL)은 저전압(VBB)보다 높은 레벨을 가지는 접지전압으로 유지될 수 있는 것이다.
즉, 제2 전압클램핑부(230b)는 비트라인 센스앰프(210)가 음의 저전압까지 증폭하더라도, 저전압 레벨이 셀어레이의 비트라인쪽으로 전달되지 않도록 클램핑(clamping)하게 되는 것이다.
또한, 제2 셀어레이(300b)에 연결된 비트라인(/BL)에 의해 생기는 기생캐패시턴스가 제2 전압클램핑부(230b)를 구성하는 피모스트랜지스터의 서브-문턱전압(Sub-threshold)전류에 비해 상대적으로 크므로, 비트라인 센스앰프(210)가 감지 증폭을 수행하는 동안과 재저장구간동안에 셀어레이에 연결된 비트라인은 접지전압 레벨을 유지할 수 있게 된다.
만약 제1 비트라인(BL)이 음의 저전압(VPP)으로 증폭되는 경우에는 증폭된 저전압(VBB)이 비트라인 센스앰프(210)에 연결된 비트라인에서 제1 셀어레이(300a)의 비트라인(BL)으로 전달되지 못하도록 제1 전압클램핑부(230a)가 클램핑 동작을 하게 된다.
이렇게 비트라인 센스앰프(210)에 의해 증폭된 음의 저전압(VBB)을 셀어레이 쪽에 구비되는 비트라인(BL,/BL)에 전달되지 못하도록 하는 것은, 만약 셀어레이쪽의 비트라인이 음의 전압이 되어 버리면, 그 비트라인에 연결된 다른 단위셀의 데이터가 파괴되어 버리게 되는데, 이를 방지하기 위해서이다.
즉, 셀어레이의 비트라인이 음의 접압으로 되어 버리면 비활성화상태에서 접지전압 레벨을 유지하고 있는 워드라인에 연결된 단위셀의 모스트랜지스터가 턴온되어 단위셀의 캐패시터에 저장된 데이터가 비트라인으로 방전되어 버리기 때문이다.
따라서 비트라인 센스앰프에 보다 빠르게 감지 증폭동작을 수행하기 위해서 고전압(VPP)과 저전압(VBB)을 이용하지만, 이 때 사용되는 저전압(VBB)이 셀어레이(300a,300b)에 구비된 비트라인에 전달되어서는 않되는 것이다.
계속해서 살펴보면, 비트라인 센스앰프(210)의 증폭동작이 어느정도 완료되고 나면, 입출력제어신호(YI)가 일정구간동안 하이레벨로 활성화되고, 그에 응답하여 비트라인 센스앰프(210)에 래치된 데이터가 데이터 라인(LDB,LDBB)으로 출력된다.(t3) 이 때 출력되는 데이터가 리드 명령어에 대응하는 데이터가 된다.
이어서 재저장구간(Restore)에 비트라인 센스앰프(210)에 래치된 데이터를 이용하여 데이터신호가 저장되어 있던 단위셀에 재저장시키게 된다.(t4)
재저장이 완료되면 워드라인(WL)이 로우레벨로 비활성화되고, 비트라인 센스앰프(210)에 공급되던 제1 및 제2 센스앰프 전원공급단(SAP,SAN)은 각각 접지전압이 공급되어 디스에이블된다.
데이터 라인(LDB, LDBB)은 데이터가 전달되지 않는 동안에는 전원전압(VDD)( 또는 1/2 전원전압)으로 프리차지되어 있기 때문에, 종래에 비트라인 센스앰프에 의해 감지증폭된 데이터를 전달하는 과정에서 비트라인 센스앰프에 의해 접지전압으로 증폭된 비트라인(여기서는 /BL)의 전압이 일정레벨까지 상승하였다.
따라서 비트라인 센스앰프(210)에 의해 일정레벨까지 상승한 비트라인(/BL)의 전압이 접지전압까지 다시 될 수 있도록 재저장시간을 충분히 여유있게 주어야 했다. 그렇지 않으면 재저장과정에서 잘못된 데이터 신호가 단위셀에 저장될 수 있기 때문이다. 특히 데이터 신호가 0인 경우에 데이터 1이 저장될 수 있는 것이다.
전술한 문제를 해결하기 위해 종래에는 재저장구간 즉, t4 기간을 길게 가져가야 했었다.
그러나 본 실시예에 따른 반도체 메모리 장치는 비트라인 센스앰프(210)에 의해 접지전압(GND)보다 낮은 레벨의 저전압(VBB)까지 증폭이 되므로, 데이터 라인(LDB,LDBB)에 의해 비트라인 센스앰프(210)에 연결된 비트라인(/BL)으로 전류가 유입되더라도 저전압(VBB) 레벨로 되어 있는 비트라인에 의해 상쇄되기 때문에 비트라인 센스앰프에 연결된 비트라인(/BL)의 전압 상승은 거의 없게 된다.
그러므로 본 실시예에 따른 메모리 장치는 재저장구간 t4의 시간을 줄일 수 있게 되는 것이다.
이어서, 프리차지 신호(BLEQ)가 하이레벨로 활성화되어 입력되면, 두 비트라인(BL,/BL)은 접지전압으로 다시 프리차지된다.(t5)
지금까지 본 실시예에 따른 반도체 메모리 장치가 데이터 1을 리드할 때의 동작을 살펴보았는데, 계속해서 데이터 0을 리드하는 경우를 살펴본다.
리드할 데이터가 0인 경우에는 선택된 단위셀의 캐패시터에 전하가 충전되어 있지 않다. 따라서 프리차지 구간(Precharge) 이후에 리드 명령어가 실행되는 구간(t1)에 데이터신호가 인가된 제1 비트라인(BL)의 전압레벨은 그대로 유지된다. 즉, 이 때 제1 비트라인(BL1)의 전압레벨은 접지전압을 유지하게 된다.
한편, 제2 비트라인(/BL1)에는 기준신호가 전달되어 일정한 레벨만큼 전압이 상승한다. 이 때 상승하는 전압레벨은 제2 비트라인(/BL1)에 공급되는 전하량에 의해 정해진다.
비트라인 센스앰프(210)는 접지전압을 유지하고 있는 제1 비트라인(BL)과, 일정한 전압레벨만큼 상승한 제2 비트라인(/BL1)의 전압차이를 감지하여, 제1 비트라인(BL)은 저전압(VBB) 레벨로 제2 비트라인(/BL)은 고전압(VPP) 레벨로 증폭시키고 래치하게 된다.
여기서도 제1 전압클램핑부(230a)가 전압클램핑역할을 하여, 제1 전압클램핑부(230a)와 제1 셀어레이(300a) 사이의 제1 비트라인은 접지전압을 유지하게 된다.
나머지 구간은 데이터 1을 리드하는 경우와 같은 동작을 수행하기 때문에 자세한 설명은 생략한다.
계속해서 본 실시예에 따른 반도체 메모리 장치의 라이트동작을 살펴보면, 데이터를 저장시키는 라이트 동작도 도9에서 도시된 파형과 같이 동작한다. 단지 데이터가 외부 데이터 라인(LDB,LDBB)으로 출력되는 구간(t3)에서, 라이트명령어에 대응하여 입력된 데이터가 데이터 라인(LDB,LDBB)를 통해 비트라인 센스앰프에 전달된다.
비트라인 센스앰프(210)는 이전에 래치된 데이터를 전달된 데이터로 교체하여 래치하고, 래치된 데이터는 이후에 재저장구간(t4)동안에 대응하는 단위셀에 저장된다. 라이트 명령어를 실행할 때에도 비트라인 센스앰프(210)는 고전압(VPP)과 저전압(VBB)을 이용하여 감지 증폭동작을 수행하게 된다.
한편, 본 실시예에 따른 반도체 메모리 장치는 비트라인 센스앰프(210)가 고전압(VPP)와, 저전압(VBB)를 이용하여 두 비트라인(BL,/BL)에 인가된 신호의 차이를 감지하여 증폭하게 된다. 그러나, 경우에 따라서는 비트라인 센스앰프가 저전압(VBB)과 전원전압(VDD)를 이용하여 감지 증폭동작을 수행할 수 있다. 이 경우에는 고전압(VPP)와, 저전압(VBB)를 이용하는 경우보다는 감지 증폭 동작이 늦을 수 있지만, 전원전압(VDD)와 접지전압(GND)를 이용하는 경우보다는 빠르게 증폭 감지 동작을 수행할 수 있다.
이상에서 살펴본 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 프리차지 구간에선 비트라인을 접지전압으로 프리차지 하며, 비트라인 센스앰프(210)는 두 비트라인(BL1,/BL1)의 전압을 감지하여 증폭하는데, 고전압(VPP)과 저전압(VBB)을 이용하게 된다.
접지전압으로 프리차지되어 있던 비트라인의 전압을 고전압(VPP)으로 증폭하려면 1/2 전원전압(VDD)으로 프리차지되어 있는 종래의 경우보다 더 많이 전압레벨을 상승시켜야 하는데, 고전압(VPP)을 사용함으로서 효과적으로 비트라인의 전압을 끌어 올릴수 있게 되는 것이다.
이상에서 살펴본 바와 같이 프리차지 전압으로 접지전압을 사용하는 본 실시예에 따른 반도체 메모리 장치는 다음과 같은 효과를 기대할 수 있다.
첫번째로, 센스앰프의 동작마진을 종래보다 크게 증가시킬 수 있다.
프리차지전압을 1/2 전원전압으로 하게 되면, 센스앰프를 증폭할 때 1/2 전원전압에서 접지전압 또는 전원전압으로 증폭하게 된다. 예를 들어 전원전압이 1.5V인 경우 0.75V에서 0V 또는 1.5V로 증폭해야 하는 것이다.
예전에 전원전압이 5V 정도의 높을 때는 1/2 전원전압을 프리차지 전압으로 사용하더라도 2.5V에서 5V 또는 0V로 증폭하는데는 별 문제가 되지 않았으나, 1.5V 정도로 낮은 전원전압에서는 증폭해야 할 전압이 0.75V 정도로 낮아져, 노이즈가 발생하는 경우에는 에러를 유발할 수 있게 되는 것이다. 즉, 0.75V에서 순간 발생한 노이즈로 인해 센스앰프가 비트라인을 전원전압 또는 접지전압으로 증폭시켜 버릴 수가 있으며, 이 때 증폭시켜야 할 전압레벨과는 반대로 증폭시켜 에러를 유발할 수가 있다.
그러나, 본 실시예에 따른 반도체 메모리 장치는 접지전압을 프리차지 전압으로 사용하기 때문에, 전원전압이 1.5V과 같이 낮을 때에도 증폭해야 할 전압이 1.5V로 되어(데이터 1인 경우) 전원전압의 레벨이 낮을 때에도 안정적인 증폭 동작이 가능한 것이다. 데이터가 0인 경우에는 기준신호가 인가되는 반대편 비트라인의 전압레벨을 전원전압인 1.5V까지 증폭하게 된다.
따라서 본 실시예에 따른 반도체 메모리 장치는 전원전압이 낮을 때에도 노이즈에 대해서 안정적으로 동작시킬 수 있게 된다.
두번째로 단위셀의 워드라인과 비트라인간에 단락이 되어 발생하게 되는 블리드 전류를 방지할 수 있다. 전술한 바와 같이 블리드 전류는 결함이 발생한 워드라인을 예비워드라인으로 대체하여도 계속해서 발생하기 때문에 불필요한 전류를 계속해서 소비시키게 된다.
그러나, 본 실시예에 의한 반도체 메모리 장치는 비트라인의 프리차지 전압이 접지전압이기 때문에 접지전압이 인가되는 워드라인과 비트라인간에는 전압차이가 발생하지 않아서 블리드 전류가 발생되지 않는 것이다.
세번째로 센스앰프의 동작시에 전원전압(VDD)보다 높은 고전압(VPP)과 접지전압(GND)보다 낮은 저전압(VBB)을 이용하여 감지증폭 동작을 수행하기 때문에, 전원전압의 레벨이 낮은 경우에도 고속으로 센스앰프가 비트라인에 인가되는 데이터신호를 감지하여 증폭할 수 있다.
네번째로 종래에 전원전압 또는 1/2 전원전압으로 프리차지되어 있음으로 해서, 데이터 라인에서 비트라인으로 유입되는 전류에 의해 로우레벨(접지레벨)로 증폭된 비트라인의 전압레벨이 일시적으로 증가되던 것을, 본 발명의 비트라인 센스앰프는 비트라인을 음의 저전압으로 증폭시키기 때문에, 데이터 라인에서 유입되는 전류가 로우레벨(음의 저전압)에 의해 서로 상쇄되어 로우레벨로 증폭된 비트라인의 전압 레벨이 접지전압이상으로 상승되지 않아 데이터의 재저장 구간을 길게 하지 않아도 되어 사이클 타임을 줄일 수 있다.
도14는 본 발명의 바람직한 제2 실시예에 따른 반도체 메모리 장치를 나타내 는 블럭구성도이다.
도14를 참조하여 살펴보면, 제2 실시예에 따른 반도체 메모리 장치는 폴디드 구조의 비트라인을 가지는 것을 특징으로 한다. 셀어레이(300c,300d)는 비트라인(BL)과 비트라인바(/BL)가 교대로 구비되고, 두개의 단위셀을 구성하는 캐패시터가 공통으로 플레이트 전압(PL)을 인가받게 된다.
여기서 참고적으로 제1 비트라인 및 제1 비트라인바는 제1 셀어레이(300c)에 접속된 두 비트라인쌍(BL,/BL)을 말하는 것이고, 제2 비트라인 및 제2 비트라인바는 제2 셀어레이(300d)에 접속된 두 비트라인쌍(BL,/BL)을 말하는 것이다.
도15는 도14에 도시된 반도체 메모리 장치를 보다 자세히 나타내는 블럭구성도로서, 특히 도14에 도시된 센스앰프부를 자세히 나타내는 회로도이다.
도15를 참조하여 살펴보면, 제2 실시예에 따른 반도체 메모리 장치는 제1 비트라인 또는 제1 비트라인바에 데이터신호를 인가하는 제1 셀어레이(300c)와, 제1 비트라인 또는 제1 비트라인바에 데이터신호가 인가되면, 제1 비트라인과 제1 비트라인바에 인가된 신호의 차이를 감지 및 증폭하되, 전원전압(VDD)보다 높은 고전압(VPP)과 접지전압(GND)보다 낮은 저전압(VBB)을 입력받아 감지 및 증폭동작을 수행하는 비트라인 센스앰프(210)와, 제1 비트라인과 제1 비트라인바에 프리차지 전압(BLEQ)으로 접지전압(GND)을 공급하기 위한 프리차지부(220a,200b)와, 전원전압(VDD)보다 높은 고전압(VPP)을 공급하기 위한 제1 센스앰프 전원공급부(510)와, 접지전압(GND)보다 높은 고전압(VPP)을 공급하기 위한 제2 센스앰프 전원공급부(520)를 구비한다.
여기서 제1 센스앰프 전원공급부(510)와, 제2 센스앰프 전원공급부(520)의 내부구성은 제1 실시예에서와 같은 구성을 가진다.(도12참조)
또한 비트라인 센스앰프(210)는 게이트는 제1 및 제2 비트라인바(/BL)에 공통 접속되며 제1 센스앰프 전원공급단(SAP)에 일측으로 접속되고 타측으로는 제1 및 제2 비트라인(BL)이 접속된 제1 피모스트랜지스터(TS1)와, 게이트는 제1 및 제2 비트라인(BL)에 공통 접속되며 제1 센스앰프 전원공급단(SAP)에 일측으로 접속되고 타측으로는 제1 및 제2 비트라인바(/BL)에 공통 접속된 제2 피모스트랜지스터(TS2)와, 게이트는 제1 및 제2 비트라인바(/BL)에 공통 접속되며 제2 센스앰프 전원공급단(SAN)에 일측으로 접속되고 타측으로는 제1 및 제2 비트라인(BL)이 접속된 제1 앤모스트랜지스터(TS3)와, 게이트는 제1 및 제2 비트라인(BL)에 공통 접속되며 제2 센스앰프 전원공급단(SAN)에 일측으로 접속되고 타측으로는 제1 및 제2 비트라인바(/BL)가 접속된 제2 앤모스트랜지스터(TS4)를 구비한다.
또한, 본 실시예에 따른 반도체 메모리 장치는 제1 비트라인 및 제1 비트라인바(BL,/BL)와 비트라인 센스앰프(210)를 연결 또는 분리하며, 저전압(VBB)이 제1 비트라인(BL) 또는 제1 비트라인바(/BL)로 전달되는 것을 방지하기 위한 제1 전압클램핑용 연결부(250a)와, 제2 비트라인 또는 제2 비트라인바에 데이터 신호를 인가하는 제2 셀어레이(300d)와, 제2 비트라인과 상기 제2 비트라인바와 비트라인 센스앰프(210)를 연결 또는 분리하며, 저전압(VBB)이 제2 비트라인 또는 상기 제2 비트라인바(BL,/BL)로 전달되는 것을 방지하기 위한 제2 전압클램핑용 연결부(250d)를 더 구비하며, 비트라인 센스앰프(210)는 제1 전압 클램핑용 연결부(250a)와 제2 전압 클램핑용 연결부(250b)를 통해, 제1 셀어레이(300c)에 연결된 제1 비트라인/제1 비트라인바 또는 제2 셀어레이(300d)에 연결된 제2 비트라인/제2 비트라인바와 선택적으로 연결되며, 비트라인 센스앰프(210)는 연결된 비트라인에 인가된 신호를 감지 증폭하게 된다.
제1 전압 클램핑부(250a)는 활성화시에 저전압 레벨을 유지하는 연결제어신호(BISH)를 게이트로 입력받고, 일측은 제1 셀어레이에 연결된 제1 비트라인과 접속되며, 타측은 제1 피모스트랜지스터 및 제1 앤모스트랜지스터(TS1,TS3)의 공통 타측에 접속된 제1 클램핑용 피모스트랜지스터(TBH1)와, 활성화시에 저전압 레벨을 유지하는 연결(BISH)를 게이트로 입력받고, 일측은 제1 셀어레이에 연결된 제1 비트라인바와 접속되며, 타측은 제2 피모스트랜지스터 및 제2 앤모스트랜지스터(TS2,TS4)의 공통 타측에 접속된 제2 클램핑용 피모스트랜지스터(TBH2)를 구비한다.
제2 전압 클램핑부(250b)는 활성화시에 저전압 레벨을 유지하는 연결제어신호(BISL)를 게이트로 입력받고, 일측은 제2 비트라인(BL)과 접속되며, 타측은 제2 피모스트랜지스터 및 제2 앤모스트랜지스터(TS1,TS3)의 공통 타측에 접속된 제2 클램핑용 피모스트랜지스터(TBL1)와, 활성화시에 저전압 레벨을 유지하는 연결제어신호(BISL)를 게이트로 입력받고, 일측은 제2 비트라인바와 접속되며, 타측은 제2 피모스트랜지스터 및 제2 앤모스트랜지스터(TS2,TS4)의 공통 타측에 접속된 제2 클램핑용 피모스트랜지스터(TBL2)를 구비한다.
또한 본 실시예에 따른 반도체 메모리 장치는 데이터신호가 제1 비트라인에 인가될 때에 기준신호를 제1 비트라인바에 인가하거나, 제1 비트라인바에 데이터신호가 인가될 때에 기준신호를 제1 비트라인에 인가하기 위한 제1 레퍼런스 셀 블럭(400c)과, 데이터신호가 제2 비트라인바에 인가될 때에 기준신호를 제2 비트라인에 인가하거나, 데이터 신호가 제2 비트라인에 인가될 때에 기준신호를 제2 비트라인바에 인가하기 위한 제2 레퍼런스셀 블럭(400d)을 더 구비한다.
또한 프리차지부(220a,220b)는 프리차지 구간에 제1 전압클램핑용 연결부(250a)에 연결되는 제1 비트라인 및 제1 비트라인바에 프리차지 전압으로 접지전압(GND)을 공급하기 위한 제1 프리차지부(220a)와, 프리차지 구간에 제2 전압클램핑용 연결부(250b)에 연결되는 제2 비트라인 및 제2 비트라인바에 프리차지 전압으로 접지전압(GND)을 공급하기 위한 제2 프리차지부(220b)를 구비한다.
제1 프리차지부(220a)는 게이트로 프리차지 신호(BLEQ)를 인가받아 일측으로 공급되는 접지전압(GND)을, 제1 클램핑용 피모스트랜지스터(TBH1)의 일측에 접속된 제1 비트라인에 프리차지 전압으로 공급하기 위한 제1 프리차지용 모스트랜지스터(TP1)와, 게이트로 프리차지 신호(BLEQ)를 인가받아 일측으로 공급되는 접지전압(GND)을, 제2 클램핑용 피모스트랜지스터(TBH2)의 일측에 접속된 제1 비트라인바에 프리차지 전압으로 공급하기 위한 제2 프리차지용 모스트랜지스터(TP2)를 구비한다.
제2 프리차지부(220b)는 게이트로 프리차지 신호(BLEQ)를 인가받아 일측으로 공급되는 접지전압(GND)을, 제3 클램핑용 피모스트랜지스터(TBL1)의 일측에 접속된 제2 비트라인에 프리차지 전압으로 공급하기 위한 제3 프리차지용 모스트랜지스터 (TP3)와, 게이트로 프리차지 신호(BLEQ)를 인가받아 일측으로 공급되는 접지전압(GND)을, 제4 클램핑용 피모스트랜지스터(TBL2)의 일측에 접속된 제2 비트라인바에 프리차지 전압으로 공급하기 위한 제4 프리차지용 모스트랜지스터(TP4)를 구비한다.
또한, 본 실시예에 따른 반도체 메모리 장치는 비트라인 센스앰프(210)에 의해 감지증폭된 데이터를 데이터 라인(LDB,LDBB)을 통해 외부로 전달하거나, 데이터 라인(LDB,LDBB)을 통해 외부에서 전달된 데이터를 비트라인 센스앰프(210)로 전달하기 위한 데이터입출력부(240)를 더 구비한다.
데이터입출력부(240)는 게이트로 입출력제어신호를 입력받으며, 일측은 상기 제1 및 제2 비트라인에 접속되며 타측은 제1 데이터라인(LDB)에 접속되는 제1 입출력용 모스트랜지스터(TO1)와, 게이트로 입출력제어신호를 입력받으며, 일측은 제1 및 제2 비트라인바에 접속되며 타측은 제2 데이터라인(LDBB)에 접속되는 제2 입출력용 모스트랜지스터(TO2)를 구비한다.
도16은 도15에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도이다.
도16을 참조하면, 제2 실시예에 따른 반도체 메모리 장치의 동작을 알 수 있는데, 자세한 동작은 제1 실시예와 같기 때문에 구체적인 설명은 생략한다.
단지 제2 실시예에 따른 반도체 메모리 장치는 폴디드 구조를 가지면서, 비트라인 센스앰프(210)를 두개의 셀어레이(300c,300d)가 공유하는 쉐어드 형태이기 때문에 제1 및 제2 연결부(250a,250b)를 비트라인 센스앰프(210)의 일측과 타측에 각각 구비하고, 선택된 셀어레이에 따라 제1 및 제2 연결부(250a,250b)가 선택적으 로 활성화된다.
또한 프리차지부(220a,220b)는 제1 셀어레이(300a)에 구비된 두 비트라인을 프리차지 하기 위한 제1 프리차지부(220a)와 제2 셀어레이(300b)에 구비된 두 비트라인을 프리차지 하기 위한 제2 프리차지부(220b)로 구성된다.
제2 실시예에 의한 반도체 메모리 장치는 쉐어드 구조이기 때문에 하나의 비트라인 센스앰프를 이웃한 두개의 셀어레이(300c,300d)를 공유하기 위해 구비된 연결부가 제1 실시예에 구비된 음의 저전압을 클램핑하는 역할도 동시에 하게 된다.
음의 저전압을 클램핑하기 위해, 연결부(250a,250b)는 피모스트랜지스터(TBH1,THB2, TBL1,TBL2)를 구비하고, 게이트로 음의 저전압(VBB) 레벨로 활성화되거나 고전압(VPP) 레벨로 비활성화되어 입력되는 연결제어신호(BISH,BISL)를 게이트로 인가받게 된다.
도16에서는 셀어레이(300c)가 선택되어 비트라인 센스앰프(210)와 연결되는 경우를 나타내고 있는데, 리드명령어가 실행중인 구간(t1,t2,t3,t4)에서는 제1 연결신호(BISH)는 저전압(VBB) 레벨의 활성화상태로 공급되어 제1 연결부(250a)는 인에이블상태가 되고, 제2 연결신호(BISL)는 고전압(VPP) 레벨의 비활성화상태로 공급되어 제2 연결부(250b)는 디스에이블 상태를 유지하게 되는 것이다.
여기서도 비트라인 센스앰프는 저전압(VBB)과 고전압(VPP)을 센스앰프 구동전원으로 이용하여 연결된 두 비트라인에 인가된 신호의 차이를 감지하여 증폭하기 때문에 고속으로 증폭동작을 할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해 저전압(예를 들어 1.5V이하)에서 구동하는 반도체 메모리 장치를 쉽게 구현할 수 있게 되었다.
또한, 본 발명에 의한 반도체 메모리 장치는 비트라인 센스앰프가 데이터를 감지증폭하는 데 있어 1/2 전원전압에서 접지전압 또는 코어전압으로 증폭하는 것이 아니라, 접지전압에서 고전압으로 증폭하거나, 프리차지된 접지전압을 음이 저전압으로 증폭하기 때문에, 센싱을 위한 동작마진이 1/2 프리차지전압을 사용하는 반도체 메모리 장치에 비해 크게 증가된다.
또한, 본 발명의 반도체 메모리 장치의 비트라인을 프리차지시키는 전압을 1/2 전원전압이 아닌 접지전압으로 하기 때문에, 워드라인과 비트라인 사이에 단락이 되더라도, 워드라인과 비트라인에 인가되는 전압이 모두 접지전압이 되어 전술한 블리드 전류가 거의 생기지 않는다. 따라서 블리드 전류로 인해 낭비되는 전력소모는 없게 된다.
또한, 본 발명의 반도체 메모리 장치는 센스앰프의 감지 증폭동작시, 접지전압보다 낮은 저전압과 전원전압보다 높은 고전압을 이용하여 증폭하기 때문에, 전원전압이 낮은 경우에도 고속으로 비트라인에 감지된 데이터신호를 감지하여 증폭 할 수 있다.
또한, 비트라인 센스앰프와 셀어레이에 접속된 비트라인 간에 음의 저전압이전달되지 않도록 하는 전압클램핑부에 의해, 센스앰프에 의해 증폭된 음의 저전압이 셀어레이에 구비되는 비트라인을 전달되지 않는다. 따라서 셀어레이에 구비되는 비트라인은 접지전압을 유지하게 되어 고속으로 접지전압 레벨의 프리차지 상태로 복원될 수 있다.
또한, 종래에 데이터 라인이 전원전압 또는 1/2 전원전압으로 프리차지되어 있음으로 해서, 데이터 라인에서 비트라인으로 유입되는 전류에 의해 로우레벨(접지레벨)로 증폭된 비트라인의 전압레벨이 일시적으로 증가되던 것을, 본 발명의 비트라인 센스앰프는 비트라인을 음의 저전압으로 증폭시키기 때문에, 데이터 라인에서 유입되는 전류가 로우레벨(음의 저전압)에 의해 서로 상쇄되어 로우레벨로 증폭된 비트라인의 전압 레벨이 접지전압이상으로 상승되지 않아 데이터의 재저장 구간을 길게 하지 않아도 되어 사이클 타임을 줄일 수 있다.

Claims (44)

  1. 전원전압과 접지전압을 인가받아 동작하는 반도체 메모리 장치에 있어서,
    제1 비트라인에 데이터 신호를 전달하기 위한 제1 셀어레이;
    제2 비트라인에 데이터 신호를 전달하기 위한 제2 셀어레이;
    상기 제1 비트라인 또는 상기 제2 비트라인에 데이터 신호가 인가되면, 제1 비트라인과 제2 비트라인에 인가된 신호의 차이를 감지 및 증폭하되, 그 인에이블 구간 동안 상기 접지전압보다 낮은 저전압을 이용하여 감지 및 증폭동작을 수행하는 비트라인 센스앰프; 및
    상기 접지전압보다 낮은 저전압을 공급하기 위한 제1 센스앰프 전원공급부
    를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 전원전압보다 높은 고전압을 공급하기 위한 제2 센스앰프 전원공급부를 더 구비하고,
    상기 비트라인 센스앰프는 그 인에이블 구간 동안 상기 고전압과 상기 저전압을 이용하여 감지 및 증폭동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 비트라인과 상기 제2 비트라인에 프리차지 전압으로 접지전압을 공급하기 위한 프리차지부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 셀어레이에 구비된 제1 비트라인과 상기 비트라인 센스앰프의 사이에 구비되어, 상기 비트라인 센스앰프를 구동시키기 위한 저전압이 상기 제1 비트라인으로 전달되는 것을 방지하기 위한 제1 전압 클램핑부; 및
    상기 제2 셀어레이에 구비된 제2 비트라인과 상기 비트라인 센스앰프의 사이에 구비되어, 상기 비트라인 센스앰프를 구동시키기 위한 저전압이 상기 제2 비트라인으로 전달되는 것을 방지하기 위한 제2 전압 클램핑부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    데이터신호가 상기 제1 비트라인에 인가될 때에 기준신호를 상기 제2 비트라인에 인가하거나, 데이터신호가 상기 제2 비트라인에 인가될 때에 상기 기준신호를 상기 제1 비트라인에 인가하기 위한 레퍼런스셀 블럭을 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    상기 제1 센스앰프 전원공급부는
    상기 비트라인 센스앰프가 인에이블되는 구간에 상기 전원전압 레벨로 활성화되어 입력되는 제1 제어신호에 응답하여 일측으로 공급되는 상기 저전압을 타측을 통해 상기 비트라인 센스앰프로 전달하기 위한 저전압 공급용 제1 앤모스트랜지스터; 및
    상기 비트라인 센스앰프가 디스에이블되는 구간에 상기 전원전압 레벨로 활성화되어 입력되는 제2 제어신호에 응답하여 일측으로 공급되는 상기 접지전압을 상기 비트라인 센스앰프로 전달하기 위한 저전압 공급용 제2 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제2 센스앰프 전원공급부는
    상기 비트라인 센스앰프가 인에이블되는 구간에 상기 접지전압 레벨로 활성화되어 입력되는 제3 제어신호에 응답하여 일측으로 공급되는 상기 고전압을 타측을 통해 상기 비트라인 센스앰프로 전달하기 위한 고전압 공급용 피모스트랜지스 터; 및
    상기 비트라인 센스앰프가 디스에이블되는 구간에 상기 전원전압 레벨로 활성화되어 입력되는 제4 제어신호에 응답하여 일측으로 공급되는 상기 접지전압을 상기 비트라인 센스앰프로 전달하기 위한 고전압 공급용 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 4 항에 있어서,
    상기 비트라인 센스앰프는
    게이트는 상기 제2 비트라인에 접속되며, 상기 고전압을 일측으로 인가받고, 타측으로는 상기 제1 전압 클램핑부와 접속된 제1 피모스트랜지스터;
    게이트는 상기 제1 비트라인에 접속되며, 상기 고전압을 일측으로 인가받고, 타측으로는 상기 제2 전압 클램핑부와 접속된 제2 피모스트랜지스터;
    게이트는 상기 제2 비트라인에 접속되며, 상기 저전압을 일측으로 인가받고, 타측으로는 상기 제1 전압 클램핑부가 접속된 제1 앤모스트랜지스터; 및
    게이트는 상기 제1 비트라인에 접속되며, 상기 저전압을 일측으로 인가받고, 타측으로는 제2 전압 클램핑부가 접속된 제2 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 제1 전압 클램핑부는
    활성화시에 상기 저전압 레벨을 유지하는 입력신호를 게이트로 입력받고, 일측은 상기 제1 비트라인과 접속되며, 타측은 상기 제1 피모스트랜지스터 및 상기 제1 앤모스트랜지스터의 공통 타측에 접속된 제1 클램핑용 피모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9 항에 있어서
    상기 제2 전압 클램핑부는
    활성화시에 상기 저전압 레벨을 유지하는 입력신호를 게이트로 입력받고, 일측은 상기 제2 비트라인과 접속되며, 타측은 상기 제2 피모스트랜지스터 및 상기 제2 앤모스트랜지스터의 공통 타측에 접속된 제2 클램핑용 피모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 프리차지부는
    게이트로 프리차지 신호를 인가받아 일측으로 공급되는 접지전압을, 상기 제1 클램핑용 피모스트랜지스터의 일측에 접속된 상기 제1 비트라인에 프리차지 전압 으로 공급하기 위한 제1 프리차지용 모스트랜지스터; 및
    게이트로 프리차지 신호를 인가받아 일측으로 공급되는 접지전압을, 상기 제2 클램핑용 피모스트랜지스터의 일측에 접속된 상기 제2 비트라인에 프리차지 전압으로 공급하기 위한 제2 프리차지용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 비트라인 센스앰프에 의해 감지증폭된 데이터를 데이터 라인을 통해 외부로 전달하거나, 상기 데이터 라인을 통해 외부에서 전달된 데이터를 상기 비트라인 센스앰프로 전달하기 위한 데이터입출력부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 데이터입출력부는
    게이트로 입출력제어신호를 입력받으며, 일측은 상기 제1 비트라인에 접속되며 타측은 제1 데이터라인에 접속되는 제1 입출력용 모스트랜지스터; 및
    게이트로 입출력제어신호를 입력받으며, 일측은 상기 제2 비트라인에 접속되며 타측은 상기 제2 데이터라인에 접속되는 제2 입출력용 모스트랜지스터를 구비하 는 것을 특징으로 하는 반도체 메모리 장치.
  14. 오픈 비트라인 구조를 가지며, 전원전압과 접지전압을 인가받아 동작하는 반도체 메모리 장치의 구동방법에 있어서,
    상기 제1 비트라인에 데이터 신호를 인가하는 단계;
    상기 제2 비트라인에 기준신호를 인가하는 단계; 및
    상기 접지전압보다 낮은 저전압을 이용하여, 상기 제1 비트라인과 상기 제2 비트라인의 신호 차이를 감지하고 증폭하여 래치하는 단계
    를 포함하는 반도체 메모리 장치의 구동방법.
  15. 제 14 항에 있어서,
    상기 제1 비트라인과 상기 제2 비트라인의 신호 차이를 감지하고 증폭하는 동작에서 상기 전원전압보다 높은 레벨의 고전압과, 상기 저전압을 이용하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  16. 제 14 항 또는 제15 항에 있어서,
    프리차지 구간동안 제1 비트라인과 제2 비트라인을 접지전압 레벨로 프리차 지시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  17. 제 16 항에 있어서,
    상기 기준신호에 대응하는 전하량은 상기 제1 비트라인에 인가되는 데이터 신호가 '0' 일 때와, '1' 일 때 각각 대응하는 두 전하량의 사이값을 가지는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  18. 제 17 항에 있어서,
    상기 기준신호에 대응하는 전하량은 상기 데이터 신호가 '0' 일 때와, '1' 일 때 각각 대응하는 두 전하량중 큰 값의 1/2 인 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  19. 제 16 항에 있어서,
    상기 감지 증폭되어 래치된 데이터를 리드명령어에 대응하는 데이터로 출력시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  20. 제 16 항에 있어서,
    상기 감지 증폭되어 래치된 데이터를 라이트명령어에 대응하여 입력된 데이터로 교체하여 래치시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  21. 제 19 항 또는 제 20 항에 있어서,
    최종 래치된 상기 데이터를 이용하여 상기 데이터신호가 저장되어 있던 단위셀에 재저장시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  22. 폴디드 비트라인 구조를 가지며, 전원전압과 접지전압을 인가받아 동작하는 반도체 메모리 장치에 있어서,
    제1 비트라인 또는 제1 비트라인바에 데이터 신호를 인가하는 제1 셀어레이;
    상기 제1 비트라인 또는 상기 제1 비트라인바에 데이터 신호가 인가되면, 제1 비트라인과 제1 비트라인바에 인가된 신호의 차이를 감지 및 증폭하되, 상기 접지전압보다 낮은 저전압을 이용하여 감지 및 증폭동작을 수행하는 비트라인 센스앰프; 및
    상기 접지전압보다 낮은 저전압을 공급하기 위한 제1 센스앰프 전원공급부
    를 구비하는 반도체 메모리 장치.
  23. 제 22 항에 있어서,
    상기 전원전압보다 높은 고전압을 공급하기 위한 제2 센스앰프 전원공급부를 구비하며,
    상기 비트라인 센스앰프는
    상기 고전압과 상기 저전압을 이용하여 감지 및 증폭동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치.
  24. 제 22 항 또는 제 23 항에 있어서,
    상기 제1 비트라인과 상기 제2 비트라인바에 프리차지 전압으로 접지전압을 공급하기 위한 프리차지부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  25. 제 24 항에 있어서,
    상기 제1 비트라인 및 제1 비트라인바와 상기 비트라인 센스앰프를 연결 또는 분리하며, 상기 저전압이 상기 제1 비트라인 또는 상기 제1 비트라인바로 전달되는 것을 방지하기 위한 제1 전압클램핑용 연결부;
    제2 비트라인 또는 제2 비트라인바에 데이터 신호를 인가하는 제2 셀어레이; 및
    상기 제2 비트라인과 상기 제2 비트라인바와 상기 비트라인 센스앰프를 연결 또는 분리하며, 상기 저전압이 상기 제2 비트라인 또는 상기 제2 비트라인바로 전달되는 것을 방지하기 위한 제2 전압클램핑용 연결부를 더 구비하며,
    상기 비트라인 센스앰프는 상기 제1 전압클램핑용 연결부와 제2 전압클램핑용 연결부를 통해, 상기 제1 비트라인/제1 비트라인바 또는 상기 제2 비트라인/제2 비트라인바와 연결되며, 상기 비트라인 센스앰프는 연결된 라인에 인가된 신호를 감지 증폭하는 것을 특징으로 하는 반도체 메모리 장치.
  26. 제 25 항에 있어서,
    데이터신호가 상기 제1 비트라인에 인가될 때에 기준신호를 상기 제1 비트라인바에 인가하거나, 데이터신호가 상기 제1 비트라인바에 인가될 때에 상기 기준신호를 상기 제1 비트라인에 인가하기 위한 레퍼런스셀 블럭을 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  27. 제 22 항에 있어서,
    상기 제1 센스앰프 전원공급부는
    상기 비트라인 센스앰프가 인에이블되는 구간에 상기 접지전압 레벨로 활성화되어 입력되는 제1 제어신호에 응답하여, 일측으로 공급되는 상기 고전압을 타측을 통해 상기 비트라인 센스앰프로 전달하기 위한 고전압 공급용 피모스트랜지스터; 및
    상기 비트라인 센스앰프가 디스에이블되는 구간에 상기 전원전압 레벨로 활성화되어 입력되는 제2 제어신호에 응답하여, 일측으로 공급되는 상기 접지전압을 상기 비트라인 센스앰프로 전달하기 위한 고전압 공급용 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  28. 제 27 항에 있어서,
    상기 제2 센스앰프 전원공급부는
    상기 비트라인 센스앰프가 인에이블되는 구간에 상기 전원전압 레벨로 활성화되어 입력되는 제3 제어신호에 응답하여, 일측으로 공급되는 상기 저전압을 타측을 통해 상기 비트라인 센스앰프로 전달하기 위한 저전압 공급용 제1 앤모스트랜지스터; 및
    상기 비트라인 센스앰프가 디스에이블되는 구간에 상기 전원전압 레벨로 활성화되어 입력되는 제4 제어신호에 응답하여, 일측으로 공급되는 상기 접지전압을 상기 비트라인 센스앰프로 전달하기 위한 저전압 공급용 제2 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  29. 제 25 항에 있어서,
    상기 프리차지부는
    프리차지 구간에 제1 전압클램핑용 연결부에 연결되는 제1 비트라인 및 제1 비트라인바에 프리차지 전압으로 접지전압을 공급하기 위한 제1 프리차지부; 및
    프리차지 구간에 제2 전압클램핑용 연결부에 연결되는 제2 비트라인 및 제2 비트라인바에 프리차지 전압으로 접지전압을 공급하기 위한 제2 프리차지부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  30. 제 29 항에 있어서
    상기 비트라인 센스앰프는
    게이트는 상기 제1 및 제2 비트라인바에 공통 접속되며, 상기 고전압을 일측으로 인가받고, 타측으로는 상기 제1 전압클램핑용 연결부와 접속된 제1 피모스트랜지스터;
    게이트는 상기 제1 및 제2 비트라인에 공통 접속되며, 상기 고전압을 일측으로 인가받고, 타측으로는 상기 제2 전압클램핑용 연결부와 접속된 제2 피모스트랜지스터;
    게이트는 상기 제1 및 제2 비트라인바에 공통 접속되며, 상기 저전압을 일측으로 인가받고, 타측으로는 상기 제1 전압클램핑용 연결부가 접속된 제1 앤모스트 랜지스터; 및
    게이트는 상기 제1 및 제2 비트라인에 공통 접속되며, 상기 저전압을 일측으로 인가받고, 타측으로는 제2 전압클램핑용 연결부가 접속된 제2 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  31. 제 30 항에 있어서,
    상기 제1 전압클램핑용 연결부는
    활성화시에 상기 저전압 레벨을 유지하는 연결제어신호를 게이트로 입력받고, 일측은 상기 제1 비트라인과 접속되며, 타측은 상기 제1 피모스트랜지스터 및 상기 제1 앤모스트랜지스터의 공통 타측에 접속된 제1 클램핑용 피모스트랜지스터; 및
    상기 저전압 레벨을 유지하는 연결제어신호를 게이트로 입력받고, 일측은 상기 제1 비트라인바와 접속되며, 타측은 상기 제2 피모스트랜지스터 및 상기 제2 앤모스트랜지스0터의 공통 타측에 접속된 제2 클램핑용 피모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  32. 제 31 항에 있어서
    상기 제2 전압클램핑용 연결부는
    활성화시에 상기 저전압 레벨을 유지하는 입력신호를 게이트로 입력받고, 일측은 상기 제2 비트라인과 접속되며, 타측은 상기 제2 피모스트랜지스터 및 상기 제2 앤모스트랜지스터의 공통 타측에 접속된 제3 클램핑용 피모스트랜지스터; 및
    상기 저전압 레벨을 유지하는 입력신호를 게이트로 입력받고, 일측은 상기 제2 비트라인바와 접속되며, 타측은 상기 제2 피모스트랜지스터 및 상기 제2 앤모스트랜지스터의 공통 타측에 접속된 제4 클램핑용 피모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  33. 제 32 항에 있어서,
    상기 제1 프리차지부는
    게이트로 프리차지 신호를 인가받아 일측으로 공급되는 접지전압을, 상기 제1 클램핑용 피모스트랜지스터의 일측에 접속된 상기 제1 비트라인에 프리차지 전압으로 공급하기 위한 제1 프리차지용 모스트랜지스터; 및
    게이트로 프리차지 신호를 인가받아 일측으로 공급되는 접지전압을, 상기 제2 클램핑용 피모스트랜지스터의 일측에 접속된 상기 제1 비트라인바에 프리차지 전압으로 공급하기 위한 제2 프리차지용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  34. 제 33 항에 있어서,
    상기 제2 프리차지부는
    게이트로 프리차지 신호를 인가받아 일측으로 공급되는 접지전압을, 상기 제3 클램핑용 피모스트랜지스터의 일측에 접속된 상기 제2 비트라인에 프리차지 전압으로 공급하기 위한 제3 프리차지용 모스트랜지스터; 및
    게이트로 프리차지 신호를 인가받아 일측으로 공급되는 접지전압을, 상기 제4 클램핑용 피모스트랜지스터의 일측에 접속된 상기 제2 비트라인바에 프리차지 전압으로 공급하기 위한 제4 프리차지용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  35. 제 24 항에 있어서,
    상기 비트라인 센스앰프에 의해 감지증폭된 데이터를 데이터 라인을 통해 외부로 전달하거나, 상기 데이터 라인을 통해 외부에서 전달된 데이터를 상기 비트라인 센스앰프로 전달하기 위한 데이터입출력부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  36. 제 35 항에 있어서,
    상기 데이터입출력부는
    게이트로 입출력제어신호를 입력받으며, 일측은 상기 제1 비트라인에 접속되며 타측은 제1 데이터라인에 접속되는 제1 입출력용 모스트랜지스터; 및
    게이트로 입출력제어신호를 입력받으며, 일측은 상기 제2 비트라인에 접속되며 타측은 상기 제2 데이터라인에 접속되는 제2 입출력용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  37. 전원전압과 접지전압을 인가받아 동작하며, 폴디드 비트라인 구조를 가지고,비트라인 센스앰프가 일측에 구비된 제1 셀어레이에 접속된 제1 비트라인/제1 비트라인바 또는 타측에 구비된 제2 셀어레이에 접속된 제2 비트라인/제2 비트라인바에 인가된 신호의 전압레벨 차이를 감지하여 증폭하는 반도체 메모리 장치의 구동방법에 있어서,
    상기 제1 비트라인/제1 비트라인바를 상기 비트라인 센스앰프에 연결시키고,상기 제2 비트라인/제2 비트라인바를 상기 비트라인 센스앰프에서 분리시키는 단계;
    상기 제1 비트라인에 데이터 신호를 인가하는 단계;
    상기 제1 비트라인바에 기준신호를 인가하는 단계; 및
    상기 비트라인 센스앰프가 상기 접지전압보다 낮은 레벨의 저전압을 이용하여, 상기 제1 비트라인과 상기 제1 비트라인바의 신호차이를 감지, 증폭하여 래치하는 단계
    를 포함하는 반도체 메모리 장치의 구동방법.
  38. 제 37 항에 있어서,
    상기 제1 비트라인과 상기 제1 비트라인바의 신호차이를 감지, 증폭하여 래치하는 단계는 상기 전원전압보다 높은 레벨의 고전압과, 상기 저전압을 이용하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  39. 제 38 항에 있어서,
    프리차지 구간동안 상기 제1 비트라인/제1 비트라인바 및 상기 제2 비트라인/제2 비트라인바를 접지전압 레벨로 프리차지시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  40. 제 39 항에 있어서,
    상기 기준신호에 대응하는 전하량은 상기 제1 비트라인에 인가되는 데이터 신호가 '0' 일 때와, '1' 일 때 각각 대응하는 두 전하량의 사이값을 가지는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  41. 제 40 항에 있어서,
    상기 기준신호에 대응하는 전하량은 상기 데이터 신호가 '0' 일 때와, '1' 일 때 각각 대응하는 두 전하량중 큰 값의 1/2 인 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  42. 제 40 항에 있어서,
    상기 감지 증폭되어 래치된 데이터를 리드명령어에 대응하는 데이터로 출력시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  43. 제 40 항에 있어서,
    상기 감지 증폭되어 래치된 데이터를 라이트명령어에 대응하여 입력된 데이터로 교체하여 래치시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  44. 제 42 항 또는 제 43 항에 있어서,
    최종 래치된 상기 데이터를 이용하여 상기 데이터신호가 저장되어 있던 단위 셀에 재저장시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
KR1020040087660A 2004-10-30 2004-10-30 저 전압용 반도체 메모리 장치 KR100673898B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040087660A KR100673898B1 (ko) 2004-10-30 2004-10-30 저 전압용 반도체 메모리 장치
TW093140004A TWI280584B (en) 2004-10-30 2004-12-22 Semiconductor memory device for low power system
JP2004378210A JP4348545B2 (ja) 2004-10-30 2004-12-27 低電圧用半導体メモリ装置
US11/025,800 US7145821B2 (en) 2004-10-30 2004-12-28 Semiconductor memory device for low power system
CNB2004100817945A CN100479060C (zh) 2004-10-30 2004-12-31 用于低功率系统之半导体存储器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087660A KR100673898B1 (ko) 2004-10-30 2004-10-30 저 전압용 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20060038569A KR20060038569A (ko) 2006-05-04
KR100673898B1 true KR100673898B1 (ko) 2007-01-25

Family

ID=36261643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087660A KR100673898B1 (ko) 2004-10-30 2004-10-30 저 전압용 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US7145821B2 (ko)
JP (1) JP4348545B2 (ko)
KR (1) KR100673898B1 (ko)
CN (1) CN100479060C (ko)
TW (1) TWI280584B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436426B (zh) * 2007-11-14 2013-01-30 瑞萨电子株式会社 半导体存储装置和控制该半导体存储装置的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600056B1 (ko) * 2004-10-30 2006-07-13 주식회사 하이닉스반도체 저 전압용 반도체 메모리 장치
KR100649351B1 (ko) * 2005-03-31 2006-11-27 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US7414896B2 (en) * 2005-09-13 2008-08-19 Infineon Technologies Ag Technique to suppress bitline leakage current
JP5068615B2 (ja) * 2007-09-21 2012-11-07 ルネサスエレクトロニクス株式会社 半導体装置
KR100919812B1 (ko) * 2008-03-21 2009-10-01 주식회사 하이닉스반도체 비트라인 프리차지 회로
JP5060403B2 (ja) * 2008-06-19 2012-10-31 株式会社東芝 半導体記憶装置
KR20130057855A (ko) * 2011-11-24 2013-06-03 에스케이하이닉스 주식회사 반도체 메모리 장치
KR101991711B1 (ko) * 2012-08-16 2019-06-24 에스케이하이닉스 주식회사 비트라인 센스앰프 및 레이아웃 방법
KR102432868B1 (ko) * 2015-07-17 2022-08-17 에스케이하이닉스 주식회사 비트라인 센스앰프 및 이를 이용하는 메모리 장치
KR102471412B1 (ko) * 2016-08-08 2022-11-29 에스케이하이닉스 주식회사 센스앰프 테스트 장치 및 이를 포함하는 반도체 장치
CN117727349B (zh) * 2024-02-08 2024-05-07 浙江力积存储科技有限公司 存储阵列

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051254A (ko) * 1995-12-27 1997-07-29 김광호 반도체 메모리장치의 센스앰프 회로
KR19980087084A (ko) * 1997-05-19 1998-12-05 세키자와 다다시 반도체 메모리 장치
JPH10340581A (ja) 1997-06-06 1998-12-22 Toshiba Corp 半導体集積回路装置
KR20020044689A (ko) * 2000-12-06 2002-06-19 박 성 식 리프레쉬 모드에서 대기 전류를 감소시키기 위한 센스앰프 회로를 가지는 반도체 메모리 장치
KR20040065322A (ko) * 2003-01-13 2004-07-22 주식회사 하이닉스반도체 반도체 메모리 장치의 센스 증폭기

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3569310B2 (ja) * 1993-10-14 2004-09-22 株式会社ルネサステクノロジ 半導体記憶装置
JP3740212B2 (ja) * 1996-05-01 2006-02-01 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3874234B2 (ja) * 2000-04-06 2007-01-31 株式会社ルネサステクノロジ 半導体集積回路装置
US6522189B1 (en) * 2000-10-02 2003-02-18 Broadcom Corporation High-speed bank select multiplexer latch
JP3646791B2 (ja) * 2001-10-19 2005-05-11 沖電気工業株式会社 強誘電体メモリ装置およびその動作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051254A (ko) * 1995-12-27 1997-07-29 김광호 반도체 메모리장치의 센스앰프 회로
KR19980087084A (ko) * 1997-05-19 1998-12-05 세키자와 다다시 반도체 메모리 장치
JPH10340581A (ja) 1997-06-06 1998-12-22 Toshiba Corp 半導体集積回路装置
KR20020044689A (ko) * 2000-12-06 2002-06-19 박 성 식 리프레쉬 모드에서 대기 전류를 감소시키기 위한 센스앰프 회로를 가지는 반도체 메모리 장치
KR20040065322A (ko) * 2003-01-13 2004-07-22 주식회사 하이닉스반도체 반도체 메모리 장치의 센스 증폭기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436426B (zh) * 2007-11-14 2013-01-30 瑞萨电子株式会社 半导体存储装置和控制该半导体存储装置的方法

Also Published As

Publication number Publication date
TWI280584B (en) 2007-05-01
KR20060038569A (ko) 2006-05-04
US7145821B2 (en) 2006-12-05
CN1767062A (zh) 2006-05-03
TW200614263A (en) 2006-05-01
US20060092731A1 (en) 2006-05-04
CN100479060C (zh) 2009-04-15
JP4348545B2 (ja) 2009-10-21
JP2006127723A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
KR100673901B1 (ko) 저전압용 반도체 메모리 장치
JP5108206B2 (ja) 低電圧用半導体メモリ装置
US7821863B2 (en) Voltage supply circuit and semiconductor memory
USRE45036E1 (en) Semiconductor memory device
KR100673898B1 (ko) 저 전압용 반도체 메모리 장치
KR100670701B1 (ko) 저 전압용 반도체 메모리 장치
KR100649351B1 (ko) 저전압용 반도체 메모리 장치
KR100652794B1 (ko) 저전압용 반도체 메모리 장치
US7417910B2 (en) Low voltage semiconductor memory device
KR100761407B1 (ko) 저 전압용 반도체 메모리 장치
KR100562652B1 (ko) 저전압용 반도체 메모리 장치
US7573768B2 (en) Low voltage semiconductor memory device
KR100772686B1 (ko) 저전압용 반도체 메모리 장치
KR20050000719A (ko) 향상된 기준 전압 발생 스킴을 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee