KR100659808B1 - 중합체 기판에 홀을 형성하는 방법 - Google Patents

중합체 기판에 홀을 형성하는 방법 Download PDF

Info

Publication number
KR100659808B1
KR100659808B1 KR1020047021341A KR20047021341A KR100659808B1 KR 100659808 B1 KR100659808 B1 KR 100659808B1 KR 1020047021341 A KR1020047021341 A KR 1020047021341A KR 20047021341 A KR20047021341 A KR 20047021341A KR 100659808 B1 KR100659808 B1 KR 100659808B1
Authority
KR
South Korea
Prior art keywords
resist
applying
film
metal layer
polymer
Prior art date
Application number
KR1020047021341A
Other languages
English (en)
Other versions
KR20050006301A (ko
Inventor
올손케빈씨
왕알란이
Original Assignee
피피지 인더스트리즈 오하이오 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피피지 인더스트리즈 오하이오 인코포레이티드 filed Critical 피피지 인더스트리즈 오하이오 인코포레이티드
Publication of KR20050006301A publication Critical patent/KR20050006301A/ko
Application granted granted Critical
Publication of KR100659808B1 publication Critical patent/KR100659808B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Materials For Photolithography (AREA)
  • Paints Or Removers (AREA)

Abstract

(a) 실질적으로 공극이 없는 경화성 조성물의 필름을 제공하고; (b) 경화성 필름 위에 레지스트를 적용하고; (c) 레지스트를 예정된 위치에서 이미지화하고; (d) 레지스트를 현상하여 경화성 필름의 예정된 영역을 노출시키고; (e) 경화성 필름의 노출 영역을 제거하여 경화성 필름을 관통하는 홀을 형성하고; (f) 경화성 조성물을 경화시키기에 충분한 온도로 충분한 시간동안 단계 (e)의 경화성 필름을 가열하는 단계를 포함하는, 기판을 관통하는 바이어를 형성하는 방법이 제공된다. 전술한 방법에 의해 제공된 바이어를 갖는 기판 위에 패턴화된 회로층을 적층함을 포함하는, 회로 조립체의 제조 방법도 또한 개시된다.

Description

중합체 기판에 홀을 형성하는 방법{PROCESS FOR CREATING HOLES IN POLYMERIC SUBSTRATES}
본 발명은 중합체 기판에 홀(hole)을 형성하는 방법 및 다층 전기 회로 조립체를 제조하는 방법에 관한 것이다.
전기 부품, 예를 들면, 저항기, 트랜지스터 및 축전기는 통상적으로 인쇄회로기판과 같은 회로 패널 구조물 위에 장착된다. 회로 패널은 통상적으로 전기 전도체가 시트의 편평한 주 표면 위에 또는 양쪽 주 표면 위에 배치된 유전체 물질의 일반적으로 편평한 시트를 포함한다. 전도체는 통상적으로 구리와 같은 금속 재료로부터 제조되며 판에 장착된 전기 부품들을 상호연결시키는 역할을 한다. 전도체가 패널의 양쪽 주 표면위에 배치되는 경우, 패널은 반대쪽 표면상의 전도체를 상호연결하기 위해 유전층 중에 관통 홀(through hole)(또는 "관통 바이어(through via)")을 연장시키는 바이어 전도체를 가질 수 있다. 지금까지는 적층물중 인접 패널의 서로 마주보는 표면들 위의 전도체들을 분리하는 유전체 물질의 추가 층을 갖는 다중 적층된 회로 패널이 혼입된 다층 회로 패널 조립체가 제조되었다. 상기 다층 조립체는 통상적으로 필요한 전기적 상호연결을 제공하기 위해 필요한 대로 적층물중의 다양한 회로 패널 상의 전도체들 사이로 연장되는 상호연결부를 포함한다.
패턴화된 홀을 갖는 중합체 필름은 연성 회로 및 다양한 유형의 필터를 제조하는데 유용하다. 연성 회로는 전형적으로 비강화 중합체 유전체 필름을 사용하여 그 위에 회로 레벨을 적층한다. 이들 회로는 휘어지고 비틀림으로써 변화되는 형태 및 배향에 합치될 수 있다. 연성 회로 조립체에 사용되는 가장 통상적인 중합체 기판은 카프톤(KAPTON, 등록상표)(이.아이. 듀퐁 드 네므와 앤드 캄파니(E.I. DuPont de Nemours and Co.)에서 시판함)과 같은 폴리이미드 필름, 및 폴리에스터 필름이다. 양면 연성 회로에서는, 그를 통해 대향 표면상의 회로 패턴들 사이에 전기 접속이 이루어질 수 있는 중합체 필름을 통과하여 연장되는 홀(이하에서, "관통 바이어(through via)"로 지칭함)을 갖는 것이 바람직하다.
관통 바이어는 전형적으로 감광성 중합체의 펀칭, 에칭 또는 사진석판술에 의해 제조된다. 펀칭 기술은 압축 휘어짐 또는 인열과 같은 기판의 가능한 변형을 포함하여 여러 단점을 갖는다. 상기 기술은 또한 그 위에 추가의 층들을 갖는 기판에는 이용할 수 없다. 중합체 기판에 홀을 제공하기 위해 습식 에칭 및 플라즈마 에칭 방법을 통상적으로 이용한다. 현재까지 에칭 방법은 목적하는 중합체 물질을 선택적으로 제거하기 위해 한정된 수의 레지스트 화학물질 및 에칭제를 주의깊게 선택해야 한다. 폴리이미드 필름은 통상적으로 농축 염기성 용액을 적용하여 에칭되는데, 상기 농축 염기성 용액은 기판 물질상에서 중합체 주쇄를 가수분해시 키는 작용을 할 수 있다.
미국 특허 제 5,227,008 호는 수성 가공성 포토레지스트를 사용하여 연성 회로를 제조하는 방법을 기술하고 있다. 한쪽 표면이 구리 박층을 포함하는 완전 경화된 폴리이미드 필름에 건조 필름 포토레지스트를 적층한다. 이어서, 포토레지스트를 노출시키고 현상한다. 노출된 구리를 보다 두꺼운 두께로 도금하고, 폴리이미드를 고온 농축 알칼리 용액으로 에칭한다. 그 다음, 잔류하는 레지스트를 묽은 염기성 용액으로 제거하여 패턴화된 기판을 수득한다.
미국 특허 제 3,833,436 호는 폴리이미드 필름에 홀 또는 관통 바이어를 형성하는 방법을 기술하고 있다. 표준 방법에 의해 레지스트를 적용하고 노출하고 현상하고 소성한 후, 하이드라진 용액에 침지시킨다. 침지 단계동안 에칭제를 적절히 혼합하기 위해 초음파 진탕을 이용한다.
상기 언급한 기술은 목적 영역에서 중합체 물질을 화학적으로 파괴시키기 위한 엄격한 조건 또는 기계적 수단에 유력하게 의존하는, 홀 또는 관통 바이어를 형성하는 방법을 기술하고 있다. 새로운 유전체 물질을 현상할 때, 상기 물질을 취급하고 처리하는 새로운 방법이 빈번히 요구된다. 선행 기술에 비추어, 온화한 조건하에서 다양한 연성 중합체 기판에 패턴화된 홀을 형성하는 방법에 대한 요구가 잔존한다.
발명의 요약
한 태양에서, 본 발명은 기판을 관통하는 바이어를 형성하는 방법에 관한 것 이다. 상기 방법은 (a) 실질적으로 공극이 없는 필름을 제공하고; (b) 필름 위에 레지스트를 적용하고; (c) 레지스트를 예정된 위치에서 이미지화하고; (d) 레지스트를 현상하여 필름의 예정된 영역을 노출시키고; (e) 필름의 노출 영역을 제거하여 필름을 관통하는 홀을 형성하는 단계를 포함한다.
한 태양에서, 본 발명은 경화된 기판을 관통하는 바이어를 형성하는 방법에 관한 것이다. 상기 방법은 (a) 경화성 조성물로 이루어진, 실질적으로 공극이 없는 경화성 필름을 제공하고; (b) 경화성 필름 위에 레지스트를 적용하고; (c) 레지스트를 예정된 위치에서 이미지화하고; (d) 레지스트를 현상하여 경화성 필름의 예정된 영역을 노출시키고; (e) 경화성 필름의 노출 영역을 제거하여 경화성 필름을 관통하는 홀을 형성하고; (f) 경화성 조성물을 경화시키기에 충분한 온도로 충분한 시간동안 단계 (e)의 경화성 필름을 가열하는 단계를 포함한다.
또 다른 태양에서, 본 발명은 하기의 단계를 포함하는, 다층 전기 회로 조립체의 제조 방법에 관한 것이다: (a) 경화성 조성물의 실질적으로 공극이 없는 경화성 필름을 제공하고; (b) 경화성 필름 위에 레지스트를 적용하고; (c) 레지스트를 예정된 위치에서 이미지화하고; (d) 레지스트를 현상하여 경화성 필름의 예정된 영역을 노출시키고; (e) 경화성 필름의 노출 영역을 제거하여 경화성 필름을 관통하는 홀을 형성하고; (f) 경화성 조성물을 경화시키기에 충분한 온도로 충분한 시간동안 단계 (e)의 경화성 필름을 가열하고; (g) 잔류하는 레지스트를 스트리핑하고; (h) 모든 표면에 금속층을 적용하고; (i) 단계 (h)에서 적용된 금속층의 모든 표면 위에 제 2 레지스트를 적용하고; (j) 제 2 레지스트를 이미지화하고 현상하여 노출 된 하부 금속의 예정된 패턴을 노출하고; (k) 하부 금속층의 노출 부분을 에칭하고; (l) 잔류하는 제 2 레지스트를 스트리핑하여 전기 회로 패턴을 형성하고; (m) 모든 표면에 유전체 조성물을 적용하고; (n) 유전체 조성물에 예정된 위치에 바이어를 제공하고; (o) 모든 표면에 제 2 금속 층을 적용하고; (p) 제 2 금속층의 모든 표면에 제 3의 레지스트를 적용하고; (q) 제 3의 레지스트를 이미지화하고 현상하여 제 2 금속층의 예정된 패턴을 노출하고; (r) 제 2 금속층의 노출 부분을 에칭하여 전기 회로 패턴을 형성하고; (s) 잔류하는 제 3의 레지스트를 스트리핑하고; (t) 선택적으로, 단계 (m) 내지 (s)를 1회 이상 반복하여 상호연결되는 전기 회로 패턴의 다중 층을 형성하는 단계.
본 발명은 또한 각각의 전술한 방법에 의해 제조된 기판 및 회로 조립체에 관한 것이다.
작업 실시예 이외에서, 또는 달리 언급되는 경우에, 명세서 및 청구의 범위에 사용된 성분의 양, 반응 조건 등을 나타내는 모든 숫자는 모든 경우에서 "약"이란 용어로 조절되는 것으로 이해해야 한다. 따라서, 달리 언급되지 않는 한, 하기의 명세서 및 첨부된 청구의 범위에 나타낸 수치상의 파라미터는 본 발명에 의해 수득하고자 하는 목적하는 성질에 따라 달라질 수 있는 근사치이다. 아무튼, 청구의 범위의 범주에 등가의 원칙을 적용하는 것을 제한하려는 것이 아니라, 각각의 수치상의 파라미터는 적어도 기록된 유효숫자 자리수의 숫자에 비추어 통상적인 반올림 기술을 적용함으로써 분석되어야 한다.
본 발명의 광범위한 범주를 나타내는 수치상의 범위 및 파라미터가 근사치임에도 불구하고, 특정 실시예에 나타낸 수치는 가능한 한 정확하게 기록된 것이다. 그러나, 임의의 수치는 본래 그 각각의 시험 측정치에서 발견된 표준 편차로부터 필수적으로 야기되는 특정 오차를 포함한다.
또한, 본원에 인용된 임의의 수치 범위는 그에 포함된 모든 하부-범위를 포함하는 것임을 주지해야 한다. 예를 들면, "1 내지 10"의 범위는 언급된 최소값 1과 언급된 최대값 10을 포함하여, 즉 1 이상의 최소값 및 10 이하의 최대값을 갖는 그 사이의 모든 하부-범위를 포함하는 것이다.
앞에서 언급한 바와 같이, 한 태양에서, 본 발명은 기판을 관통하는 바이어를 형성하는 방법에 관한 것이다. 한 특정 태양에서, 상기 방법은 (a) 실질적으로 공극이 없는 필름을 제공하고; (b) 필름 위에 레지스트를 적용하고; (c) 레지스트를 예정된 위치에서 이미지화하고; (d) 레지스트를 현상하여 필름의 예정된 영역을 노출시키고; (e) 필름의 노출 영역을 제거하여 필름을 관통하는 홀을 형성하는 단계를 포함한다. 또 다른 태양에서, 필름은 경화성이다. 상기 방법은 (a) 전술한 바와 같은 경화성 조성물의 실질적으로 공극이 없는 경화성 필름을 제공하고; (b) 경화성 필름 위에 레지스트를 적용하고; (c) 레지스트를 예정된 위치에서 이미지화하고; (d) 레지스트를 현상하여 경화성 필름의 예정된 영역을 노출시키고; (e) 경화성 필름의 노출 영역을 제거하여 경화성 필름을 관통하는 홀을 형성하고; (f) 경화성 조성물을 경화시키기에 충분한 온도로 충분한 시간동안 단계 (e)의 경화성 필 름을 가열하는 단계를 포함한다. 상기 방법은 선택적으로, (g) 잔류 레지스트를 스트리핑하고; (h) 모든 표면에 금속층을 적용하는 단계를 추가로 포함한다.
본 발명의 방법에 있어서, 바이어를 형성하는 것은 관통 접속부를 제공하기 위한 "관통 바이어"의 형성(즉, 한쪽 주 표면으로부터 다른 쪽 주 표면까지 기판을 통과하여 연장되는 홀의 형성), 및 예를 들면, 접지 또는 전원까지 전기 접속부를 제공하기 위한 "블라인드 바이어"의 형성(즉, 적용된 코팅은 통과하지만 하부의 인접 금속층을 통과하지는 않고 상기 금속층까지만 연장되는 홀의 형성)을 포함하는 것임을 주지해야 한다. 또한, 본 발명에 있어서, "기판을 통과하여" 연장되는 바이어의 형성은 관통 바이어의 형성만을 포함하는 것이다. 마찬가지로, "기판까지" 연장되는 바이어의 형성은 블라인드 바이어의 형성만을 포함하는 것이다.
실질적으로 공극이 없는 필름이 제공된다. 특정 태양에서, 필름은 경화성(즉, 비경화된) 조성물을 포함한다. 필름은 두께가 10 내지 250㎛, 전형적으로는 25 내지 200㎛의 범위일 수 있다. 상기 필름은 당해 분야에 공지된 임의의 다양한 방법에 의해 제조될 수 있다. 상기 방법의 예로는 용매 주조 및 압출이 포함되나, 이로 한정되지는 않는다. 주조 필름은 전형적으로 이형 기판위에 형성되며, 상기 기판은 후속 단계에서 제거된다. 이형 물질은 하기에서 기술하는 후속 단계에서 바이어의 형성 전 또는 후에 제거될 수 있다. 필름은 조성물로부터 임의의 용매 및/또는 물을 제거하기에 충분한 온도로 가열하거나 가열하지 않을 수 있다. 필름이 가열될 수 있는 온도는 코팅으로부터 휘발성 액체를 제거하기에는 충분하지만 경화성 조성물의 경우 필름 조성물을 경화시키기에는 불충분하며, 전형적으로 100 내지 130℃이다. 열 노출 기간은 적용 방법 및 휘발성 물질의 성질에 따라 달라질 수 있으며, 전형적으로 1 내지 10 분의 범위이다. 선택적인 건조 단계는 또한 주위 조건에서 수행할 수 있다. 상기 주위 건조 조건은 더 긴 시간을 요하며, 필름을 접촉하기에 점성이 없도록 만들 정도로 시간이 충분하면 어떤 시간 기간도 적당함은 물론이다. 필름은 어떤 유기 중합체도 포함할 수 있으나, 상기 중합체는 하기에 상세히 기술하는 레지스트가 매우 낮은 용해도를 갖거나 용해되지 않는 용액에 가용성이어야 한다. 상기 중합체의 비-제한 예로는 하기에 기술하는 바와 같은 폴리에폭사이드 중합체, 아크릴 중합체, 폴리에스터 중합체, 우레탄 중합체, 실리콘 계 중합체, 폴리에테르 중합체, 폴리유레아 중합체, 비닐 중합체, 폴리아마이드 중합체, 폴리이미드 중합체, 그의 혼합물 및 그의 공중합체가 포함된다. 한 태양에서, 필름은 유전체 물질을 포함한다. "유전체 물질"은 불량한 전기 전도체이지만, 정전기장의 효과적인 지지체, 즉, 절연체인 물질을 의미한다.
한 태양에서, 상기 언급한 바와 같이, 필름 조성물은 경화성이다. "경화성"이란 조성물이 사용되는 코팅 조성물에 특정한 주어진 온도 범위 및 시간 내에서 열경화될 수 있음을 의미한다. 본원에서 사용된 바와 같이, "열경화"되는 물질은 가열시 비가역적으로 고형화되거나 "응고"되는 것을 의미한다. 열경화 물질은 형성된 가교결합 망상조직을 갖는다. 본원에서 사용된 바와 같이, 중합체 물질이 적어도 부분적으로 중합체 망상조직을 형성하는 경우, 중합체 물질은 "가교결합"된다. 당해 분야에 숙련된 자라면 가교결합의 존재 및 정도(가교결합 밀도)를 다양한 방법에 의해, 예를 들면, 질소하에 수행되는 TA 인스트루먼츠 DMA 2980 분석기 를 사용한 동기계적 열 분석(DMTA)에 의해 측정할 수 있음을 인지할 것이다. 상기 방법은 코팅 또는 중합체의 유리 필름의 유리 전이 온도 및 가교결합 밀도를 측정한다. 경화된 물질의 상기 물리적 성질은 가교결합된 망상조직의 구조와 관련된다. 전형적으로, 경화성 조성물은 주위 온도에서는 열경화에 안정하지만, 하기에 더 기술하는 승온에서는 열경화될 수 있다. 본 발명에 있어서, "비경화"는 조성물이 액체, 예를 들면, 산성 용액, 염기성 용액 또는 유기 용매에서의 용해도 수준을 유지함을 의미한다. 본원에 언급된 바와 같이, "염기성 용액"은 pH가 7보다 큰 용액을 의미한다. "산성 용액"은 pH가 7 미만인 용액을 의미한다.
필름 형태로 제공되는 경화성 조성물은 코팅 또는 중합체 분야에 숙련된 자에게 공지된 임의의 다양한 경화성 코팅 조성물을 포함할 수 있으나, 단, 조성물은 열경화성이다. 특정 태양으로, 경화성 코팅 조성물은 (a) 하나 이상의 활성 수소-함유 수지, 및 (b) 상기 (a)의 활성 수소와 반응성인 하나 이상의 경화 시약을 포함한다. 다양한 활성 수소-함유 수지 물질이 본 발명에 사용하기에 적합하나, 단, 상기 수지는 산성 용액, 염기성 용액 또는 유기 용매에서 어느 정도의 용해도를 가져야 한다. 상기 수지의 비제한 예로는 폴리에폭사이드 중합체, 아크릴 중합체, 폴리에스터 중합체, 우레탄 중합체, 실리콘 계 중합체, 폴리에테르 중합체, 폴리유레아 중합체, 비닐 중합체, 폴리아마이드 중합체, 폴리이미드 중합체, 그의 혼합물 및 그의 공중합체가 포함된다. 본원에서 사용된 바와 같이, "실리콘-계 중합체"는 주쇄에 하나 이상의 -SiO- 단위를 포함하는 중합체를 의미한다. 상기 실리콘-계 중합체로는 하이브리드 중합체, 예를 들면, 주쇄에 하나 이상의 -SiO- 단위를 갖는 유기 중합체 블록을 포함하는 중합체들이 포함될 수 있다. 상기 수지는 산성 또는 염기성 용액에서의 용해도를 부가하는 작용기, 예를 들면, 이온기 또는 이온기를 형성할 수 있는 기를 추가로 포함할 수 있다. 상기 작용기의 비제한 예로는 아민, 아민염 및 카복실산이 포함된다. 특히 적합한 조성물의 한 예는 계류중인 특허출원에 기술된 바와 같은 할로겐화 이온염 기-함유 수지이다. 본원에서 사용된 바와 같이, "중합체"란 용어는 올리고머, 및 단독중합체와 공중합체 둘 다를 말함을 의미한다.
활성 수소-함유 수지 (a)는 전형적으로 하나 이상의 경화제 (b)와 함께 사용된다. 적합한 경화제는 수지 성분 (a)의 활성 수소와 반응성인 기를 포함하는 것들이다. 상기 경화제로는 차단된 폴리아이소사이아네이트, 카보디이미드, 아지리딘, 에폭시, 아미노플라스트, 활성 에스터, 및 그의 혼합물이 포함되나, 이로 한정되지는 않는다. 본원에서 사용된 바와 같이, "활성 에스터"는 미국 특허 제 4,352,842 호 및 제 4,332,711 호에 기술된 바와 같이, 분자당 하나보다 많은 β-하이드록실 에스터기를 갖는 폴리카복실산의 비-산성 폴리에스터를 의미한다.
가교결합제 (b)의 혼합물도 또한 사용할 수 있다. 한 태양에서, 상이한 온도에서 경화되는 두 개의 가교결합제를 사용할 수 있다. 하나의 가교결합제는 바이어 형성을 유도하는 단계에 앞서 주위 온도에서 부분 경화를 야기하여, 필름에 어느 정도의 보전성을 제공하지만, 코팅 조성물이 여전히 산성, 염기성 또는 유기 용액에 용해성이 되도록 할 수 있다. 제 2의 가교결합제는 실질적으로 더 높은 온도에서 별도의 단계에서 경화를 완료하여, 코팅 조성물을 가공하기 어렵게 만들 수 있다.
한 태양에서, 경화제 (b)는 아미노플라스트 수지를 포함한다. 적당한 아미노플라스트는 당해 분야에 통상의 기술을 가진 자들에게 공지되어 있다. 아미노플라스트는 알데하이드와 아민 또는 아마이드와의 축합 반응으로부터 수득할 수 있다. 아민 또는 아마이드의 비제한 예로는 멜라민, 유레아 또는 벤조구아나민이 포함된다. 사용되는 알데하이드는 가장 흔히는 폼알데하이드이지만, 아세트알데하이드, 크로톤알데하이드 및 벤즈알데하이드와 같은 다른 알데하이드도 사용할 수 있다. 아미노플라스트는 이미노 및 메틸올기를 함유하며, 특정 경우에, 적어도 일부의 메틸올기는 알콜에 의해 에테르화되어 경화 반응을 변화시킬 수 있다. 아미노플라스트의 비제한 예로는 멜라민-, 유레아- 또는 벤조구아나민-폼알데하이드 축합물이 포함되며, 특정 경우에 단량체성이고, 1 내지 4개의 탄소원자를 함유하는 하나 이상의 알콜로 적어도 부분적으로 에테르화된다. 적당한 아미노플라스트 수지의 비제한 예는 사이테크 인더스트리즈, 인코포레이티드(Cytec Industries, Inc.)에서 사이멜(CYMEL, 등록상표)이란 상표 및 솔루티아, 인코포레이티드(Solutia, Inc.)에서 레지멘(RESIMENE, 등록상표)이란 상표로 상업적으로 시판된다.
특정 태양에서, 경화제 (b)는 차단된 폴리아이소사이아네이트를 포함한다. "차단된 폴리아이소사이아네이트"란 생성된 차단된 아이소사이아네이트기가 주위 온도에서는 활성 수소에 안정하지만 통상적으로 90 내지 200℃의 승온에서는 수지 중의 활성 수소와 반응하도록 아이소사이아네이트기가 화합물과 반응하였음을 의미한다. 폴리아이소사이아네이트는 본원에 참고로 인용된 미국 특허 제 3,984,299 호의 칼럼 1, 1 내지 68 행, 칼럼 2 및 칼럼 3, 1 내지 15 행에 기술된 바와 같이 완 전 차단되거나, 또는 미국 특허 제 3,947,338 호의 칼럼 2, 65 내지 68 행, 칼럼 3 및 칼럼 4, 1 내지 30 행에 기술된 바와 같이 부분 차단되고 중합체 주쇄와 반응할 수 있다.
한 태양에서, 경화성 조성물은 코팅이 하기에서 기술하는 후속 단계에서 형성되는 바이어 내부로 흘러들어가 바이어를 폐쇄하는 것을 방지하는 것을 도울 수 있는 레올로지 조절제를 또한 포함할 수 있다. 코팅 분야에 공지된 임의의 다양한 레올로지 조절제를 상기 목적에 사용할 수 있다. 적당한 레올로지 조절제의 예로는 미국 특허 제 4,601,906 호에 기술된 것과 같은 미분된 형태의 고체 무기 충전제, 및 마이크로겔, 예를 들면, 미국 특허 제 5,096,556 호 및 EP 0 272 500 B1 호에 기술된 것과 같은 양이온성 마이크로겔이 포함된다.
수지 감광성 층(즉, "포토레지스트" 또는 "레지스트")을 필름 위에 적용한다. 한 태양에서, 수지 감광성 층은 비경화된 필름 위에 적용된다. 수지 감광성 층은 양성 또는 음성 포토레지스트일 수 있다. 포토레지스트 층은 필름 표면의 적어도 일부에 적용될 수 있으나, 전형적으로는 필름의 전체 표면에 적용된다. 포토레지스트층은 1 내지 50㎛, 전형적으로는 5 내지 25㎛ 범위의 두께를 가질 수 있으며, 사진석판 가공 분야에서 숙련된 자에게 공지된 임의의 방법에 의해 적용될 수 있다.
적합한 양성 감광성 수지로는 당해 분야에 숙련된 전문가에게 공지된 임의의 것들이 포함된다. 예로는 미국 특허 제 5,600,035 호의 칼럼 3 내지 15에 개시된 것들과 같은 다이나이트로벤질 작용성 중합체가 포함된다. 상기 수지는 높은 수준 의 감광도를 갖는다. 한 태양에서, 수지 감광성 층은 전형적으로는 롤 코팅에 의해 적용된, 다이나이트로벤질 작용성 중합체를 포함하는 조성물이다.
음성 포토레지스트로는 액체 또는 건조-필름 유형의 조성물이 포함된다. 액체 조성물은 압연, 회전 코팅, 스크린 인쇄, 침지 또는 커튼 기술에 의해 적용할 수 있다. 건조-필름 포토레지스트의 예로는 미국 특허 제 3,469,982 호, 제 4,378,264 호 및 제 4,343,885 호에 개시된 것들이 포함된다. 건조-필름 포토레지스트는 전형적으로, 예를 들면, 열간 롤러의 적용에 의해 표면위에 적층된다. 건조 필름을 사용할 수 있으나, 적층에 이용되는 온도 및 시간은 필름 조성물을 경화시키기에는 불충분해야 한다.
감광성층을 적용한 후, 목적하는 패턴을 갖는 포토마스크를 감광성층 위에 배치할 수 있으며, 적층된 기판을 충분한 수준의 적합한 방사선원, 전형적으로는 화학 방사선원에 노출시킬 수 있다(이하에서, "이미지화"로 지칭함). 본원에서 사용된 바와 같이, "충분한 수준의 방사선"이란 용어는 음성 레지스트의 경우에 방사선-노출 영역에서 단량체를 중합시키거나, 또는 양성 레지스트의 경우 중합체를 해중합시키거나 중합체를 보다 가용성이 되도록 만드는 방사선의 수준을 말한다. 이에 의해 방사선-노출 영역과 방사선-차폐 영역 사이에 용해도 차이가 야기된다.
포토-마스크는 방사선원에 노출된 후에 제거될 수 있으며, 적층된 기판은 통상적인 현상액을 사용하여 현상시켜 레지스트의 보다 가용성인 부분을 제거하고 하부의 비경화 코팅의 선택된 영역을 노출시킬 수 있다. 대표적인 현상제는 산성 용액 또는 염기성 용액을 포함한다.
전술한 바와 같이 레지스트를 처리(즉, 이미지화 및 현상)한 후, 이어서 필름 또는 비경화 조성물의 노출 부분(들)을 제거하여 필름 또는 비경화 조성물에 바이어를 형성한다. 필름 또는 경화성 필름을 제거하기 위해 사용된 용액은 산성 용액, 염기성 용액 또는 유기 용매일 수 있다. 산 용액으로 제거될 수 있는 조성물은 아민과 같은 염기성기를 포함하는 중합체를 포함한다. 염기성 용액은 카복실산과 같은 산성기를 포함하는 조성물을 제거할 수 있다. 필름 또는 경화성 조성물의 노출 영역을 제거하는 단계에서, 용액은 중합체 주쇄를 화학적으로 에칭하지 않고, 조성물을 용해시킴으로써 작용한다.
한 태양에서, 산성 용액을 적용하여 감광성층을 현상시키고, 필름의 노출 영역을 염기성 용액의 작용에 의해 제거한다. 또 다른 태양에서는, 염기성 용액을 적용하여 감광성층을 현상시키고, 산성 용액의 작용에 의해 필름의 노출 영역을 제거한다. 또 다른 태양에서, 필름의 노출 영역은 유기 용매의 작용에 의해 제거될 수 있다. 적당한 용매의 비-제한 예로는 지방족, 아르지방족 및 방향족 탄화수소 및 할로카본, 에테르, 알콜, 케톤 및 에스터가 포함된다.
한 태양에서, 필름이 경화성 조성물을 포함하는 경우에, 감광성층은 산성 용액을 적용하여 현상하며, 비경화 코팅의 노출 영역은 염기성 용액을 적용하여 제거한다. 또 다른 태양에서, 감광성층은 염기성 용액을 적용하여 현상하고, 비경화 코팅의 노출 영역은 산성 용액을 적용하여 제거한다. 또 다른 태양에서, 비경화 코팅의 노출 영역은 감광성층의 현상에 사용된 현상제의 작용에 의해 제거될 수 있다. 이 경우, 레지스트를 현상하고 비경화 코팅의 노출 영역을 제거하는 단계는 동시에 일어난다. 또 다른 태양에서, 경화성 조성물의 노출 영역은 전술한 바와 같은 유기 용매의 작용에 의해 제거될 수 있다.
사진석판 가공 분야에 숙련된 자에게는, 감광성층의 현상되지 않은 부분은 필름 또는 경화성 조성물을 제거하기 위해 사용된 용액의 작용에 민감하지 않아야 함이 명백할 것이다. 필름 또는 비경화 조성물의 노출 영역을 제거하면 필름 조성물에 홀의 패턴 또는 관통 바이어가 생성된다.
경화성 조성물의 경우에, 필름을 가열하여 코팅 조성물을 경화시킨다. "경화된"이란 코팅이 열경화 반응에 의해, 산성 또는 염기성 용액, 예를 들면, 전술한 임의의 용액에서 실질적으로 불용성이 되는 것을 의미한다. 코팅 조성물을 경화시키는데 필요한 온도 및 시간은 전술한 특정 수지 (a) 및 경화제 (b) 조합에 따라 달라진다. 경화 온도는 60 내지 220℃, 전형적으로는 100 내지 200℃의 범위일 수 있다. 코팅이 경화될 때, 필름을 관통하는 바이어의 패턴은 손상되지 않고 유지된다. 경화된 필름은 바이어가 존재하는 위치를 제외하고 실질적으로 균일한 두께를 갖는다. 경화 필름 두께는 흔히는 250㎛ 이하, 통상적으로는 150㎛ 이하, 전형적으로는 50㎛ 이하이며, 20㎛ 이하일 수 있다. 한 특정 태양에서, 경화 필름은 유전체 물질을 포함한다.
본 발명의 한 태양에서, 상기 방법은 잔류 레지스트를 스트리핑하는 단계 (g)를 추가로 포함할 수 있다. 또 다른 태양에서, 상기 방법은, (g) 잔류 레지스트를 스트리핑하고; (h) 모든 표면에 금속층을 적용하는 단계를 포함하여, 금속화 기판을 형성하도록 계속될 수 있다. 필름 또는 비경화 필름의 노출 영역의 제거 시, 레지스트는 하부의 필름 또는 비경화 필름을 보호한다. 제거 단계에서 사용되는 용액에 불투과성인 잔류하는 레지스트를 이어서 화학적 스트리핑 공정에 의해 제거할 수 있다.
특정 태양에서, 경화성 조성물의 경우에, 잔류하는 레지스트는 하부의 코팅을 경화시키기 전에 제거한다. 대안적 태양에서, 잔류 레지스트는 하부의 필름을 경화시킨 후에 제거한다. 당해 분야에 숙련된 자라면, 비경화 필름의 노출 영역이 레지스트의 현상에 사용된 것과 동일한 현상제의 작용에 의해 제거될 수 있으며, 하부의 필름을 경화하는 단계는 잔류 레지스트를 스트리핑하는 단계 전에 수행되어야 함을 인지할 것이다.
금속층을 모든 표면에 적용하여 금속화를 수행하여, 필름을 관통하는 금속화된 바이어를 형성시킨다. 적합한 금속으로는 구리 또는 충분한 전도성을 갖는 임의의 금속 또는 합금이 포함된다. 금속은 전형적으로 전기도금, 금속 증착, 무전해 도금 또는 당해 분야에 공지된 임의의 다른 적당한 방법에 의해 적용되어 균일한 금속층을 제공한다. 상기 금속층의 두께는 1 내지 50㎛, 전형적으로 5 내지 25㎛의 범위일 수 있다.
금속화 단계 이전에 필름에 대한 금속층의 접착을 강화시키기 위해, 모든 표면을 이온빔, 전자빔, 코로나 방전 또는 플라즈마 충격으로 처리한 다음 접착 촉진제 층을 모든 표면에 적용할 수 있다. 접착 촉진제 층은 50 내지 5000Å 범위의 두께일 수 있으며, 전형적으로 크롬, 티타늄, 니켈, 코발트, 세슘, 철, 알루미늄, 구리, 금 및 아연, 및 그의 산화물로부터 선택된 금속 또는 금속 산화물이다.
본 발명의 또 다른 태양으로, 상기 방법은 (i) 제 2 레지스트를 단계 (h)에서 적용된 금속층의 모든 표면에 적용하고; (j) 제 2 레지스트를 이미지화하고 현상하여 노출된 하부 금속의 예정된 패턴을 노출하고; (k) 하부 금속층의 노출된 부분을 에칭하고; (l) 잔류하는 제 2 레지스트를 스트리핑하여 전기 회로 패턴을 형성하는 단계를 포함하여, 계속될 수 있다.
금속화 후에, 제 2의 수지 감광성 층(즉, "제 2 포토레지스트" 또는 "제 2 레지스트")을 금속층에 적용할 수 있다. 제 2 레지스트는 한쪽 또는 양쪽 주 표면에 적용될 수 있다. 선택적으로, 포토레지스트를 적용하기 전에, 금속화 기판을 세정하고/하거나 예비처리할 수 있다; 예를 들면, 산 에칭제로 처리하여 산화 금속을 제거할 수 있다. 제 2 레지스트, 및 본 발명의 방법의 임의의 후속 단계에 사용되는 임의의 레지스트는 전술한 바와 같이 양성 또는 음성 포토레지스트일 수 있으며, 상기에서 사용된 레지스트와 같거나 다를 수 있다. 전술한 임의의 레지스트가 제 2 레지스트로 사용하기에 적합하다. 본 발명의 또 다른 태양에서, 레지스트는 전착성일 수 있다. 포토레지스트층은 1 내지 50㎛, 전형적으로는 5 내지 25㎛ 범위의 두께를 가질 수 있으며, 사진석판 가공 분야에서 숙련된 자에게 공지된 임의의 방법에 의해 적용될 수 있다. 적층 온도 및 시간에 제한받지 않고 건조 필름 레지스트를 사용할 수 있다. 부가 또는 감법 가공 방법을 이용하여 목적하는 회로 패턴을 형성할 수 있다.
한 태양에서, 양성 레지스트는 미국 특허 제 5,600,035 호의 실시예 3 내지 6에 개시된 것과 같은 다이나이트로벤질 작용성 폴리우레탄 및 에폭시-아민 중합체 를 포함하는 전착성 조성물을 포함한다.
또 다른 태양에서, 액체 음성 레지스트는 전착, 바람직하게는 양이온성 전착에 의해 적용된다. 전착성 포토레지스트 조성물은 양이온성 또는 음이온성일 수 있는 이온성 중합체성 물질을 포함하며, 폴리에스터, 폴리우레탄, 아크릴 및 폴리에폭사이드로부터 선택될 수 있다. 음이온 전착에 의해 적용된 포토레지스트의 예는 미국 특허 제 3,738,835 호에 개시되어 있다. 양이온 전착에 의해 적용된 포토레지스트는 미국 특허 제 4,592,816 호에 기술되어 있다.
제 2 레지스트를 상기에서 상세히 기술한 바와 같이 처리(즉, 이미지화 및 현상)하여 노출된 하부 금속의 패턴을 수득한다. 양쪽 주 표면이 제 2 레지스트 층을 포함하는 경우, 적층된 기판의 대향 표면은 동시에 또는 차례로 이미지화되고 처리될 수 있다. 이어서, 금속을 수용성 금속 착체로 전환시키는 금속 에칭제를 사용하여 노출된 금속을 에칭할 수 있다. 가용성 착체는, 예를 들면, 물 분무에 의해 제거할 수 있다.
제 2 레지스트는 에칭 단계시 하부의 금속을 보호한다. 에칭제에 불투과성인 남은 제 2 레지스트는 이어서 화학적 스트리핑 공정에 의해 제거하여 금속화 관통 바이어에 의해 접속된 양쪽 주 표면 상에 회로 패턴을 제공할 수 있다.
또 다른 태양으로, 상기 방법은 (m) 모든 표면에 유전체 조성물을 적용하고; (n) 유전체 조성물에 예정된 위치에 홀을 제공하고; (o) 모든 표면에 제 2 금속 층을 적용하고; (p) 제 2 금속층의 모든 표면에 제 3의 레지스트를 적용하고; (q) 제 3의 레지스트를 이미지화하고 현상하여 제 2 금속층의 예정된 패턴을 노출 하고; (r) 제 2 금속층의 노출 부분을 에칭하여 전기 회로 패턴을 형성하는 단계를 포함하여, 더 계속될 수 있다. 선택적으로, 상기 방법은 잔류하는 제 3의 레지스트를 스트리핑하는 단계 (s)를 추가로 포함한다.
회로화된 층에 적용되는 유전체 조성물은 당해 분야에 숙련된 전문가에게 공지되어 있는 임의의 유전체 조성물일 수 있다. 상기 층은 회로 패턴의 적층된 층을 절연하는 역할을 한다. 코팅 조성물은 등각성 코팅을 형성한다, 즉, 기판내의 및/또는 기판을 관통하는 임의의 바이어의 내부 표면을 포함하여, 모든 표면위의 기판을 덮는다. 유전체 조성물은 코팅 분야에 공지된 다양한 방법 중 임의 방법에 의해 적용될 수 있다. 상기 방법의 예로는 스크린 인쇄, 커튼 코팅, 롤 코팅, 침지 코팅 기술, 분무 코팅, 증착, 회전 코팅 및 건조 필름 적층이 포함되나, 이로 한정되지는 않는다. 당해 분야에 숙련된 자라면 적용 방법으로서 전착은 실질적으로 전체 표면 위에서 전도성인 기판에만 적합할 것임을 인지할 것이다. 전형적인 유전체 조성물의 비-제한 예로는 폴리이미드, 에폭시, 폴리(파라자일릴렌), 폴리테트라플루오로에틸렌 및 벤조사이클로뷰텐이 포함된다.
당해 분야에 숙련된 자에게 공지된 임의의 방법에 의해 유전체 조성물에 홀 또는 바이어가 제공될 수 있다. 홀을 제공하는 방법의 한 예는 레이저 천공이다. 홀은 또한 사진석판술에 의해 제공될 수 있으나, 단, 유전체 물질은 WO 01/77753 호에 기술된 바와 같이 감광성 폴리이미드와 같이 감광성이다. 홀은 또한 동시계류중인 특허출원에 기술된 바와 같이 비경화된 경화성 코팅 조성물에 제공될 수 있다. 홀을 제공하는 또 다른 방법의 비-제한 예로는 플라즈마 에칭, 화학 에칭 및 기계적 천공이 포함된다. 상기와 같이 제공된 홀은 유전체를 통과하여 하부의 회로화 층까지 연장되거나("블라인드 바이어"), 또는 전체 적층된 기판을 통과하여 반대쪽 면까지 연장될(따라서 "관통 바이어"를 형성할) 수 있다.
바이어를 형성한 후, 바이어 표면을 포함하여 모든 표면에 금속층을 적용할 수 있다. 이에 의해 기판까지 및/또는 기판을 관통하는 금속화 바이어가 형성된다. 적합한 금속으로는 구리, 또는 충분한 전도성을 갖는 임의의 금속 또는 합금이 포함된다. 금속은 전술한 임의의 방법에 의해 적용될 수 있다. 상기 금속층은 두께가 1 내지 50㎛, 전형적으로 5 내지 25㎛의 범위일 수 있다. 하부 유전체 층의 제조는 전술한 바와 같이 수행할 수 있다.
금속화 후에, 제 3의 수지 감광성 층(즉, "제 3 포토레지스트" 또는 "제 3 레지스트")을 금속층에 적용할 수 있다. 선택적으로, 포토레지스트를 적용하기 전에, 금속화 기판을 세정하고/하거나 예비처리할 수 있다; 예를 들면, 산 에칭제로 처리하여 산화 금속을 제거할 수 있다. 제 3 레지스트는 전술한 바와 같이 양성 또는 음성 포토레지스트일 수 있으며, 선행 단계들에서 사용된 레지스트와 같거나 다를 수 있다. 전술한 임의의 레지스트가 제 3 레지스트로 사용하기에 적합하다.
제 3 레지스트를 상기에서 상세히 기술한 바와 같이 처리하여 노출된 하부 금속의 패턴을 수득한다. 적층된 기판의 대향 표면은 동시에 또는 차례로 이미지화되고 처리될 수 있다. 이어서, 금속을 수용성 금속 착체로 전환시키는 금속 에칭제를 사용하여 노출된 금속을 에칭할 수 있다. 가용성 착체는, 예를 들면, 물 분무에 의해 제거할 수 있다.
제 3 레지스트는 에칭 단계시 하부의 금속을 보호한다. 에칭제에 불투과성인 잔류하는 제 3 레지스트는 이어서 화학적 스트리핑 공정에 의해 제거하여 금속화 관통 바이어에 의해 접속된 양쪽 주 표면 상에 회로 패턴을 제공할 수 있다. 회로 패턴의 하부 층은 금속화 블라인드 바이어에 의해 접속된다.
적층된 기판 위에 회로 패턴을 제조한 후, 상기 방법의 단계 (m) 내지 (t)를 1회 이상 반복하여 다층 회로 조립체를 제조할 수 있다. 방법 전체에 걸쳐 다양한 단계에서 사용된 레지스트는 또한 선행 단계들에서 사용된 것과 같거나 다를 수 있다.
상기 언급한 바와 같이, 본 발명은 또한 하기의 단계를 포함하는, 다층 전기 회로 조립체의 제조 방법에 관한 것이다: (a) 전술한 임의의 경화성 조성물과 같은 경화성 조성물의 실질적으로 공극이 없는 경화성 필름을 제공하고; (b) 경화성 필름 위에 전술한 임의의 레지스트 조성물을 적용하고; (c) 전술한 방법을 이용하여 레지스트를 예정된 위치에서 이미지화하고; (d) 전술한 방법을 이용하여 레지스트를 현상하여 경화성 필름의 예정된 영역을 노출시키고; (e) 상기에서 상세히 기술한 임의의 조건을 이용하여 경화성 필름의 노출 영역을 제거하여 경화성 필름을 관통하는 홀을 형성하고; (f) 전술한 바와 같이 경화성 조성물을 경화시키기에 충분한 온도로 충분한 시간동안 단계 (e)의 경화성 필름을 가열하고; (g) 상기 언급한 바와 같은 통상적인 방법에 의해 잔류하는 레지스트를 스트리핑하고; (h) 전술한 바와 같이 모든 표면에 금속층을 적용하고; (i) 단계 (h)에서 적용된 금속층의 모든 표면 위에 제 2 레지스트로서 전술한 임의의 레지스트 조성물을 적용하고; (j) 전술한 방법을 이용하여 제 2 레지스트를 이미지화하고 현상하여 노출된 하부 금속의 예정된 패턴을 노출하고; (k) 전술한 바와 같이 하부 금속층의 노출 부분을 에칭하고; (l) 상기 언급한 바와 같은 통상적인 방법에 의해 잔류하는 제 2 레지스트를 스트리핑하여 전기 회로 패턴을 형성하고; (m) 모든 표면에 전술한 임의의 유전체 조성물을 적용하고; (n) 전술한 임의의 방법을 이용하여 유전체 조성물에 예정된 위치에 바이어를 제공하고; (o) 모든 표면에 제 2 금속 층을 적용하고; (p) 전술한 바와 같은 제 2 금속층의 모든 표면에 제 3의 레지스트로서 전술한 임의의 레지스트 조성물을 적용하고; (q) 전술한 방법을 이용하여 제 3 레지스트를 이미지화하고 현상하여 제 2 금속층의 예정된 패턴을 노출하고; (r) 전술한 바와 같이 제 2 금속층의 노출 부분을 에칭하여 전기 회로 패턴을 형성하고; (s) 상기 언급한 바와 같은 통상적인 방법에 의해 잔류하는 제 3 레지스트를 스트리핑하고; (t) 선택적으로, 단계 (m) 내지 (s)를 1회 이상 반복하여 상호연결되는 전기 회로 패턴의 다중 층을 형성하는 단계.
당해 분야에 숙련된 자라면 광범위한 본 발명의 개념으로부터 벗어나지 않고 전술한 태양들에 변화가 이루어질 수 있음을 인지할 것이다. 그러므로, 본 발명은 개시된 특정 태양들로 한정되지 않으며, 첨부된 청구의 범위에 의해 정의되는 바와 같은, 본 발명의 진의 및 범주에 속하는 변형을 포함하는 것으로 이해해야 한다.

Claims (47)

  1. (a) 경화성 조성물로 이루어진, 공극이 없는 경화성 필름을 제공하고;
    (b) 상기 경화성 필름 위에 레지스트를 적용하고;
    (c) 상기 레지스트를 예정된 위치에서 이미지화하고;
    (d) 상기 레지스트를 현상하여 경화성 필름의 예정된 영역을 노출시키고;
    (e) 경화성 필름의 노출 영역을 제거하여 상기 경화성 필름을 관통하는 홀을 형성하고;
    (f) 단계 (e)의 경화성 필름을 가열하여 경화성 조성물을 경화시키는 단계를 포함하는, 기판을 관통하는 바이어(via)를 형성하는 방법.
  2. 제 1 항에 있어서,
    (g) 잔류하는 레지스트를 스트리핑하고; (h) 선택적으로, 모든 표면에 금속층을 적용하는 단계를 추가로 포함하는 방법.
  3. 제 2 항에 있어서,
    단계 (h)에서 적용된 금속이 구리를 포함하는 방법.
  4. 제 2 항에 있어서,
    단계 (f)를 단계 (g)에 앞서 수행하는 방법.
  5. 제 2 항에 있어서,
    단계 (g)를 단계 (f)에 앞서 수행하는 방법.
  6. 제 1 항에 있어서,
    상기 경화성 조성물이 (a) 하나 이상의 활성 수소-함유 수지, 및 (b) 상기 (a)의 활성 수소와 반응성인 하나 이상의 경화 시약을 포함하는 방법.
  7. 제 6 항에 있어서,
    상기 활성 수소-함유 수지가 폴리에폭사이드 중합체, 아크릴 중합체, 폴리에스터 중합체, 우레탄 중합체, 실리콘 계 중합체, 폴리에테르 중합체, 폴리유레아 중합체, 비닐 중합체, 폴리아마이드 중합체, 폴리이미드 중합체, 그의 혼합물 및 그의 공중합체로부터 선택된 하나 이상의 중합체를 포함하는 방법.
  8. 제 6 항에 있어서,
    상기 경화제 (b)가 차단된 아이소사이아네이트, 카보디이미드, 아지리딘, 에폭시, 아미노플라스트, 활성 에스터 및 그의 혼합물로부터 선택되는 방법.
  9. 제 1 항에 있어서,
    단계 (d) 및 (e)가 동시에 일어나는 방법.
  10. 제 1 항에 있어서,
    단계 (d)에서 산성 용액을 적용하여 레지스트를 현상하고, 단계 (e)에서 염기성 용액을 적용하여 경화성 코팅을 제거하는 방법.
  11. 제 1 항에 있어서,
    단계 (d)에서 염기성 용액을 적용하여 레지스트를 현상하고, 단계 (e)에서 산성 용액을 적용하여 경화성 코팅을 제거하는 방법.
  12. 제 1 항에 있어서,
    단계 (e)에서 경화성 조성물을 유기 용매를 적용하여 제거하는 방법.
  13. 제 1 항에 있어서,
    단계 (f) 후에 수득된 경화된 조성물이 유전체 물질을 포함하는 방법.
  14. 제 2 항에 있어서,
    하기의 후속 단계를 추가로 포함하는 방법:
    (i) 제 2 레지스트를 단계 (h)에서 적용된 금속층의 모든 표면 위에 적용하고;
    (j) 상기 제 2 레지스트를 이미지화하고 현상하여 노출된 하부 금속의 예정된 패턴 을 노출시키고;
    (k) 하부 금속층의 상기 노출된 부분을 에칭하고;
    (l) 잔류하는 제 2 레지스트를 스트리핑하여 전기 회로 패턴을 형성하는 단계.
  15. 제 14 항에 있어서,
    단계 (j)에서 레지스트를 단계 (i)의 기판의 양쪽 주 표면 위에서 이미지화하는 방법.
  16. 제 14 항에 있어서,
    하기의 후속 단계를 추가로 포함하는 방법:
    (m) 모든 표면에 유전체 조성물을 적용하고;
    (n) 상기 유전체 조성물에 예정된 위치에 홀을 제공하고;
    (o) 모든 표면에 제 2 금속 층을 적용하고;
    (p) 상기 제 2 금속층의 모든 표면에 제 3의 레지스트를 적용하고;
    (q) 상기 제 3의 레지스트를 이미지화하고 현상하여 제 2 금속층의 예정된 패턴을 노출시키고;
    (r) 제 2 금속층의 상기 노출 부분을 에칭하여 전기 회로 패턴을 형성하는 단계.
  17. 제 16 항에 있어서,
    (s) 잔류하는 제 3의 레지스트를 스트리핑하는 단계를 추가로 포함하는 방법.
  18. 제 17 항에 있어서,
    단계 (s)의 완료시, 단계 (m) 내지 (s)를 1회 이상 반복하여 목적하는 수의 상호연결된 전기 회로 패턴 층을 수득하는 방법.
  19. (a) 경화성 조성물의 공극이 없는 경화성 필름을 제공하고;
    (b) 상기 경화성 필름 위에 레지스트를 적용하고;
    (c) 상기 레지스트를 예정된 위치에서 이미지화하고;
    (d) 상기 레지스트를 현상하여 경화성 필름의 예정된 영역을 노출시키고;
    (e) 경화성 필름의 노출 영역을 제거하여 상기 경화성 필름을 관통하는 홀을 형성하고;
    (f) 단계 (e)의 경화성 필름을 가열하여 경화성 조성물을 경화시키고;
    (g) 잔류하는 레지스트를 스트리핑하고;
    (h) 모든 표면에 금속층을 적용하고;
    (i) 단계 (h)에서 적용된 금속층의 모든 표면 위에 제 2 레지스트를 적용하고;
    (j) 상기 제 2 레지스트를 이미지화하고 현상하여 노출된 하부 금속의 예정된 패턴을 노출시키고;
    (k) 하부 금속층의 상기 노출 부분을 에칭하고;
    (l) 잔류하는 제 2 레지스트를 스트리핑하여 전기 회로 패턴을 형성하고;
    (m) 모든 표면에 유전체 조성물을 적용하고;
    (n) 상기 유전체 조성물에 예정된 위치에 바이어를 제공하고;
    (o) 모든 표면에 제 2 금속 층을 적용하고;
    (p) 상기 제 2 금속층의 모든 표면에 제 3의 레지스트를 적용하고;
    (q) 상기 제 3의 레지스트를 이미지화하고 현상하여 제 2 금속층의 예정된 패턴을 노출시키고;
    (r) 제 2 금속층의 상기 노출 부분을 에칭하여 전기 회로 패턴을 형성하고;
    (s) 잔류하는 제 3의 레지스트를 스트리핑하고;
    (t) 선택적으로, 단계 (n) 내지 (t)를 1회 이상 반복하여 상호연결되는 전기 회로 패턴의 다중 층을 형성하는 단계를 포함하는, 다층 전기 회로 조립체의 제조 방법.
  20. 제 19 항에 있어서,
    단계 (h)에서 적용된 금속이 구리를 포함하는 방법.
  21. 제 19 항에 있어서,
    단계 (f)를 단계 (g)에 앞서 수행하는 방법.
  22. 제 19 항에 있어서,
    단계 (g)를 단계 (f)에 앞서 수행하는 방법.
  23. 제 19 항에 있어서,
    상기 경화성 조성물이 (a) 하나 이상의 활성 수소-함유 수지, 및 (b) 상기 (a)의 활성 수소와 반응성인 하나 이상의 경화 시약을 포함하는 방법.
  24. 제 23 항에 있어서,
    상기 활성 수소-함유 수지가 폴리에폭사이드 중합체, 아크릴 중합체, 폴리에스터 중합체, 실리콘 계 중합체, 우레탄 중합체, 폴리에테르 중합체, 폴리유레아 중합체, 비닐 중합체, 폴리아마이드 중합체, 폴리이미드 중합체, 그의 혼합물 및 그의 공중합체로부터 선택된 하나 이상의 중합체를 포함하는 방법.
  25. 제 23 항에 있어서,
    상기 경화제 (b)가 차단된 아이소사이아네이트, 카보디이미드, 아지리딘, 에폭시, 아미노플라스트, 활성 에스터 및 그의 혼합물로부터 선택되는 방법.
  26. 제 19 항에 있어서,
    단계 (d) 및 (e)가 동시에 일어나는 방법.
  27. 제 19 항에 있어서,
    단계 (d)에서 산성 용액을 적용하여 레지스트를 현상하고, 단계 (e)에서 염기성 용액을 적용하여 경화성 코팅을 제거하는 방법.
  28. 제 19 항에 있어서,
    단계 (d)에서 염기성 용액을 적용하여 레지스트를 현상하고, 단계 (e)에서 산성 용액을 적용하여 경화성 코팅을 제거하는 방법.
  29. 제 19 항에 있어서,
    단계 (e)에서 경화성 조성물을 유기 용매를 적용하여 제거하는 방법.
  30. 제 19 항에 있어서,
    단계 (f) 후에 수득된 경화된 조성물이 유전체 물질을 포함하는 방법.
  31. 제 19 항에 있어서,
    단계 (j)에서 레지스트를 단계 (i)의 기판의 양쪽 주 표면 위에서 이미지화하는 방법.
  32. (a) 공극이 없는 필름을 제공하고;
    (b) 상기 필름 위에 레지스트를 적용하고;
    (c) 상기 레지스트를 예정된 위치에서 이미지화하고;
    (d) 상기 레지스트를 현상하여 필름의 예정된 영역을 노출시키고;
    (e) 필름의 노출 영역을 제거하여 상기 필름을 관통하는 홀을 형성하는 단계를 포함하는, 기판을 관통하는 바이어를 형성하는 방법.
  33. 제 32 항에 있어서,
    (g) 잔류하는 레지스트를 스트리핑하고; (h) 선택적으로, 모든 표면에 금속층을 적용하는 단계를 추가로 포함하는 방법.
  34. 제 33 항에 있어서,
    단계 (h)에서 적용된 금속이 구리를 포함하는 방법.
  35. 제 32 항에 있어서,
    단계 (d)에서 산성 용액을 적용하여 레지스트를 현상하고, 단계 (e)에서 염기성 용액을 적용하여 필름의 노출 영역을 제거하는 방법.
  36. 제 32 항에 있어서,
    단계 (d)에서 염기성 용액을 적용하여 레지스트를 현상하고, 단계 (e)에서 산성 용액을 적용하여 필름의 노출 영역을 제거하는 방법.
  37. 제 32 항에 있어서,
    단계 (e)에서 유기 용매를 적용하여 필름의 노출 영역을 제거하는 방법.
  38. 제 32 항에 있어서,
    필름이 유전체 물질을 포함하는 방법.
  39. 제 33 항에 있어서,
    하기의 후속 단계를 추가로 포함하는 방법:
    (i) 제 2 레지스트를 단계 (h)에서 적용된 금속층의 모든 표면 위에 적용하고;
    (j) 상기 제 2 레지스트를 이미지화하고 현상하여 노출된 하부 금속의 예정된 패턴을 노출시키고;
    (k) 하부 금속층의 상기 노출된 부분을 에칭하고;
    (l) 잔류하는 제 2 레지스트를 스트리핑하여 전기 회로 패턴을 형성하는 단계.
  40. 제 39 항에 있어서,
    단계 (j)에서 레지스트를 단계 (i)의 기판의 양쪽 주 표면 위에서 이미지화하는 방법.
  41. 제 39 항에 있어서,
    하기의 후속 단계를 추가로 포함하는 방법:
    (m) 모든 표면에 유전체 조성물을 적용하고;
    (n) 상기 유전체 조성물에 예정된 위치에 홀을 제공하고;
    (o) 모든 표면에 제 2 금속 층을 적용하고;
    (p) 상기 제 2 금속층의 모든 표면에 제 3의 레지스트를 적용하고;
    (q) 상기 제 3의 레지스트를 이미지화하고 현상하여 제 2 금속층의 예정된 패턴을 노출시키고;
    (r) 제 2 금속층의 상기 노출 부분을 에칭하여 전기 회로 패턴을 형성하는 단계.
  42. 제 41 항에 있어서,
    (s) 잔류하는 제 3의 레지스트를 스트리핑하는 단계를 추가로 포함하는 방법.
  43. 제 42 항에 있어서,
    단계 (s)의 완료시, 단계 (m) 내지 (s)를 1회 이상 반복하여 목적하는 수의 상호연결된 전기 회로 패턴 층을 수득하는 방법.
  44. 제 1 항의 방법에 의해 제조된 기판.
  45. 제 2 항의 방법에 의해 제조된 기판.
  46. 제 19 항의 방법에 의해 제조된 회로 조립체.
  47. 제 32 항의 방법에 의해 제조된 기판.
KR1020047021341A 2002-06-27 2003-06-27 중합체 기판에 홀을 형성하는 방법 KR100659808B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/183,674 US6824959B2 (en) 2002-06-27 2002-06-27 Process for creating holes in polymeric substrates
US10/183,674 2002-06-27
PCT/US2003/020477 WO2004004430A1 (en) 2002-06-27 2003-06-27 Process for creating holes in polymeric substrates

Publications (2)

Publication Number Publication Date
KR20050006301A KR20050006301A (ko) 2005-01-15
KR100659808B1 true KR100659808B1 (ko) 2006-12-19

Family

ID=29779180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047021341A KR100659808B1 (ko) 2002-06-27 2003-06-27 중합체 기판에 홀을 형성하는 방법

Country Status (11)

Country Link
US (1) US6824959B2 (ko)
EP (1) EP1523868B1 (ko)
JP (3) JP4411410B2 (ko)
KR (1) KR100659808B1 (ko)
CN (1) CN1672472A (ko)
AU (1) AU2003245746A1 (ko)
DE (1) DE60317902T2 (ko)
ES (1) ES2297175T3 (ko)
MY (1) MY134327A (ko)
TW (1) TWI228953B (ko)
WO (1) WO2004004430A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050153107A1 (en) * 2004-01-12 2005-07-14 Tdk Corporation Substrate having functional layer pattern formed thereon and method of forming functional layer pattern
CA2589485A1 (en) * 2004-12-07 2006-06-15 Ronald W. Whittaker Miniature circuitry and inductive components and methods for manufacturing same
KR100738055B1 (ko) * 2005-05-18 2007-07-12 삼성에스디아이 주식회사 전자소자의 적층 형성 방법 및 이를 이용한 ｆｅｄ의제조방법
US8008188B2 (en) 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
US8637778B2 (en) * 2010-04-08 2014-01-28 Intel Corporation Debond interconnect structures

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3451793A (en) 1966-02-12 1969-06-24 Toko Inc Magnetic thin film wire with multiple laminated film coating
US3469982A (en) 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
FR2041471A5 (en) 1969-04-25 1971-01-29 Cii Multi-layer circuits with thermosetting - dielectric
US3984299A (en) 1970-06-19 1976-10-05 Ppg Industries, Inc. Process for electrodepositing cationic compositions
US3738835A (en) 1971-10-21 1973-06-12 Ibm Electrophoretic photoresist composition and a method of forming etch resistant masks
US3947338A (en) 1971-10-28 1976-03-30 Ppg Industries, Inc. Method of electrodepositing self-crosslinking cationic compositions
US3793278A (en) 1972-03-10 1974-02-19 Ppg Industries Inc Method of preparing sulfonium group containing compositions
US3833436A (en) 1972-09-05 1974-09-03 Buckbee Mears Co Etching of polyimide films
DE2707405C3 (de) 1976-07-19 1987-12-03 Vianova Kunstharz Ag, Werndorf Verfahren zur Herstellung von Bindemitteln für die Elektrotauchlackierung
US4343885A (en) 1978-05-09 1982-08-10 Dynachem Corporation Phototropic photosensitive compositions containing fluoran colorformer
JPS5527647A (en) 1978-08-17 1980-02-27 Nippon Telegraph & Telephone Paint for forming insulating film of conductive printed circuit board and method of forming insulating film
CA1143498A (en) 1978-12-11 1983-03-22 Petrus G. Kooymans Thermosetting resinous binder compositions, their preparation, and use as coating materials
JPS56136416A (en) * 1980-03-27 1981-10-24 Matsushita Electric Works Ltd Limit switch
US4378264A (en) 1980-05-27 1983-03-29 E. I. Du Pont De Nemours And Company Integrated laminating process
JPS58108229A (ja) 1981-12-21 1983-06-28 Hitachi Ltd ポリイミド系樹脂膜の選択エツチング方法
JPS59133232A (ja) 1983-01-21 1984-07-31 Hitachi Ltd ポリイミドのエツチング方法
GB8327756D0 (en) 1983-10-17 1983-11-16 Ici Plc Extraction process
US4508749A (en) 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light
US4592816A (en) 1984-09-26 1986-06-03 Rohm And Haas Company Electrophoretic deposition process
EP0272500B1 (en) 1986-11-28 1993-05-05 Nippon Paint Co., Ltd. Cationic micro gel praticle dispersion and a coating composition therefrom
JPH0287590A (ja) 1988-09-22 1990-03-28 Shindo Denshi Kogyo Kk フイルム回路基板の貫通穴形成方法
US5242713A (en) 1988-12-23 1993-09-07 International Business Machines Corporation Method for conditioning an organic polymeric material
EP0433720A3 (en) 1989-12-22 1992-08-26 Siemens Aktiengesellschaft Method of applying a solder stop coating on printed circuit boards
US5096556A (en) 1990-06-25 1992-03-17 Ppg Industries, Inc. Cationic microgels and their use in electrodeposition
JPH04355990A (ja) 1990-09-18 1992-12-09 Fujitsu Ltd 回路基板およびその製造方法
US5229550A (en) 1990-10-30 1993-07-20 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5298685A (en) 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
US5153986A (en) 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5242780A (en) 1991-10-18 1993-09-07 Industrial Technology Research Institute Electrophoretic positive working photosensitive composition comprising as the photosensitive ingredient an aliphatic polyester having o-quinone diazide on the side chain and end groups
US5227008A (en) 1992-01-23 1993-07-13 Minnesota Mining And Manufacturing Company Method for making flexible circuits
GB2265021B (en) 1992-03-10 1996-02-14 Nippon Steel Chemical Co Photosensitive materials and their use in forming protective layers for printed circuit and process for preparation of printed circuit
JPH05320313A (ja) 1992-05-27 1993-12-03 Murata Mfg Co Ltd 電子部品封止用樹脂組成物
JPH05343837A (ja) 1992-06-05 1993-12-24 Taiyo Ink Mfg Ltd ソルダーレジストインキ組成物及びソルダーレジストパターン形成方法
JPH06268378A (ja) 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 多層配線基板のビアホールの形成方法
US5600035A (en) 1994-07-13 1997-02-04 Ppg Industries, Inc. Positive photoactive compounds based on 2,6-dinitro benzyl groups and 2,5-dinitro benzyl groups
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US6303230B1 (en) 1995-01-17 2001-10-16 Nippon Steel Chemical Co., Ltd. Laminates
JPH09148748A (ja) * 1995-11-20 1997-06-06 Taiyo Ink Mfg Ltd 多層プリント配線板及びその製造方法並びにそれに用いる樹脂絶縁層形成用組成物
US6117931A (en) * 1996-07-01 2000-09-12 Basf Corporation Curable coating compositions having improved effect pigment orientation and a method of using the same
US6080526A (en) * 1997-03-24 2000-06-27 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JPH1121359A (ja) 1997-06-30 1999-01-26 Process Lab Micron:Kk ポリエステル系フィルムの化学エッチング方法
JPH1171501A (ja) 1997-08-29 1999-03-16 Hitachi Chem Co Ltd エポキシ樹脂組成物及びそれを用いた硬化物
JP3339387B2 (ja) 1997-11-07 2002-10-28 日立電線株式会社 Ｔａｂ用テープの製造方法
JP3067021B2 (ja) 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
JP4257877B2 (ja) * 1998-10-08 2009-04-22 関西ペイント株式会社 塗料組成物
JP2000227665A (ja) * 1998-11-02 2000-08-15 Kansai Paint Co Ltd パターン形成方法
US6177357B1 (en) 1999-04-30 2001-01-23 3M Innovative Properties Company Method for making flexible circuits
US6379865B1 (en) 2000-04-11 2002-04-30 3M Innovative Properties Company Photoimageable, aqueous acid soluble polyimide polymers
JP2001305750A (ja) 2000-04-18 2001-11-02 Toray Eng Co Ltd ポリイミドフィルムのエッチング方法
JP4685236B2 (ja) * 2000-12-13 2011-05-18 三菱レイヨン株式会社 熱硬化性被覆組成物

Also Published As

Publication number Publication date
KR20050006301A (ko) 2005-01-15
JP2010118708A (ja) 2010-05-27
TW200414848A (en) 2004-08-01
US20040000426A1 (en) 2004-01-01
EP1523868B1 (en) 2007-12-05
TWI228953B (en) 2005-03-01
EP1523868A1 (en) 2005-04-20
JP4411410B2 (ja) 2010-02-10
DE60317902T2 (de) 2008-10-23
US6824959B2 (en) 2004-11-30
WO2004004430A1 (en) 2004-01-08
JP2005531162A (ja) 2005-10-13
DE60317902D1 (de) 2008-01-17
ES2297175T3 (es) 2008-05-01
AU2003245746A1 (en) 2004-01-19
JP2007027786A (ja) 2007-02-01
MY134327A (en) 2007-12-31
CN1672472A (zh) 2005-09-21

Similar Documents

Publication Publication Date Title
KR100852027B1 (ko) 회로 조립체에 비아를 형성하는 방법
KR100250173B1 (ko) 다층 프린트 배선판의 제조방법
KR100777994B1 (ko) 엄격한 공차로 매입된 소자를 구비하는 인쇄 회로 기판형성 방법
JP2013211585A (ja) バイア内の導電性コア上に電着コーティングを有する回路ボードおよびその作製方法
JP2010118708A (ja) ポリマー基板にホールをつくるためのプロセス
EP2496062A1 (en) Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials
US8598467B2 (en) Multi-layer circuit assembly and process for preparing the same
JPH06268339A (ja) フレックスリジッド多層プリント配線板およびその製造方法
KR100718393B1 (ko) 다층 회로 에셈블리 및 이것의 제조방법
JP6617811B2 (ja) 接着フィルム、硬化体の製造方法、硬化体、配線板、及び半導体装置
JP3593351B2 (ja) 多層配線基板の製造方法
JPS61127196A (ja) 多層配線板の製造法
JPH10209645A (ja) 多層プリント基板の製造方法
JP2000124614A (ja) 多層プリント配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131126

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee