KR100658525B1 - 테스트용 검사 패드 및 이를 이용한 저항차 보상방법 - Google Patents
테스트용 검사 패드 및 이를 이용한 저항차 보상방법 Download PDFInfo
- Publication number
- KR100658525B1 KR100658525B1 KR1020000030862A KR20000030862A KR100658525B1 KR 100658525 B1 KR100658525 B1 KR 100658525B1 KR 1020000030862 A KR1020000030862 A KR 1020000030862A KR 20000030862 A KR20000030862 A KR 20000030862A KR 100658525 B1 KR100658525 B1 KR 100658525B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistance
- test
- line
- gate
- test pad
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 112
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000007689 inspection Methods 0.000 title claims description 13
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 230000002950 deficient Effects 0.000 claims 2
- 238000005259 measurement Methods 0.000 abstract description 8
- 230000001681 protective effect Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910004205 SiNX Inorganic materials 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
Abstract
본 발명은 데이터 및 게이트의 이븐 및 오드라인간의 저항차를 보상 할 수 있도록 한 테스트용 검사 패드 및 이를 이용한 저항차 보상방법에 관한 것이다.
본 발명의 테스트용 검사 패드는 테스트용 검사 패드와 박막 트랜지스터 사이에 설치되어 이븐 및 오드라인간의 저항차를 보상할 수 있는 저항조절부를 구비한다.
본 발명에 따른 테스트용 검사 패드에 의하면 측정단자와 연결라인 사이에 저항조절부를 형성하여 이븐 및 오드라인간의 저항차를 보상할 수 있다
Description
도 1은 통상적인 박막 트랜지스터를 나타내는 단면도.
도 2는 종래의 테스트용 검사 패드를 나타내는 평면도.
도 3은 게이트 오드라인에 형성되는 테스트용 검사 패드를 나타내는 단면도.
도 4는 게이트 오드라인에 형성되는 연결라인을 나타내는 단면도.
도 5는 게이트 이븐라인에 형성되는 테스트용 검사 패드를 나타내는 단면도
도 6은 게이트 이븐라인에 형성되는 연결라인을 나타내는 단면도.
도 7은 본 발명의 제 1 실시예에 의한 테스트용 검사 패드를 나타내는 평면도.
도 8은 도 7에 도시된 게이트 오드라인에 형성되는 저항조절부를 나타내는 단면도.
도 9는 도 7에 도시된 게이트 이븐라인에 형성되는 저항조절부를 나타내는 단면도.
도 10은 본 발명의 제 2 실시예에 의한 테스트용 검사 패드를 나타내는 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
18,66 : 기판 20 : 게이트전극
21,68 : 게이트라인 22,70 : 게이트절연막
24,74 : 반도체층 23,56,86 : 전극라인
26 : 오믹접촉층 28 : 소오스전극
29,76 : 데이터라인 30 : 드레인전극
32,72 : 보호막 34,52,82 : 화소전극
40,54,84,94 : 패시베이션 홀 42,64,96 : 연결라인
44,50,80 : 측정부 58,88 : 저항조절부
60,90 : 횡저항부 61,91 : 종저항부
62,92 : 절연부
본 발명은 테스트용 검사 패드 및 이를 이용한 저항차 보상방법에 관한 것으로, 특히 데이터 및 게이트의 이븐 및 오드라인간의 저항차를 보상 할 수 있도록 한 테스트용 검사 패드 및 이를 이용한 저항차 보상방법에 관한 것이다.
액정 표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 PC, 사무 자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.
액티브 매트릭스 타입의 액정표시장치는 화소들이 게이트라인들과 데이터라인들의 교차부들 각각에 배열되어진 화소매트릭스(Picture Element Matrix 또는 Pixel Matrix)에 텔레비전 신호와 같은 비디오신호에 해당하는 화상을 표시하게 된다. 화소들 각각은 데이터라인으로부터의 데이터신호의 전압레벨에 따라 투과 광량을 조절하는 액정셀을 포함한다. TFT는 게이트라인과 데이터라인들의 교차부에 설치되어 게이트라인으로부터의 스캔신호에 응답하여 액정셀 쪽으로 전송될 데이터신호를 절환하게 된다.
도 1을 참조하면, 기판(18) 위에 형성된 TFT가 도시되어 있다. TFT의 제조공정은 다음과 같다. 먼저, 게이트전극(20)과 게이트라인이 Al, Mo, Cr 등의 금속으로 기판(18) 상에 증착된 후, 사진식각법에 의해 패터닝된다. 게이트전극(20)이 형성된 기판(18) 상에는 SiNx 등의 무기막으로 된 게이트절연막(22)이 형성된다. 게이트절연막(22) 위에는 비정질 실리콘(amorphous-Si : 이하 "a-Si"이라 함)으로 된 반도체층(24)과 n+ 이온이 도핑된 a-Si으로 된 오믹접촉층(26)이 연속 증착된다. 오믹접촉층(26)과 게이트절연막(22) 위에는 Mo, Cr 등의 금속으로 된 소오스전극(28)과 드레인전극(30)이 형성된다. 이 소오스전극(28)은 데이터라인과 일체로 패터닝된다. 소오스전극(28)과 드레인전극(30) 사이의 개구부를 통하여 노출된 오믹접촉층(26)은 건식에칭 또는 습식에칭에 의해 제거된다. 그리고 기판(18) 상에 SiNx 또는 SiOx로 된 보호막(32)이 전면 증착되어 TFT를 덮게 된다. 이어서, 보호막(32) 위에는 콘택홀이 형성된다. 이 콘택홀을 통하여 드레인전극(30)에 접속되게끔 인듐 틴 옥사이드(Indium Tin Oxide : 이하 "ITO"라 함)로 된 화소전극(34)이 증착된다.
이와 같이 형성되는 게이트라인 및 데이터라인은 쇼트(Short), 오픈(Open) 및 TFT의 불량을 검출하기 위해 테스트 과정을 거치게 된다. 이와 같은 테스트를 위해 게이트라인 및 데이터라인의 이븐(Even) 및 오드(Odd)라인은 테스트용 검사 패드와 연결되어 있다. 즉, 테스트 과정을 위하여 게이트의 이븐 및 오드라인과 연결된 2개의 테스트용 검사 패드와, 데이터의 이븐 및 오드라인과 연결된 2개의 테스트용 검사 패드가 형성된다.
도 2는 종래의 테스트용 검사 패드를 나타내는 평면도이다. 이와 같은 테스트용 검사 패드는 도 1에 도시된 TFT제조공정에 의해 형성된다.
도 2를 참조하면, 종래의 테스트용 검사 패드는 도시되지 않은 검사부의 측정단자와 연결되기 위하여 일정한 면적으로 형성되는 측정부(44)와, 측정부(44)를 게이트의 이븐 또는 오드라인과 연결하기 위한 연결라인(42)과, TFT의 게이트전극과 전기적으로 접속되어 있는 전극라인(23)과, 전극라인(23)위에 형성되어 있는 게이트절연막(22) 및 보호막(32)을 소정부분 절취하여 형성되는 패시베이션 홀(40)과, 전극라인(23)을 보호함과 아울러 검사부로부터 특정 패턴의 시그널을 입력받아 전극라인(23)으로 중계하기 위한 화소전극(34)과 동시에 형성되는 투명전극패턴, 즉 ITO 패턴(34a)으로 구성된다. 이와 같이 구성되는 테스트용 검사 패드의 이븐 및 오드라인의 평면도는 도 2와 같이 동일하지만, 단면도는 라인간의 쇼트를 방지하기 위하여 도 3 및 도 4와 같이 이븐 및 오드라인이 소정단차를 가지게 끔 형성된다.
도 3은 게이트 오드라인에 형성되는 테스트용 검사 패드를 나타내는 단면도이다.
도 3을 참조하면, 기판(18) 위에 형성된 테스트용 검사 패드가 도시되어 있다. 테스트용 검사 패드의 제조공정은 다음과 같다. 먼저, 게이트라인(21)이 Al, Mo, Cr 등의 금속으로 기판(18) 상에 증착된 후, 사진식각법에 의해 패터닝된다. 게이트라인(21)이 형성된 기판(18) 상에는 SiNx 또는 SiOx등으로 된 게이트절연막(22) 및 보호막(32)이 전면 증착된다. 이어서, 게이트절연막(22) 및 보호막(32) 위에 패시베이션 홀(40)이 형성된다. 이 패시베이션 홀(40)을 통하여 게이트라인(20)에 접속되게끔 인듐 틴 옥사이드로 된 ITO 패턴(34a)이 증착된다. 게이트라인(21)은 TFT의 게이트전극(20)과 측정단자의 전극라인(23)은 전기적으로 접속되어 있다. 게이트 오드라인과 연결되는 연결라인(42)은 도 4에 도시된 바와 같이 기판(18)위에 형성된 게이트라인(21)과, 게이트라인(21)위에 전면 증착된 게이트절연막(22) 및 보호막(32)으로 구성된다.
도 5는 게이트 이븐라인에 형성되는 테스트용 검사 패드를 나타내는 단면도이다.
도 5를 참조하면, 기판(18) 위에 형성된 테스트용 검사 패드가 도시되어 있다. 테스트용 검사 패드의 제조공정은 다음과 같다. 먼저, SiNx 등의 무기막으로 된 게이트절연막(22)이 기판(18) 위에 형성된다. 게이트절연막(22) 위에는 a-Si으로 된 반도체층(24)이 증착된다. 반도체층(24)이 증착된 후 Mo, Cr 등의 금속으로 된 데이터라인과 동시에 형성되는 데이터 금속 패턴(29)이 형성된다. 그리고 기판(18) 상에 SiNx 또는 SiOx로 된 보호막(32)이 전면 증착되어 TFT를 덮게 된다. 이어서, 보호막(32) 위에는 패시베이션 홀(40)이 형성된다. 이 패시베이션 홀(40)을 통하여 인듐 틴 옥사이드로 된 ITO 패턴(34a)이 증착된다. 데이터 금속 패턴(29)은 도시되지 않은 콘택홀을 통하여 TFT의 게이트전극과 측정단자의 전극라인(23)은 전기적으로 접속되어 있다. 게이트 이븐라인과 연결되는 연결라인(42)은 도 6에 도시된 바와 같이 기판(18)위에 형성된 게이트절연막(22)과, 게이트절연막(22)위에 형성되는 반도체층(24)과, 반도체층(24)위에 형성되는 데이터 금속 패턴(29)과, 데이터 금속 패턴(29)위에 전면 증착되는 보호막(32)으로 구성된다. 이와 같이 게이트의 이븐 및 오드라인에 형성되는 테스트용 검사 패드는 데이터 쪽에도 동일하게 형성된다.
테스트 과정을 상세히 설명하면, 검사부로부터 입력되는 특정 패턴의 시그널은 테스트용 검사 패드에 형성되어 있는 ITO 패턴(34a)으로 공급된다. ITO 패턴(34a)은 검사부로부터 입력되는 특정 패턴의 시그널을 전극라인(23)으로 공급한다. 전극라인(23)으로 공급되는 특정 패턴의 시그널은 게이트와 데이터의 이븐 및 오드라인에 공급된다. 즉, TFT에 특정 패턴의 시그널이 공급된다. TFT에 특정 패턴의 시그널이 공급된 후 액정이 주입되어 있는 모듈레이터를 이용하여 TFT의 이상 유/무를 검출한다. 또한, 임의의 저항을 추가로 부착하여 전극라인간의 쇼트 및 오픈을 검출한다. 하지만, 이와 같이 구성되는 종래의 데이터 및 게이트의 이븐 및 오드라인은 서로 다른 구조로 형성되었기 때문에 이븐과 오드라인간에 저항차가 발생된다. 또한, 이러한 저항차는 에칭(Etching)등의 공정편차에 의해서도 발생된다. 이와 같은 저항차가 발생되면, TFT의 이상 유/무 및 라인간의 쇼트/오픈을 검출할 수 있는 검출력이 저하된다. 종래에는 저항차가 발생하여 검출력이 저하됐을 경우 그 저항차에 따라 라인폭을 새로 설계하였다. 따라서, 생산성이 저하됨과 아울러 많은 공정 시간이 소모되었다.
따라서, 본 발명의 목적은 측정단자와 연결라인 사이에 저항조절부를 형성하여 저항차를 보상 할 수 있도록 한 테스트용 검사 패드 및 이를 이용한 저항차 보상 방법에 관한 것이다.
상기 목적을 달성하기 위하여 본 발명의 테스트용 검사 패드는 테스트용 검사 패드와 박막 트랜지스터 사이에 설치되어 이븐 및 오드라인간의 저항차를 보상할 수 있는 저항조절부를 구비한다.
본 발명의 테스트용 검사 패드를 이용한 저항차 보상 방법은 박막 트랜지스터와 테스트용 검사 패드 사이에 저항조절부를 형성하여 상기 이븐 및 오드라인간의 저항차를 보상하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 7 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 7은 본 발명의 제 1 실시예에 의한 테스트용 검사 패드를 나타내는 도면이다. 이와 같은 테스트용 검사 패드는 도 1에 도시된 TFT제조공정에 의해 형성된다.
도 7을 참조하면, 본 발명에 제 1 실시예에 의한 테스트용 검사 패드는 도시되지 않은 검사부의 측정단자와 연결되기 위하여 일정한 면적으로 형성되는 측정부(50)와, 측정부(50)를 게이트의 이븐 또는 오드라인과 연결하기 위한 연결라인(64)과, TFT의 게이트전극과 전기적으로 접속되어 있는 전극라인(56)과, 전극라인(56)위에 형성되어 있는 게이트절연막 및 보호막을 소정부분 절취하여 형성되는 패시베이션 홀(54)과, 전극라인(56)을 보호함과 아울러 검사부로부터 특정 패턴의 시그널을 입력받아 전극라인(56)으로 공급하기 위한 화소전극(34)과 동시에 형성되는 투명전극패턴, 즉 ITO 패턴(52)과, 테스트용 검사 패드의 저항 값을 조절하기 위한 저항조절부(58)로 구성된다. 이를 종래의 측정단자와 대비해 보면 본 발명의 측정단자는 저장조절부(58)가 추가로 형성되었음을 알 수 있다. 저항조절부(54)는 내부에 전극라인이 형성되어 있는 횡저항부(60) 및 종저항부(61)와, 절연체로 구성된 절연부(62)로 구성된다. 본 발명의 제 1 실시예에서 "D-D'" 및 "E-E'"를 절취하여 나타내는 단면도는 도 3 내지 도 6에 도시된 바와 동일하다. 즉, 게이트 및 데이터의 오드라인은 도 3 및 도 4와 동일하고, 게이트 및 데이터의 이븐라인은 도 5 및 도 6과 동일하다. 또한 본 발명의 제 1 실시예에서 "C-C'"를 절취하여 나타내는 단면도는 도 4 및 도 6과 동일하다.
도 8은 게이트 오드라인에 형성되는 저항조절부를 나타내는 단면도이다.
도 8에 도시된 게이트 오드라인에 형성되는 저항조절부의 제조공정은 다음과 같다. 먼저, 게이트라인(68)을 Al, Mo, Cr 등의 금속으로 기판(66) 상에 증착한 후, 사진식각법에 의해 패터닝한다. 게이트라인(68)이 형성된 기판(66) 상에는 SiNx 또는 SiOx등으로 된 게이트절연막(70) 및 보호막(72)을 전면 증착하여 저항조절부(58)를 형성한다. 이와 같은 저항조절부(58)는 도 1에 도시된 TFT제조공정에 의해 형성된다. 데이터 오드라인에도 동일한 저항조절부가 형성된다.
도 9는 게이트 이븐라인에 형성되는 저항조절부를 나타내는 단면도이다.
도 9에 도시된 게이트 이븐라인에 형성되는 저항조절부의 제조공정은 다음과 같다. 먼저, SiNx 등의 무기막으로 된 게이트절연막(70)이 기판(66) 위에 형성된다. 게이트절연막(70) 위에는 a-Si으로 된 반도체층(74)이 증착된 후 Mo, Cr 등의 금속으로 된 데이터라인과 동시에 형성되는 데이터 금속 패턴(76)이 형성된다. 그리고, 기판(66) 상에 SiNx 또는 SiOx로 된 보호막(72)을 전면 증착하여 저항조절부를 형성한다. 이와 같은 저항조절부는 도 1에 도시된 TFT제조공정에 의해 형성된다. 데이터 이븐라인에도 동일한 저항조절부가 형성된다.
테스트 과정을 상세히 설명하면, 검사부로부터 입력되는 특정 패턴의 시그널은 측정단에 형성되어 있는 ITO 패턴(52)으로 공급된다. ITO 패턴(52)으로 공급되는 특정 패턴의 시그널은 ITO 패턴(52)과 전기적으로 접속되어 있는 전극라인(56)으로 공급된다. 전극라인(56)으로 공급되는 특정 패턴의 시그널은 게이트와 데이터의 이븐 및 오드라인에 공급된다. 즉, TFT에 특정 패턴의 시그널이 공급된다. TFT에 특정 패턴의 시그널이 공급된 후 액정이 주입되어 있는 모듈레이터를 이용하여 TFT의 이상 유/무를 검출한다. 또한, 임의의 저항을 추가로 부착하여 전극라인간의 쇼트 및 오픈을 검출한다. 본 발명에서는 공정편차등에 의해 이븐 및 오드라인간에 저항차가 발생하여 검출력이 저하됐을 경우, 레이저를 이용하여 저항조절부(58)의 종저항부(61)를 컷팅(Cutting) 하여 이븐 및 오드라인간에 저항을 동일하게 맞추어 준다. 즉, 본 발명은 측정단자등이 완성된 상태에서도 리페어(Repair)가 가능하다.
도 10은 본 발명의 제 2 실시예에 의한 테스트용 검사 패드를 나타내는 도면이다. 이와 같은 테스트용 검사 패드는 도 1에 도시된 TFT제조공정에 의해 형성된다.
도 10을 참조하면, 본 발명의 제 2 실시예에 의한 테스트용 검사 패드는 도시되지 않은 검사부의 측정단자와 연결되기 위하여 일정한 면적으로 형성되는 측정부(80)와, 측정부(80)를 게이트의 이븐 또는 오드라인과 연결하기 위한 연결라인(96)과, TFT의 게이트전극과 전기적으로 접속되어 있는 전극라인(86)과, 전극라인(86)위에 형성되어 있는 게이트절연막 및 보호막을 소정부분 절취하여 형성되는 패시베이션 홀(84)과, 전극라인(86)을 보호함과 아울러 검사부로부터 특정 패턴의 시그널을 입력받아 전극라인(86)으로 중계하기 위한 화소전극과 동시에 형성되는 투명전극패턴, 즉 ITO 패턴(82)과, 테스트용 검사 패드의 저항값을 조절하기 위한 저항조절부(88)로 구성된다. 저항조절부(88)는 내부에 전극라인이 형성되어 있는 횡저항부(90) 및 종저항부(91)와, 절연체로 구성되어 있는 절연부(92)와, 종저항부(91) 위에 형성되어 있는 게이트절연막 및 보호막을 소정부분 절취하여 형성되는 패시베이션 홀(94)로 구성된다. 이를 본 발명의 제 1 실시예에 대비해 보면 본 발명의 제 2 실시예에서는 저항조절부(88)에 패시베이션 홀(94)이 추가로 형성되었음을 알 수 있다. 이 외의 다른 구조 및 특징은 본 발명의 제 1 실시예와 동일하다.
테스트 과정을 상세히 설명하면, 검사부로부터 입력되는 특정 패턴의 시그널은 측정단에 형성되어 있는 ITO 패턴(82)으로 공급된다. ITO 패턴(82)으로 공급되는 특정 패턴의 시그널은 ITO 패턴(82)과 전기적으로 접속되어 있는 전극라인(86)으로 공급된다. 전극라인(56)으로 공급되는 특정 패턴의 시그널은 게이트와 데이터의 이븐 및 오드라인에 공급된다. 즉, TFT에 특정 패턴의 시그널이 공급된다. TFT에 특정 패턴의 시그널이 공급된 후 액정이 주입되어 있는 모듈레이터를 이용하여 TFT의 이상 유/무를 검출한다. 또한, 임의의 저항을 추가로 부착하여 전극라인간의 쇼트 및 오픈을 검출한다. 본 발명의 제 2 실시예에서는 공정편차등에 의해 이븐 및 오드라인간에 저항차가 발생하여 검출력이 저하됐을 경우, 에천트용액을 사용하여 패시베이션 홀(94)에 의하여 나타난 종저항부(91)내의 금속을 에칭하여 이븐 및 오드라인간에 저항을 동일하게 맞추어 준다. 또한, 다음 공정에서 테스트용 검사 패드를 형성할 때 에천트를 사용하여 전 공정에서의 저항차만큼 미리 종저항부(91)를 에칭하여 저항차를 보상한다.
상술한 바와 같이, 본 발명에 따른 테스트용 검사 패드 및 이를 이용한 저항차 보상 방법에 의하면 측정단자와 연결라인 사이에 저항조절부를 형성하여 이븐 및 오드라인간의 저항차를 보상할 수 있다. 따라서, 많은 공정 시간을 단축시켜 생산성을 향상할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (12)
- 박막 트랜지스터의 불량 유/무, 게이트 및 데이터의 이븐/오드라인간의 쇼트를 판별함과 아울러 라인의 오픈을 검출하기 위한 테스트용 검사 패드에 있어서,상기 테스트용 검사 패드와 상기 박막 트랜지스터 사이에 설치되어 상기 이븐 및 오드라인간의 저항차를 보상할 수 있는 저항조절부를 구비하는 것을 특징으로 하는 테스트용 검사 패드.
- 제 1 항에 있어서,상기 저항조절부는 절연막상에 형성되는 사다리꼴 모양의 금속패턴인 것을 특징으로 하는 테스트용 검사 패드.
- 제 2 항에 있어서,상기 저항조절부는,상기 테스트용 검사 패드에 접속되는 제 1 횡저항부와,상기 박막 트랜지스터에 접속되는 제 2 횡저항부와,상기 제 1 및 제 2 횡저항부의 사이에 설치됨과 아울러 상기 이븐 및 오드라인간의 저항차에 따라 오픈되는 적어도 2개 이상의 종저항부를 구비하는 것을 특징으로 하는 테스트용 검사 패드.
- 제 1 항에 있어서,상기 테스트용 검사 패드는 상기 게이트의 이븐라인, 상기 게이트의 오드라인, 상기 데이터의 이븐라인 및 데이터의 오드라인의 일측 끝단에 각각 설치되는 것을 특징으로 하는 테스트용 검사 패드.
- 제 4 항에 있어서,상기 이븐 및 오드라인에 설치되는 상기 테스트용 검사패드와 상기 오드라인에 설치되는 상기 테스트용 검사패드는 쇼트를 방지하기 위하여 소정단차를 가지게끔 형성되는 것을 특징으로 하는 테스트용 검사 패드.
- 제 5 항에 있어서,상기 오드라인에 설치되는 상기 테스트용 검사패드는 기판위에 형성되고,상기 이븐라인에 설치되는 상기 테스트용 검사패드는 게이트절연막 상에 형성되는 것을 특징으로 하는 테스트용 검사 패드.
- 제 3 항에 있어서,상기 종저항부내에 형성된 금속을 에천트로 제거하기 위하여 상기 에천트가 상기 금속에 공급될 수 있도록 패시베이션 홀을 구비하는 것을 특징으로 하는 테스트용 검사 패드.
- 박막 트랜지스터의 불량 유/무, 게이트 및 데이터의 이븐/오드라인간의 쇼트를 판별함과 아울러 라인의 오픈을 검출하기 위한 테스트용 검사 패드에 있어서,상기 박막 트랜지스터와 상기 테스트용 검사 패드 사이에 저항조절부를 형성하여 상기 이븐 및 오드라인간의 저항차를 보상하는 단계를 포함하는 것을 특징으로 하는 테스트용 검사 패드를 이용한 저항차 보상방법.
- 제 8 항에 있어서,상기 저항조절부는,상기 테스트용 검사 패드에 접속되는 제 1 횡저항부와,상기 박막 트랜지스터에 접속되는 제 2 횡저항부와,상기 제 1 및 제 2 횡저항부의 사이에 설치되는 적어도 2개 이상의 종저항부를 구비하는 단계를 포함하는 것을 특징으로 하는 테스트용 검사 패드를 이용한 저항차 보상방법.
- 제 9 항에 있어서,상기 종저항부를 절취하여 상기 종저항부내의 금속을 육안으로 확인할 수 있도록 하는 패시베이션 홀이 형성되는 단계를 포함하는 것을 특징으로 하는 테스트용 검사 패드를 이용한 저항차 보상방법.
- 제 9 항에 있어서,상기 이븐 및 오드라인간에 저항차가 발생하였을 때 레이저를 이용하여 상기 종저항부를 오픈 시키는 단계를 포함하는 것을 특징으로 하는 테스트용 검사 패드를 이용한 저항차 보상방법.
- 제 10 항에 있어서,상기 이븐 및 오드라인간에 저항차가 발생하였을 때 상기 패시베이션 홀내로 에천트를 공급하여 상기 종저항부내의 금속을 에칭시키는 단계를 포함하는 것을 특징으로 하는 테스트용 검사 패드를 이용한 저항차 보상방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000030862A KR100658525B1 (ko) | 2000-06-05 | 2000-06-05 | 테스트용 검사 패드 및 이를 이용한 저항차 보상방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000030862A KR100658525B1 (ko) | 2000-06-05 | 2000-06-05 | 테스트용 검사 패드 및 이를 이용한 저항차 보상방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010110500A KR20010110500A (ko) | 2001-12-13 |
| KR100658525B1 true KR100658525B1 (ko) | 2006-12-15 |
Family
ID=41756156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000030862A KR100658525B1 (ko) | 2000-06-05 | 2000-06-05 | 테스트용 검사 패드 및 이를 이용한 저항차 보상방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100658525B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101307963B1 (ko) * | 2007-11-08 | 2013-09-12 | 엘지디스플레이 주식회사 | 유기전계 발광소자용 어레이 기판 및 그 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940015566A (ko) * | 1992-12-28 | 1994-07-21 | 김광호 | 정전기 방지 기능을 구비한 액정 디스플레이 판넬의 신호라인 배선 구조체 및 이를 사용한 검사방법 |
| JPH095768A (ja) * | 1995-06-19 | 1997-01-10 | Casio Comput Co Ltd | 液晶表示素子の検査装置 |
| KR980010531A (ko) * | 1996-07-22 | 1998-04-30 | 구자홍 | 액정 표시 장치의 쇼팅바 |
-
2000
- 2000-06-05 KR KR1020000030862A patent/KR100658525B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940015566A (ko) * | 1992-12-28 | 1994-07-21 | 김광호 | 정전기 방지 기능을 구비한 액정 디스플레이 판넬의 신호라인 배선 구조체 및 이를 사용한 검사방법 |
| JPH095768A (ja) * | 1995-06-19 | 1997-01-10 | Casio Comput Co Ltd | 液晶表示素子の検査装置 |
| KR980010531A (ko) * | 1996-07-22 | 1998-04-30 | 구자홍 | 액정 표시 장치의 쇼팅바 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010110500A (ko) | 2001-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3379896B2 (ja) | 液晶表示装置及びその検査方法 | |
| JP4282219B2 (ja) | 画素暗点化方法 | |
| US6924875B2 (en) | Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display | |
| US7688392B2 (en) | Pixel structure including a gate having an opening and an extension line between the data line and the source | |
| US20070284578A1 (en) | Array substrate for liquid crystal display and method of testing | |
| US6628364B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100658525B1 (ko) | 테스트용 검사 패드 및 이를 이용한 저항차 보상방법 | |
| KR20080062881A (ko) | 액정표시장치 및 그 검사방법 | |
| JP2007041432A (ja) | 電気光学装置の製造方法 | |
| KR100326202B1 (ko) | 액정 표시소자와 그의 에칭 포인트 검출방법 | |
| US20100066968A1 (en) | Liquid crystal display panel and method for testing the same | |
| KR100695614B1 (ko) | 레이저 화학증착장비를 이용한 원 픽셀 리페어 방법 및 이를 이용하여 리페어된 액정표시소자의 기판 | |
| KR100520824B1 (ko) | 액정표시소자 | |
| KR20050026588A (ko) | 액정표시소자 및 그 제조방법 | |
| KR20080047790A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP4458786B2 (ja) | 液晶表示装置およびその検査方法 | |
| KR101192072B1 (ko) | 액정표시장치 | |
| KR20080017732A (ko) | 액정표시장치 및 그 제조 방법 | |
| KR101030530B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR0154794B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| JP2912189B2 (ja) | 液晶パネルの検査方法 | |
| KR101010470B1 (ko) | 액정 표시 장치용 어레이 기판 | |
| KR100963414B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20060131244A (ko) | 액정표시장치 | |
| KR100820620B1 (ko) | 전기 광학 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |