KR100657909B1 - 화합물 반도체 소자의 전극 형성방법 - Google Patents

화합물 반도체 소자의 전극 형성방법 Download PDF

Info

Publication number
KR100657909B1
KR100657909B1 KR1020040090351A KR20040090351A KR100657909B1 KR 100657909 B1 KR100657909 B1 KR 100657909B1 KR 1020040090351 A KR1020040090351 A KR 1020040090351A KR 20040090351 A KR20040090351 A KR 20040090351A KR 100657909 B1 KR100657909 B1 KR 100657909B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
electrode layer
compound semiconductor
alloy
Prior art date
Application number
KR1020040090351A
Other languages
English (en)
Other versions
KR20060041004A (ko
Inventor
곽준섭
성태연
송준오
Original Assignee
삼성전기주식회사
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 광주과학기술원 filed Critical 삼성전기주식회사
Priority to KR1020040090351A priority Critical patent/KR100657909B1/ko
Priority to EP20050254035 priority patent/EP1655786A3/en
Priority to US11/183,908 priority patent/US20060099806A1/en
Priority to JP2005209278A priority patent/JP4812351B2/ja
Publication of KR20060041004A publication Critical patent/KR20060041004A/ko
Application granted granted Critical
Publication of KR100657909B1 publication Critical patent/KR100657909B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

화합물 반도체 소자의 전극 형성방법이 개시된다. 개시된 전극 형성방법은, p형 화합물 반도체층 위에 제1 전극층을 형성하는 단계; 및 제1 전극층을 산소(O2)가 포함된 분위기에서 플라즈마 처리하는 단계;를 포함한다.

Description

화합물 반도체 소자의 전극 형성방법{Method for forming electrode of compound semiconductor device}
도 1a 내지 도 1e는 본 발명의 실시예에 따른 화합물 반도체 소자의 전극 형성방법을 설명하기 위한 도면들이다.
도 2는 니켈(Ni)층(제1 전극층)을 플라즈마 산화처리하고, 상기 니켈(Ni)층 위에 금(Au)층(제2 전극층)을 증착한 다음, 이를 열처리하기 전과 질소(N2) 분위기에서 급속 열처리(RTA; Rapid Thermal Annealing)한 후에 발광 다이오드의 전류-전압 측정 결과를 나타낸 것이다.
도 3은 루테늄(Ru)층(제1 전극층)을 플라즈마 산화처리하고, 상기 루테늄(Ru)층 위에 고반사 물질인 은(Ag)층(제2 전극층)을 증착한 다음, 이를 열처리하기 전과 질소(N2) 분위기에서 급속 열처리(RTA)한 후에 발광 다이오드의 전류-전압 측정 결과를 나타낸 것이다.
<도면의 주요 부분에 대한 부호의 설명>
100... p형 화합물 반도체층 110... 제1 전극층
110'... 산화층 120... 제2 전극층
본 발명은 화합물 반도체 소자의 전극 형성방법에 관한 것이다.
화합물 반도체를 이용한 발광 다이오드(LED; Light Emitting Diode) 또는 레이저 다이오드(LD; Laser Diode) 등과 같은 광 디바이스를 구현하기 위해서는 반도체층과 전극 간에 고품질의 오믹 접촉(ohmic contact)을 형성하는 것이 매우 중요하다.
질화갈륨(GaN)계 화합물 반도체의 경우에는 p형 GaN 반도체층에 대한 전극으로서 니켈(Ni)을 기본으로 하는 금속 박막구조, 즉 니켈(Ni)/금(Au)의 투명 금속박막이 사용될 수 있다(USP 5,877,558; USP 6,008,539 참조).
상기 니켈(Ni)/금(Au)의 금속박막은 산소(O2) 분위기에서 열처리되었을 때 10-3~10-4Ωcm2 정도의 낮은 비접촉저항을 갖는 오믹 접촉을 형성하는 것으로 알려져 있다. 이러한 낮은 비접촉저항에 따르면, 500℃-600℃의 산소(O2) 분위기에서 열처리 시 질화갈륨(GaN)과 니켈(Ni)의 계면에 니켈 산화물(NiO)이 섬(island) 모양의 금(Au)박막 사이와 그 위에 형성됨으로써 쇼트키 장벽의 높이(Schottky barrier height : HBT)가 감소된다. 따라서 쇼트키장벽의 높이 감소에 의해, 질화갈륨(GaN) 표면부근에 다수 캐리어인 홀(hole)을 용이하게 공급하여 질화갈륨계 표면 부근에서의 실효 캐리어 농도(effective carrier concentration)가 증가된다.
그러나, 상기와 같이 전극을 형성하기 위하여 p형 GaN 반도체층 위에 니켈 (Ni)/금(Au) 층을 증착하고, 이를 산소 분위기에서 열처리하게 되면 니켈(Ni)/금(Au) 층 내부에 보이드(void)가 형성될 수 있다. 이러한 보이드의 형성은 레이저 다이오드의 경우에는 동작 전압을 상승시키고, 발광 다이오드의 경우에는 출력(output power)을 감소시키는 원인이 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 전극 형성시 보이드의 생성을 억제시킬 수 있는 화합물 반도체 소자의 전극 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여,
본 발명에 따른 화합물 반도체 소자의 전극 형성방법은,
p형 화합물 반도체층 위에 제1 전극층을 형성하는 단계; 및
상기 제1 전극층을 산소(O2)가 포함된 분위기에서 플라즈마 처리하는 단계;를 포함한다.
여기서, 상기 제1 전극층 위에 제2 전극층을 형성하는 단계;가 더 포함될 수 있다.
상기 제1 전극층은 산소(O2)가 포함된 분위기에서 플라즈마 처리됨으로써 상기 제1 전극층의 적어도 일부가 산화되거나 상기 제1 전극층의 적어도 일부에 산소(O2)가 포함될 수 있다.
상기 전극 형성방법에는 제1 전극층 또는 제1 및 제2 전극층을 질소(N2) 및 산소(O2) 중 적어도 하나를 포함하는 분위기 또는 진공 분위기에서 열처리하는 단계가 더 포함될 수 있다.
상기 p형 화합물 반도체층은 p형 질화갈륨(GaN) 반도체층을 포함할 수 있다.
상기 제1 전극층은 니켈(Ni), 니켈합금(Ni-alloy), 아연(Zn), 아연합금(Zn-alloy), 마그네슘(Mg), 마그네슘합금(Mg-alloy), 루테늄(Ru), 루테늄합금(Ru-alloy) 및 란타늄합금(La-alloy)으로 이루어진 그룹에서 선택된 적어도 하나로 이루어질 수 있다. 또한, 상기 제1 전극층은 인듐 주석 산화물(Indium Tin Oxide; ITO), 아연산화물(ZnO) 등과 같은 투명 전도성 산화물(transparent conducting oxides)로 이루어질 수 있다.
상기 제1 전극층은 전자빔(e-beam) 증착방법 또는 스퍼터링(sputtering) 방법에 의하여 5㎛ 이하의 두께로 형성될 수 있다.
상기 제2 전극층은 금(Au), 팔라듐(Pd), 백금(Pt), 루테늄(Ru) 및 투명 전도성 산화물로 이루어지는 그룹에서 선택된 적어도 하나로 이루어질 수 있다. 한편, 상기 제2 금속층은 은(Ag), 알루미늄(Al), 로듐(Rh) 등과 같은 고반사 물질로 이루어질 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 화합물 반도체 소자의 전극 형 성방법을 설명하기 위한 도면들이다.
먼저, 도 1a를 참조하면, p형 화합물 반도체층(100) 위에 제1 전극층(110)을 형성한다. 상기 p형 화합물 반도체층(100)은 p형 질화갈륨(GaN) 반도체층인 것이 바람직하다. 여기서, 상기 p형 화합물 반도체층(100)은 n형 클래드층, p형 클래드층 및 상기 n형 클래드층과 p형 클래드층 사이에 형성된 발광층을 구비하는 발광 소자(light emitting device)에서 p형 클래드층이 될 수 있으며, 상기 제1 전극층(110)은 상기 p형 클래드층 위에 형성되는 오믹 컨택층(ohmic contact layer)이 될 수 있다.
상기 제1 전극층(110)은 전자빔(e-beam) 증착 방법이나 스퍼터링(sputtering) 방법에 의하여 대략 5㎛ 이하의 두께로 형성될 수 있다. 여기서, 상기 제1 전극층(110)은 니켈(Ni), 니켈합금(Ni-alloy), 아연(Zn), 아연합금(Zn-alloy), 마그네슘(Mg), 마그네슘합금(Mg-alloy), 루테늄(Ru), 루테늄합금(Ru-alloy) 및 란타늄합금(La-alloy)으로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어질 수 있다. 또한, 상기 제1 전극층(110)은 인듐 주석 산화물(Indium Tin Oxide; ITO), 아연산화물(ZnO) 등과 같은 투명 전도성 산화물(transparent conducting oxides)로 이루어질 수도 있다.
다음으로, 도 1b에 도시된 바와 같이 p형 화합물 반도체층(100) 위에 증착된 제1 전극층(110)을 산소(O2)를 포함하는 분위기에서 플라즈마 처리를 한다. 이와 같이 제1 전극층(110)을 플라즈마 산화처리를 하게 되면 도 1c에 도시된 바와 같이, 상기 제1 전극층(110)의 상부에는 제1 전극층(110)이 산화된 산화층(110')이 형성될 수 있다. 한편, 상기 플라즈마 산화처리에 의하여 상기 제1 전극층(110)의 상부에는 산소(O2)를 함유하는 층이 형성될 수도 있다.
이어서, 도 1d를 참조하면, 상기 산화층(110') 또는 산소(O2)를 함유하는 층 위에 제2 전극층(120)을 형성한다. 여기서, 상기 제2 전극층(120)은 전자빔 증착 방법이나 스퍼터링 방법에 의하여 형성될 수 있다.
상기 제2 전극층(120)은 금(Au), 팔라듐(Pd), 백금(Pt), 루테늄(Ru) 및 투명 전도성 산화물로 이루어진 그룹에서 선택된 적어도 하나의 물질로 이루어질 수 있다. 여기서, 상기 투명 전도성 산화물은 인듐 주석 산화물(ITO), 아연산화물(ZnO) 등이 될 수 있다. 한편, 상기 제2 전극층(120)은 은(Ag), 알루미늄(Al), 로듐(Rh) 등과 같은 고반사 물질로 이루어질 수도 있다.
마지막으로, 도 1e를 참조하면, 도 1d에 도시된 결과물을 질소(N2) 및 산소(O2) 중 적어도 하나를 포함하는 분위기 또는 진공 분위기에서 급속 열처리(RTA; Rapid Thermal Annealing)하게 되면 상기 제1 전극층(110)의 상부에 형성된 산화층(110') 또는 산소를 함유하는 층으로부터 산소(O2)가 제1 전극층(110)으로 확산됨으로써 p형 화합물 반도체층(100) 위에는 전부가 산화된 제1 전극층(130)이 형성된다. 이 과정에서, 제1 전극층(110)의 산화는 외부로부터 산소(O2)가 유입됨이 없이 확산에 의하여 일어나기 때문에 보이드(void)가 생성되는 것을 억제할 수 있다.
이상에서는, 상기 플라즈마 산화처리에 의하여 제1 전극층(110)의 일부에 산화층(110')이 형성되거나 산소(O2)를 포함하는 층이 형성되는 경우가 설명되었지만, 본 실시예에서는 상기 플라즈마 산화처리에 의하여 상기 제1 전극층(110)의 전부가 산화되거나 상기 제1 전극층(110)의 전부에 산소(O2)가 포함될 수 있다.
도 2는 니켈(Ni)층(제1 전극층)을 플라즈마 산화처리하고, 상기 니켈(Ni)층 위에 금(Au)층(제2 전극층)을 증착한 다음, 이를 열처리하기 전과 질소(N2) 분위기에서 급속 열처리(RTA; Rapid Thermal Annealing)한 후에 발광 다이오드의 전류-전압 측정 결과를 나타낸 것이다. 여기서, 상기 니켈(Ni)층의 플라즈마 산화시간(plasma oxidation time)은 각각 1min, 3min, 5min 및 10min으로 하였다.
도 2를 참조하면, 플라즈마 산화시간이 증가함에 따라 전압이 증가하는 것을 알 수 있는데, 이는 니켈(Ni)층의 산화가 진행됨을 보여준다. 그리고, 금(Au)층의 증착 후 질소(N2) 분위기에서 급속 열처리를 하게 되면 전압이 급격히 줄어드는 것을 알 수 있는데, 이는 니켈(Ni)층에 함유된 산소(O2)에 의하여 니켈산화물(NiO)이 형성되었음을 보여준다.
도 3은 루테늄(Ru)층(제1 전극층)을 플라즈마 산화처리하고, 상기 루테늄(Ru)층 위에 고반사 물질인 은(Ag)층(제2 전극층)을 증착한 다음, 이를 열처리하기 전과 질소(N2) 분위기에서 급속 열처리(RTA)한 후에 발광 다이오드의 전류-전압 측정 결과를 나타낸 것이다. 여기서, 상기 루테늄(Ru)층의 플라즈마 산화시간은 각각 1min, 3min, 5min 및 10min으로 하였다.
도 3을 참조하면, 플라즈마 산화시간이 증가함에 따라 전압이 증가하는 것을 알 수 있는데, 이는 루테늄(Ru)층의 산화가 진행됨을 보여준다. 그리고, 은(Ag)층의 증착 후 질소(N2) 분위기에서 급속 열처리를 하게 되면 전압이 급격히 줄어드는 것을 알 수 있는데, 이는 루테늄(Ru)층에 함유된 산소(O2)에 의하여 루테늄산화물(RuO)이 형성되었음을 보여준다.
이상에서 본 발명에 따른 바람직한 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다. 즉, 전술한 실시예에서는 전극을 형성하기 위하여 p형 화합물 반도체층 위에 제1 및 제2 전측층이 형성된 경우가 설명되었으나, 본 발명에서는 이에 한정되지 않고 제2 전극층 위에 다른 전극층들이 형성될 수도 있다. 그리고, 본 발명에서는 p형 화합물 반도체층 위에 하나의 전극층을 형성하여 플라즈마 처리하거나 플라즈마 처리된 전극층을 열처리함으로써 전극을 형성할 수도 있다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
이상에서 살펴본 바와 같이, 본 발명에 따른 화합물 반도체 소자의 전극 형성방법에 의하면 전극 내부에 보이드가 생성되는 것을 막을 수 있다. 따라서, 레이저 다이오드의 경우에는 동작 전압을 감소시킬 수 있고, 발광 다이오드의 경우에는 출력을 증대시킬 수 있게 된다.

Claims (16)

  1. p형 화합물 반도체층 위에 제1 전극층을 형성하는 단계; 및
    상기 제1 전극층을 산소(O2)가 포함된 분위기에서 플라즈마 처리하는 단계;를 포함하는 것을 특징으로 하는 화합물 반도체 소자의 전극 형성방법.
  2. 제 1 항에 있어서,
    상기 제1 전극층 위에 제2 전극층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 화합물 반도체 소자의 전극 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 전극층은 산소(O2)가 포함된 분위기에서 플라즈마 처리됨으로써 상기 제1 전극층의 적어도 일부가 산화되거나 상기 제1 전극층의 적어도 일부에 산소(O2)가 포함되는 것을 특징으로 하는 화합물 반도체 소자의 전극 형성방법.
  4. 제 1 항에 있어서,
    상기 제1 전극층을 질소(N2) 및 산소(O2) 중 적어도 하나를 포함하는 분위기 또는 진공 분위기에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 화합물 반도체 소자의 제조방법.
  5. 제 2 항에 있어서,
    상기 제1 및 제2 전극층을 질소(N2) 및 산소(O2) 중 적어도 하나를 포함하는 분위기 또는 진공 분위기에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 화합물 반도체 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 p형 화합물 반도체층은 p형 질화갈륨(GaN) 반도체층을 포함하는 것을 특징으로 하는 화합물 반도체 소자의 전극 형성방법.
  7. 제 1 항에 있어서,
    상기 제1 전극층은 니켈(Ni), 니켈합금(Ni-alloy), 아연(Zn), 아연합금(Zn-alloy), 마그네슘(Mg), 마그네슘합금(Mg-alloy), 루테늄(Ru), 루테늄합금(Ru-alloy) 및 란타늄합금(La-alloy)으로 이루어진 그룹에서 선택된 적어도 하나로 이루어지는 것을 특징으로 하는 화합물 반도체 소자의 전극 형성방법.
  8. 제 1 항에 있어서,
    상기 제1 전극층은 투명 전도성 산화물(transparent conducting oxides)로 이루어지는 것을 특징으로 하는 화합물 반도체 소자의 전극 형성방법.
  9. 제 8 항에 있어서,
    상기 투명 전도성 산화물은 인듐 주석 산화물(Indium Tin Oxide; ITO) 또는 아연산화물(ZnO)인 것을 특징으로 하는 화합물 반도체 소자의 전극 형성방법.
  10. 제 1 항에 있어서,
    상기 제1 전극층은 전자빔(e-beam) 증착방법 또는 스퍼터링(sputtering) 방법에 의하여 형성되는 것을 특징으로 하는 화합물 반도체 소자의 전극 형성방법.
  11. 제 1 항에 있어서,
    상기 제1 전극층은 0.001㎛ ~ 5㎛의 두께로 형성되는 것을 특징으로 하는 화합물 반도체 소자의 전극 형성방법.
  12. 제 2 항에 있어서,
    상기 제2 전극층은 금(Au), 팔라듐(Pd), 백금(Pt), 루테늄(Ru) 및 투명 전도성 산화물로 이루어지는 그룹에서 선택된 적어도 하나로 이루어지는 것을 특징으로 하는
  13. 제 12 항에 있어서,
    상기 투명 전도성 산화물은 인듐 주석 산화물(ITO) 또는 아연산화물(ZnO)인 것을 특징으로 하는 화합물 반도체 소자의 전극 형성방법.
  14. 제 2 항에 있어서,
    상기 제2 금속층은 고반사 물질로 이루어지는 것을 특징으로 하는 화합물 반도체 소자의 전극 형성방법.
  15. 제 14 항에 있어서,
    상기 제2 금속층은 은(Ag), 알루미늄(Al) 및 로듐(Rh)으로 이루어진 그룹에서 선택된 적어도 하나로 이루어지는 것을 특징으로 하는 화합물 반도체 소자의 전극 제조방법.
  16. 제 2 항에 있어서,
    상기 제2 금속층은 전자빔 증착방법 또는 스퍼터링 방법에 의하여 형성되는 것을 특징으로 하는 화합물 반도체 소자의 전극 형성방법.
KR1020040090351A 2004-11-08 2004-11-08 화합물 반도체 소자의 전극 형성방법 KR100657909B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040090351A KR100657909B1 (ko) 2004-11-08 2004-11-08 화합물 반도체 소자의 전극 형성방법
EP20050254035 EP1655786A3 (en) 2004-11-08 2005-06-28 Method of forming electrode for compound semiconductor device
US11/183,908 US20060099806A1 (en) 2004-11-08 2005-07-19 Method of forming electrode for compound semiconductor device
JP2005209278A JP4812351B2 (ja) 2004-11-08 2005-07-19 化合物半導体素子の電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090351A KR100657909B1 (ko) 2004-11-08 2004-11-08 화합물 반도체 소자의 전극 형성방법

Publications (2)

Publication Number Publication Date
KR20060041004A KR20060041004A (ko) 2006-05-11
KR100657909B1 true KR100657909B1 (ko) 2006-12-14

Family

ID=35811637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090351A KR100657909B1 (ko) 2004-11-08 2004-11-08 화합물 반도체 소자의 전극 형성방법

Country Status (4)

Country Link
US (1) US20060099806A1 (ko)
EP (1) EP1655786A3 (ko)
JP (1) JP4812351B2 (ko)
KR (1) KR100657909B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757073B1 (ko) 2006-03-08 2007-09-10 한국과학기술연구원 산화아연-금속 박막 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5196224B2 (ja) * 2006-08-04 2013-05-15 株式会社ナノテコ 発光素子の製造方法
JP5197186B2 (ja) 2008-06-30 2013-05-15 株式会社東芝 半導体発光装置
US7856040B2 (en) * 2008-09-24 2010-12-21 Palo Alto Research Center Incorporated Semiconductor light emitting devices with non-epitaxial upper cladding
KR100999747B1 (ko) * 2010-02-10 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5646423B2 (ja) * 2011-09-26 2014-12-24 株式会社東芝 半導体発光装置及びその製造方法
JP2013062535A (ja) * 2012-12-18 2013-04-04 Toshiba Corp 半導体発光装置及びその製造方法
KR102086360B1 (ko) * 2013-11-07 2020-03-09 삼성전자주식회사 n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법
JP5784176B2 (ja) * 2014-04-21 2015-09-24 株式会社東芝 半導体発光素子の製造方法
CN104064638B (zh) * 2014-06-26 2017-12-15 圆融光电科技有限公司 Led透明导电层的粗化方法及真空设备
CN104465907B (zh) * 2015-01-14 2017-07-04 厦门大学 一种改善p型氮化镓薄膜电学特性的方法
KR101892804B1 (ko) * 2016-06-22 2018-08-28 고려대학교 산학협력단 다층 투명전극 및 그 제조방법
CN106953233A (zh) * 2017-05-18 2017-07-14 北京工业大学 一种倒装垂直腔半导体激光器结构
JP7374907B2 (ja) * 2018-09-07 2023-11-07 住友重機械工業株式会社 半導体製造方法及び半導体製造装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103122A (ja) * 1990-08-23 1992-04-06 Sony Corp 金属―半導体オーミック接触方法
EP0622858B2 (en) 1993-04-28 2004-09-29 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device and method of producing the same
JP3620926B2 (ja) 1995-06-16 2005-02-16 豊田合成株式会社 ｐ伝導形３族窒化物半導体の電極及び電極形成方法及び素子
KR100207467B1 (ko) * 1996-02-29 1999-07-15 윤종용 반도체 장치의 커패시터 제조 방법
JPH11220168A (ja) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子及びその製造方法
TW386286B (en) * 1998-10-26 2000-04-01 Ind Tech Res Inst An ohmic contact of semiconductor and the manufacturing method
US6287947B1 (en) * 1999-06-08 2001-09-11 Lumileds Lighting, U.S. Llc Method of forming transparent contacts to a p-type GaN layer
JP2006506827A (ja) * 2002-11-16 2006-02-23 エルジー イノテック カンパニー リミテッド 光デバイス及びその製造方法
KR20040079506A (ko) * 2003-03-07 2004-09-16 엘지전자 주식회사 화합물 반도체 발광 소자의 제조 방법
US20050167681A1 (en) * 2004-02-04 2005-08-04 Samsung Electronics Co., Ltd. Electrode layer, light emitting device including the same, and method of forming the electrode layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757073B1 (ko) 2006-03-08 2007-09-10 한국과학기술연구원 산화아연-금속 박막 제조방법

Also Published As

Publication number Publication date
KR20060041004A (ko) 2006-05-11
JP4812351B2 (ja) 2011-11-09
EP1655786A2 (en) 2006-05-10
JP2006135293A (ja) 2006-05-25
EP1655786A3 (en) 2009-03-11
US20060099806A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
JP4812351B2 (ja) 化合物半導体素子の電極の製造方法
KR100612832B1 (ko) 고성능의 질화갈륨계 광소자 구현을 위한 니켈계 고용체를 이용한 오믹 접촉 형성을 위한 금속박막 및 그 제조방법
US6693352B1 (en) Contact structure for group III-V semiconductor devices and method of producing the same
JP5128755B2 (ja) ＩＩＩ−Ｖ族ＧａＮ系化合物半導体及びそれに適用されるｐ型電極
JP5138873B2 (ja) 窒化物半導体素子
KR100624416B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법
EP1511091B1 (en) Nitride-based light emitting device, and method of manufacturing the same
JP5220409B2 (ja) トップエミット型窒化物系発光素子の製造方法
JP2008041866A (ja) 窒化物半導体素子
KR20050090919A (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
TWI569468B (zh) 氮化物系半導體發光元件
US20050142820A1 (en) Method of manufacturing gallium nitride based semiconductor light emitting device
JP4301136B2 (ja) 半導体発光素子およびその製造方法
TW201419568A (zh) Ｌｅｄ元件及其製造方法
CN100442549C (zh) 氮化镓基ⅲ-v族化合物半导体发光器件及其制造方法
JPH11298040A (ja) 半導体発光素子及びその製造方法
KR100634553B1 (ko) ＩＩＩ - Ｖ 족 ＧａＮ 계 화합물 반도체 및 이에 적용되는ｐ-형 전극
KR100561841B1 (ko) 고품위 발광다이오드 및 레이저 다이오드의 구현을 위한질화 갈륨을 포함하는 ｐ형 반도체의 오믹접촉형성을 위한투명박막전극
JP2015153827A (ja) 半導体発光素子及びその製造方法
KR100515652B1 (ko) ｐ형 질화갈륨(ＧａＮ) 반도체의 오믹접촉형성을 위한투명전극박막

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee