KR100645291B1

KR100645291B1 - 자기 센서 및 그 제조방법

Info

Publication number: KR100645291B1
Application number: KR1020020004179A
Authority: KR
Inventors: 사토히데키; 오오하시도시유키; 와쿠이유키오; 요시다스스무; 아이소고키치
Original assignee: 야마하 가부시키가이샤
Priority date: 2001-01-24
Filing date: 2002-01-24
Publication date: 2006-11-13
Also published as: CN1251182C; US6904669B2; CN1367481A; JP2002299728A; KR20020062852A; EP1227526A2; US20040189295A1; US7589528B2; US20070182407A1; US20020142490A1; JP3498737B2; CN1651928A; US20040212360A1; EP1227526A3; US7187167B2; TW579611B; CN100504427C

Abstract

단일 칩 상에는 서로 교차하는 방향으로 고정 자화축을 갖는 핀 층을 갖춘 복수의 자기저항 효과 소자가 형성된다. 기판(10) 상에는 자기저항 효과 소자로서 2개의 자기 터널 효과 소자(11, 21)가 될 자성층이 형성된다. 이 자성층을 평면에서 볼 때 사이에 끼우도록 NiCo로 만들어지는 자계 인가용 자성층이 형성된다. 자계 인가용 자성층에 자계가 인가된다. 자계 인가용 자성층이 화살표 A로 도시된 방향으로 자화된 후 자계가 제거된다. 이 결과, 자계 인가용 자성층의 잔류 자화에 의해, 화살표 B로 도시된 방향으로 자계가 자기 터널 효과 소자(11, 21)가 될 자성층에 인가되고, 이것에 의해 자기 터널 효과 소자(11, 21)가 될 자성층의 핀 층의 자화가 화살표 B로 도시된 방향으로 고정된다.

Description

자기 센서 및 그 제조방법{MAGNETIC SENSOR AND METHOD OF PRODUCING THE SAME}

도 1은 본 발명의 제1 실시예 및 제2 실시예에 의한 자기 센서를 도시하는 개념적인 평면도,

도 2는 도 1에 도시된 자기 터널 효과 소자(군)의 확대도,

도 3은 도 2에 도시된 자기 터널 효과 소자(군)을 1-1선을 따라 평면으로 절단한 단면도,

도 4는 도 3에 도시된 자기 터널 효과 소자의 반강자성 막과 강자성 막(핀 층)을 도시하는 이 소자의 개략 평면도,

도 5는 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 6은 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 7은 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 8은 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 9는 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 10은 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 11은 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 12는 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 13은 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 14는 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 15는 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 16은 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 17은 제조 도중에 있는 제1 실시예에 의한 자기 센서의 개략 단면도,

도 18은 도 1에 도시된 하나의 자기 터널 효과 소자(군)에 대하여, 이 소자의 종방향(x축 방향)에서 크기가 변화하는 외부 자계가 부여될 때의 이 소자의 MR 비의 변화를 도시하는 그래프,

도 19는 도 1에 도시된 하나의 자기 터널 효과 소자(군)에 대하여, 이 소자의 종방향과 직교하는 방향(y축 방향)에서 크기가 변화하는 외부 자계가 부여될 때의 이 소자의 MR 비의 변화를 도시하는 그래프,

도 20은 도 1에 도시된 다른 자기 터널 효과 소자(군)에 대하여, 이 소자의 종방향과 직교하는 방향(X축 방향)에서 크기가 변화하는 외부 자계가 부여될 때의 이 소자의 MR 비의 변화를 도시하는 그래프,

도 21은 도 1에 도시된 다른 자기 터널 효과 소자(군)에 대하여, 이 소자의 종방향(Y축 방향)에서 크기가 변화하는 외부 자계가 부여될 때의 이 소자의 MR 비의 변화를 도시하는 그래프,

도 22는 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 23은 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 24는 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 25는 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 26은 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 27은 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 28은 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 29는 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 30은 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 31은 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 32는 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 33은 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 34는 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 35는 제조 도중에 있는 제2 실시예에 의한 자기 센서의 개략 단면도,

도 36은 제2 실시예에 의한 하나의 자기 터널 효과 소자(군)에 대하여, 이 소자의 종방향(도 1의 X축 방향)에서 크기가 변화하는 외부 자계가 부여될 때의 이 소자의 MR 비의 변화를 도시하는 그래프,

도 37은 제2 실시예에 의한 하나의 자기 터널 효과 소자(군)에 대하여, 이 소자의 종방향과 직교하는 방향(도 1의 Y축 방향)에서 크기가 변화하는 외부 자계가 부여될 때의 이 소자의 MR 비의 변화를 도시하는 그래프,

도 38은 제2 실시예에 의한 다른 자기 터널 효과 소자(군)에 대하여, 이 소자의 종방향과 직교하는 방향(도 1의 X축 방향)에서 크기가 변화하는 외부 자계가 부여될 때의 이 소자의 MR 비의 변화를 도시하는 그래프,

도 39는 제2 실시예에 의한 다른 자기 터널 효과 소자(군)에 대하여, 이 소자의 종방향(도 1의 Y축 방향)에서 크기가 변화하는 외부 자계가 부여될 때의 이 소자의 MR 비의 변화를 도시하는 그래프,

도 40은 제1 실시예 및 제2 실시예에 의한 자기 터널 효과 소자군에 대하여 핀 층의 자화 방향과 직교하는 방향내에서 크기가 변화하는 자계가 부여될 때의 핀 층 및 프리 층의 자화 곡선을 도시하는 그래프,

도 41은 본 발명에 의한 다른 형상을 갖는 도금 막을 형성한 다른 기판의 평면도,

도 42는 본 발명의 제3 실시예에 의한 자기 센서의 개략 평면도,

도 43은 도 42에 도시된 제1 X축 GMR 소자의 개략 확대 평면도,

도 44는 도 43에 도시된 제1 X축 GMR 소자를 도 43의 2-2선을 따라 평면으로 절단한 개략 단면도,

도 45는 도 43에 도시된 제1 X축 GMR 소자의 스핀 밸브 막의 구성을 도시하는 도면,

도 46은 도 43에 도시된 제1 X축 GMR 소자의 X축 방향으로 변화하는 자계에 대한 저항값(실선), 및 Y축 방향으로 변화하는 자계에 대한 저항값(파선)의 변화를 도시하는 그래프,

도 47은 도 42에 도시된 자기 센서에 포함되는 X축 자기 센서의 등가 회로도,

도 48은 도 47에 도시된 X축 자기 센서의 X축 방향으로 변화하는 자계에 대 한 출력 전압(실선), 및 Y축 방향으로 변화하는 자계에 대한 출력 전압(파선)의 변화를 도시하는 그래프,

도 49는 도 42에 도시된 자기 센서에 포함되는 Y축 자기 센서의 X축 방향으로 변화하는 자계에 대한 출력 전압(실선), 및 Y축 방향으로 변화하는 자계에 대한 출력 전압(파선)의 변화를 도시하는 그래프,

도 50은 도 42에 도시된 자기 센서의 제조 도중에 스핀 밸브 막이 형성된 석영 글라스의 평면도,

도 51은 도 42에 도시된 자기 센서의 제조시 사용되는 자기 어레이를 준비하기 위한 금속 플레이트의 평면도,

도 52는 도 51에 도시된 금속 플레이트 및 영구 바 자석을 도 51의 3-3선을 따라 평면으로 절단한 단면도,

도 53은 도 42에 도시된 자기 센서의 제조시 사용되는 자기 어레이를 형성하기 위한 플레이트의 평면도,

도 54는 도 42에 도시된 자기 센서의 제조시 사용되는 자기 어레이의 단면도,

도 55는 도 42에 도시된 자기 센서의 제조하는 단계를 도시하는 단면도,

도 56은 도 54에 도시된 자기 어레이로부터 잘라낸 자석의 일부를 도시하는 사시도,

도 57은 도 42에 도시된 자기 센서의 각 GMR 소자의 핀 층의 자화 방향을 고정하기 위한 방법을 도시하는 개념도,

도 58은 도 42에 도시된 자기 센서와 방위각간의 관계를 도시하는 도면,

도 59는 도 42에 도시된 자기 센서의 방위각에 대한 출력 전압을 도시하는 그래프이다.

〈도면의 주요부분에 대한 부호의 설명〉

10 : 기판 12 : 하부 전극

13 : 반강자성 막 14 : 강자성 막

15 : 절연층 16 : 강자성 막

17 : 더미 막 18 : 층간 절연층

18a : 접촉 홀 19 : 상부 전극

20 : 보호막 30 : 코일

11, 21 : 자기 터널 효과 소자군 51 : 레지스트

본 발명은 핀 층(pinned layer)과 프리 층(free layer)을 포함하는 자기저항 효과(magnetoresistive effect) 소자를 사용하는 자기 센서에 관한 것으로, 특히 자기저항 효과 소자의 핀 층의 자화 방향이 서로 교차하는 2 이상의 자기저항 효과 소자를 단일 칩상에 갖는 자기 센서 및 그 제조방법에 관한 것이다.

지금까지, 자기 센서에 사용 가능한 소자로서, 거대 자기저항 소자(GMR 소자), 자기 터널 효과 소자(TMR 소자, 터널링 GMR) 등이 알려져 있다. 이들 자기저 항 효과 소자는 자화 방향이 소정 방향으로 핀(고정)된 핀 층과, 자화 방향이 외부 자계에 따라 변화하는 프리 층을 갖추고 있고, 그럼으로써 핀 층의 자화 방향과 프리 층의 자화 방향과의 상대 관계에 따른 저항값을 나타낸다.

그러나, 자기저항 효과 소자의 핀 층의 자화 방향이 서로 교차하는 2개 이상의 자기저항 효과 소자를 미소한 단일 칩상에 형성하는 것은 곤란하다. 이와 같은 단일 칩은 아직 제안되지 않았고, 따라서 자기저항 효과 소자를 사용하여 단일 칩으로 만들어지는 자기 센서가 핀 층의 자화 방향에 부여되는 제약에 기인하여 넓은 응용 범위를 가질 수 없다는 문제가 있다.

본 발명의 특징은, 핀 층과 프리 층을 포함하며, 핀 층의 자화 방향과 프리층의 자화 방향에 의해(또는 간에) 형성된 상대 각도에 따라 변화하는 저항값을 갖는 자기저항 효과 소자를 포함하는 자기 센서에 있어서, 상기 자기 센서는 복수의 상기 자기저항 효과 소자가 단일 칩(동일 기판)상에 제공되고, 상기 복수의 자기저항 효과 소자의 적어도 2개의 핀 층이 서로 교차하는 자화 방향을 갖도록 형성되는 것에 있다.

이것에 의하면, 핀 층의 자화 방향이 서로 교차하는 자기저항 효과 소자들이 동일 기판상에 형성되므로, 소형이면서 응용 범위가 넓은 자기 센서가 제공된다.

본 발명의 다른 특징은, 핀 층과 프리 층을 포함하며, 핀 층의 자화 방향과 프리 층의 자화 방향에 의해 형성된 상대 각도에 따라 변화하는 저항값을 갖는 자기저항 효과 소자를 포함하는 자기 센서의 제조방법에 있어서, 상기 방법은, 기판 상에 상기 핀 층이 될 자성층을 포함하는 층(예를 들면, 반강자성 층 및 강자성 층)을 소정 형상으로 형성하는 단계; 상기 핀 층이 될 자성층을 포함하는 층에 자계를 인가하기 위한 자계 인가용 자성층을 형성하는 단계; 상기 자계 인가용 자성층을 자화시키는 단계; 및 상기 자계 인가용 자성층의 잔류 자화에 의해, 상기 핀 층이 될 자성층의 자화 방향을 고정하는 단계를 포함하는 것에 있다.

상기 방법에 의하면, 핀 층이 될 자성층을 포함하는 층에 자계를 인가하기 위한 자계 인가용 자성층이, 예를 들면, 도금 등에 의해 형성되고, 이 후 이들 자계 인가용 자성층이 자화된다. 그 다음 전술한 자계 인가용 자성층의 잔류 자화에 의해 발생된 자계는 전술한 핀 층이 될 자성층의 자화 방향을 고정한다. 이 경우, 상기 자계 인가용 자성층을 형성하는 단계는 평면에서 볼 때 상기 핀 층이 될 자성층을 포함하는 층을 사이에 끼우도록 상기 자계 인가용 자성층을 형성하는 단계인 것이 유리하고, 상기 자계 인가용 자성층의 자화 방향은 상기 잔류 자화에 의해 발생되는 자계의 방향과 다른 것이 유리하다.

전술한 자계 인가용 자성층의 잔류 자화에 의해 발생되는 자계의 방향은 자계 인가용 자성층의 단면 형상에 의존한다. 따라서, 이 단면 형상을 적절한 형상으로 함으로써 또는 핀 층이 될 자성층을 포함하는 층을 단면에 대해 적절히 위치시킴으로써, 핀 층이 될 자성층을 포함하는 층에는 임의의 방향을 갖는 자화가 부여될 수 있다. 이것에 의해, 서로 다른 방향으로 고정된 자화로 핀 층을 갖는 두개 이상의 자기저항 효과 소자가 동일 기판상에 간단히 제조될 수 있다.

본 발명의 또 다른 특징은, 핀 층과 프리 층을 포함하며, 핀 층의 자화 방향 과 프리 층의 자화 방향에 의해 형성된 상대 각도에 따라 변화하는 저항값을 갖는 자기저항 효과 소자를 포함하는 자기 센서의 제조방법에 있어서, 상기 방법은, 복수의 영구자석이 정방 격자의 격자점에 배치되며, 각 영구자석의 자극이 최단거리 떨어져 인접하는 다른 자극의 극성과 다르도록 구성된 자석 어레이(magnet array)를 준비하는 단계; 상기 자석 어레이 위에, 적어도 상기 핀 층이 될 자성층을 포함하는 층이 형성되는 웨이퍼를 배치하는 단계; 및 상기 자극 중 하나와, 이 자극과 최단거리 떨어져 인접하는 상기 자극 중 다른 자극 사이에 형성된 자계를 이용함으로써 상기 핀 층이 될 자성층의 자화 방향을 고정하는 단계를 포함하는 것에 있다.

전술한 자석 어레이는, 복수의 막대자석이 정방격자의 격자점에 배치되며, 각 영구자석의 복수의 자극이 최단거리 떨어져 인접하는 다른 복수의 자극의 극성과 다르도록 구성되어 있다. 따라서, 자석 에레이 위에, 자석 어레이의 평면에서 볼 때, 하나의 N극으로부터 N극의 우측에 위치되는 S극에 우측 방향의 자계, 이 N극으로부터 N극의 상측에 위치되는 S극에 상방향의 자계, 이 N극으로부터 N극의 좌측에 위치되는 S극에 좌측방향의 자계, 및 이 N극으로부터 N극의 하측에 위치되는 S극에 하방향의 자계가 형성된다(도 56 및 도 57 참조). 마찬가지로, 하나의 S극에 대하여, 이 S극의 우측에 위치되는 N극으로부터 좌측 방향의 자계, 이 S극의 상측에 위치되는 N극으로부터 하방향의 자계, 이 S극의 좌측에 위치되는 N극으로부터 우측방향의 자계, 및 이 S극의 하측에 위치되는 N극으로부터 상방향의 자계가 형성된다. 전술한 방법은 이들 자계를 이용함으로써 핀 층이 될 층의 자화 방향을 고정하고, 이것에 의해 단일 칩상에 핀 층의 자화 방향이 서로 교차(이 경우, 서로 직교)하는 자기 센서가 용이하게 제조될 수 있다.

본 발명의 이들 및 그 밖의 목적, 특징, 양상, 이점들은 첨부 도면들과 함께 본 발명의 다음의 상세한 설명으로부터 보다 명백하게 된다.

이하, 본 발명에 의한 자기 센서의 실시예들이 첨부된 도면을 참조하여 설명된다. 제1 실시예에 의한 자기 센서는, 도 1의 평면도에 도시된 바와 같이, 예를 들면, SiO₂/Si, 글라스, 또는 석영으로 만들어지는 대략 정방 형상의 기판(10), 2개의 자기 터널 효과 소자(군)(11, 21), 바이어스 자계용 코일(30), 및 복수의 전극 패드(40a 내지 40f)를 포함하고 있다. 자기 터널 효과 소자(군)(11, 21) 및 바이어스 자계용 코일(30)은 각기 전극 패드(40a, 40b, 40c, 40d, 40e, 40f)에 접속되어 있다. 자기 터널 효과 소자(군)(11) 및 자기 터널 효과 소자(군)(21)는 구조가 동일하므로, 자기 터널 효과 소자(군)(11)이 대표예로서 이 후 설명되고, 자기 터널 효과 소자(군)(21)의 설명은 생략된다.

자기 터널 효과 소자(군)(11)는, 도 2의 확대 평면도에 도시된 바와 같이, 직렬로 접속된 복수의(이 예에서는, 20개) 자기 터널 효과 소자로 만들어진다. 각 자기 터널 효과 소자는, 도 2의 1-1면을 따라 부분 단면도를 나타내는 도 3에 도시된 바와 같이, 기판(10)상에 평면이 장방 형상을 갖는 복수의 하부 전극(12)을 포함하고 있다. 하부 전극(12)은 횡방향으로 소정 거리 서로 떨어져 일렬로 배치되어 있다. 하부 전극(12)은 도전성 비자성 금속 재료인 Ta(Cr 또는 Ti이어도 됨)로 만들어지고, 대략 30 ㎚의 두께를 갖도록 형성되어 있다. 각 하부 전극(12)상에는, 하부 전극(12)과 같은 평면 형상을 갖도록 형성되고 대략 30 ㎚의 두께를 갖는 PtMn으로 만들어지는 반강자성 막(13)이 각기 적층되어 있다.

대략 20 ㎚의 두께를 갖는 NiFe로 만들어지는 한 쌍의 강자성 막(14, 14)이 각 반강자성 막(13)상에 간격을 두고 적층되어 있다. 이들 강자성 막(14, 14)은 평면 형상이 장방 형상이며 그 긴 변이 평행하게 서로 대향하도록 배치되어 있다. 강자성 막(14, 14)은 반강자성 막(13)에 의해 자화 방향이 고정되는 핀 층을 구성한다. 강자성 막(14, 14)은 도 4의 부분 확대 평면도에서 화살표 방향(즉, 우측 방향)으로 자화된다. 여기서, 반강자성 막(13) 및 강자성 막(핀 층)(14, 14)은 강자성 막(14, 14)의 자화 방향이 실질적으로 고정된(즉, 고정 자화축을 갖는) 고정 자화층을 구성하고 있다.

각 강자성 막(14)상에는 강자성 막(14)과 같은 평면 형상을 갖는 절연층(15)이 형성되어 있다. 이 절연층(15)은 절연 재료인 Al₂O₃(Al-O)로 만들어지고, 대략 1 ㎚의 두께를 갖도록 형성되어 있다.

절연층(15)상에는 절연층(15)과 같은 평면 형상을 가지며 대략 80 ㎚의 두께의 NiFe로 만들어지는 강자성 막(16)이 형성되어 있다. 이 강자성 막(16)은 외부 자계의 방향에 따라 자화 방향이 변화하는 프리 층(자유 자화층)을 구성하고, 전술한 강자성 막(14)으로 만들어지는 핀 층 및 전술한 절연층(15)과 함께 자기 터널 접합 구조를 구성하고 있다. 즉, 반강자성 막(13), 강자성 막(14), 절연층(15), 및 강자성 막(16)은 하나의 자기 터널 효과 소자(전극 등을 제외함)를 구성한다.

각 강자성 막(16)상에는 각 강자성 막(16)과 같은 평면 형상을 갖는 더미(dummy) 막(17)이 각기 형성되어 있다. 이 더미 막(17)은 대략 40 ㎚의 두께를 갖는 Ta 막으로 만들어지는 도전성 비자성 금속 재료로 구성되어 있다.

복수의 하부 전극(12) 및 반강자성 막(13)의 절연 분리, 및 각 반강자성 막(13)상에 배치된 한 쌍의 강자성 막(14), 절연층(15), 강자성 막(16), 및 더미 막(17)의 각각의 절연 분리를 위한 층간 절연층(18)이 기판(10), 하부 전극(12), 반강자성 막(13), 강자성 막(14), 절연층(15), 강자성 막(16), 및 더미 막(17)을 덮는 영역에 형성되어 있다. 층간 절연층(18)은 SiO₂로 만들어지고 대략 250 ㎚의 두께를 갖는다.

이 층간 절연층(18)을 통해, 접촉 홀(contact hole)(18a)이 각기 각 더미 막(17)상에 형성되어 있다. 접촉 홀(18a)을 매립하고, 다른 하부 전극(12)(및 반강자성 막(13))상에 배치된 한 쌍의 더미 막(17, 17)의 각 하나를 전기적으로 접속하도록, 예를 들면, 대략 300 ㎚의 두께를 갖는 Al으로 만들어지는 상부 전극(19, 19)이 각기 형성되어 있다. 이와 같이, 하부 전극(12), 반강자성 막(13), 및 상부 전극(19)에 의해 이웃하는 한 쌍의 자기 터널 접합 구조의 각 강자성 막(16, 16)(각 더미 막(17, 17))과 각 반강자성 막(13, 13)을 교대로 순차 전기적으로 접속함으로써, 핀 층이 동일한 자화 방향을 가지며 복수의 자기 터널 접합 구조가 직렬로 접속되는 자기 터널 효과 소자(군)(11)이 형성된다. 여기서, SiO와 SiN(도시 생략)으로 만들어진 보호막이 상부 전극(19, 19)상에 형성되어 있다.

코일(30)은 전술한 자기 터널 효과 소자(군)(11, 21)에 교류의 바이어스 자계를 부여하기 위한 것이고, 자기 터널 효과 소자(군)(11, 21) 하방을 자기 터널 효과 소자(군)(11, 21)의 핀 층의 자화 방향과 평행한 방향으로 연장하도록, 기판(10)의 상부내에 매립되어 있다.

다음에, 전술한 자기 터널 효과 소자의 제조방법이 도 5 내지 도 17을 참조하여 설명된다. 여기, 도 5 내지 도 12 및 도 14 내지 도 17에서는, 직렬로 접속된 4개의 자기 터널 효과 소자로 만들어지는 자기 터널 효과 소자군이 설명을 위해 도시되어 있다. 또한, 이들 도면에서, 코일(30)의 도시는 생략되어 있다.

먼저, 도 5에 도시된 바와 같이, 하부 전극(12)을 구성하는 Ta로 만들어진 막이 기판(10)(이 단계에서, 추후 다이싱 공정에 의해 복수의 자기 센서가 얻어지는 한매의 기판임)상에 스퍼터링에 의해 대략 30 ㎚의 두께로 형성된다. 그 다음, 고정 자화층의 반강자성 막(13) 및 강자성 막(핀 층)(14)을 구성하기 위한 PtMn으로 만들어진 막 및 NiFe로 만들어진 막이 각기 30 ㎚ 및 20 ㎚의 두께를 갖도록 스퍼터링에 의해 형성된다. 본 설명에서, 하부 전극(12), 반강자성 막(13)이 될 PtMn 막, 및 강자성 막(14)이 될 FeNi 막을 하부 자성층(SJ)이라 한다.

이 후, Al이 1 ㎚만큼 적층되고, 산소 가스에 의해 이것이 산화되어 절연층(15)이 될 Al₂O₃(Al-O) 막을 형성한다. 계속해서, 프리 층의 강자성 막(16)을 구성하는 NiFe로 만들어진 막이, 예를 들면, 80 ㎚의 두께를 갖도록 스퍼터링에 의해 형성되고, 그 위에 더미 막(17)을 구성하는 Ta로 만들어진 막이 40 ㎚의 두께를 갖도록 형성된다. 여기서, 강자성 막(16) 및 더미 막(17)을 상부 자성층(UJ)이라 한다. 다음에, 이온 밀링(ion milling) 등에 의해서, 도 6에 도시된 바와 같이, 상부 자성층(UJ)이 분리를 위해 가공되고, 도 7에 도시된 바와 같이, 하부 자 성층(SJ)이 분리를 위해 가공된다. 그 결과, 소정 형상을 갖는 층이 형성된다.

다음에, 도 8에 도시되는 바와 같이, 층간 절연층(18)을 구성하는 SiO₂로 만들어지는 막이 그 두께가 소자상에서 250 ㎚ 되도록 스퍼터링에 의해 형성되고, 그 위에 도금 하층막으로서, Cr로 만들어지는 막 및 NiFe로 만들어지는 막이 각기 100 ㎚ 및 50 ㎚의 두께를 갖도록 스퍼터링에 의해 형성된다. 다음에, 도 9에 도시된 바와 같이, 레지스트(51)가 도포된다. 레지스트(51)는 도금이 추후 수행될 부분을 덮지 않도록 소정 형상으로 패터닝된다.

다음에, 도 10에 도시된 바와 같이, 웨이퍼에는 자계 인가용 자성층으로서 NiCo가 도금된다. NiCo의 두께는, 예를 들면, 10 ㎛로 설정된다. 그 다음, 도 11에 도시된 바와 같이 레지스트가 제거된 후, 도 12에 도시된 바와 같이, 전체 표면이 밀링(Ar 밀링)되어 도금 하층막으로서 형성된 NiFe를 제거한다.

도 13은 이 상태에서의 웨이퍼의 평면도이다. 여기, 도 13에서는, 추후 다이싱 공정에 의해 서로 분할될 각 기판이 편의상 참조부호 10으로 표시된다. 도 13을 참조하면, 레지스트의 이전 패터닝에 의해, 자계 인가용 자성층(NiCo)은 각각이 대략 정방 형상을 갖고, 그 중심이 추후 서로 분할될 4개의 인접 기판(10)의 중심에 위치되도록 형성되고, 종방향 및 횡방향으로 자기 터널 효과 소자(군)(11, 21)의 바로 위에 위치되는 부분(그 부분)을 제거하도록(즉, 소정 형상을 갖고, 평면도에서 핀 층이 될 자성층을 포함하는 하부 자성층(SJ)이 형성된 자기 터널 효과 소자(군)(11, 21)가 될 층을 사이에 끼우도록) 배치된다. 이 상태에서, 각 자계 인가용 자성층이 형성하는 정방형의 대각선에 평행한 방향으로 대략 1000 (Oe)의 강도를 갖는 자계가 주어져, 도 13의 화살표 A로 도시된 방향으로 자계 인가용 자성층을 자화시킨다.

다음에, 전술한 자계가 제거된다. 이 때, 도 13의 화살표 B로 도시된 바와 같이, 자계 인가용 자성층의 잔류 자화는 각 자계 인가용 자성층의 상변에서 인접 자계 인가용 자성층의 하변으로의 방향의 자계, 및 각 자계 인가용 자성층의 우변에서 인접 자계 인가용 자성층의 좌변으로의 방향의 자계를 발생시킨다. 이 때문에, 자기 터널 효과 소자(군)(11, 21)이 될 부분에, 이 부분의 종방향에 평행한 자계가 인가된다. 그 다음, PtMn으로 만들어지는 반강자성 막(13)을 규칙 합금화하여 형성하고 교환 결합 자계(Hex)를 부여하기 위해서, 웨이퍼를 고온 환경에 두고 고온 어닐링 처리가 수행된다. 이 결과, 동일 기판(10)상에 형성된 자기 터널 효과 소자(군)(11, 21)는 서로 다른 방향(이 경우, 서로 직교하는 방향)으로 자화(고정)된 핀 층을 가질 것이다. 즉, 자기 터널 효과 소자(군)(11, 21)는 각기 도 1의 화살표로 도시된 방향으로 고정 자화축을 가질 것이다.

계속해서, 도 14에 도시된 바와 같이, 도금막인 NiCo 및 스퍼터링된(도금 하층막) NiFe가 산에 의해 제거되고, 도 15에 도시된 바와 같이, Cr이 밀링에 의해 제거된다. 이 후, 도 16에 도시된 바와 같이, 접촉 홀(18a)이 층간 절연막(18)을 통해 형성되고, 도 17에 도시된 바와 같이 Al막이 300 ㎚의 두께를 갖도록 스퍼터링에 의해 형성되며, Al 막이 배선 패턴으로 가공되어 상부 전극(19)을 형성한다.

그 다음, 도 1에 도시된 전극 패드(40a 내지 40f)가 기판(10)에 형성되고, 자기 터널 효과 소자(군)(11, 21) 및 코일(30)에 전극 패드(40a 내지 40f)가 각기 접속된다. 마지막으로, 150 ㎚의 두께를 갖는 SiO로 만들어지는 막(도시되지 않음) 및 1000 ㎚의 두께를 갖는 SiN로 만들어지는 막(도시되지 않음)이 CVD에 의해 보호막(패시베이션 막)으로서 형성된다. 이 후, 보호막의 일부가 밀링, RIE, 또는 레지스트 마스크를 사용하는 에칭에 의해 개구되어, 전극 패드(40a 내지 40f)를 노출시킨다. 계속해서, 기판이 백 그라인딩(back grinding)(연삭으로 얇게 함)되고, 다이싱에 의해 개별 자기 센서로 기판이 분리되며, 마지막으로 패키징이 수행된다.

이와 같이 제조된 도 1에 도시된 자기 터널 효과 소자(군)(11)에 대해, 도 1에 도시된 X축 방향 및 X축에 직교하는 Y축 방향의 각각의 축을 따라 크기가 변화하는 외부 자계가 인가되어, 자계가 인가 될 때의 저항 변화율 MR(MR 비)을 측정한다. 그 결과가 도 18 및 도 19에 도시된다. 도 18 및 도 19로부터 명확한 바와 같이, 자기 터널 효과 소자(군)(11)의 MR 비는 Y축 방향으로 변화하는 외부 자계보다 X축 방향으로 변화하는 외부 자계에 대해 크게 변화되었다. 이것에 의해, 자기 터널 효과 소자(군)(11)에서, 그 핀 층의 자화방향이 X축에 평행하다는 것이 확인되었다.

마찬가지로, 도 1에 도시된 자기 터널 효과 소자(군)(21)에 대해, X축 방향 및 Y축 방향의 각각의 축을 따라 크기가 변화하는 외부 자계가 인가되어, 자계가 인가 될 때의 저항 변화율 MR(MR 비)을 측정한다. 그 결과가 도 20 및 도 21에 도시된다. 도 20 및 도 21로부터 명확한 바와 같이, 자기 터널 효과 소자(군)(21)의 MR 비는 X축 방향으로 변화하는 외부 자계보다 Y축 방향으로 변화하는 외부 자계에 대해 크게 변화되었다. 이것에 의해, 자기 터널 효과 소자(군)(21)에서, 그 핀 층 의 자화방향이 Y축에 평행하다는 것이 확인되었다. 즉, 동일 기판(10)상에, 이 자기 센서가 그 자화 방향이 서로 다르도록(즉, 그 자화 방향이 서로 교차하도록) 고정된 핀 층을 갖는 2개의 자기 터널 효과 소자(자기저항 효과 소자)를 가지는 것이 확인되었다.

다음에, 제2 실시예에 의한 자기 센서가 설명된다. 제2 실시예는, 제1 실시예의 고정 자화층이 PtMn 및 NiFe로 구성되는 반면에, 제2 실시예의 고정 자화층이 30 ㎚의 두께를 갖는 MnRh로 만들어지는 막 및 40 ㎚의 두께를 갖는 NiFe(핀 층)로 만들어지는 막으로 구성된다는 점만이 제1 실시예과 다르다. 한편, 고정 자화층의 이 재료의 차이에 의해, 다음에 설명될 제2 실시예의 제조방법은 제1 실시예와 다소 다르다.

즉, 제2 실시예에서는, 도 22에 도시된 바와 같이, 30 ㎚의 두께를 갖는 Ta로 만들어지는 막, 30 ㎚의 두께를 갖는 MnRh로 만들어지는 막, 및 40 ㎚의 두께를 갖는 NiFe로 만들어지는 막이 스퍼터링에 의해 기판(10)상에 형성되어 하부 자성층(SJ)을 형성한다. 계속해서, 1 ㎚의 Al막이 형성되고 산화되어 절연층(15)을 형성한다. 그 위에 40 ㎚의 두께를 갖는 NiFe로 만들어지는 막 및 40 ㎚의 두께를 갖는 Ta로 만들어지는 막이 형성되어 상부 자성층(UJ)을 형성한다.

계속해서, 도 23에 도시된 바와 같이, 상부 자성층(UJ)은 분리를 위해 가공되고, 도 24에 도시된 바와 같이, 하부 자성층(SJ)은 분리를 위해 가공된다. 다음에, 도 25에 도시된 바와 같이, SiO₂가 250 ㎚의 두께를 갖는 막을 형성하도록 스퍼터링되어 층간 절연층(18)을 형성하고, 계속해서 도 26에 도시된 바와 같이, 접촉 홀(18a)이 층간 절연층(18)을 통해 형성된다. 계속해서, 도 27에 도시된 바와 같이, Al이 300 ㎚의 두께를 갖는 막을 형성하도록 스퍼터링되고 배선 패턴으로 가공되어 상부 전극(19)을 형성한다. 그 다음, 도 28에 도시된 바와 같이, SiO 및 SiN로 만들어지는 보호막(20)이 CVD에 의해 형성된다.

다음에, 도 29에 도시된 바와 같이, 도금 하층막으로서 Cr로 만들어지는 막 및 NiFe로 만들어지는 막이 각기 100 ㎚ 및 50 ㎚의 두께를 갖도록 스퍼터링에 의해 형성되고, 계속해서, 도 30에 도시된 바와 같이, 레지스트(51)가 도포된다. 레지스트(51)는 도금이 추후 수행될 부분을 덮지 않도록 소정의 형상으로 패터닝된다.

다음에, 도 31에 도시된 바와 같이, 웨이퍼에는 자성 인가용 자성층으로서 NiCo가 도금된다. NiCo의 두께는, 예를 들면, 10 ㎛로 설정된다. 그 다음, 도 32에 도시된 바와 같이 레지스트가 제거된 후, 도 33에 도시된 바와 같이, 전체 표면이 밀링(Ar 밀링)되어 도금 하층막으로서 형성된 NiFe를 제거한다. 이 단계에서, 웨이퍼는 도 13에 도시된 상태가 된다. 이 상태에서, 각 자계 인가용 자성층이 형성하는 정방형의 대각선에 평행한 방향으로 대략 1000 (Oe)의 강도를 갖는 자계가 주어져, 도 13의 화살표 A로 도시된 방향으로 자계 인가용 자성층을 자화시킨다. 이 후, 자계가 제거된다.

이 때, 추후 자기 터널 효과 소자(군)(11', 21')이 될 부분에, 이들 부분의 종방향에 평행한 자계가 NiCo의 잔류 자화에 의해 인가된다. 그 다음, 웨이퍼를 고온 환경에 두고 고온 어닐링 처리가 수행된다. 이 결과, 동일 기판(10')상에 형성된 자기 터널 효과 소자(군)(11', 21')는 서로 다른 방향(이 경우, 서로 직교하는 방향)으로 자화(고정)되는 핀 층을 가질 것이다. 고온 어닐링 처리가 종료된 후, 도 34에 도시된 바와 같이 도금막 NiCo 및 도금 하층막 NiFe가 산에 의해 제거되고, 도 35에 도시된 바와 같이 도금 하층막 Cr이 밀링에 의해 제거된다. 이 후, 제1 실시예와 유사한 처리가 수행된다.

이와 같이 제조된 도 1에 도시된 자기 터널 효과 소자(군)(11')에 대해, X축 방향 및 Y축 방향의 각각의 축을 따라 크기가 변화하는 외부 자계가 인가되어, 자계가 인가될 때의 저항 변화율 MR(MR 비)을 측정한다. 그 결과가 도 36 및 도 37에 도시된다. 도 36 및 도 37로부터 명확한 바와 같이, 자기 터널 효과 소자(군)(11')의 MR 비는 Y축 방향으로 변화하는 외부 자계보다 X축 방향으로 변화하는 외부 자계에 대해 크게 변화되었다. 이것에 의해, 자기 터널 효과 소자(군)(11')에서, 그 핀 층의 자화방향이 X축에 평행하다는 것이 확인되었다.

마찬가지로, 도 1에 도시된 자기 터널 효과 소자(군)(21')에 대해, X축 방향 및 Y축 방향의 각각의 축을 따라 크기가 변화하는 외부 자계가 인가되어, 자계가 인가 될 때의 저항 변화율 MR(MR 비)을 측정한다. 그 결과가 도 38 및 도 39에 도시된다. 도 38 및 도 39로부터 명확한 바와 같이, 자기 터널 효과 소자(군)(21')의 MR 비는 X축 방향으로 변화하는 외부 자계보다 Y축 방향으로 변화하는 외부 자계에 대해 크게 변화되었다. 이것에 의해, 자기 터널 효과 소자(군)(21')에서, 그 핀 층의 자화방향이 Y축에 평행하다는 것이 확인되었다. 즉, 동일 기판(10')상에, 제2 실시예에 의한 이 자기 센서가 그 자화 방향이 서로 교차하도록(즉, 서로 다르 도록) 고정된 핀 층을 갖는 2개의 자기 터널 효과 소자(자기저항 효과 소자)를 가지는 것이 확인되었다.

전술한 바와 같이, 제1 실시예 및 제2 실시예에 의한 자기 센서는, 동일 기판(10)상(단일 칩상)에, 핀 층의 자화 방향이 서로 교차하는(즉, 핀 층의 적어도 2개의 자화 방향이 0°및 180°이외의 각도를 형성하는) 자기 터널 효과 소자를 가지고 있다. 이 때문에, 이들 자기 센서는 다른 방향의 자계를 검출하는데 필요가 있는 소형 자기 센서로서(예를 들면, 지자기 센서 등) 사용될 수 있다. 또한, 전술한 실시예들의 방법에 의하면, 이들 센서는 용이하게 제조될 수 있다.

여기, 제1 실시예에서는, PtMn이 고정 자화층에 사용되므로, 웨이퍼가 최초에 고온이 되는 타이밍에서 자화층의 핀 층이 고정되어야 한다. 따라서, 제1 실시예에서, 웨이퍼는 보호막 형성을 위해 수행되는 CVD 등에 의해 고온 처리전의 단계에서 고온 어닐링 처리된다. 이에 반해, 제2 실시예에서는, MnRh가 고정 자화층에 사용된다. MnRh 막은 고온 어닐링 처리후에 다른 고온 처리가 수행되면 질이 저하될 것이다. 따라서, 제2 실시예에서는, 고온 어닐링 처리가 보호막을 형성하기 위한 CVD 등에 의한 고온 처리가 수행된 후에 수행된다.

또한, 전술한 제1 실시예 및 제2 실시예의 제조방법에 의하면, 검출하고자 하는 외부 자계에 대해 우함수 특성을 나타내는 자기 터널 효과 소자(군)을 얻을 수 있다. 즉, 자기 터널 효과 소자군(11, 21, 11', 21')에 핀 층의 자화 방향과 직교하는 방향내에서 크기가 변화하는 자계가 인가될 때, 핀 층의 자화는 도 40의 LP선으로 도시된 바와 같이 평활하게 변화한다. 한편, 이들 소자의 프리 층은 형상 이방성에 기인하여 전술한 외부 자계의 방향에 민감하게 반응하고, 프리 층의 자화는, 도 40의 LF선으로 도시된 바와 같이, 외부 자계의 크기가 "0" 근방이 될 때 계단상으로 변화한다. 이 결과, 핀 층의 자화 방향과 프리 층의 자화 방향간에 형성된 상대 각도는 외부 자계가 "0"일 때 최대값을 얻고, 따라서 외부 자계의 크기(절대값)는 증가하고, 상대 각도는 감소한다. 이는 도 19, 도 20, 도 37, 및 도 38에 의해 확인될 수 있다.

또한, 도 13으로부터 명백한 바와 같이, 각 자계 인가용 자성층을 구성하는 도금 막(NiCo)이 도 13의 화살표 A로 도시되는 소정 방향으로 자화될 때, 도금 막들의 잔류 자화에 의해 도금 막들간에 발생되는 자계의 방향은 도금 막들의 자화 방향과 다르지만, 도 13의 화살표 B로 도시된 바와 같이 도금 막(M)의 단면에 직교한 방향이 될 것이다. 따라서, 도금 막(M)의 단면 형상(end surface)이, 예를 들면, 도 41에 도시된 바와 같이 설계되고 도금 막이 화살표 C로 도시되는 방향으로 자화되면, 소망의 방향(화살표 D로 도시되는 방향)을 갖는 자계가 웨이퍼상의 적절한 위치에 국부적으로 발생될 수 있다. 따라서, 이를 이용함으로써, 단일 기판(단일 칩 상에 핀 층의 자화 방향이 서로 교차하는 자기 터널 효과 소자(TMR1, TMR2)) 상에 소망의 방향으로 고정 자화축을 갖는 자기 터널 효과 소자(TMR1, TMR2)를 제조할 수 있다.

다음에, 본 발명의 제3 실시예에 의한 자기 센서가 설명된다. 전술한 제1 및 제2 실시예의 자기 센서가 TMR 소자로 구성되어 있는 반면에, 제3 실시예의 자기 센서는 GMR 소자로 구성되어 있다. 또한, 이 자기 센서는 X축 방향의 자계를 검출하기 위한 X축 자기 센서와, 전술한 X축과 직교하는 Y축 방향의 자계를 검출하기 위한 Y축 자기 센서를 갖추고 있다.

보다 구체적으로 설명하면, 이 자기 센서(60)는, 도 42에 도시된 바와 같이 평면에서 서로 직교하는 X축 및 Y축을 따라 변을 갖는 장방(대략 정방) 형상이고, X축 및 Y축에 직교하는 Z축 방향의 작은 두께를 갖는 석영 글라스로 만들어지는 단일 칩(동일 기판)(60a), 이 칩(60a)상에 형성된 합계 8개의 GMR 소자(61 내지 64, 71 내지 74), 이 칩(60a)상에 형성된 합계 8개의 패드(65 내지 68, 75 내지 78), 및 패드들과 소자들을 접속하는 접속선을 포함하고 있다.

제1 X축 GMR 소자(61)는, 칩(60a)의 Y축 방향의 대략 중앙부 조금 아래쪽에서 X축의 음의 방향으로 칩(60a)의 단부 근방에 형성되어 있고, 도 42에 화살표로 도시된 바와 같이, 핀 층의 고정된 자화 방향은 X축의 음의 방향이다. 제2 X축 GMR 소자(62)는, 칩(60a)의 Y축 방향의 대략 중앙부 조금 위쪽에서 X축의 음의 방향으로 칩(60a)의 단부 근방에 형성되어 있고, 도 42에 화살표로 도시된 바와 같이, 핀 층의 고정된 자화 방향은 X축의 음의 방향이다. 제3 X축 GMR 소자(63)는, 칩(60a)의 Y축 방향의 대략 중앙부 조금 위쪽에서 X축의 양의 방향으로 칩(60a)의 단부 근방에 형성되고, 도 42에 화살표로 도시된 바와 같이, 핀 층의 고정된 자화 방향은 X축의 양의 방향이다. 제4 X축 GMR 소자(64)는, 칩(60a)의 Y축 방향의 대략 중앙부 조금 아래쪽에서 X축의 양의 방향으로 칩(60a)의 단부 근방에 형성되고, 도 42에 화살표로 도시된 바와 같이, 핀 층의 고정된 자화 방향은 X축의 양의 방향이다.

제1 Y축 GMR 소자(71)는, 칩(60a)의 X축 방향의 대략 중앙부 조금 좌측에서 Y축의 양의 방향으로 칩(60a)의 단부 근방에 형성되고, 도 42에 화살표로 도시된 바와 같이, 핀 층의 고정된 자화 방향은 Y축의 양의 방향이다. 제2 Y축 GMR 소자(72)는, 칩(60a)의 X축 방향의 대략 중앙부 조금 우측에서 Y축의 양의 방향으로 칩(60a)의 단부 근방에 형성되고, 도 42에 화살표로 도시된 바와 같이, 핀 층의 고정된 자화 방향은 Y축의 양의 방향이다. 제3 Y축 GMR 소자(73)는, 칩(60a)의 X축 방향의 대략 중앙부 조금 우측에서 Y축의 음의 방향으로 칩(60a)의 단부 근방에 형성되고, 도 42에 화살표로 도시된 바와 같이, 핀 층의 고정된 자화 방향은 Y축의 음의 방향이다. 제4 Y축 GMR 소자(74)는, 칩(60a)의 X축 방향의 대략 중앙부 조금 좌측에서 Y축의 음의 방향으로 칩(60a)의 단부 근방에 형성되고, 도 42에 화살표로 도시된 바와 같이, 핀 층의 고정된 자화 방향은 Y축의 음의 방향이다.

GMR 소자들(61 내지 64, 71 내지 74)은 칩(60a)에서의 그 위치 및 칩(60a)에 대한 핀 층의 고정된 자화 방향이 다르다는 것을 제외하고 서로 실질적으로 동일한 구조를 갖는다. 따라서, 그 구조는 제1 X축 GMR 소자(61)를 대표예로서 사용하여 이후 설명된다.

제1 X축 GMR 소자(61)는, 평면도인 도 43 및 도 43의 2-2선을 따라 평면으로 절단한 제1 X축 GMR 소자(61)의 개략 단면도인 도 44에 도시된 바와 같이, 스핀 밸브 막(spin valve film)(SV)으로 만들어지며 Y축 방향으로 종방향을 갖는 복수의 폭이 좁은 띠 형상부들(61a...61a)과, 각 폭이 좁은 띠 형상부(61a)의 Y축 방향의 양단부의 하방에 형성된 CoCrPt 등의 경질 강자성체로 만들어지며, 높은 보자력 및 높은 각형비(square ratio)를 갖는 바이어스 자석막(61b...61b)들을 포함하고 있다. 폭이 좁은 띠 형상부(61a...61a)는 각기 각 바이어스 자석막(61b)의 상면의 X축 방향으로 연장하여 인접 폭이 좁은 띠 형상부(61a)에 접합하고 있다.

제1 X축 GMR 소자(61)의 스핀 밸브 막(SV)은, 도 45의 막 구성에 의해 도시된 바와 같이, 프리 층(프리 자화층)(F), 2.4 ㎚(24 Å)의 두께를 갖는 Cu로 만들어지는 도전성의 스페이서 층(S), 고정 자화층(P), 및 기판을 구성하는 칩(60a)에 연속 적층되는 2.5 ㎚(25 Å)의 두께를 갖는 티탄(Ti) 또는 탄탈륨(Ta)으로 만들어지는 캡(cap) 층(C)으로 구성되어 있다.

프리 층(F)은, 자화 방향이 외부 자계의 방향에 따라 변화하는 층이고, 기판(60a)의 바로 위에 형성된 8 ㎚(80 Å)의 두께를 갖는 CoZrNb 아몰퍼스 자성층(61-1), CoZrNb 아몰퍼스 자성층(61-1)상에 형성된 3.3 ㎚(33 Å)의 두께를 갖는 NiFe 자성층(61-2), 및 NiFe 자성층(61-2)상에 형성된 대략 1 내지 3 ㎚(10 내지 30 Å)의 두께를 갖는 CoFe 층(61-3)으로 구성되어 있다. CoZrNb 아몰퍼스 자성층(61-1)과 NiFe 자성층(61-2)은 연질 강자성체 박막층을 구성하고 있다. CoFe 층(61-3)은 NiFe 층(61-2)의 Ni 및 스페이서 층(S)의 Cu(61-4)의 확산을 방지하기 위한 것이다. 여기서, 전술한 바이어스 자석막들(61b...61b)은 프리 층(F)의 단일축의 이방성을 유지시키기 위해 프리 층(F)에 대해 Y축 방향(도 43에 화살표로 도시된 좌우 방향)으로 바이어스 자계를 인가하고 있다.

고정 자화층(P)은, 2.2 ㎚(22 Å)의 두께를 갖는 CoFe 자성층(61-5)과, Pt의 45 내지 55 몰%를 포함하는 PtMn 합금으로부터 형성되며 24 ㎚(240 Å)의 두께를 갖는 반강자성 막(61-6)을 적층한 것이다. CoFe 자성층(61-5)에는, 자화된 반강자성 막(61-6)이 교환 결합적으로 늘어서 있어 자화 방향(자화 벡터)이 X축의 음의 방향으로 핀(고정)되는 핀 층을 구성한다.

이와 같이 구성된 제1 X축 GMR 소자(61)는, 도 46의 실선으로 도시된 바와 같이, -Hc 에서 +Hc의 범위에서 X축을 따라 변화하는 외부 자계에 대략 비례하여 변화하는 저항값을 나타내고, 도 46의 파선으로 도시된 바와 같이, Y축을 따라 변화하는 외부 자계에 대해 대략 일정한 저항값을 나타낸다.

X축 자기 센서는, 도 47의 등가 회로에 의해 도시된 바와 같이, 제1 내지 제4 X축 GMR 소자(61 내지 64)의 풀 브리지(full bridge) 접속에 의해 구성되어 있다. 여기, 도 47에서는, 화살표들은 GMR 소자(61 내지 64)의 핀 층의 고정된 자화 방향을 나타내고 있다. 이와 같은 구성에서, 패드(67) 및 패드(68)는 각기 정전원(도시되지 않음)의 양극 및 음극에 각기 접속되어, 전압(Vxin+)(본 예에서는 5 V) 및 전압(Vxin-)(본 예에서는 0 V)을 부여한다. 그 다음, 패드(65) 및 패드(66)의 전압이 전압(Vxin+) 및 전압(Vxin-)으로서 꺼내지고, 그 전압차(Vxin+ - Vxin-)가 센서 출력(Vxout)으로서 꺼내진다. 이 결과, X축 자기 센서는, 도 48의 실선으로 도시된 바와 같이, -Hc 에서 +Hc의 범위에서 X축을 따라 변화하는 외부 자계에 대략 비례하여 변화하는 출력 전압(Vxout)을 나타내고, 도 48의 파선으로 도시된 바와 같이, Y축을 따라 변화하는 외부 자계에 대해 대략 "0" 출력 전압을 나타낸다.

Y축 자기 센서는, X축 자기 센서와 동일하게 제1 내지 제4 Y축 GMR 소자(71 내지 74)의 풀 브리지 접속에 의해 구성되어 있다. 또한, 패드(77) 및 패드(78)는 각기 정전원(도시되지 않음)의 양극 및 음극에 접속되어, 전압(Vyin+)(본 예에서는 5 V) 및 전압(Vyin-)(본 예에서는 0 V)을 부여한다. 그 다음, 패드(75)와 패드(76)의 전압차가 센서 출력(Vxout)으로서 꺼내진다. 이 결과, Y축 자기 센서는, 도 49의 파선으로 도시된 바와 같이, -Hc 에서 +Hc의 범위에서 Y축을 따라 변화하는 외부 자계에 대략 비례하여 변화하는 출력 전압(Vyout)을 나타내고, 도 49의 실선으로 도시된 바와 같이, X축을 따라 변화하는 외부 자계에 대해 대략 "0" 출력 전압을 나타낸다.

다음에, 전술한 바와 같이 구성된 자기 센서(60)의 제조방법이 설명된다. 먼저, 도 50의 평면도에 의해 도시된 바와 같이, 전술한 스핀 밸브 막(SV) 및 전술한 바이어스 자석막(61b)으로 만들어지며 개별 GMR 소자를 구성할 복수의 막(M)이, 장방형의 석영 글라스(60a1)상에 섬과 같이 형성된다. 이 막(M)들은 초고진공 장치를 사용하여 정밀한 두께로 연속 적층에 의해 형성된다. 이들 막(M)은, 추후 수행되는 절단 공정에 의해 도 50의 파선을 따라 석영 글라스(60a1)가 절단되어 도 42에 도시된 개별 칩(60a)으로 분리될 때, 도 42에 도시된 GMR 소자(61 내지 64, 71 내지 74)의 위치에 위치되도록 형성된다. 또한, 석영 글라스(60a1)의 4 코너에 십자형을 제외하는 장방형의 형상을 갖는 얼라인먼트(위치 결정) 마크(60b)가 형성된다.

다음에, 평면도인 도 51 및 도 51의 3-3선을 따라 단면으로 단면이 절단된 단면도인 도 52에 도시된 바와 같이, 복수의 정방형의 관통홀이 정방 격자 형상으 로 형성되는(즉, X축 및 Y축에 평행한 변들을 갖는 정방형의 관통홀들이 X축 및 Y축에 따라 서로 등거리 떨어져 형성되는) 장방형의 금속 플레이트(81)가 준비된다. 그 다음, 금속 플레이트(81)의 관통홀에 관통홀과 대략 같은 정방형의 단면을 갖는 직육면체 형상의 영구 바 자석(82...82)이, 자극이 형성되는 영구 바 자석(82...82)의 단면이 금속 플레이트(81)에 평행하게 되도록 삽입된다. 이 때, 영구 바 자석(82...82)은, 각 영구 바 자석(82)의 자극의 극성이 최단 거리 떨어져 인접하는 다른 영구 바 자석(82)의 극성과 다르도록 배치된다. 여기서, 사용되는 영구 바 자석(82...82)은 동일한 크기의 자하(magnetic charge)를 갖는다.

다음에, 도 53의 평면도에 도시된 바와 같이, 대략 0.5 ㎜의 두께를 가지며, 전술한 금속 플레이트(81)와 대략 같은 장방형을 갖는 투명한 석영 글라스로 만든 플레이트(83)가 준비된다. 이 플레이트(83)는 전술한 석영 글라스(60a1)의 얼라인먼트 마크(60b)와 협동하여 위치 결정하기 위해 4 코너에 십자형의 얼라인먼트(위치 결정) 마크(83a)를 갖게 된다. 또한, 중앙부에는, 전술한 금속 플레이트(81)에 삽입되는 영구 바 자석(82...82)의 외형에 대응하는 위치에 얼라인먼트 마크(83a)가 형성된다. 계속해서, 도 54에 도시된 바와 같이, 영구 바 자석(82...82)의 상면은 접착제에 의해 플레이트(83)의 하면에 접착된다. 이 때, 플레이트(83)에 대한 영구 바 자석(82...82)의 상대 위치는 얼라인먼트 마크(83a)를 사용함으로써 결정된다. 그 다음, 하부측으로부터 금속 플레이트(81)가 제거된다. 이 단계에서, 영구 바 자석(82...82) 및 플레이트(83)는, 자극을 구성하는 정방형의 단면을 갖는 복수의 영구자석이 정방격자의 격자점에 배치되고 각 영구자석의 자극의 극성이 최 단거리 떨어져 인접하는 다른 영구자석의 자극의 극성과 다르도록 구성된 자석 어레이를 형성한다.

다음에, 도 55에 도시된 바와 같이, GMR 소자가 되는 막(핀 층이 되는 자성층을 포함하는 층, 즉, 고정 자화층이 되는 자성층을 포함하는 층)이 형성되는 석영 글라스(61a1)는, GMR 소자가 되는 막이 형성되는 면이 플레이트(83)의 상면과 접촉되도록 위치된다. 플레이트(83)에 대한 석영 글라스(61a1)의 상대 위치는, 얼라인먼트 마크(83a)의 십자형을 전술한 얼라인먼트 마크(60b)의 십자형이 제거된 부분에 각각 일치시킴으로써 정확히 결정된다.

도 56은 전술한 영구 바 자석(82...82)의 4개가 꺼내진 상태를 도시하는 사시도이다. 이 도면으로부터 명확한 바와 같이, 영구 바 자석(82...82)의 상면 위에는, 하나의 N극에서 최단 거리로 이 N극에 인접하는 4개의 S극을 향하여, 즉, 90°씩 서로 다른 4개의 방향으로 자계가 형성되어 있다. 따라서, 도 57의 모식도에 도시된 바와 같이, 도 55에 도시된 플레이트(83)의 상면에 석영 글라스(61a1)가 위치되는 상태에서, Y축의 양의 방향, X축의 양의 방향, Y축의 음의 방향, 및 X축의 음의 방향으로 자계가, 하나의 N극의 정방형 단면의 각 변에 평행하게 위치되며 GMR 소자가 될 막에 인가된다.

본 실시예에서는, 이와 같은 자계를 이용함으로써, 고정 자화층(P)(고정 자화층(P)의 핀 층)의 자화 방향을 고정하는 열처리가 수행된다. 즉, 도 55에 도시된 상태에서, 플레이트(83) 및 석영 글라스(61a1)가 클램프(CL)에 의해 서로 고정되어, 진공중에서 250 ℃ 내지 280 ℃로 가열되고, 이 상태로 4시간 동안 방치된 다.

이 후, 석영 글라스(61a1)가 꺼내지고, 도 42에 도시된 패드(65 내지 68, 75 내지 78)가 형성되고, 이들을 접속하는 배선이 형성되며, 마지막으로 석영 글라스(61a1)가 도 50에 도시된 파선을 따라 절단된다. 상기 가공은 도 42에 도시된 자기 센서(60)의 제조를 완료한다.

다음에, 전술한 자기 센서(60)를 사용하는 지자기의 측정의 결과가 설명된다. 이 측정에서, 도 58에 도시된 바와 같이, 방위각 θ(측정각)은 자기 센서(60)의 Y축의 양의 방향이 남쪽을 향할 때 0°로 정의되고 있다. 도 59에 측정 결과가 도시된다. 도 59로부터 명백한 바와 같이, 실선으로 도시된 X축 자기 센서 출력(Sx)은 사인 곡선과 같이 변화하고 파선으로 도시된 Y축 자기 센서 출력(Sy)은 코사인 곡선과 같이 변화한다. 이 결과는 도 48 및 도 49에 도시된 특성으로부터 예측되는 바와 같다.

이 경우, (1) X축 자기 센서 출력(Sx) 및 Y축 자기 센서 출력(Sy)이 모두 양의 값으로 가정할 때 θ= arctan(Sx/Sy), (2) Y축 자기 센서 출력(Sy)이 음의 값으로 가정할 때 θ= 180°+ arctan(Sx/Sy), (3) X축 자기 센서 출력(Sx)은 음의 값으로 가정하고 Y축 자기 센서 출력(Sy)은 양의 값으로 가정할 때 θ= 360°+ arctan(Sx/Sy)에 의해 방위각이 결정될 수 있다. 따라서, 자기 센서(60)는, 예를 들면, 휴대 전화기 등의 휴대형 전자장치에 장착될 수 있는 지자기(방위각) 센서로서 사용될 수 있다. 여기서, 방위각이 270°에서 360°의 범위내일 때 -90°에서 0°의 범위의 표현이 허용되면, 출력(Sy)이 양일 때 방위각은 θ= arctan(Sx/Sy) 에 의해 결정될 수 있고, 출력(Sy)이 음일 때 방위각은 θ= 180°+ arctan(Sx/Sy)에 의해 결정될 수 있다.

전술한 바와 같이, 제3 실시예에 의하면, 복수의 영구 자석이 정방격자의 격자점에 배치되고 각 영구자석의 자극의 극성이 최단 거리로 떨어져 인접하는 다른 영구자석의 자극의 극성과 다르도록 구성되는 자석 어레이가 준비되며, 전술한 핀 층이 될 자성층의 자화 방향이 이 자석 어레이에 의해 형성된 자계의 사용으로 고정된다. 따라서, 단일 칩상에, 핀 층의 고정된 자화 방향이 서로 다른(서로 직교하는) GMR 소자를 용이하게 형성할 수 있다. 또한, 이 방법에 의해, 핀 층의 고정된 자화 방향이 서로 다른(서로 직교하는) GMR 소자를 각기 갖는 단일칩들을 일시에 대량으로 제조할 수 있고, 그럼으로써 단일 칩의 제조 비용을 저하시킬 수 있다.

여기서, 본 발명은 전술한 실시예들로 결코 한정되지 않고, 본 발명의 범위내에서 각종 변형이 만들어질 수 있다. 예를 들면, 전술한 제1 및 제2 실시예에서 도금막으로서 큰 잔류 자화를 갖는 NiCo가 채용되었지만, 큰 잔류 자화를 갖는 다른 재료들(예들 들면, Co)이 NiCo 대신에 채용될 수 있다. 또한, 제1 및 제2 실시예에서 고정 자화층의 자화 방향의 고정 방법은 제3 실시예와 같은 핀 층(고정 자화축을 갖는 층)을 갖는 다른 자기저항 효과 소자들에 적용될 수 있다. 또한, 전술한 3개의 실시예에서 고정 자화층(P)의 핀 층으로서 PtMn이 사용되었지만, 이 PtMn 대신에 FeMn, IrMn 등이 사용되어도 된다.

본 발명에 의하면, 핀 층의 자화 방향이 서로 교차하는 자기저항 효과 소자들이 동일 기판상에 형성되므로, 소형이면서 응용 범위가 넓은 자기 센서가 제공된다.

또한, 전술한 자계 인가용 자성층의 잔류 자화에 의해 발생되는 자계의 방향은 자계 인가용 자성층의 단면 형상에 의존한다. 따라서, 이 단면 형상을 적절한 형상으로 함으로써 또는 핀 층이 될 자성층을 포함하는 층을 단면에 대해 적절히 위치시킴으로써, 핀 층이 될 자성층을 포함하는 층에는 임의의 방향을 갖는 자화가 부여될 수 있다. 이것에 의해, 서로 다른 방향으로 고정된 자화로 핀 층을 갖는 두개 이상의 자기저항 효과 소자가 동일 기판상에 간단히 제조될 수 있다.

Claims

핀 층과 프리 층을 포함하며 핀 층의 자화 방향과 프리 층의 자화 방향에 의해 형성된 상대 각도에 따라 변화하는 저항값을 갖는 자기저항 효과 소자를 구비하는 자기 센서에 있어서,

상기 자기 센서는, 복수의 상기 자기저항 효과 소자가 단일 칩상에 구비되고, 상기 복수의 자기저항 효과 소자가 적어도, X축을 따라서 변화하는 외부 자계에 따라 변하는 저항값을 나타내는 X축 자기저항 효과 소자와, 상기 X축에 직교하는 Y축을 따라서 변화하는 외부 자계에 따라 변하는 저항값을 나타내는 Y축 자기저항 효과 소자를 포함하며, 상기 X축 자기저항 효과 소자 및 상기 Y축 자기저항 효과 소자의 상기 핀 층이 서로 교차하는 자화 방향을 갖고, 상기 X축 자기저항 효과 소자가 상기 X축 방향으로 상기 칩의 단부 근방에 형성되며, 상기 Y축 자기저항 효과 소자가 상기 Y축 방향으로 상기 칩의 또다른 단부 근방에 형성되도록, 형성되어 있는 것을 특징으로 하는 자기 센서.
핀 층과 프리 층을 포함하며 핀 층의 자화 방향과 프리 층의 자화 방향에 의해 형성된 상대 각도에 따라 변화하는 저항값을 갖는 자기저항 효과 소자를 구비하는 자기 센서의 제조방법에 있어서, 상기 방법은,

기판상에 상기 핀 층이 될 자성층을 포함하는 층을 형성하는 단계;

상기 핀 층이 될 자성층을 포함하는 층에 자계를 인가하기 위한 자계 인가용 자성층을 형성하는 단계;

상기 자계 인가용 자성층을 자화시키는 단계;

상기 자계 인가용 자성층의 잔류 자화에 의해 발생되는 자계로 상기 핀 층이될 자성층의 자화 방향을 고정하는 단계; 및

상기 자계 인가용 자성층을 제거하는 단계를 포함하는 것을 특징으로 하는 자기 센서 제조방법.
제2항에 있어서,

상기 자계 인가용 자성층을 형성하는 단계는 상기 자계 인가용 자성층에 의해서, 평면에서 볼 때 상기 핀 층이 될 자성층을 포함하는 층이 사이에 끼워지도록 상기 자계 인가용 자성층을 형성하는 단계인 것을 특징으로 하는 자기 센서 제조방법.
제3항에 있어서,

상기 자계 인가용 자성층의 자화 방향은 상기 잔류 자화에 의해 발생되는 자성층의 방향과 다른 것을 특징으로 하는 자기 센서 제조방법.
핀 층과 프리 층을 포함하며 핀 층의 자화 방향과 프리 층의 자화 방향에 의해 형성된 상대 각도에 따라 변화하는 저항값을 갖는 자기저항 효과 소자를 구비하고, 상기 복수의 자기저항 효과 소자는 적어도, X축을 따라서 변화하는 외부 자계에 따라 변하는 저항값을 나타내는 X축 자기저항 효과 소자와, 상기 X축에 직교하는 Y축을 따라서 변화하는 외부 자계에 따라 변하는 저항값을 나타내는 Y축 자기저항 효과 소자를 포함하는 자기 센서의 제조방법에 있어서, 상기 방법은,

복수의 영구자석이 정방 격자의 격자점에 배치되며, 각 영구자석의 자극의 극성이 최단 거리 떨어져 인접하는 다른 자극의 극성과 다르도록 구성되는 자석 어레이를 준비하는 단계;

상기 자석 어레이 위에, 적어도 상기 X축 및 상기 Y축 자기저항 효과 소자의 상기 핀 층이 될 자성층을 포함하는 층이 형성되어 있는 웨이퍼를 배치하는 단계; 및

상기 자극 중 하나와 이 자극에 최단 거리 떨어져 인접하는 상기 자극 중 다른 자극 사이에 형성된 자계를 이용함으로써 상기 핀 층이 될 자성층의 자화 방향을 고정하는 단계를 포함하는 것을 특징으로 하는 자기 센서 제조방법.