KR100638068B1 - 정전 방전에 대한 보호 장치 - Google Patents

정전 방전에 대한 보호 장치 Download PDF

Info

Publication number
KR100638068B1
KR100638068B1 KR1020017013147A KR20017013147A KR100638068B1 KR 100638068 B1 KR100638068 B1 KR 100638068B1 KR 1020017013147 A KR1020017013147 A KR 1020017013147A KR 20017013147 A KR20017013147 A KR 20017013147A KR 100638068 B1 KR100638068 B1 KR 100638068B1
Authority
KR
South Korea
Prior art keywords
doped
layer
electrostatic discharge
emitter
region
Prior art date
Application number
KR1020017013147A
Other languages
English (en)
Other versions
KR20020006536A (ko
Inventor
메틀레르스테판
린덴크레우쯔스테피
빌켄닝볼프강
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20020006536A publication Critical patent/KR20020006536A/ko
Application granted granted Critical
Publication of KR100638068B1 publication Critical patent/KR100638068B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements

Abstract

본 발명은 다이오드로서 수직으로 장착된 수직 바이폴러 트랜지스터(44, 56, 40, 50, 52, 54)를 포함하는 ESD-보호 장치에 관한 것이며 컬렉터층(54)은 높은 저항으로 접속된다. 본 발명에 따른 장치는 공간을 절약하는 구성이면서 높아진 스냅백 전압을 갖는다.
정전 방전, 반도체 기판, 집적 회로, 트랜지스터 다이오드, 매립층, 보호 장치, 베이스-이미터-구조

Description

정전 방전에 대한 보호 장치{Device for protecting against electrostatic discharge}
본 발명은 독립항의 전제부에 따른 보호 장치에 관한 것이다.
미공개된 독일 특허 출원 제197 46 410.6호에는 상기와 같은 장치가 이미 공지되어 있으며, 상기 장치에서 ESD의 경우(ESD는 정전 방전의 영어 표현 "electrostatic discharge" 의 약어), 수직으로 배열된 트랜지스터 다이오드가 측면의 펀치 스루 효과(punch-through effect)에 의해 접속된다. 그러나 상술된 보호 장치에서 스냅백(snap back) 전압, 즉 브레이크 다운 후에 다이오드를 도통 상태로 유지시키기 위해 적어도 컬렉터와 이미터 사이에 인가되어야 하는 보호 장치가 장착되는 반도체 장치의 표면 구역의 층 두께에 의해 설정되는 값으로 제한된다.
독립항의 특징을 가진 본 발명에 따른 보호 장치는 보호 장치가 비활성화 상태일 때 높은 저항의 컬렉터 인터페이스에 의해서, 일정한 브레이크다운 전압일 때높은 스냅백 전압의 장점을 가진다. 따라서 반도체 장치에 집적된, 더 높은 전압으로 작동되는 회로는 ESD-펄스로부터 보호될 수 있다. 집적된 회로가 예를 들어 25 볼트로 작동되면, 보호 부재의 스냅백 전압이 25 볼트보다 커서 ESD-펄스가 주어질 때 작동 전압은 보호 부재를 통한 ESD-펄스의 유도 후에 보호 부재가 접속 상태에 머무르지 않게 해야 한다. 본 발명에 따른 장치는 공간을 절약하는 방식으로 상응하는 보호 부재를 제공할 수 있으며, 이는 충분히 높은 스냅백 전압을 보장하기 위해서 지금까지와 같이 다수의 보호 부재가 통합되지 않아도 되기 때문이다.
종속항에 제시된 특징에 의해 독립항에 제시된 보호 장치의 바람직한 실시 및 개선이 이루어질 수 있다.
특히 싱커(sinker) 전극이 제공되는 것이 바람직하며, 상기 전극은 한편으로는 기생 전류에 대한 보호부로서 이용되고 다른 한편으로는 상기 전극에 의해, 접속층과의 간격을 적절하게 선택함으로써 수직 배열된 트랜지스터 다이오드에 의해구현되는 보호 장치의 스냅백 전압이 조정될 수 있다.
본 발명의 실시예는 도면에 도시되고 하기의 상세한 설명에서 더 자세히 설명된다.
도 1은 상기에 언급된, 미공개 독일 특허 출원서에 기재된 보호 장치의 단면도.
도 2는 본 발명의 실시예의 단면도.
도 3은 전류와 전압의 그래프.
도 1은 p-도핑된 반도체 기판(30) 상에 배열된 보호 장치의 횡단면도를 도시한다. 기판(30) 상에는 n-도핑된 표면 구역(52)이 에피택셜로 제공되고 표면 구역(52)과 기판 사이에는 n-고도핑된 매립층(54)이 배열된다. 표면 구역(52)의 표면(10)에는 p-도핑된 웰(50)이 형성되며, 상기 웰에는 p-고도핑된 구역(40) 및 이에 직접 인접하며 n-고도핑된 구역(56)이 형성되고, 상기 양 구역은 표면에 있는 금속 이미터 전극(44)을 통해서 서로 전기적으로 접속된다. 표면에 배열된 절연 산화물층(100)은 p-웰(50)을, 이에 인접하여 표면 내에 형성된 n-고도핑된 접속층(42)으로부터 분리시키며, 상기 접속층은 컬렉터 전극(46)을 통해서 전기적으로 접속될 수 있다. 접속층(42)은, 표면 구역(52) 내에 형성된 n-고도핑된 싱커 전극(540)과 중첩되며, 상기 전극은 매립층(54)과 부분적으로 재차 중첩된다. p-웰(50)의 도핑은 통상적으로 1017cm-3 의 범위 내에 놓인다. 표면 구역(52)의 n-도핑은 전형적으로 1015cm-3 의 범위 내에 놓이며, n-고도핑된 접속층(42)의 도핑은 통상적으로 1019cm-3 의 범위 내에 놓인다.
ESD 보호부로서 상기와 같은 장치를 사용하기 위해서는 p-웰(50)과 표면 구역(52) 사이의 pn-접합의 차단 극성이 관련된다. p-웰과 접속층(42) 사이의 간격은, 차단 전압의 증가에 따라 증가하는, 표면 구역(52) 내의 공핍(depletion) 구역이, p-웰(50)과 표면 구역(52) 사이의 브레이크 다운 전압이 얻어지기 전에 접속층(42)에 도달되도록 설정된다. 이로써 웰(50)과 접속층(42) 사이는 펀치 스루 효과에 의해서 브레이크 다운된다.
도 2는 본 발명에 따른 보호 장치의 실시예를 도시한다. 도 1과 동일한 도면 부호는 동일하거나 유사한 구성 부품을 나타내며 하기에서 재차 설명되지 않는다. 접속층(42)은 p-웰(50)과 간격을 두고 배열되며 상기 간격은 y로 표시된다. 또한 접속층(42)은 싱커 전극(540)과 간격을 두고 배열되며 상기 간격은 x로 표시된다. 여기서 x는 포지티브 크기이다. 즉, 접속층(42)과 싱커 전극은 중첩되지 않고, 오히려 표면을 따라 싱커 전극으로부터 접속층(42)으로 도핑 농도 프로파일의국부적 최소치가 주어지고, 상기 최소치는 표면 구역(52)의 일부인 중간 구역(60)에 의해서 형성된다.
p-고도핑된 구역(40)과 이미터 전극(44)을 통해서, 이미터로서 작용하는 n-고도핑된 구역(56)과 단락되는, 베이스로서 p-웰(50) 및 컬렉터로서 매립층(54)에 의해 트랜지스터 다이오드(3층 다이오드)가 형성된다. 컬렉터 전극(46)을 통한 컬렉터의 전기적 인터페이스는 n-고도핑된 접속층(42)에 의해 이루어진다. ESD 보호부로서 사용되기 위해 상기 트랜지스터 다이오드는 차단 방향으로 극성을 갖는다. 예를 들어 접지 전위가 이미터 전극(44)에 인가되고, 정전 방전으로부터 보호될, 인접한 직접 회로의 단자의 포지티브 전위가 컬렉터 전극(46)에 인가된다. 전극 간의 전위차가 브레이크 다운 전압 미만이면, 트랜지스터 다이오드(도 1 에 따른 장치와 유사)는 차단된다. 또한 접속층(42)은 매우 높은 저항으로만 매립층과 접속되며, 이는 접속층과 매립층 사이의 가능한 전류 경로가 각각 매립층과 접속층에 대해 상대적으로 저도핑된 표면 구역을 통해 형성되기 때문이다. 그러나, 이는 브레이크 다운의 경우에 트랜지스터 다이오드가 도 1에 따른 장치에 비해 높아진 스냅백 전압을 갖게 한다. 싱커 전극에 대한 접속층의 간격 x에 의해서 스냅백 전압의 값은 조정될 수 있으며, 상기 값은 x가 커짐에 따라 커진다. 브레이크 다운 전압은 스냅백 전압과는 무관하며 간격 y의 적절한 설정에 의해 마찬가지로 선택될 수 있다.
상기 싱커 전극(540)은 상기 장치의 기능적 원리를 위해서는 필요하지 않기 때문에 생략될 수 있다. 그러나 상기 전극은 다른 회로에 대해 보호 장치를 제한함으로써 기생 효과 또는 기판으로의 누설 전류를 막는데 유용하다. 도 2에 설명된 장치는 반대 도핑으로도 구현될 수 있다.
도 3은 컬렉터 전극(46)과 이미터 전극(44) 사이의 임의의 유니트 내의 전류(I)을, 상기 전극 사이의 전압(V)에 대해 나타낸 그래프를 도시한다. 곡선 x0은 도 1에 따른 장치를 특성화하며, 곡선 x2, x4, x8, x10은 도 2에 따른 본 발명의 장치를 특성화하고, x 뒤의 숫자는 각각 싱커 전극(540)과 접속층(42) 간의 간격을 마이크로 미터로 나타낸다. 전압이 대략 57 V에 이르면, 모든 장치는 차단 방향으로 낮은 저항을 가지며, 브레이크 다운 후 전압의 상대적 최소치에 의해 스냅백 전압이 주어진다. 도 1에 따른 장치의 경우 스냅백 전압은 대략 25 V 이다. x가 0보다 클 경우, 스냅백 전압은 높아지며 브레이크 다운 전압은 상기와 같이 거의 동일하게 유지된다. x가 크면, 차이가 거의 인식될 수 없다. 즉, x만 변동될 때 최대 스냅백 전압의 극단적인 경우가 싱커 전극의 생략에 의해 주어진다.
스냅백 전압의 상승은 매립층이 접속층에 높은 저항으로 인터페이스됨으로써 설명된다. 즉 트랜지스터 기능은 실제적으로 저하되며, 이는 ESD 보호부로서의 기능을 위해서는 미미한 것인데, 왜냐하면 상기 장치가 차단 방향으로 접속될 경우 표면 구역에 전하 캐리어가 과도해져서 저항이 낮아지기 때문이다. 이는 접속층과 표면 구역 사이에서 부가적으로 발생된 에벌런시 효과(avalanche effect)에 의해 지지되며, 상기 효과는 부가적 전하 캐리어를 발생시킨다. 신규한 방식의 보호 장치는 강하게 전류에 의존하는 컬렉터 저항을 가지며, 상기 저항은 "적절한" 시점에, 즉 브레이크 다운 시점에 보호 기능이 활성화되면, ESD 펄스의 유도를 보장하기 위해 낮아진다. 싱커 전극과 접속층 사이의 간격이 클 경우(8 또는 10 마이크로 미터) 접속층과 표면 구역 사이의 에벌런시 효과는 분명해지며, 해당 특성 곡선은 고전류 영역에서 x=0인 경우보다 작은 기울기를 나타낸다. 즉 컬렉터 인터페이스의 고전류 저항은, 매립층이 싱커 전극을 통해서 상대적으로 낮은 저항으로 접속층과 접속된 장치에 비하여 비하여 낮다.

Claims (12)

  1. 제 1 도핑 타입으로 도핑된 반도체 기판(30)에 배열된 집적 회로를 정전 방전으로부터 보호하는 장치로서, 상기 반도체 기판의 표면(10)에 대해 수직으로 상기 제 1 도핑 타입과 반대인 제 2 도핑 타입으로 도핑된 표면 구역(52)에 배열된 트랜지스터 다이오드(44, 56, 40, 50, 52, 54)를 구비하며, 상기 다이오드의 베이스-이미터- 구조(44, 56, 40, 50)는 표면에 형성되고 상기 다이오드의 컬렉터는 상기 제 2 도핑 타입으로 도핑된 매립층(54)으로서 형성되며, 상기 매립층(54)의 접촉을 위한, 제 2 도핑 타입으로 도핑된 접속층(42)은 트랜지스터 다이오드에 대해 측면으로 오프셋되어(y) 상기 표면 구역(52) 내에 형성되어서, 트랜지스터 다이오드가 차단 방향으로 극성을 가지면, 상기 표면 구역(52)과 상기 베이스-이미터-구조(44, 56, 40, 50) 사이의 브레이크 다운이 일어나기 전에 상기 접속층(42)에서 펀치 스루가 일어나고, 표면 반대편에 놓인 상기 접속층(42)의 측면은 제 2 도핑 타입으로 상기 접속층(42)보다 저도핑된 표면 구역의 영역에 의해 완전히 둘러싸여서, 상기 매립층(54)과 상기 접속층(42) 사이의 전류 경로는 항상 상기 영역을 통해 연장되며, 상기 표면 구역(52) 내에 형성되고 제 2 도핑 타입으로 도핑되며 상기 매립층(54)과 중첩되고 표면에까지 이르는 디프(deep) 확산 구역(540;싱커 전극)이 제공되는, 상기 정전 방전에 대한 보호 장치에 있어서,
    상기 디프 확산 구역(540)과 상기 접속층(42) 사이의, 제로가 아닌 간격(x)은 상기 트랜지스터 다이오드의 얻고자 하는 스냅백 전압에 따라 설정되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
  2. 제 1 항에 있어서, 상기 접속층(42)과 상기 베이스-이미터-구조 사이의 간격(y)은 상기 트랜지스터 다이오드의 얻고자 하는 브레이크 다운 전압에 따라 설정되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 반도체 기판(30)은 p-도핑되며, 상기 표면 구역(52)은 n-도핑된 에피택셜층으로서 형성되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
  4. 제 3 항에 있어서, 상기 베이스-이미터-구조(44, 56, 40, 50)는 상기 트랜지스터 다이오드의 베이스를 형성하는, 표면 구역(52)에 형성된, p-도핑된 웰(50)을 포함하는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
  5. 제 4 항에 있어서, 상기 p-도핑된 웰 내에, 상기 p-웰의 접촉을 위한 p-고도핑된 구역(40) 및 n-고도핑된 구역(56)이 형성되며, 상기 양 구역(40, 56)은 금속 라인, 특히 표면에 제공된 이미터 전극(44)을 통해서 서로 전기적으로 접속되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
  6. 제 3 항에 있어서, 상기 매립층(54)은 n-고도핑되며, 상기 기판(30)과 상기 표면 구역(52) 사이에 배열되고, 적어도 상기 베이스-이미터-구조의 하부에 연장되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
  7. 제 6 항에 있어서, 상기 매립층은 상기 접속층(42)의 하부에도 연장되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
  8. 제 3 항에 있어서, 상기 접속층(42)은 n-고도핑되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
  9. 제 3 항에 있어서, 상기 싱커 전극(540)은 n-고도핑되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
  10. 제 3 항에 있어서, 반대 도핑이 제공되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
  11. 삭제
  12. 삭제
KR1020017013147A 1999-04-16 2000-04-14 정전 방전에 대한 보호 장치 KR100638068B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19917155.6 1999-04-16
DE19917155A DE19917155C1 (de) 1999-04-16 1999-04-16 Schutzvorrichtung gegen elektrostatische Entladungen
PCT/DE2000/001186 WO2000063971A1 (de) 1999-04-16 2000-04-14 Schutzvorrichtung gegen elektrostatische entladungen

Publications (2)

Publication Number Publication Date
KR20020006536A KR20020006536A (ko) 2002-01-19
KR100638068B1 true KR100638068B1 (ko) 2006-10-25

Family

ID=7904747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017013147A KR100638068B1 (ko) 1999-04-16 2000-04-14 정전 방전에 대한 보호 장치

Country Status (6)

Country Link
US (1) US6870227B1 (ko)
EP (1) EP1173889B1 (ko)
JP (1) JP2002542628A (ko)
KR (1) KR100638068B1 (ko)
DE (1) DE19917155C1 (ko)
WO (1) WO2000063971A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1255301B1 (en) * 2001-04-27 2013-03-27 Imec Layout configurable electrostatic discharge device for integrated circuits
DE102004042348B4 (de) * 2004-09-01 2014-07-31 Infineon Technologies Ag ESD-Halbleiterbauelement mit erhöhter ESD-Robustheit

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5212028B2 (ko) * 1972-07-10 1977-04-04
JPS56144570A (en) * 1980-04-11 1981-11-10 Toshiba Corp Semiconductor device
US4463369A (en) 1981-06-15 1984-07-31 Rca Integrated circuit overload protection device
US4494134A (en) 1982-07-01 1985-01-15 General Electric Company High voltage semiconductor devices comprising integral JFET
IT1217298B (it) * 1985-05-30 1990-03-22 Sgs Thomson Microelectronics Dispositivo di protezione da scariche elettrostatiche,in particolare per circuiti integrati bipolari
JPS62256464A (ja) * 1986-04-30 1987-11-09 Fujitsu Ltd 保護素子
JPH01187868A (ja) * 1988-01-21 1989-07-27 Nikon Corp 半導体装置
JPH01187867A (ja) * 1988-01-21 1989-07-27 Nikon Corp 半導体集積回路装置
IT1215792B (it) * 1988-02-04 1990-02-22 Sgs Thomson Microelectronics Transistore di tipo pnp verticale a collettore isolato con dispositivo per eliminare l'effetto di componenti parassiti di giunzione.
US5155568A (en) * 1989-04-14 1992-10-13 Hewlett-Packard Company High-voltage semiconductor device
DE58908568D1 (de) * 1989-08-18 1994-12-01 Siemens Ag Eingangsschutzstruktur für integrierte Schaltungen.
EP0477429A1 (de) * 1990-09-28 1992-04-01 Siemens Aktiengesellschaft Eingangsschutzstruktur für integrierte Schaltungen
JP3126766B2 (ja) * 1990-12-07 2001-01-22 三菱電機株式会社 半導体装置およびその製造方法
JP3173048B2 (ja) * 1991-07-29 2001-06-04 日本電気株式会社 半導体装置
IT1253683B (it) * 1991-09-12 1995-08-22 Sgs Thomson Microelectronics Dispositivo a bassa corrente di perdita per la protezione di un circuito integrato da scariche elettrostatiche.
US5302534A (en) * 1992-03-02 1994-04-12 Motorola, Inc. Forming a vertical PNP transistor
US5268588A (en) * 1992-09-30 1993-12-07 Texas Instruments Incorporated Semiconductor structure for electrostatic discharge protection
US5760448A (en) * 1993-12-27 1998-06-02 Sharp Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
JP3073382B2 (ja) 1993-12-27 2000-08-07 シャープ株式会社 半導体装置とその製造方法
DE19746410C2 (de) * 1997-10-21 1999-11-25 Bosch Gmbh Robert ESD-Schutzvorrichtung für integrierte Schaltungen
DE69739267D1 (de) * 1997-12-31 2009-04-02 St Microelectronics Srl Methode und Schaltung zur Verbesserung der Eigenschaften eines ESD-Schutzes für integrierte Halbleiterschaltungen
US6768176B1 (en) * 2002-10-09 2004-07-27 Polarfab Llc Electrostatic discharge protection circuit

Also Published As

Publication number Publication date
KR20020006536A (ko) 2002-01-19
DE19917155C1 (de) 2000-06-21
EP1173889B1 (de) 2011-09-28
JP2002542628A (ja) 2002-12-10
EP1173889A1 (de) 2002-01-23
US6870227B1 (en) 2005-03-22
WO2000063971A1 (de) 2000-10-26

Similar Documents

Publication Publication Date Title
US6399990B1 (en) Isolated well ESD device
US8338854B2 (en) TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
CN100459130C (zh) 半导体结构及其应用、尤其是限制过电压的应用
US6320232B1 (en) Integrated semiconductor circuit with protective structure for protection against electrostatic discharge
US7659558B1 (en) Silicon controlled rectifier electrostatic discharge clamp for a high voltage laterally diffused MOS transistor
US7679143B2 (en) Semiconductor device having MOS transistor and protection diode and method for designing the same
US8154049B2 (en) ESD protection apparatus and electrical circuit including same
KR19990030300A (ko) 정전 방전으로부터 보호하기 위한 구조물을 가진 집적 반도체회로
US6989572B2 (en) Symmetrical high frequency SCR structure
US8441031B2 (en) ESD protection device
US5844280A (en) Device for protecting a semiconductor circuit
KR20140145263A (ko) 고전압용 esd 트랜지스터 및 그 정전기 보호 회로
KR20140141848A (ko) Esd 트랜지스터
KR100742024B1 (ko) Ｅｓｄ 보호 회로를 구비한 반도체 디바이스
US9837554B2 (en) Data transmission system
US8049278B2 (en) ESD protection for high voltage applications
US6864538B2 (en) Protection device against electrostatic discharges
US6680493B1 (en) ESD protective transistor
KR100638068B1 (ko) 정전 방전에 대한 보호 장치
CN112219277A (zh) 具有温度传感器的功率半导体器件
KR100533573B1 (ko) 보호 회로
US6147852A (en) Device for protecting an integrated circuit against electrostatic discharges
US10249610B1 (en) IGBT coupled to a reverse bias device in series
US5521413A (en) Semiconductor device having a solid metal wiring with a contact portion for improved protection
US8368177B2 (en) Integrated circuit with ESD structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121009

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee