KR20020006536A - 정전 방전에 대한 보호 장치 - Google Patents

Abstract

본 발명은 다이오드로서 접속된 수직 바이폴러 트랜지스터(44, 56, 40, 50, 52, 54)를 포함하는 ESD-보호 장치에 관한 것이며 컬렉터층(54)은 높은 저항으로 접속된다. 본 발명에 따른 장치는 공간을 절약하는 구성이면서 높아진 스냅백 전압을 포함한다.

Description

정전 방전에 대한 보호 장치{Device for protecting against electrostatic discharge}

공개된 독일 특허 출원 제197 46 410.6호에는 상기와 같은 장치가 이미 공지되어 있으며 상기 장치에서는 ESD의 경우(ESD는 정전 방전의 영어 표현 "electrostatic discharge" 의 약어), 수직으로 배열된 트랜지스터 다이오드가 래터럴 펀치 스루 효과(punch-through effect)에 의해 접속된다. 그러나 상술된 보호 장치에서 스냅백(snap back) 전압, 즉 브레이크 다운 후에 적어도 컬렉터와 이미터 사이에 인가되어 다이오드를 도통 상태로 만드는 전압은, 보호 장치가 형성되는 반도체 장치의 표면 구역의 층 두께에 의해 설정되는 값으로 제한된다.

본 발명은 독립항의 전제부에 따른 보호 장치에 관한 것이다.

도 1은 이미 상기에서 언급된 공개된 독일 특허 출원서에 기재된 보호 장치의 단면도.

도 2는 본 발명의 실시예의 단면도.

도 3은 전류와 전압의 그래프.

독립항의 특징을 가진 본 발명에 따른 보호 장치는 보호 장치가 작동하지 않는 상태일 때 높은 저항의 컬렉터 접합부에 의해서, 일정한 브레이크다운 전압일 때에 비해서 높은 스냅백 전압을 가진다. 따라서 반도체 장치에 통합된, 높은 전압으로 작동되는 회로는 ESD-펄스로부터 보호될 수 있다. 통합된 회로가 예를 들어 25 볼트로 작동되면, 보호 부재의 스냅백 전압이 25 볼트보다 커서 ESD-펄스가주어질 때 작동 전압은 보호 부재를 통한 ESD-펄스의 유도 후에 보호 부재가 접속 상태에 머무르지 않게 해야 한다. 본 발명에 따른 장치는 공간을 절약하는 방식으로 상응된 보호 부재를 제공할 수 있으며, 이는 충분히 높은 스냅백 전압을 보장하기 위해서 지금까지와 같이 다수의 보호 부재가 통합되지 않아도 되기 때문이다.

종속항에 기재된 특징에 의해 독립항에 제시된 보호 장치의 유리한 또 다른 실시 및 개선이 이루어질 수 있다.

특히 싱커(sinker) 전극이 제공되는 것이 유리하며, 상기 전극은 한편으로는 기생 전류에 대한 보호부로서 이용되고 다른 한편으로는 상기 전극을 이용하여, 연결층과의 간격을 선택함으로써 수직 배열된 트랜지스터 다이오드로 실행되는 보호 장치의 스냅백 전압이 조정될 수 있다.

본 발명의 실시예는 도면에 도시되고 하기의 상세한 설명에서 더 자세히 설명된다.

도 1은 p-도핑된 반도체 기판(30)에 배열된 보호 장치의 횡단 측면도를 도시한다. 기판(30) 상에는 n-도핑된 표면 구역(52)이 에피택셜로 제공되고 표면구역(52)과 기판 사이에는 n-고도핑된 매립층(54)이 배열된다. 표면 구역(52)의 표면(10)에는 p-도핑된 웰(50)이 형성되며 상기 웰에는 p-고도핑된 구역(40) 및 이에 직접 접하며 n-고도핑된 구역(56)이 재차 형성되고 상기 양 구역은 금속의 이미터 전극(44)을 통해서 표면에서 서로 전기적으로 접속된다. 표면에 배열된 절연 옥사이드층(100)은 p-웰(50)을, 이에 인접하여 표면에 형성되고 n-고도핑된 연결층(42)으로부터 분리시키며 상기 연결층은 컬렉터 전극(46)을 통해서 전기적으로 접속될 수 있다. 연결층(42)은, 표면 구역(52)에 형성되고 n-고도핑된 싱커 전극(540)과 중첩되며 상기 전극은 매립층(54)과 부분적으로 재차 중첩된다. p-웰(50)의 도핑은 통상적으로 10¹⁷cm^-3의 범위 내에 놓인다. 표면 구역(52)의 n-도핑은 전형적 방식으로 10¹⁵cm^-3의 범위 내에 위치하며 n-고도핑된 연결층(42)의 도핑은 통상적으로 10¹⁹cm^-3의 범위 내에 놓인다.

ESD 보호부로서 상기와 같은 장치를 사용하기 위해서는 p-웰(50)과 표면 구역(52) 사이의 pn-접합의 차단 극성이 중요하다. p-웰과 연결층(42) 사이의 간격은, 차단 전압의 증가에 따라 증가하는 표면 구역(52)의 공핍(depletion) 구역이, p-웰(50)과 표면 구역(52) 사이의 브레이크 다운 전압이 얻어지기 전에 연결층(42)에 도달되도록 하는 크기를 가진다. 이로써 웰(50)과 연결층(42) 사이는 펀치 스루 효과에 의해서 브레이크 다운된다.

도 2는 본 발명에 따른 보호 장치의 실시예를 도시한다. 도 1과 동일한 도면 부호는 동일하거나 유사한 구성 부품을 도시하며 하기에서 다시 기재되지 않는다. 연결층(42)은 p-웰(50)과 간격을 두고 배열되며 상기 간격은 y로 표시된다. 또한 연결층(42)은 싱커 전극(540)과 간격을 두고 배열되며 상기 간격은 x로 표시된다. 여기서 x는 포지티브 크기, 즉 연결층(42)과 싱커 전극은 중첩되지 않으며 오히려 도핑 농도 중에 표면을 따라 싱커 전극으로부터 연결층(42)으로의 국부적 최소치가 주어지고 상기 최소치는 표면 구역(52)의 부분인 사이 구역(60)을 통해서 형성된다.

p-고도핑된 구역(40)과 이미터 전극(44)을 통해서, 이미터로서 작용하는 n-고도핑된 구역(56)과 단락되는 상기 p-웰(50)이 베이스로서, 매립층(54)이 컬렉터로서 쓰임으로써 트랜지스터 다이오드(3 층 다이오드)가 형성된다. 컬렉터 전극(46)에 의한 컬렉터의 전기적 접합은 n-고도핑된 연결층(42)을 이용하여 일어난다. ESD 보호부로서 사용되기 위해 상기 트랜지스터 다이오드는 차단 방향으로 극성을 가지는데, 즉 예를 들어 접지 전위가 이미터 전극(44)에 인가되고, 정전 방전으로부터 보호될, 인접한 직접 회로의 연결부의 포지티브 전위가 컬렉터 전극(46)에 인가된다. 브레이크 다운 전압 하부의 전극 사이에 전위차가 있는 한, 트랜지스터 다이오드(도 1 에 따른 장치와 유사)는 차단된다. 또한 연결층(42)은 매우 높은 저항으로만 매립층과 연결되며, 이는 연결층과 매립층 사이의 각각의 전류 경로가 매립층과 연결층에 대해 상대적으로 저도핑된 표면 구역을 통해서 형성되기 때문이다. 이는 또한, 브레이크 다운의 경우에 트랜지스터 다이오드가 도 1에 따른 장치와 비교하여 높아진 스냅백 전압을 포함하도록 한다. 싱커 전극과 연결층의 간격 x에 의해서 스냅백 전압의 값은 조정될 수 있으며 상기 값은 x가 커짐에 따라 커진다. 브레이크 다운 전압은 전체적으로 스냅백 전압과는 무관하며 간격의 레이 아웃에 의해 마찬가지로 선택될 수 있다.

상기 싱커 전극(540)은 상기 장치의 기능적 원리를 위해서는 필요하지 않기 때문에 생략될 수 있다. 그러나 상기 전극은 다른 회로에 대한 보호 장치를 한정함으로써 기판으로의 기생 효과 또는 누설 전류를 막는데 유용하다. 도 2에 설명된 장치는 반대 도핑으로도 실행될 수 있다.

도 3은 컬렉터 전극(46)과 이미터 전극(44) 사이의 임의의 유니트 내의 전류(I)의, 상기 전극 사이의 전기 전압(V)에 따른 그래프를 도시한다. 곡선 x0은 도 1에 따른 장치를 나타내며, 곡선 x2, x4, x8, x10은 도 2에 따른 본 발명에 따른 장치를 나타내고, x 뒤의 숫자는 각각 싱커 전극(540)과 연결층(42)의 간격을 마이크로 미터로 나타낸다. 전압이 대략 57(V)에 이르면, 모든 장치는 차단 방향으로 낮은 저항을 가지며, 브레이크 다운 후 전압의 상대적 최소치에 의해 스냅백 전압이 주어진다. 도 1에 따른 장치의 경우 스냅백 전압은 대략 25(V)에 이른다. x가 0보다 클 경우, 스냅백 전압은 높아지며 브레이크 다운 전압은 언급된 바와 같이 전체적으로 동일하게 유지된다. 값 x에 대해서는, 차이점이 더 인식되지 않으며 x만 변동될 경우의 최대 스냅백 전압의 제한은 싱커 전극이 생략됨으로써 주어진다.

스냅백 전압의 상승은 매립층이 연결층에 높은 저항으로 접합됨으로써 분명해진다. 트랜지스터 기능은 또한 실제적으로 영향을 받지만 이는 ESD 보호부로서의 기능을 위해서는 미미한 것인데 왜냐하면 상기 장치가 차단 방향으로 접속될 경우 표면 구역에 전하 캐리어가 과도해져서 저항이 낮아지기 때문이다. 이는 연결층과 표면 구역 사이에서 부가적으로 발생된 에벌런치 효과(avalanche effect)를 통해서 지지되며 상기 효과는 부가적 전하 캐리어를 발생시킨다. 새로운 방식의 보호 장치는 또한 강하게 전류에 의존하는 컬렉터 저항을 포함하며 상기 저항은 "적절한" 시점, 즉 보호 기능이 실시되는 브레이크 다운 시점에 ESD 펄스를 유도하기 위해 낮아진다. 싱커 전극과 연결층 사이의 간격이 클 경우(8 도는 10 마이크로 미터) 연결층과 표면 구역 사이의 에벌런치 효과는 분명해지며 관련된 특성 곡선은 고전류 영역에서 x=0인 경우보다 작은 증가를 도시하고, 즉 컬렉터 접합의 고전류 저항은, 매립층이 싱커 전극을 통해서 상대적으로 낮은 저항으로 연결층과 연결된 장치와 비교하여 낮다.

Claims (12)

1. 반도체 기판의 표면(10)에 대해 수직으로 표면 구역(52)에 배열된 트랜지스터 다이오드(44, 56, 40, 50, 52, 54)를 구비하고, 상기 다이오드의 베이스-이미터-구조(44, 56, 40, 50)는 표면에 형성되며 상기 다이오드의 컬렉터는 매립층(54)으로서 형성되고, 상기 매립층(54)의 접속을 위한 연결층(42)은 트랜지스터 다이오드에 대해 측면으로 변위되어(y) 표면 구역(52)에 형성되므로, 트랜지스터 다이오드가 차단 방향으로 극성을 가지면, 표면 구역(52)과 베이스-이미터-구조(44, 56, 40, 50) 사이의 브레이크 다운이 일어나기 전에 연결층(42)에서 펀치 스루가 일어나는, 반도체 기판(30)에 배열된 집적 회로를 정전 방전으로부터 보호하는 장치에 있어서,

   상기 연결층(42)은 표면 반대편에 놓인 측면이 연결층(42)보다 저도핑된 표면 구역의 영역에 의해 완전히 둘러싸이므로, 매립층(54)과 연결층(42) 사이의 전류 경로는 항상 상기 영역을 통해서 형성되어야 하는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
2. 제 1 항에 있어서, 상기 표면 구역(52)에 형성된 싱커 전극(540)을 구비하며 상기 전극은 매립층(54)과 중첩되고 표면에까지 이르는 것을 특징으로 하는 정전 방전에 대한 보호 장치
3. 제 2 항에 있어서, 상기 싱커 전극(540)과 연결층(42) 사이의, 제로가 아닌 간격은 트랜지스터 다이오드의 얻고자 하는 스냅백 전압에 따라 설정되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 연결층(42)과 베이스-이미터-구조 사이의 간격(y)은 트랜지스터 다이오드의 얻고자 하는 브레이크 다운 전압에 따라 설정되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 반도체 기판(30)은 p-도핑되며 표면 구역(52)은 n-도핑된 에피택셜층으로서 형성되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
6. 제 5 항에 있어서, 상기 베이스-이미터-구조(44, 56, 40, 50)는 트랜지스터 다이오드의 베이스를 형성하며 표면 구역(52)에 형성되고 p-도핑된 웰(50)을 포함하는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
7. 제 6 항에 있어서, p-도핑된 웰 내에, 상기 p-웰을 접속하기 위한 p-고도핑된 구역(40) 및 n-고도핑된 구역(56)이 형성되며, 상기 양 구역(40, 56)은 금속 라인, 특히 표면에 제공된 이미터 전극(44)을 통해서 서로 전기적으로 접속되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
8. 제 5 항, 제 6 항 또는 제 7 항 중 어느 한 항에 있어서, 상기 매립층(54)은 n-고도핑되며 상기 기판(30)과 표면 구역(52) 사이에 배열되고, 상기 베이스-이미터-구조의 적어도 하부에서 연장되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
9. 제 8 항에 있어서, 상기 매립층은 연결층(42)의 하부에서도 연장되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
10. 제 5 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 연결층(42)은 n-고도핑되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
11. 제 5 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 싱커 전극(540)은 n-고도핑되는 것을 특징으로 하는 정전 방전에 대한 보호 장치.
12. 제 5 항 내지 제 11 항 중 어느 한 항에 있어서, 반대 도핑을 특징으로 하는 정전 방전에 대한 보호 장치.