KR100622843B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100622843B1
KR100622843B1 KR1020027001754A KR20027001754A KR100622843B1 KR 100622843 B1 KR100622843 B1 KR 100622843B1 KR 1020027001754 A KR1020027001754 A KR 1020027001754A KR 20027001754 A KR20027001754 A KR 20027001754A KR 100622843 B1 KR100622843 B1 KR 100622843B1
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
common electrode
signal line
crystal display
Prior art date
Application number
KR1020027001754A
Other languages
English (en)
Other versions
KR20020026369A (ko
Inventor
야마키타히로유키
구마가와가츠히코
이노우에가즈오
시오타아키노리
사토이치로
사타니히로시
기무라마사노리
아사다사토시
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20020026369A publication Critical patent/KR20020026369A/ko
Application granted granted Critical
Publication of KR100622843B1 publication Critical patent/KR100622843B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Abstract

본 발명의 액정 표시 장치는 공통 전극, 화소 전극, 주사 신호선, 영상 신호선 및 반도체 스위칭 소자를 형성한 어레이 기판과, 대향 기판과, 상기 어레이 기판과 상기 대향 기판 사이에 끼워진 액정층을 구비한다. 상기 공통 전극 및 상기 화소 전극 중 적어도 어느 한쪽의 선폭은 상기 공통 전극과 상기 화소 전극 사이의 간극 보다도 크고, 또한 상기 공통 전극 및 상기 화소 전극 중 적어도 어느 한쪽의 막 두께는 상기 주사 신호선 및 영상 신호선 중 적어도 어느 한쪽의 막 두께보다도 크다. 이로써, 넓은 시야각, 고속 응답 또한 고휘도 등의 고화질을 실현하는 횡전계 방식의 액정 표시 장치를 실현한다.
액정 표시 장치, 화소 전극, 어레이 기판, 공통 전극, 영상 신호선

Description

액정 표시 장치 및 그 제조 방법{Liquid crystal display and method for producing the same}
도 1은 실시예 1-1에 있어서의 액정 표시 장치의 구성을 도시하는 도면.
도 2는 실시예 1-1에 있어서의 전극 구조의 원리를 설명하기 위한 도면.
도 3은 실시예 1-1에 있어서의 액정 표시 장치의 응답 특성을 도시하는 도면.
도 4는 실시예 1-2에 있어서의 액정 표시 장치의 구성을 도시하는 도면.
도 5는 실시예 1-3에 있어서의 액정 표시 장치의 구성을 도시하는 도면.
도 6은 실시예 1-3에 있어서의 전극 구조의 원리를 설명하기 위한 도면.
도 7은 실시예 1-4에 있어서의 액정 표시 장치의 구성을 도시하는 도면.
도 8은 실시예 2-1에 있어서의 액정 표시 장치의 구성을 도시하는 도면으로서, (a)는 실시예 2-1에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이며, (b)는 실시예 2-1에 있어서의 액정 표시 장치의 구성을 도시하는 평면도이고, (c)는 실시예 2-1에 있어서의 액정 표시 장치의 구성을 도시하는 A-A선 상의 단면도.
도 9는 실시예 2-1에 있어서의 액정 표시 장치의 반도체 스위칭 소자 근방의 구성을 도시하는 단면 확대도.
도 10은 실시예 2-1에 있어서의 액정 표시 장치의 광 투과율 특성을 도시하 는 도면.
도 11은 종래 기술의 액정 표시 장치의 광 투과율 특성을 도시하는 도면.
도 12는 실시예 2-2에 있어서의 액정 표시 장치의 구성을 도시하는 도면으로서, 그 중에, (a)는 실시예 2-2에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이며, (b)는 실시예 2-2에 있어서의 액정 표시 장치의 구성을 도시하는 평면도이고, (c)는 실시예 2-2에 있어서의 액정 표시 장치의 구성을 도시하는 A-A선 상의 단면도.
도 13은 실시예 2-2에 있어서의 액정 표시 장치의 반도체 스위칭 소자 근방의 구성을 도시하는 단면 확대도.
도 14는 실시예 2-3에 있어서의 액정 표시 장치의 구성을 도시하는 도면으로서, 그 중에, (a)는 실시예 2-3에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이며, (b)는 실시예 2-3에 있어서의 액정 표시 장치의 구성을 도시하는 평면도이고, (c)는 실시예 2-3에 있어서의 액정 표시 장치의 구성을 도시하는 A-A선 상의 단면도.
도 15는 실시예 2-3에 있어서의 액정 표시 장치의 반도체 스위칭 소자 근방의 구성을 도시하는 단면 확대도.
도 16은 실시예 2-4에 있어서의 액정 표시 장치의 반도체 스위칭 소자 근방의 구성을 도시하는 단면 확대도.
도 17은 실시예 2-5에 있어서의 액정 표시 장치의 구성을 도시하는 도면으로서, 그 중 (a)는 실시예 2-5에 있어서의 액정 표시 장치의 구성을 도시하는 단면도 이며, (b)는 실시예 2-5에 있어서의 액정 표시 장치의 구성을 도시하는 평면도.
도 18은 실시예 2-5에 있어서의 액정 표시 장치의 광 투과율 특성을 도시하는 도면.
도 19는 실시예 2-5에 있어서의 액정 표시 장치의 광 투과율 특성을 도시하는 도면.
도 20은 실시예 2-6에 있어서의 액정층 표시 장치의 구성을 도시하는 도면으로서, 그 중에, (a)는 실시예 2-6에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이며, (b)는 실시예 2-6에 있어서의 액정 표시 장치의 구성을 도시하는 평면도이고, (c)는 실시예 2-6에 있어서의 액정 표시 장치의 구성을 도시하는 A-A선 상의 단면도.
도 21은 실시예 2-7에 있어서의 액정 표시 장치의 구성을 도시하는 도면으로서, 그 중에, (a)는 실시예 2-7에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이며, (b)는 실시예 2-7에 있어서의 액정 표시 장치의 구성을 도시하는 평면도이고, (c)는 실시예 2-7에 있어서의 액정 표시 장치의 구성을 도시하는 A-A선 상의 단면도.
도 22는 실시예 2-7에 있어서의 액정 표시 장치의 반도체 스위칭 소자 근방의 구성을 도시하는 단면 확대도.
도 23은 제 1 종래의 액정 표시 장치의 구성을 도시하는 도면.
도 24는 제 2 종래의 액정 표시 장치의 구성을 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
1A, 1B : 기판 2 : 액정
3 : 공통 전극 4 : 화소 전극
5 : 영상 신호선 6 : 주사 신호선
7 : 반도체 스위칭 소자
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로, 특히 넓은 시야각 및 고속 응답이 얻어지는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
(제 1 배경 기술)
도 23의 (a) 및 (b)는 종래의 액정 패널 내에서의 액정의 동작을 도시하는 측단면도이고, 도 23의 (c) 및 (d)는 그 정면도를 도시한다. 도 23에서는 액티브 소자를 생략하고 있다. 또한, 스트라이프형의 전극을 구성하여 복수의 화소를 형성하지만, 여기에서는 1화소의 부분을 도시하고 있다.
전압 무인가 시의 셀측 단면을 도 23의 (a)에, 그 때의 정면도를 도 23의 (c)에 도시한다. 투명한 한 쌍의 기판의 내측에 선형의 전극(103, 104)이 형성되고, 그 위에 배향 제어막(106)이 도포 및 배향 처리되어 있다. 사이에는 액정 조성물이 끼워져 있다. 막대형의 액정 분자(105)는 전압 무인가 시에 스트라이프형의 Y 전극의 길이 방향에 대하여 약간의 각도, 즉 45도≤｜ψLC｜＜90도, ((ψLC): 계면 근방에서의 액정 분자 장축(광학축) 방향이 이루는 각)을 가지도록 배향되어 있다. 상하 계면상에서의 액정 분자 배향 방향은 여기에서는 평행으로 되어 있다. 또한, 액정 조성물의 유전 이방성은 정(正)을 상정하고 있다.
다음에, 전계(109)를 인가하면, 도 23의 (b) 및 (d)에 도시한 바와 같이 전계 방향으로 액정이 그 방향을 바꾼다. 편광판(102)을 소정 각도(108)로 배치함으로써 전압 인가에 의해서 광 투과율을 바꾸는 것이 가능해진다. 이렇게 하여 투명 전극이 없어도 콘트래스트(contrast)를 부여하는 표시가 가능하다.
그러나, 이러한 횡전계 방식의 액정 표시 장치에서는 네마틱 액정의 전장에 대한 응답이 느린 것에 더하여, 도 23에 도시하는 바와 같은 스트라이프형 등 독특한 전극 구조이고, 전계가 액정에 인가되기 어렵기 때문에, 응답 속도가 느리다는 문제가 있었다.
횡전계 방식에 있어서의 액정의 상승(τrise) 및 하강 시간(τfall)은 일본 특개평7-225388호 공보에 기재된 바와 같이 다음 식으로 나타난다.
τrise=γ1/(ε0△εE2-π2K2/d2) …(1)
τfall:γ1(d)2/π2K2=γ1/ε0△εEc2 …(2)
여기서, γ1은 점성 계수, K2는 트위스트의 탄성 정수, d는 셀 갭, △ε는 유전 이방성, ε0은 진공의 유전율, E는 전계 강도, E(c)는 임계치 전계를 나타낸다.
상기 제 1 식 및 제 2 식으로부터, 횡전계 방식에 있어서의 액정 표시 장치를 고속 응답으로 하기 위해서는 셀 갭(d)을 작게 하거나, 점성 계수(γ1)가 작고 고유전율의 액정 재료(예를 들면 시아노계 액정 등)를 사용하거나, 또는 전계 강도 (E)를 크게 하기 위해서 구동 전압을 크게 하는 수단이 취해지고 있다.
그러나, 상기와 같은 액정 표시 장치의 경우, 이하와 같은 과제가 남겨져 있었다.
(1) 셀 갭을 작게 하면, 액정을 주입하는 데 요하는 시간이 길어져 제조에 요하는 시간이 길어진다. 또한, 갭의 정밀도 격차에 의한 불균일함이 눈에 띄기 쉬워진다.
(2) 불소계 액정 재료 대신에, 시아노계 액정 재료를 사용하거나 첨가율을 증가하면, 내열·내광성이 불안정하게 되어 콘트래스트의 부분적인 이상이나 플리커(flicker) 등의 표시 불량으로 이어질 가능성이 있다.
(3) 구동 전압을 크게 하면, 소비 전력이 크게 될 뿐만 아니라, 종래 사용하고 있던 구동용 IC를 사용할 수 없게 되어 전용의 구동용 IC가 필요하게 된다.
(4) 투과율을 향상시키기 위해서, 화소 전극 또는 공통 전극에 IT0 등의 투명 전극을 사용하고, 또한 응답 속도의 향상도 도모하고자 하면, 보다 두꺼운 막을 형성할 필요가 있다. 그러나, 이러한 두꺼운 막을 형성하고자 하면, 미소한 결정의 퇴적에 의해 투과율이 저하됨과 동시에, 막 표면이 거칠게 되고, 그로 인해 광산란치가 증가하여 광 이용 효율이 저하하게 된다.
(제 2 배경 기술)
도 24는 일본 특개평9-236820호 공보에 개시된 횡전계 인가 방식의 액정 표시 장치의 단면도이다. 또한 여기에, 횡전계 인가 방식이란, 투명 기판의 한쪽의 내면에 화소 전극과 대향 전극의 쌍방을 동일면상에 형성하고, 이들 동일면상에 형성한 화소 전극과 대향 전극 사이에 전위를 부여하고, 투명 기판의 판면과 평행하는 방향의 횡전계를 액정에 인가하여 액정 분자의 배열을 제어하는 방식이며, 이로써 장치 표시의 시야각 의존성의 개선을 도모하는 것이다.
도 24의 (a)는 소스 버스 라인(영상 신호선)에 직교하는 방향 또한 나중에 설명하는 반도체 스위칭 소자가 없는 부분의 상하 방향(기판 면에 직교하는 방향) 단면을 도시하고, 도 24의 (b)는 동일하게 반도체 스위칭 소자가 존재하는 부분의 단면을 도시하며, 도 24의 (c)는 소스 버스 라인에 평행 방향 또한 반도체 스위칭 소자가 존재하는 부분의 단면을 도시한다.
도 24에 있어서, 참조 부호 201a는 하부의, 참조 부호 201b는 상부의 투명 기판이다. 참조 부호 202는 대향 전극이다. 참조 부호 203a는 게이트 전극이다. 참조 부호 204는 소스 버스 라인이다. 참조 부호 205는 화소 전극, 참조 부호 205a는 그 연장 단부이다. 참조 부호 206은 반도체 스위칭 소자이다. 참조 부호 207는 액정층이다. 참조 부호 208a는 하부의, 참조 부호 208b는 상부의 배향막이다. 참조 부호 209는 투명 절연층이다.
도 24에 도시하는 바와 같이, 이 액정 표시 장치에 있어서는 2매의 투명 기판(201a, 201b)이 서로 대향하게 배치되고, 그 대향면 사이에 배향막을 통하여 액정이 봉입되어 있으며, 더욱이 배향막이 액정층의 상하 양면에 접촉하여 액정 분자를 소정의 배향으로 정렬시키는 점은 종래에 널리 채용되는 것과 동일하다.
단, 어레이 기판, 즉 전극을 형성하는 측의 투명 기판, 이 장치에서는 201a 측에는 배향막(208a)과 투명 기판(201a) 사이에 투명 절연층(209)이 배치되고, 이 투명 절연층에 의해서 소스 버스 라인과 대향 전극 사이 및 소스 버스 라인과 화소 전극 사이를 각각 절연하며, 아울러 대향 전극과 소스 버스 라인의 위치를 본 장치의 사용자로부터 보아(본 장치의 사용자가 표시면을 보는 경우에) 겹쳐서 배치하는 것이 가능한 구조로 되어 있는 점에 특징이 있다.
이렇게 하면, 전극의 존재에 의해서 발생하는 차광 부분의 면적을 작게 하는 것이 가능해지고, 화소 부분의 개구율이 높아지기 때문에, 화면 전체의 휘도가 향상된다.
그러나, 상기와 같은 액정 표시 장치의 경우, 이하와 같은 과제가 남아 있다.
(1) 화소부에 형성된 화소 전극, 대향 전극이 비투과형 도전층인 경우, 그 부분에서 광을 투과하지 않기 때문에 개구율이 저하하게 된다. 또한, 화소 전극, 대향 전극을 투명 도전층으로 형성하더라도, 종래의 전극 구성, 액정 재료의 조합으로는 전극상의 전계 강도는 미약하므로, 광은 거의 투과하지 않기 때문에 실질 개구율의 향상은 바랄 수 없다.
(2) 게이트 전극(주사 신호선)과 대향 전극을 동일 프로세스로 형성하면, 제조 프로세스가 간략화되지만, 각각의 전극은 근접하고 있기 때문에 전기적 단락이 발생하여, 수율 저하의 원인이 된다.
(3) 소스 버스 라인(영상 신호선) 바로 위에도 대향 전극을 설치하는 것에 의해, 소스 버스 라인(영상 신호선) 바로 위에 설치한 대향 전극 이외의 대부분의 대향 전극과 화소 전극으로 형성되는 전계 분포에도 영향을 미친다.
(4) 소스 버스 라인(영상 신호선) 바로 위의 대향 전극과 화소 전극으로 형성되는 전계 분포는 그 이외의 대향 전극과 화소 전극으로 형성되는 전계 분포와 다르기 때문에, 휘도 불균일함, 또는 착색이 발생하는 요인으로 된다.
본 발명의 목적은 액정 재료의 변경이나 셀 갭의 협소화, 또는 구동 전압을 크게 하지 않고서, 넓은 시야각으로 고속 응답 또한 고휘도 등의 고화질이 얻어지는 액정 표시 장치 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명 중 청구항 1에 기재된 발명은 공통 전극, 화소 전극, 주사 신호선, 영상 신호선 및 반도체 스위칭 소자를 형성한 어레이 기판과, 대향 기판과, 상기 어레이 기판과 상기 대향 기판 사이에 끼워진 액정층을 구비하고, 상기 화소 전극과 공통 전극 사이에 전압을 인가하여, 기판에 거의 평행한 전계를 발생시켜 액정을 조광 구동하는 액정 표시 장치로서, 상기 공통 전극 및 상기 화소 전극 중 적어도 어느 한쪽의 선폭은 상기 공통 전극과 상기 화소 전극 사이의 간극보다도 큰 것을 특징으로 한다.
상기와 같이, 전극의 선폭을 공통 전극과 상기 화소 전극 사이의 간극(전극 간격)보다도 크게 하는 것에 의해, 실질적으로 전극 간격이 종래보다도 좁아진다. 이 결과, 전계의 상승이 전극 내부측까지 넓어지고, 전극단 근방에서의 전계 강도가 커지기 때문에, 응답 속도가 향상된다.
또한, 본 발명은 공통 전극 및 화소 전극 중 적어도 어느 한쪽의 막 두께를 조사 신호선 및 영상 신호선중 적어도 어느 한쪽의 막 두께보다도 크게 하는 경우도 있다.
이렇게 하여도, 전계의 상승이 전극 내부측까지 넓어지고, 응답 속도가 향상된다.
또한, 본 발명은 공통 전극 및 상기 화소 전극 중 적어도 어느 한쪽의 선폭을 공통 전극과 화소 전극 사이의 간극보다도 크고, 또한 공통 전극 및 상기 화소 전극 중 적어도 어느 한쪽의 막 두께를 주사 신호선 및 영상 신호선 중 적어도 어느 한쪽의 막 두께보다도 크게 하는 경우도 있다.
이러한 구성이라면, 선폭을 크게 한 경우의 상기 효과와, 막 두께를 크게 한 경우의 상기 효과를 단지 더한 이상의 상승적인 효과가 얻어진다.
또한, 본 발명은 공통 전극 및 상기 화소 전극 중 적어도 어느 한쪽을 투명 도전층으로 구성하여도 좋다.
상술한 바와 같이, 전극 간격을 좁게 하거나, 전극의 두께를 크게 하면, 전계 분포가 전극상에까지 넓어진다. 따라서, 불투명 전극 대신에 투명 전극을 사용하면, 전극 바로 위를 표시부로서 사용하는 것이 가능해져, 투과율의 향상을 도모할 수 있다.
또한, 본 발명은 공통 전극 및 화소 전극 중 적어도 어느 한쪽을, 적어도 2종류의 도전층으로 구성하여도 좋다.
또한, 본 발명은 공통 전극 및 화소 전극 중 적어도 어느 한쪽은 적어도 2종류의 다른 광학 특성을 갖는 투명 도전체로 구성되어 있는 경우도 있다.
또한, 본 발명은 공통 전극 및 화소 전극 중 적어도 어느 한쪽은 절연층과 그 표면에 형성된 도전층으로 구성되어 있는 경우도 있다.
또한, 본 발명은 공통 전극 및 화소 전극 중 적어도 어느 한쪽은 투명 절연층과 그 표면에 형성된 투명 도전층으로 구성되어 있는 경우도 있다.
또한, 본 발명은 공통 전극과 화소 전극 사이의 전극 간극은 적어도 상기 어레이 기판과 상기 대향 기판 사이의 간극보다도 작게 하는 경우도 있다.
또한, 본 발명은 공통 전극과 화소 전극의 일부 또는 전부가 비정질의 투명 도전막으로 이루어지는 경우도 있다. 투명 도전막의 막 두께는 1500Å 이상으로 하여도 좋다.
어레이 기판 및 대향 기판 중 적어도 어느 한쪽은 수지제라도 좋다.
또한, 본 발명은 공통 전극과 화소 전극 중 적어도 일부가 비정질의 투명 도전막으로 이루어지는 액정 표시 장치를 제조하는 방법으로서, 상기 투명 도전막은 100℃ 이하로 성막하는 것을 특징으로 한다.
투명 도전막을 H2O 또는 H2를 첨가하여 무가열 성막하도록 하여도 좋다.
또한, 본 발명은 공통 전극, 화소 전극, 주사 신호선, 영상 신호선 및 반도체 스위칭 소자를 형성한 어레이 기판과, 대향 기판과, 상기 어레이 기판과 상기 대향 기판 사이에 끼워진 액정층을 구비하고, 상기 화소 전극과 공통 전극 사이에 전압을 인가하여, 기판에 거의 평행한 전계를 발생시켜 액정을 조광 구동하는 액정 표시 장치로서, 상기 공통 전극과 상기 화소 전극 중 적어도 한쪽은 절연층을 통하여 다른 층에 형성된 배선부와 전극부로 이루어지고, 상기 전극부가 투명 도전층으로 구성된 것을 특징으로 한다.
이와 같이 전극부를 투명 도전층으로 형성하는 것에 의해, 화소 전극·공통 전극이 적층형의 액정 표시 장치에 있어서, 투과율을 종래보다도 크게 할 수 있다.
공통 전극의 배선부가 주사 신호선과 동일 프로세스로 형성되는 경우도 있고, 화소 전극의 배선부가 영상 신호선과 동일 프로세스로 형성되는 경우도 있다.
공통 전극 및 화소 전극을 구성하는 전극부의 각각의 선폭과, 공통 전극과 화소 전극을 구성하는 전극부 사이의 간극은 그 한쪽 또는 양쪽이 어레이 기판과 대향 기판 사이의 간극과 거의 동일하거나, 또는 작은 경우라도 좋다.
또한, 투명 도전층으로 형성된 전극부의 선폭은 비투과형 도전층으로 제작할 때의 전극부의 선폭에 구속될 필요는 없고, 다른 값을 사용해도 좋다. 특히, 투명 도전층의 전극부 선폭은 비투과형 도전층의 전극부 선폭으로서 통상 사용되고 있는 값보다 크게 하는 것이 바람직하다. 이렇게 하면, 투과율을 보다 크게 하는 것이 가능해진다.
또한, 본 발명은 공통 전극, 화소 전극, 주사 신호선, 영상 신호선 및 반도체 스위칭 소자를 형성한 어레이 기판과, 대향 기판과, 상기 어레이 기판과 상기 대향 기판 사이에 끼워진 액정층을 구비하고, 상기 화소 전극과 공통 전극 사이에 전압을 인가하여, 기판에 거의 평행한 전계를 발생시켜 액정을 조광 구동하는 액정 표시 장치로서, 상기 공통 전극의 일부와 상기 영상 신호선은 기판 면에 직교하는 방향에서 본 경우에, 각각의 형성 패턴의 위치가 서로 겹치도록 절연층을 통하여 적층된 적층형 공통 전극과 적층형 영상 신호선이고, 상기 공통 전극 및 상기 화소 전극을 구성하는 전극부의 각각의 선폭과, 상기 공통 전극과 상기 화소 전극을 구성하는 전극부 사이의 간극은 그 한쪽 또는 양쪽이, 상기 어레이 기판과 상기 대향 기판 사이의 간극과 거의 동일하거나, 또는 작은 것을 특징으로 한다.
본 발명은 적층형 전극 중 적어도 한쪽이, 배선부와 전극부로 이루어지고, 상기 전극부가 투명 도전층으로 구성되어 있는 경우도 있다.
또한, 적층형 전극은 배선부와 전극부로 이루어지고, 배선부가 주사 신호선 또는 상기 영상 신호선과 동일 프로세스로 형성되어도 좋다. 또한, 적층형 공통 전극 중, 적층형 영상 신호선의 바로 위의 전극부를 포함하는 층은 비투과형 도전층으로 형성되어 있는 경우도 있다.
또한, 적층형 공통 전극 중, 적층형 영상 신호선의 바로 위의 전극부를 포함하는 층은 그 이외의 공통 전극을 형성한 층과 다른 층에 형성되어 있는 경우도 있다.
또한, 적층형 공통 전극 또는 상기 적층형 화소 전극 중 적어도 한쪽이 상기 절연층의 어레이 기판측에 형성되어 있어도 좋다.
또한, 본 발명은 공통 전극, 화소 전극, 주사 신호선, 영상 신호선 및 반도체 스위칭 소자를 형성한 어레이 기판과, 대향 기판과, 상기 어레이 기판과 상기 대향 기판 사이에 끼워진 액정층을 구비하고, 상기 화소 전극과 공통 전극 사이에 전압을 인가하여, 기판에 거의 평행한 전계를 발생시켜 액정을 조광 구동하는 액정 표시 장치로서, 상기 공통 전극의 일부와 상기 영상 신호선은 기판 면에 직교하는 방향에서 본 경우에, 각각의 형성 패턴의 위치가 서로 겹치도록 절연층을 통하여 적층된 적층형 공통 전극과 적층형 영상 신호선이며, 상기 적층형 공통 전극 중, 상기 적층형 영상 신호선의 바로 위의 전극부의 선폭은 다른 공통 전극의 전극부의 선폭과 다른 것을 특징으로 한다.
본 발명은 공통 전극 및 상기 화소 전극을 구성하는 전극부의 각각의 선폭이 투명 도전층으로 형성한 전극부상의 액정 분자가 공통 전극과 화소 전극 사이에서 발생하는 전계에 의해서 변조가 가능한 선폭인 경우도 있다.
또한, 공통 전극 및 화소 전극을 구성하는 전극부의 각각의 선폭이 어레이 기판과 대향 기판 사이의 간극의 2배 이하라도 좋다.
또한, 공통 전극 및 상기 화소 전극을 구성하는 전극부의 각각의 선폭이 3㎛ 이상 8㎛ 이하라도 좋다.
또한, 액정층의 액정 재료는 유전율 이방성(△ε)이 +8 이상인 경우도 있고, 벤드의 탄성 정수(K33)가 18(pN) 이하인 경우도 있다. 더욱이, 액정층의 위상차(△n·d; 리터데이션)가 200 내지 600nm인 경우도 있다.
액정층은 시아노계 화합물을 함유하는 액정 재료라도 좋고, 시아노계 화합물은 함유율이 35% 이하인 것이 바람직하다.
또한, 공통 전극 및 상기 화소 전극을 구성하는 전극부는 화소 내에 적어도 하나의 굴곡부를 갖는 굴곡형이라도 좋고, 영상 신호선은 상기 공통 전극 및 상기 화소 전극을 구성하는 전극부의 굴곡 형상과 거의 동일한 굴곡각을 갖는 굴곡형이라도 좋다.
반도체 스위칭 소자는 채널 엣지형 박막 트랜지스터인 경우도 있다.
또한, 반도체 스위칭 소자의 일부는 폴리실리콘으로 형성되어 있는 경우도 있다.
또한, 본 발명은 액정 표시 장치의 제조 방법으로서, 액티브 매트릭스 기판에 비투과형 도전체를 형성하여 공통 전극의 일부 또는 전부와 주사 신호선으로 이루어지는 제 1 전극군을 소정 형상으로 패턴 형성하는 공정과, 상기 제 1 전극군이 형성된 액티브 매트릭스 기판 상에 제 1 절연층을 형성하는 공정과, 상기 제 1 절연층의 소정 부분상에 반도체층을 형성하는 공정과, 상기 제 1 절연층 및 반도체층 상에 비투과형 도전체를 형성하여 영상 신호선과 화소 전극의 일부 또는 전부로 이루어지는 제 2 전극군을 소정 형상으로 패턴 형성하는 공정과, 상기 제 2 전극군까지가 형성된 액티브 매트릭스 기판 상에 제 2 절연층을 형성하는 공정과, 상기 제 2 절연층의 위에 투명 도전체를 형성하여 공통 전극의 일부 및/또는 화소 전극의 일부로 이루어지는 제 3 전극군을 소정 형상으로 패턴 형성하는 공정을 포함하는 것을 특징으로 한다.
또한, 본 발명의 제조 방법은 액티브 매트릭스 기판에 비투과형 도전체를 형성하여 공통 전극의 일부 또는 전부와 주사 신호선으로 이루어지는 제 1 전극군을 소정 형상으로 패턴 형성하는 공정과, 상기 제 1 전극군이 형성된 액티브 매트릭스 기판 상에 제 1 절연층을 형성하는 공정과, 상기 제 1 절연층의 소정 부분 상에 반도체층을 형성하는 공정과, 상기 제 1 절연층 및 반도체층의 위에 비투과형 도전체를 형성하여 영상 신호선과 화소 전극의 일부 또는 전부로 이루어지는 제 2 전극군을 소정 형상으로 패턴 형성하는 공정과, 상기 제 2 전극군까지가 형성된 액티브 매트릭스 기판 상에 제 2 절연층을 형성하는 공정과, 상기 제 2 절연막 위에 투명 도전체를 형성하여 공통 전극 및 화소 전극의 어느 한쪽의 일부로 이루어지는 제 3 전극군을 소정 형상으로 패턴 형성하는 공정과, 상기 제 3 전극군까지가 형성된 액티브 매트릭스 기판 상에 제 3 절연층을 형성하는 공정과, 상기 제 3 절연층의 위에 투명 도전체를 형성하여 공통 전극 및 화소 전극 중 나머지의 한쪽의 일부로 이루어지는 제 4 전극군을 소정 형상으로 패턴 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 제조 방법은 제 3 전극군을 소정 패턴으로 형성하는 공정 후에, 제 3 절연층을 형성하는 공정을 포함하도록 하여도 좋다.
또한, 제 4 전극군을 소정 패턴으로 형성하는 공정 후에, 제 4 절연층을 형성하는 공정을 포함하도록 하여도 좋다.
이 때, 제 3 절연층 또는 제 4 절연층은 SiNx계 재료 또는 감광성 수지 재료 또는 SiO2계 재료로 구성되는 경우도 있다. SiO2계 재료로 구성하는 경우는 Sb2 O5계 미립자를 첨가하는 것이 바람직하다.
[제 1 발명군]
이하, 본 발명의 제 1 발명군에 대하여, 도면을 참조하면서 설명한다.
(실시예 1-1)
본 발명의 실시예 1-1에 대하여 도면을 참조하여 설명한다. 도 1의 (a)는 본 발명의 실시예 1-1에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이다. 도 1의 (b)는 본 발명의 실시예 1-1에 있어서의 액정 표시 장치의 구성을 도시하는 평면도이다.
액정 표시 장치는 횡전계 인가 방식(IPS(In­Plane­Swiching) 방식)의 액정 표시 장치이다. 이 액정 표시 장치는 어레이 기판측 기판(1A)과, 대향 기판(1B)과, 어레이 기판(1A)과 대향 기판(1B) 사이에 끼워진 액정(2)을 갖는다.
상기 대향 기판(1B)의 내측면에는 적색 컬러 필터 재료(8(a), 녹색 컬러 필터 재료(8(b), 청색 컬러 필터 재료(8c), 및 블랙 매트릭스(10)가 소정 패턴으로 형성되어 있다. 이들 컬러 필터 재료(8a, 8b, 8c) 및 블랙 매트릭스(10)의 내측면에는 배향막(9B)이 형성되어 있다.
한편, 어레이 기판측 기판(1A)에는 매트릭스형으로 배선된 복수의 주사 신호선(6) 및 영상 신호선(5)과, 주사 신호선(6)과 영상 신호선(5)의 교차점 부근에 배치된 반도체 스위칭으로서의 박막 트랜지스터(TFT: Thin Film Transistor; 7)와, 기판(1A, 1B)에 평행한 전계(횡전계)를 발생시키기 위한 쌍을 이루는 공통 전극(3) 및 화소 전극(4)이 형성되어 있다. 화소 전극(4)은 영상 신호선(5)으로부터의 영상 신호가 공급되는 전극부(4A)와, 배선부(4B)로 구성되어 있고, 공통 전극(3)은 전극부(3A)와, 배선부(3B)로 구성되어 있다. 공통 전극(3) 및 화소 전극(4)의 내측면에는 폴리이미드 등으로 이루어지는 배향막(9A)이 형성되어 있다.
여기에서, 주목해야 할 것은 공통 전극(3) 및 화소 전극(4)의 선폭(w1, w2)은 공통 전극(3)과 화소 전극(4) 사이의 간극(l; 전극부(4A)와 전극부(3A)의 간격을 의미함)보다도 크고(w1, w2＞l), 또한 공통 전극(3) 및 화소 전극(4)의 막 두께(t1)는 주사 신호선 또는 영상 신호선의 막 두께(t2)보다도 두껍게 구성되어 있다. 이러한 구성에 의해, 액정의 응답 속도를 크게 할 수 있고, 더욱이 투과율의 실질적인 향상을 도모하는 것도 가능해진다. 또한, 이러한 응답 속도의 향상 및 투과율 향상의 이유에 대해서는 뒤에 상세하게 설명하기로 한다.
이어서, 상기 구성의 액정 표시 장치의 제조 방법에 대하여 간단하게 설명한다. 우선, 어레이 기판(1A) 상에 A1 등으로 이루어지는 도전막으로 패터닝된 주사 신호선(6)을 형성하고, 또한 절연막을 형성한 후, a-Si 등으로 이루어지는 반도체 스위칭 소자(7), 또한 Al 등으로 이루어지는 도전막으로 패터닝된 영상 신호선(5)을 형성한다.
본 실시예는 횡전계 인가 방식이며, 공통 전극(3) 및 화소 전극(4)을 투명 도전체인 ITO막, 또는 A1 등으로 이루어지는 도전막으로 빗살 모양으로 패터닝 형성한다.
더욱이, 어레이 기판(1A), 및 대향 기판(1B)에는 액정(2)의 분자의 배열을 정렬시키기 위해서 폴리이미드 등으로 이루어지는 배향막(9A, 9B)을 형성한다. 투명 기판(1B)은 투명 기판(1A)에 대향하여 설치하고, 적색 컬러 필터 재료(8a), 녹색 컬러 필터 재료(8b), 청색 컬러 필터 재료(8c), 및 블랙 매트릭스(10)가 소정 패턴으로 형성되어 있다.
이와 같이 제작된 어레이 기판(1A), 및 대향 기판(1B)은 각각 소정 방향으로 초기 배향 방위를 형성하고, 주변부를 시일제로 접착한 후, 액정(2)을 주입하여 밀봉한다. 이렇게 해서, 액정 표시 장치가 제작된다.
이렇게 하여 제작된 액정 표시 장치의 표시 동작에 대하여 설명한다. 반도체 스위칭 소자(7)는 영상 신호선(5) 및 주사 신호선(6)으로부터 입력되는 구동 신 호에 의해서 온, 오프 제어된다. 그리고, 반도체 스위칭 소자(7)와 접속된 화소 전극(4)과, 공통 전극(3) 사이에 인가된 전압에 의해서 전계를 발생시켜서, 액정(2)의 배향을 변화시켜 각 화소의 휘도를 제어하고, 화상을 표시한다.
이어서, 본 발명의 주된 특징인 전극 구조에 대하여 설명한다. 도 1의 (a) 및 (b)에 있어서, 부호 d는 셀 갭, 부호 w1, w2는 공통 전극(3) 및 화소 전극(4)의 폭, 부호 l은 공통 전극(3)과 화소 전극(4)의 간격(간극), 부호 t1은 공통 전극(3)의 두께, 부호 t2는 화소 전극(4)의 두께, 부호 t5는 영상 신호선(5) 및 주사 신호선(6)의 두께를 도시한다.
종래의 구성에서는, 예를 들면 일본 특개평7-36058호 공보에 개시된 바와 같이, 공통 전극(3)은 주사 신호선(6)과 동일한 프로세스에 의해서 Cr 또는 Al계 등의 금속으로 형성하고, 또한 화소 전극(4)은 영상 신호선(5)과 동일한 프로세스에 의해서 Mo 또는 Al계 등의 금속으로 형성하고 있다. 따라서, 이러한 프로세스로 형성된 공통 전극(3)의 막 두께는 주사 신호선(6)과 동일하고, 또한 화소 전극(4)의 막 두께는 영상 신호선(5)과 동일하게 된다.
한편, 본 실시예에서는 도 1에 도시하는 바와 같이, 공통 전극(3) 및 화소 전극(4)의 선폭(w1, w2)은 공통 전극(3)과 화소 전극(4) 사이의 간극보다도 크게 하고(w1, w2＞l), 더욱이 공통 전극(3)의 막 두께(t1) 및 화소 전극(4)의 막 두께(t2)는 주사 신호선 또는 영상 신호선의 막 두께(t5)보다도 두껍게 하였다(t1, t2＞t5). 이 점이 본 실시예와 종래예가 크게 다른 점이다. 또한, 본 발명은 w1, w2＞l 또한 t1, t2＞t5의 구성에 한정되지 않으며, w1, w2＞1만의 구성 또는 t1, t2＞t5만의 구성이라도 좋다.
이러한 전극 구성에 의해, 고속 응답성을 얻을 수 있고, 전극으로서 투명 전극을 사용하면 투과율의 향상도 도모할 수 있다. 이하에서, 그 이유를 도 2를 참조하여, 상세하게 설명한다. 또한, 도 2에 있어서, 참조 부호 M1로 나타내는 곡선은 종래예의 전계 분포를 도시하고, 참조 부호 M2로 나타내는 곡선은 막 두께만 큰 경우의 전계 분포를 도시하며, 참조 부호 M3으로 나타내는 곡선은 전극 간격만 좁게 한 경우의 전계 분포를 도시하고, 참조 부호 M4로 나타내는 곡선은 막 두께를 크게 하고 또한 전극 간격을 좁게 한 경우의 전계 분포를 도시하고 있다.
도 2의 (a)는 종래예를 도시하고, 도 2의 (b)는 전극 간격은 종래예와 동일하게 해 두고, 막 두께만을 크게 한 예를 도시한다.
막 두께를 크게 하면, 전극 단부 근방에서 도 2의 (b)에 도시하는 바와 같이 전계 강도가 크게 발생한다. 이에 의해, 전극 상에 있더라도, 도 2의 (a)의 종래예와 비교하면, 전계 강도가 커지고, 그 때문에, 전극 바로 위에 위치하는 액정 분자를 구동할 수 있다. 종래예에서는 전계 강도는 도 2의 (a)에 도시하는 상태이고, 전극 간에서만, 액정 분자를 구동하고, 전극 바로 위에서의 액정 분자를 구동할 수 없었다. 따라서, 도 2의 (b)에 도시하는 예에 있어서는 전극 바로 위의 액정 분자를 구동할 수 있기 때문에, 이러한 전극을 투명 전극으로 하면, 투과율을 향상시킬 수 있다. 또한, 전극 간에서의 전계 강도도, 종래예보다 커지고 있다. 따라서, 이러한 관점으로부터도 고속 응답성이 얻어지고, 또한 고투과율 특성도 얻어지게 된다.
이어서, 도 2의 (c)는 막 두께는 종래예와 동일하게 해두고, 전극 간격만을 작게 한 예를 도시한다. 이와 같이, 전극 간격을 종래예보다 작게 하면, 전극 간에서의 전계 강도는 종래예보다도 커진다. 더욱이, 전극 상에 있더라도 전계 강도는 액정 분자를 구동할 수 있을 정도로 커진다. 따라서, 이러한 도 2의 (c)에 도시하는 바와 같이, 전극 간격을 작게 하면, 전극 상 및 전극 간에서, 종래예보다도 전계 강도를 크게 할 수 있고, 그 때문에, 고속 응답성이 얻어진다. 더욱이, 전극을 투명 전극으로 하는 것에 의해, 해당 전극 상에 있어서의 액정 분자의 구동에 의해, 개구율이 향상되는 동시에, 실질적인 투과를 향상시킬 수 있다. 따라서, 이러한 도 2의 (c)의 구성에 있어서도, 고속 응답성 및 고투과율 특성이 얻어지게 된다.
이어서, 도 2의 (d)는 막 두께를 크게 하고, 또한, 전극 간격을 작게 한 예를 도시한다. 이 도 2의 (d)에 도시하는 예는 구성상은 도 2의 (b)의 구성에 도 2의 (c)의 구성을 더한 것이다. 그러나, 주목해야 할 것은 이 도 2의 (d)의 구성에서는 막 두께만에 의한 효과에 전극 간격만을 작게 한 효과를 단지 더한 효과 이상의 상승 효과가 얻어지는 점에서 특징을 갖는다. 즉, 전계 강도는 도 2의 (d)에 도시하는 바와 같이, 전극 상 및 전극 간에서, 도 2의 (b)에 도시하는 전계 강도와 도 2의 (c)에 도시하는 전계 강도를 더한 이상의 전계 강도가 얻어지고 있다. 그 이유는 막 두께의 변화에 의한 전계 강도의 효과와, 전극 간격의 변화에 의한 전계 강도의 효과가 상승적으로 작용한 것으로 추측된다.
본 발명자들은 상기 원리에 기초하여 실제로 도 2의 (a) 내지 (d)의 구성의 액정 표시 장치를 제작하여, 실험을 행하였다.
구체적으로는 본 실시예의 샘플로서, 3개의 샘플을 준비하였다. 샘플 (1)은 전극 간극 l=6㎛, 전극 폭 w=10㎛, 셀 갭 d=4㎛, t1=t2=0.4㎛의 구성으로 하고, 샘플 (2)는 전극 간극 l=6㎛, 전극 폭 w=10㎛, 셀 갭 (d)=4㎛, t1=t2=800Å의 구성으로 하며, 샘플 (4)는 전극 간극 l=10㎛, 전극 폭 w=6㎛, 셀 갭 d=4㎛, t1=t2=0.4㎛의 구성으로 하였다.
또한, 종래예의 샘플로서, 샘플 (3)을 준비하였다. 샘플 (3)은 전극 간극 l= 10㎛, 전극 폭 w= 6㎛, 셀 갭 d=4㎛, t1=t2=2000Å의 구성으로 하였다.
전극 구성 이외는 동일한 조건, 즉 액정 재료는 동일하고, 셀 갭(d)은 4㎛이며, 구동 전압은 5V이고, 동일 환경하라는 조건에서, 상기 샘플 (1) 내지 샘플 (4)에 대하여 응답 속도를 측정하였다. 도 3은 샘플 (1) 내지 샘플 (4)의 상승 시간(τrise)을 측정한 결과이고, 실선이 종래예의 샘플 (3), 일점 쇄선이 샘플 (1), 파선이 샘플 (2), 이점 쇄선이 샘플 (4)의 응답 특성을 도시하고 있다. 이 결과로부터도 분명한 바와 같이, 90% 응답의 상승 시간은 종래예의 샘플 (3)에 비하여, 샘플 (1)에서 약 1/3로, 샘플 (2)에서 약 1/4로 단축되어, 본 실시예가 고속 응답에 유효한 것이 인정된다.
또한, 참고로 설명하면, 종래는 전극 선폭(w1, w2)은 전극 간격(l)보다도 작게(w1, w2＜l) 설정되어 있었다. 이것은 이하의 이유에 의한다. 즉, 종래에는 화소 전극 및 공통 전극은 Al 등의 불투명 전극을 사용하고 있었기 때문에, 개구율을 올리기 위해서, 전극 간격 (l)을 넓게 설정하는 것이 필요하다. 그러나, 지나치게 넓으면, 응답 속도가 나빠지고, 배선과의 관계로 1 화소 중에서의 전극 선폭이 결정되어 있으며, 전극 간격을 과도하게 넓히기 위해서는 제약이 있다. 따라서, 종래에 있어서는 전극 선폭과 응답 속도 등의 조건을 가미하면서, 전극 간격을 극력 넓게 한다는 설계 사상에 기초하고 있었다고 생각된다. 즉, 종래에는 전극 간격을 좁게 한다는 사상이 없었다. 이 점에 관해서, 본 발명은 전극 간격을 좁게 한다는 기술 사상에 기초하고 있고, 종래예와는 본질적으로 기술 사상이 상이하다.
또한, 전극의 두께를 크게 한다는 점에 관해서도, 본 발명은 종래예에 없는 것이다. 왜냐하면, 종래는 주사선이나 영상 신호선의 제조 프로세스 시에 동시에 화소 전극 및 공통 전극을 제작하고 있었다. 이 때, 영상 신호의 기록을 위해서는 배선 저항은 작은 쪽이 좋고, 그것을 위해서는 배선의 막 두께는 얇은 쪽이 좋다. 따라서, 영상 신호선 등의 배선은 얇게 형성되고, 이에 따라서 전극의 두께도 얇은 것이 현 상태이다. 요약하면, 전극의 두께는 영상 신호선 등의 배선의 두께와 동일하게 얇았다. 따라서, 종래에는 전극의 두께를 배선의 두께와 다르게 하는 기술적 사상은 없고, 이 점에 관해서 전극의 두께를 변화시키는 본 발명과는 본질적으로 기술적 사상이 상이하다.
상기 예에서는 공통 전극(3) 및 화소 전극(4)에 Cr 또는 Al계 등 비투과형의 금속을 사용하는 경우에 대하여 설명하였지만, 개구율을 향상시키기 위해서 ITO 등의 투명 전극을 사용하는 경우에 대하여 이하에 설명한다.
일반적으로 공통 전극(3)이나 화소 전극(4)에 사용되는 ITO는 200℃ 정도로 성막하고 있지만, ITO의 결정화 온도는 100 내지 200℃ 부근에 있고, 이 영역의 온도로 제작한 ITO는 비정질(amorphous)과 다결정이 혼재된 막으로 된다. 이와 같이 비정질과 다결정이 혼재된 막이고, 보다 두꺼운 막을 형성하고자 하면, 표면이 거칠게 되어 광 산란치가 증가하여 광 이용 효율이 저하하게 된다. 그 때문에, 일반적으로 ITO의 막 두께는 700Å 정도로 사용되고, 영상 신호선(5)이나 주사 신호선(6)에 사용되는 Cr 또는 Al계 등 비투과형의 금속의 경우(막 두께 1200Å 내지 2000Å 정도)에 비하여 상당히 얇다. 따라서, 종래의 ITO 막에서는 투과율을 향상하기 위해서는 막 두께를 크게 할 수 없기 때문에, 상술한 바와 같이, 고속 응답화를 위해 막 두께를 크게 하는 것은 곤란하다.
그러나, ITO가 비정질이면, 표면이 매끄럽기 때문에, 막 두께를 두껍게 하더라도 광 산란치가 증가하여 투과율을 크게 저하시키는 일은 없다. 비정질 ITO의 경우, 파장 550nm에 투과율의 피크를 설치하고자 하면, 막 두께 1500Å 정도로 할 필요가 있다. 따라서, 투과율의 향상과 고속 응답화를 양립하기 위해서는 막 두께 1500Å 이상으로 하는 것이 바람직하다.
즉, 비정질 ITO를 사용하면, 영상 신호선(5)이나 주사 신호선(6)에 사용되는 Cr 또는 Al계 등 비투과형의 금속과 같은 정도의 막 두께(1200Å 내지 2000Å 정도)라도, 종래의 ITO 막과 비교하여 고속 응답화의 효과가 있게 된다. 물론, 영상 신호선(5)이나 주사 신호선(6)보다도 두껍고, 예를 들면 2000Å 이상으로 후막화하면, 보다 고속 응답화가 가능해진다. 단, 후막화에 의한 투과율, 광 산란치 등의 광학 특성의 저하와의 트레드 오프(trade off)의 관계로 막 두께를 최적화 할 필요가 있다.
이러한 비정질 ITO를 얻기 위해서는 100℃ 이하의 저온으로 성막한다. 또한, 더욱이 H2O 또는 H2를 첨가하여 무가열 성막하면, 챔버 중의 잔류 H2O 분압의 저하에 의한 ITO가 미결정화되는 것을 방지할 수 있고, 안정된 비정질을 얻는 것이 가능해진다.
더욱이, 100℃ 이하의 프로세스로 ITO를 성막할 수 있기 때문에, 어레이 기판(1A) 및 대향 기판(1B)의 양쪽 또는 한쪽을 폴리카보네이트와 같은 투명 수지판으로 하는 것이 가능해진다. 따라서, 경량인 액정 표시 장치를 얻는 것이 가능하게 됨과 동시에, 제조시의 취급이나 운반시에 발생하는 기판의 균열, 깨어짐을 저감시킬 수 있다. 또한, 사용시의 낙하, 전도 등에 의한 충격에 의한 기판의 균열, 깨어짐도 저감시킬 수 있다.
도 4는 공통 전극(3), 화소 전극(4)을 2단계의 프로세스로 분할하여 형성함으로써 볼록형 단면 형상으로 한 경우의 실시예이다.
즉, 제 1 프로세스로 3', 4'의 도전층(막 두께 t1'=t2'=4000Å, 전극 폭 w1'= w2'= 10㎛)을 형성하고, 제 2 프로세스로 3", 4"의 도전층(막 두께 t1" : t2" = 4000Å, 전극 폭 w1" = w2" = 6㎛)을 형성함으로써, 공통 전극(3), 화소 전극(4)의 단면 형상을 볼록형으로 하였다. 이러한 볼록형 단면 형상으로 하여도 도 3의 샘플(2)과 거의 동일한 효과를 얻을 수 있었다.
따라서, 공통 전극(3), 화소 전극(4)의 단면 형상은 반드시 직사각형 형상일 필요는 없고, 공통 전극(3), 화소 전극(4)의 막 두께를 두껍게 하기 위한 제조 프로세스로, 전극의 단면 형상의 각이 떨어져 R형이 되거나, 테이퍼형 단면 형상이라도 상관없다.
(실시예 1-2)
다음에, 본 발명의 실시예 1-2에 대하여 도면을 참조하여 설명한다.
도 5는 본 발명의 실시예 1-2에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이다. 도 5에 있어서 부호 3M, 4M은 투명 수지층, 부호 3N, 4N은 투명 전극층이다. 즉, 공통 전극(3)은 투명 수지층(3M), 도전층(3N)으로 이루어지고, 화소 전극(4)은 투명 수지층(4M), 도전층(4N)으로 이루어진다. 또한, 부호 d는 셀 갭, 부호 w1, w2는 공통 전극(3) 및 화소 전극(4)의 폭, 부호 l은 공통 전극(3)과 화소 전극(4)의 간격(간극), 부호 t1a는 공통 전극(3)의 투명 수지(3M)의 두께, 부호 t2a는 화소 전극의 투명 수지층(4M)의 두께, 부호 t1b는 공통 전극(3)의 투명 도전층(3N)의 두께, 부호 t2b는 화소 전극(3)의 투명 도전층(4N)의 두께를 도시한다.
투명 도전층(3M, 4M)으로서는 예를 들면 아크릴계 폴리머의 감광 수지를 사용하면, 용이하게 1㎛ 정도의 막 두께로, 빗살 모양 등의 소망의 패턴으로 형성하는 것이 가능하다. 또한, 투명 전극층(3N, 4N)으로서는 예를 들면 ITO를 사용한다.
본 실시예에서는 셀 갭 d=4㎛, 전극 간극 l=3㎛, 전극 폭 w=10㎛, t1a=t2a=1㎛, t1b=t2b=2000Å으로 하였다.
본 실시예 1-2에서는 공통 전극(3)과 화소 전극(4) 사이의 전극 간극(l)을 어레이 기판(1A)과 대향 기판(1B) 사이의 간극(d)보다도 작아지도록 구성되어 있다. 이러한 구성에 의해, 공통 전극(3) 및 화소 전극(4)의 주변부의 전계 강도가 커지는 것을 이용하여 각각의 전극 상의 액정을 변조 가능하게 되고, 또한 공통 전극(3) 및 화소 전극(4)은 각각이 투명층으로 구성되어 있기 때문에, 전극 상의 광도 투과하는 것이 가능해진다.
도 6을 참조하여, 구체적으로 설명한다. 도 6의 (a)는 종래예(l＞d의 경우)의 단면도이고, 도 6의 (b)는 종래예(l＞d의 경우)에 있어서 액정이 구동되는 영역을 모식적으로 도시하는 도면이고, 도 6의 (c)는 본 발명(l＜d의 경우)의 단면도이며, 도 6의 (d)는 본 발명(l＜d의 경우)에 있어서 액정이 구동되는 영역을 모식적으로 도시하는 도면이다. 종래예에서는 전극 상의 액정 분자는 구동되지 않고, 도 6의 (a)의 사선 영역(S1)만의 액정 분자밖에 구동되지 않는다. 한편, 본 발명에서는 도 6의 (b)의 사선 영역(S2)으로 도시하는 바와 같이 전극 상의 넓은 영역에 걸쳐 구동된다. 이 때, 본 발명에 있어서의 전극은 투명 전극을 사용하기 때문에, 전극 상의 영역을 액정 표시 영역으로서 사용할 수 있다. 따라서, 투과율의 향상을 도모할 수 있다. 또한, 전극 간에서의 전계 강도는 종래예의 쪽이 본 발명보다도 크다. 그러나, 전계에 의해 구동되는 액정의 영역은 본 발명쪽이 종래예보다도 크다. 즉, 도 6의 (b) 및 (d)에 도시하는 바와 같이, 액정이 구동되는 영역은 높이 H1＞H2이지만, 영역 S1＜S2이다. 따라서, 액정 패널 전체로부터 보면, 본 발명쪽이 종래예에 비하여 밝고, 또한 콘트래스트가 높은 액정 표시 장치가 얻어지게 된다. 더욱이, 도 6의 (d)에 도시하는 바와 같이 전극 상에서의 전계 분포의 변화가 완만하기 때문에, 표시 불균일함이 없는 균일한 표시가 가능해진다.
이렇게 하여, 본 실시예는 투과율을 저하시키지 않고 고속 응답의 액정 패널을 얻는 것이 가능해진다.
또한, 본 실시예는 전극부의 투과율을 저하시키지 않고 전극층 두께(t1)를 보다 두껍게 하고자 하는 경우의 실시예이고, 이러한 구성이라도 실시예 1-1과 동일하거나 또는 그 이상의 효과가 얻어진다.
(실시예 1-3)
다음에, 본 발명의 실시예 1-3에 대하여 도면을 참조하여 설명한다.
도 7은 본 발명의 제 2 실시예에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이다.
도 7에 있어서, 부호 3-I는 공통 전극(3)의 제 1 층, 부호 3-II는 공통 전극(3)의 제 2 층, 부호 3-III는 공통 전극(3)의 제 3 층이고, 부호 4-I는 화소 전극(3)의 제 1 층, 부호 4-II는 화소 전극(4)의 제 2 층, 부호 3-III는 공통 전극(3)의 제 3 층이다.
본 실시예에서는, 부호 3-I, 4-I는 적색(R), 즉 700nm 부근의 파장 영역, 부호 3-II, 4-II는 녹색(G), 즉 546nm 부근의 파장 영역, 부호 3-III, 4-III는 청색(B), 즉 436nm 부근의 파장 영역에서, 각각 가장 양호한 투과율이 얻어지는 분광 특성을 갖도록 각각의 막 성분 및 막 두께를 조정하여 성막된 ITO 전극이다.
이러한 구성으로 함으로써, 전체의 투과율을 저하시키지 않고서, 전극층 두께(t1, t2)를 보다 두껍게 하는 것이 가능해진다.
상기 예에서는 공통 전극 및 화소 전극은 적색(R), 녹색(G), 청색(B)에 각각 대응하는 분광 특성을 갖는 3개의 층으로 구성되어 있지만, 본 발명은 이것에 한정되지 않으며, 적색(R), 녹색(G), 청색(B) 중 적어도 1종류에 대응하는 분광 특성을 갖는 층으로 구성하도록 하여도 좋다. 또한, 본 발명은 적색(R), 녹색(G), 청색(B)에 한정되지 않고, 사용하는 용도에 따라서 그 밖의 소망의 파장 영역에서 가장 양호한 투과율이 얻어지는 분광 특성을 갖는 층으로 구성하도록 하여도 좋다.
[제 2 발명군]
제 2 발명군은 화소 전극·공통 전극이 적층형의 액정 표시 장치에 관한 것이다. 이하, 본 발명의 제 2 발명군에 대하여, 도면을 참조하면서 설명한다.
(실시예 2-1)
도 8의 (a)는 실시예 2-1에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이다. 도 8의 (b)는 실시예 2-1에 있어서의 액정 표시 장치의 구성을 도시하는 평면도이다. 도 8의 (c)는 실시예 2-1에 있어서의 액정 표시 장치의 구성을 도시하는 도 8의 (b)의 A-A에서의 단면도이다.
도 9는 실시예 2-1에 있어서의 액정 표시 장치의 반도체 스위칭 소자(7) 근방의 구성을 도시하는 단면 확대도이다.
도 8에 있어서, 부호 1A는 어레이 기판, 부호 1B는 대향 기판, 부호 2는 액정, 부호 3은 공통 전극, 부호 4는 화소 전극, 부호 5는 화소 전극(4)과 접속되어 영상 신호를 부여하는 영상 신호선, 부호 6은 주사 신호선, 부호 7은 반도체 스위칭 소자, 부호 8은 제 1 절연층, 부호 9A는 어레이 기판(1A)의 내면에 형성한 배향막, 부호 9B는 대향 기판(1B)의 내면에 형성한 배향막, 부호 10a는 적색 컬러 필터 재료, 부호 10b는 녹색 컬러 필터 재료, 부호 10c는 청색 컬러 필터 재료, 부호 11은 블랙 매트릭스(차광층), 부호 12는 제 2 절연층이다.
도 9에 있어서, 부호 7a는 a-Si층, 부호 7b는 n+형 a-Si층, 부호 8a는 제 1 절연층(8)에 설치한 콘택트 홀, 부호 12a는 제 2 절연층(12)에 설치한 콘택트 홀이다.
이하, 도 8 및 도 9를 사용하여, 상기 구성의 액정 표시 장치의 제조 방법에 대하여 설명한다.
우선, 어레이 기판(1A) 상에 Al, Ti 등으로 이루어지는 비투과형 도전체를 형성하고, 공통 전극의 배선부(3d)와 주사 신호선(6)을 소정 형상으로 패터닝한다. 이와 같이 형성된 제 1 전극군의 위에 제 1 절연층(8)을 형성한 후, 이 제 1 절연층(8)의 소정 부분의 위에 a-Si 층(7a)과 n+형 a-Si층(7b)으로 이루어지는 반도체 스위칭 소자(7)를 형성한다. 더욱이, 제 1 절연층(8) 및 반도체 스위칭 소자(7)의 소정 부분의 위에 Al, Ti 등으로 이루어지는 비투과형 도전체를 형성하고, 영상 신호선과 화소 전극으로 이루어지는 제 2 전극군을 소정 형상으로 패턴 형성한다.
다음에, 제 2 전극군까지가 형성된 어레이 기판(1A) 상에 SiNx 등으로 이루어지는 제 2 절연층(12)을 형성한다. 제 2 절연층(12)은 반도체 스위칭 소자(7)를 보호하는 보호막의 역할을 다하는 것이기도 하다.
더욱이, 공통 전극의 전극부(3a, 3b, 3c)를 투명 도전체인 ITO 막으로 형성한다.
여기서, 비투과형 도전체로 형성된 공통 전극의 배선부(3d)와, 투명 도전체로 형성된 공통 전극의 전극부(3a, 3b, 3c)의 전기적 도통을 얻기 위해서, 제 1 절연층(8)과 제 2 절연층(12)은 각각, 콘택트 홀(8a, 12a)을 설치한 구성으로 하고 있다.
그 후, 어레이 기판(1A), 및 대향 기판(1B)에는 액정(2) 분자의 배열을 정렬시키기 위해서 폴리이미드 등으로 이루어지는 배향막(9A, 9B)을 형성한다.
투명 기판(1B)은 투명 기판(1A)에 대향하여 설치하고, 적색 컬러 필터 재료(10a), 녹색 컬러 필터 재료(10b), 청색 컬러 필터 재료(10c), 및 블랙 매트릭스(11)가 소정 패턴으로 형성되어 있다.
이와 같이 제작된 어레이 기판(1A), 및 대향 기판(1B)은 각각 소정 방향으로 초기 배향 방위를 형성하고, 주변부를 시일제로 접착한 후, 액정(2)을 주입하여 밀봉한다.
반도체 스위칭 소자(7)는 영상 신호선(5) 및 주사 신호선(6)으로부터 입력되는 구동 신호에 의해서 온, 오프 제어된다. 그리고, 반도체 스위칭 소자(7)와 접속된 화소 전극(4)과, 공통 전극(3) 사이에 인가된 전압에 의해서 전계를 발생시켜서 액정(2)의 배향을 변화시켜 각 화소의 휘도를 제어하고, 화상을 표시한다.
도 8에 있어서, 부호 d는 셀 갭, 부호 w1은 공통 전극의 전극부(3b)의 선폭, 부호 w2는 화소 전극의 전극부(4a)의 선폭, 부호 w1'는 공통 전극의 전극부(3a)의 선폭, 부호 l은 공통 전극의 전극부(3b)와 화소 전극(4a)의 전극부와의 간격(간극)을 도시한다.
본 실시예에서는 도 8에 도시하는 바와 같이, 공통 전극의 전극부(3a, 3b, 3c)의 선폭 w1=5㎛, 화소 전극의 전극부(4a, 4b)의 선폭 w2=4㎛과, 셀 갭 d=4㎛, 전극 간의 간격(간극) l=10㎛로 하였다. 즉, 공통 전극(3) 및 화소 전극(4)의 각각의 전극부의 선폭(w1, w2)을 어레이 기판과 대향 기판 사이의 간극(d; 셀 갭)과 거의 동일한 구성으로 하였다.
전극의 형상으로서는 예를 들면 도 8의 (b)에 도시하는 바와 같이, 공통 전극(3)의 전극부와 화소 전극(4)의 전극부가 서로 배치된 빗살 모양으로 패터닝 형성하고, 공통 전극(3)의 전극부와 화소 전극(4)의 전극부 사이에 횡전계를 형성한다. 상기와 같은 전극 구성으로 함으로써, 횡전계에 더하여, 각각의 전극 주변 전계에 의해서 전극 상의 전계 강도가 커져서 액정이 회전하기 때문에, 전극에 투명도전 재료를 사용함으로써, 전극상의 부분도 광을 투과하게 된다.
또한, 액정층(2)의 액정 재료에는 시아노계 화합물을 10% 내지 20% 정도 함유한 시아노계 액정 재료를 사용하여, 리터데이션(△n·d ; 셀 갭(d)과 굴절율차(△n)와의 곱)은 350nm 정도로 하였다. 또한, 액정층(2)의 액정 재료의 스프레이 탄성 정수 K11=12(pN), 트위스트 탄성 정수 K22=7(pN), 벤드 탄성 정수 K33 = 18(pN), 유전율 이방성 △ε=+8이다. 여기서, 유전율 이방성(△ε)과 벤드의 탄성 정수(K33)는 액정의 구동 전압을 결정하는 데에 있어서 중요하고, 특히, 유전율 이방성(△ε)은 +8 이상, 벤드 탄성 계수(K33)는 18(pN) 이하로 하는 것이 바람직하다.
상기 전극 구성에서 이러한 구성으로 이루어지는 액정층(2)을 조합하는 것에 의해, 종래 적용되고 있는 구동 전압(5V 정도)으로 충분하게 전극 상의 전계 강도를 크게 하여 액정을 구동할 수 있다.
더욱이, 이 빗살 모양의 전극부를 굴곡시키는 것에 의해, 액정 분자가 회전하는 방향이 2개의 방향으로 분리되기 때문에, 시야각 방향에 의한 착색을 서로 상쇄하여, 시야각 방향에 의한 색 변화가 적은 패널 구성으로 할 수 있다. 또한, 여기에서는 도시하고 있지 않지만, 영상 신호선(5)과 블랙 매트릭스(11)도 공통 전극(3), 화소 전극(4)의 전극부와 동일한 굴곡각을 갖는 굴곡 형상으로 하면, 전 극부를 굴곡 형상으로 한 것에 의한 차광 면적의 증가분을 잃을 수 있고, 보다 개구율이 높은 액정 패널을 얻는 것이 가능해진다.
계속하여, 본 실시예에 따른 패널 구성에 있어서의 작용과 효과에 대하여 설명한다.
도 10에 본 실시예에 따른 패널 구성으로 상기 시아노계 액정 재료를 사용한 경우의 액정 패널의 광 투과율 특성(전계 분포, 액정 다이렉터로부터 패널의 광 투과율을 계산)을 도시한다. 구동 전압은 5V이다. 또한, 전극 구성은 도 10의 라인(a)가 공통 전극(3a, 3b, 3c)의 선폭 w1=5㎛, 화소 전극(4a, 4b)의 선폭 w2=4㎛, 셀 갭 d=4㎛, 전극 간의 간격(간극) l=10㎛라는 구성이고, 도 10의 라인(b)가 공통 전극(3a, 3b, 3c)의 선폭 w1=6㎛, 화소 전극(4a, 4b)의 선폭 w2=6㎛, 셀 갭 d=4㎛, 전극 간의 간격(간극) l=11㎛라는 구성이다.
일반적으로 ITO는 Al, Ti 등에 비하여 미세화 패터닝이 약간 곤란하기 때문에, Al, Ti 등보다도 선폭을 약간 크게 해둔다. Al, Ti 등은 광을 투과하지 않는 비투과형 도전체이기 때문에, 가능한 한 미세화하는 것이 바람직하지만, ITO는 광을 투과하기 때문에 약간 선폭이 커지더라도 크게 개구율을 저하시키는 일은 없다.
즉, 도 10의 라인 (a)와 라인 (b)는 전극 선폭과 전극 간격만이 다른 액정 패널 구성에서의 광 투과율 특성을 비교한 것이다.
또한, 도 10과 동일한 전극, 패널 구성으로, 액정 재료만 불소계 액정 재료(스프레이 탄성 정수 K11=9(pN), 트위스트 탄성 정수 K22=9(pN), 벤드 탄성 정수 K33=22(pN), 유전율 이방성 △ε=+4.4)을 사용한 경우의 액정 패널의 광 투과율 특성(전계 분포, 액정 다이렉터로부터 패널의 광 투과율을 계산)을 도 11에 도시한다. 구동 전압은 도 10과 같이 5V이다.
이 결과로부터 분명한 바와 같이, 시아노계 액정 재료를 사용한 도 10의 구성 외에, 불소계 액정 재료를 사용한 도 11의 구성과 비교하여 보다 높은 투과율을 얻는 것이 가능함을 알 수 있다.
특히, 불소계 액정 재료를 사용한 도 11의 구성에서는 전극 상의 부분에서는 거의 광을 투과하지 않지만, 시아노계 액정 재료를 사용한 도 10의 구성에서는 최저라도 10% 내지 20% 정도의 광을 투과하는 것이 가능하고, 전극에 ITO 등의 투명 도전층을 사용하면 실질 개구율이 크게 향상된다. 또한, 전극 선폭이 가늘수록 전계 강도는 강하게 되어 전극 상의 투과율은 향상된다. 그러나, 종(縱)전계의 영향이 지나치게 강하면 시야각에 의한 색의 변화가 지나치게 커지기 때문에, 전극 선폭은 최대 4㎛ 정도로 하는 것이 바람직하다.
더욱이, 주사 신호선(6)과 공통 전극(3)을 동일한 층으로 형성한 경우, 공통 전극(3)의 전극부(3a, 3b, 3c)와 주사 신호선(6)이 극히 근방에 배치되기 때문에, 쇼트에 의한 불량이 발생할 확률이 높지만, 본 실시예에 따른 구성으로서는 공통 전극(3)의 전극부(3a, 3b, 3c)를 주사 신호선(6)과 다른 층에 형성하기 때문에, 쇼트에 의한 불량을 없앨 수 있다.
또한, 본 실시예에서는 반도체 스위칭 소자(7)에 a-Si(비정질 실리콘)를 사용하는 예에 대하여 설명하였지만, p-Si(폴리실리콘) 등 다른 반도체층을 사용하더라도 동일한 효과를 얻을 수 있다.
또한, 본 실시예에서는 굴곡형의 전극의 예에 대하여 설명하였지만, 직선형의 전극, 포위형의 전극 등 전극의 형상에 관계 없이, 실질 개구율을 향상시키는 효과를 얻을 수 있다.
(실시예 2-2)
도 12의 (a)는 실시예 2-2에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이다. 도 12의 (b)는 실시예 2-2에 있어서의 액정 표시 장치의 구성을 도시하는 평면도이다. 도 12의 (c)는 실시예 2-2에 있어서의 액정 표시 장치의 구성을 도시하는 도 12의 (b)의 A-A 선에 있어서의 단면도이다.
도 13은 실시예 2-2에 있어서의 액정 표시 장치의 반도체 스위칭 소자 근방의 구성을 도시하는 단면 확대도이다.
본 실시예는 화소 전극의 전극부(4a, 4b)에 투명 도전체를 사용하는 경우의 실시예이고, 이 점에서 실시예 2-1과는 다르다.
이하, 도 12 및 도 13을 사용하여 그 동작에 대하여 설명한다.
우선, 어레이 기판(1A) 상에 Al, Ti 등으로 이루어지는 비투과형 도전체를 형성하고, 공통 전극(3)과 주사 신호선(6)을 소정 형상으로 패터닝한다. 이렇게 형성된 제 1 전극군의 위에 제 1 절연층(8)을 형성한 후, 이 제 1 절연층(8)의 소정 부분의 위에 a-Si 층(7a)과 n+형 a-Si 층(7b)으로 이루어지는 반도체 스위칭 소자(7)를 형성한다. 더욱이, 제 1 절연층(8) 및 반도체 스위칭 소자(7)의 소정 부분의 위에 Al, Ti 등으로 이루어지는 비투과형 도전체를 형성하여, 영상 신호선(5)과 화소 전극의 배선부(4c)로 이루어지는 제 2 전극군을 소정 형상으로 패턴 형성 한다.
다음에, 제 2 전극군까지가 형성된 어레이 기판(1A) 상에 SiNx 등으로 이루어지는 제 2 절연층(12)을 형성한다. 제 2 절연층(12)은 반도체 스위칭 소자(7)를 보호하는 보호막의 역할을 하는 것이기도 하다.
더욱이, 화소 전극의 전극부(4a, 4b)를 투명 도전체인 ITO막으로 형성한다.
여기서, 비투과형 도전체로 형성된 화소 전극의 배선부(4c)와, 투명 도전체로 형성된 화소 전극의 전극부(4a, 4b)의 도통을 얻기 위해서, 제 2 절연층(12)에는 콘택트 홀(12a)을 설치한 구성으로 하고 있다.
또한, 그 이외의 부분의 전극 형상, 액정 재료 등은 상기 실시예 2-1과 동일해도 좋다.
이러한 구성이라도, 실시예 2-1과 동일하고, 실질 개구율이 높은 액정 패널을 얻는 것이 가능하다.
(실시예 2-3)
도 14의 (a)는 실시예 2-3에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이다. 도 14의 (b)는 실시예 2-3에 있어서의 액정 표시 장치의 구성을 도시하는 평면도이다. 도 14의 (c)는 실시예 2-3에 있어서의 액정 표시 장치의 구성을 도시하는 도 14의 (b)의 A-A선에 있어서의 단면도이다.
도 15는 실시예 2-3에 있어서의 액정 표시 장치의 반도체 스위칭 소자 근방의 구성을 도시하는 단면 확대도이다.
본 실시예는 공통 전극의 전극부(3a, 3b, 3c)와 화소 전극의 전극부(4a, 4b)의 양쪽에 투명 도전체를 사용하는 경우의 실시예이고, 이 점에서 상기 실시예 2-1 및 상기 실시예 2-2와는 다르다.
이하, 도 14 및 도 15를 사용하여 그 작동에 대하여 설명한다.
우선, 어레이 기판(1A) 상에 Al, Ti 등으로 이루어지는 비투과형 도전체로 형성하고, 공통 전극의 배선부(3d)와 주사 신호선(6)을 소정 형상으로 패터닝한다. 이렇게 형성된 제 1 전극군 위에 제 1 절연층(8)을 형성한 후, 이 제 1 절연층(8)의 소정 부분의 위에 a-Si층(7a)과 n+형 a-Si 층(7b)으로 이루어지는 반도체 스위칭 소자(7)를 형성한다. 더욱이, 제 1 절연층(8) 및 반도체 스위칭 소자(7)의 소정 부분의 위에 Al, Ti 등으로 이루어지는 비투과형 도전체를 형성하고, 영상 신호선(5)과 화소 전극의 배선부(4c)로 이루어지는 제 2 전극군을 소정 형상으로 패턴 형성한다.
다음에, 제 2 전극군까지가 형성된 어레이 기판(1A) 상에 SiNx 등으로 이루어지는 제 2 절연층(12)을 형성한다. 제 2 절연층(12)은 반도체 스위칭 소자(7)를 보호하는 보호막의 역할을 다하는 것이기도 하다. 더욱이, 공통 전극의 전극부(3a, 3b, 3c)를 투명 도전체인 ITO 막으로 형성하고, SiNx 등으로 이루어지는 제 3 절연층(13)을 형성한 후, 화소 전극의 전극부(4a, 4b)를 투명 도전체인 ITO 막으로 형성한다.
여기서, 비투과형 도전체로 형성된 공통 전극의 배선부(3d)와, 투명 도전체로 형성된 공통 전극의 전극부(3a, 3b, 3c)와의 전기적 도통을 얻기 위해서, 제 1 절연층(8) 및 제 2 절연층(12)에 콘택트 홀(8a, 12b)을 설치하고, 또한, 비투과형 도전체로 형성된 화소 전극의 배선부(4c)와, 투명 도전체로 형성된 공통 전극의 전극부(4a, 4b)와의 전기적 도통을 얻기 위해서, 제 2 절연막(12) 및 제 3 절연층(13)에 콘택트 홀(12a, 13a)을 설치한 구성으로 하고 있다.
또한, 그 이외의 부분의 전극 형상, 액정 재료 등은 상기 실시예 1 또는 상기 실시예 2-2와 동일하여도 좋다.
이러한 구성에 의해, 실시예 2-1 또는 실시예 2-2 이상으로 실질 개구율이 높은 액정 패널을 얻는 것이 가능하다.
(실시예 2-4)
도 16은 실시예 2-4에 있어서의 액정 표시 장치의 반도체 소자 근방의 구성을 도시하는 단면 확대도이다.
본 실시예는 상기 실시예 2-3과 동일하게, 공통 전극의 전극부(3a, 3b, 3c)와 화소 전극의 전극부(4a, 4b)의 양쪽에 투명 도전체를 사용하는 경우의 실시예이지만, 이들을 동일 층에 형성한 경우의 실시예이며, 이 점에서 상기 실시예 2-3과는 다르다.
따라서, 본 실시예 2-4에 있어서의 액정 표시 장치를 제작할 때, 제 2 전극군을 형성하고, 제 2 절연층을 형성하는 공정까지는 실시예 2-3과 동일해도 좋고, 이 제 2 절연층의 위에 공통 전극의 전극부(3a, 3b, 3c)와 화소 전극의 전극부(4a, 4b)의 양쪽을 투명 도전체로 형성한다.
이러한 구성에 의해, 상기 실시예 2-3보다 적은 프로세스 수로, 또한 상기 실시예 2-1 또는 상기 실시예 2-2 이상으로 실질 개구율이 높은 액정 패널을 얻는 것이 가능하다.
(실시예 2-5)
도 17의 (a)는 실시예 2-5에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이다. 도 17의 (b)는 실시예 2-5에 있어서의 액정 표시 장치의 구성을 도시하는 평면도이다.
도 17에 있어서, 보호 1A는 어레이 기판, 부호 1B는 대향 기판, 부호 2는 액정, 부호 3은 공통 전극, 부호 4는 화소 전극, 부호 5는 화소 전극(4)과 접속되어 영상 신호를 주는 영상 신호선, 부호 6은 주사 신호선, 부호 7은 반도체 스위칭 소자, 부호 8은 투명 절연층, 부호 9A는 어레이 기판(1A)의 내면에 형성한 배향막, 부호 9B는 대향 기판(1B)의 내면에 형성한 배향막, 부호 10a는 적색 컬러 필터 재료, 부호 10b는 녹색 컬러 필터 재료, 부호 10c는 착색 컬러 필터 재료, 부호 11은 블랙 매트릭스(차광층)이다.
이하, 도 17을 사용하여, 상기 구성의 액정 표시 장치의 제조에 대하여 설명한다.
우선, 어레이 기판(1A) 상에 Al 등으로 이루어지는 도전막으로 패터닝된 주사 신호선(6)을 형성하고, 절연막을 형성한 후, a-Si 등으로 이루어지는 반도체 스위칭 소자(7), 또한 Al 등으로 이루어지는 도전막으로 패터닝된 영상 신호선(5)을 형성한다.
본 실시예는 횡전계 인가 방식이고, 공통 전극(3) 및 화소 전극(4)을 투명 도전체인 ITO 막, 또는 Al 등으로 이루어지는 도전막으로 도 17의 (b)에 도시하는 바와 같은 빗살 모양으로 패터닝 형성한다.
화소 전극(4)은 영상 신호선(5), 주사 신호선(6), 또는 반도체 스위칭 소자(7)를 형성하는 것과 같은 층으로 형성하고, 투명 도전체인 ITO 막 등으로 형성한다.
더욱이, 이러한 배선을 평탄화하는 데 충분한 두께를 갖는 투명 절연층(8)을 형성한 후, 투명 도전체인 ITO 막으로 이루어지는 공통 전극(3)을 형성한다.
또한, 영상 신호선(5) 바로 위의 공통 전극의 전극부(3a, 3d)의 선폭(w1')은 다른 공통 전극의 전극부(3b, 3c)의 선폭(w1)보다도 크게 해 둔다.
그 후, 어레이 기판(1A), 및 대향 기판(1B)에는 액정(2)의 분자의 배열을 정렬시키기 위해서 폴리이미드 등으로 이루어지는 배향막(9A, 9B)을 형성한다.
대향 기판(1B)은 어레이 기판(1A)에 대향하여 설치하고, 적색 컬러 필터 재료(10a), 녹색 컬러 필터 재료(10b), 청색 컬러 필터 재료(10c), 및 블랙 매트릭스 (11)가 소정 패턴으로 형성되어 있다.
이와 같이 제작된 어레이 기판(1A), 및 대향 기판(1B)은 각각 소정 방향으로 초기 배향 방위를 형성하고, 주변부를 시일제로 접착한 후, 액정(2)을 주입하여 밀봉한다.
반도체 스위칭 소자(7)는 영상 신호선(5) 및 주사 신호선(6)으로부터 입력되는 구동 신호에 의해서 온, 오프 제어된다. 그리고, 반도체 스위칭 소자(7)와 접속된 화소 전극(4)과, 공통 전극(3) 사이에 인가된 전압에 의해서 전계를 발생시켜, 액정(2)의 배향을 변화시켜서 각 화소의 휘도를 제어하여, 화상을 표시한다.
도 17에 있어서, 부호 d는 셀 갭, 부호 w1은 공통 전극의 전극부(3b)의 선폭, 부호 w2는 화소 전극의 전극부(4a)의 선폭, 부호 w1'는 공통 전극의 전극부(3a)의 선폭, 부호 l은 공통 전극의 전극부(3b)와 화소 전극의 전극부(4a)의 간극을 도시한다.
본 실시예에서는 도 17에 도시하는 바와 같이, 공통 전극의 전극부(3b) 및 화소 전극의 전극부(4a)의 선폭(w1, w2)은 셀 갭(d)보다도 작게 하고(w1, w2＜d), 간극(l)도 셀 갭보다 작다(l＜d). 또한, 화소 전극(4)을 투명 절연층(8)이 형성되기 전의 프로세스로 형성한, 즉 투명 수지층(8)의 하층인 어레이 기판(1A)측에 설치한 구성으로 하고 있다.
더욱이, 영상 신호선(5) 바로 위의 공통 전극(3a, 3d)의 선폭(w1')은 다른 공통 전극(3b, 3d)의 선폭(w1)보다 크다(w1'＞w1). 이러한 점이, 본 실시예가 종래예와 크게 다른 점이다.
이러한 구성에 있어서는 횡전계에 더하여, 각각의 전극의 주변 전계에 의해서 전극 상의 전계 강도가 커져 액정이 회전하기 때문에, 전극에 투명 도전 재료를 사용함으로써, 전극의 위의 부분도 광을 투과하게 된다.
더욱이, 영상 신호선(5)의 위에도 공통 전극(3a)을 설치하고 있기 때문에, 화소 전극(4a) 사이에도 전계를 발생할 수 있다. 따라서, 종래, 블랙 매트릭스(11)로 덮여 있는 부분도 광을 투과하게 되고, 실질 개구율이 향상하기 때문에 고휘도의 패널을 얻을 수 있다.
그러나, 이러한 구성의 경우, 공통 전극(3), 화소 전극(4)을 어떤 층에 형성할 지에 따라서 전계 분포가 달라진다.
우선, 화소 전극(4)을 투명 절연층(8)이 형성되기 전의 프로세스로 형성한, 즉 투명 수지층(8)의 하층인 어레이 기판(1A) 측에 설치한 구성으로 하는 것의 작용과 효과에 대하여 설명한다.
도 18에 본 실시예에 따른 전극 구성에서의 액정 패널의 광 투과율 특성(전계 분포, 액정 다이렉터로부터 패널의 광 투과율을 계산)을 도시한다.
구체적으로는 전극 간극 l=2㎛, 전극 폭 w1=w2=2㎛, 셀 갭 d=4㎛로 하였다(즉, w1, w2＜d, 및 l＜d를 만족하고 있다). 또한, 전극 구성 이외는 동일한 조건, 즉 액정 재료는 동일하고, 구동 전압은 5V, 동일 환경 하라는 조건으로 하였다.
도 18의 (a) 및 (b)의 구성에서 다른 점은 도 18의 (a)는 공통 전극(3), 화소 전극(4)의 양쪽을 투명 절연층(8)의 상층, 즉 대향 기판(1B) 측에 설치한 구성이고, 도 18의 (b)는 화소 전극(4)을 투명 절연층(8)이 형성되기 전의 프로세스로 형성한, 즉 투명 수지층(8)의 하층인 어레이 기판(1A)측에 설치한 구성이라는 점이다.
이 결과로부터 분명한 바와 같이, 도 18의 (b)의 구성 쪽이 보다 높은 투과율을 갖는 것을 알 수 있다. 1 도트 사이즈가 43㎛×129㎛이라는 초고정밀 패널로 투과율을 측정한 결과, 적층형 공통 전극을 사용하지 않는 구성에서의 투과율이 37%, 도 18의 (a)의 구성에서의 투과율은 44%에 대하여, 도 18의 (b)의 구성으로 하면 투과율은 60%로 크게 향상함을 알았다.
다음에, 영상 신호선(5) 바로 위의 공통 전극(3a)의 선폭(w1)을 다른 공통 전극(3b)의 선폭(w1)보다 크게 하는 것(w1'＞w1)의 작용과 효과에 대하여 설명한다.
도 19에, 도 18의 (b)와 전극 선폭, 전극 간격이 다른 전극 구성의 경우의 전기 광학 시뮬레이션(전계 분포, 액정 다이렉터로부터 패널 투과율을 계산)의 결과를 도시한다.
구체적으로는 전극 간극 l=10㎛, 전극 폭 w1=w2=6㎛, 셀 갭 d=4㎛로 하였다. 또한, 전극 구성 이외는 동일한 조건, 즉, 액정 재료는 동일 구동 전압은 5V, 동일 환경 하라는 조건으로 하였다.
도 19의 (a)에 도시하는 바와 같이, w1'=w1=6㎛의 경우, 영상 신호선(5) 바로 위의 공통 전극(4a)과 화소 전극(3a) 사이에 생기는 전계 분포는 화소 전극(3a)과 공통 전극(4b) 사이에 생기는 전계 분포와 다르고, 영상 신호선(5)에 근접하게 됨에 따라서 보다 강한 전계가 발생하는 경사 분포로 되기 때문에, 투과율 분포도 영상 신호선(5)에 근접하게 됨에 따라서 고투과율로 된다. 따라서, 휘도 불균일함 또는 착색의 원인으로 된다.
이것에 대하여, 도 19의 (b)에 도시하는 바와 같이, 영상 신호선(5) 바로 위의 공통 전극(4a)의 선폭을 다른 공통 전극의 선폭보다 크게 하면(w1'=10㎛＞w1의 경우), 영상 신호선 바로 위의 공통 전극(4a)과 화소 전극(3a) 사이에 생기는 전계 분포의 경사는 없어져, 휘도 불균일함, 착색의 발생을 방지할 수 있다.
또한, 이 실시예에서는 특히 w1, w2＜d, 및 l＜d를 만족하지 않는 구성의 예로 설명하였지만, 물론 w1, w2＜d, 및 l＜d를 만족하는 구성이라도 동일한 효과를 얻을 수 있다.
(실시예 2-6)
도 20의 (a)는 실시예 2-6에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이다. 도 20의 (b)는 실시예 2-6에 있어서의 액정 표시 장치의 구성을 도시하는 평면도이다. 도 20의 (c)는 도 20의 (b)에 도시한 A-A선 상의 단면도이다.
도 20에 있어서, 부호 1A는 어레이 기판, 부호 1B는 대향 기판, 부호 2는 액정, 부호 3은 공통 전극, 부호 4는 화소 전극, 부호 5는 화소 전극(4)과 접속되어 영상 신호를 주는 영상 신호선, 부호 6은 주사 신호선, 부호 7은 반도체 스위칭 소자, 부호 8은 투명 절연층, 부호 9A는 어레이 기판(1A)의 내면에 형성한 배향막, 부호 9B는 대향 기판(1B)의 내면에 형성한 배향막, 부호 10a는 적색 컬러 필터 재료, 부호 10b는 녹색 컬러 필터 재료, 부호 10c는 청색 컬러 필터 재료, 부호 11은 블랙 매트릭스(차광층), 부호 12는 반도체 스위칭 소자(7)를 제작하는 공정에서 형성되는 절연층이다.
본 실시예는 영상 신호선(5) 바로 위의 공통 전극(3a, 3d)과, 그 이외의 공통 전극(3b, 3c)을 다른 층에 형성할 때의 실시예이고, 영상 신호선(5) 바로 위에 ITO와 같은 고저항의 도전체를 형성할 수 없는 경우의 실시예이다.
본 실시예 2-6의 제조 방법은 상기 실시예 2-5와 거의 동일하므로, 다른 프로세스만 설명한다. 즉, 공통 전극(4)을 형성하는 프로세스에 대해서만 설명한다.
실시예 2-5와 동일하게, 공통 전극(3) 및 화소 전극(4)을 투명 도전체인 ITO막, 또는 Al, Ti 등으로 이루어지는 도전막으로 도 20의 (b)에 도시하는 빗살 모양으로 패터닝 형성한다.
화소 전극(4)은 영상 신호선(5), 주사 신호선(6), 또는 반도체 스위칭 소자(7)를 형성하는 것과 동일한 층에서 형성하고, 투명 도전체인 ITO 막으로 형성한다.
다음에, 반도체 스위칭 소자(7)를 제작하는 공정에서 절연층(12)을 형성한 후, 투명 도전체인 ITO 막으로 공통 전극(3b, 3c)을 형성한다.
더욱이, 이러한 배선을 평탄화하는 데 충분한 두께를 갖는 투명 절연층(8)을 형성한 후, Al, Cr 등의 비투과형의 도전 재료로 공통 전극(3a, 3d)을 형성한다. 영상 신호선(5)의 바로 위의 공통 전극(3a, 3d)과 그 이외의 공통 전극(3b, 3c)은 투명 절연층(8)에 설치한 콘택트 홀(8a)을 통하여 전기적 도통을 얻을 수 있는 구성이다.
이러한 구성으로 하여도, 원래 영상 신호선(5)은 Al 등의 비투과형의 도전재료로 형성되어 있기 때문에, 투과율을 저하시키는 일은 없고, 영상 신호선(5) 바로 위의 공통 전극(4a, 4d)을 Al, Cr 등의 비투과형의 저저항 도전 재료로 형성할 수 있다.
(실시예 2-7)
본 실시예 2-7에 대하여 도면을 참조하여 설명한다.
도 21의 (a)는 본 실시예 2-7에 있어서의 액정 표시 장치의 구성을 도시하는 단면도이다. 도 21의 (b)는 본 실시예 2-7에 있어서의 액정 표시 장치의 구성을 도시하는 평면도이다. 도 21의 (c)는 본 실시예 2-7에 있어서의 액정 표시 장치의 구성을 도시하는 도 21의 (b)의 A-A 화살표 단면도이다.
도 22는 본 발명의 실시예 2-7에 있어서의 액정 표시 장치의 반도체 스위칭 소자 근방의 구성을 도시하는 확대 단면도이다.
본 실시예는 액정 재료 중의 불순물 이온이 많고, 그 전하가 전극 상에 축적되는 것에 의해서 생기는 잔상, 이른바 눌러붙기가 현저할 때의 실시예이고, 이 점에서 실시예 2-1로부터 실시예 2-4까지에서 설명한 구성과 다르다.
본 실시예 2-7의 제조 방법은 상기 실시예 2-3과는 거의 동일하므로, 다른 프로세스만 설명한다. 즉, 제 4 절연층(14)을 더하는 프로세스와 그 효과에 대해서만 설명한다.
SiNx 등으로 이루어지는 제 3 절연층(13)을 형성한 후, 화소 전극의 전극부(4a, 4b)를 투명 도전체인 ITO 막으로 형성할 때까지의 프로세스는 실시예 2-3과 동일하다. 본 실시예에서는 또한 제 4 절연층(14)을 형성한다.
실시예 2-1로부터 실시예 2-4에서 설명한 구성은 공통 전극의 전극부(3a, 3b), 또는 화소 전극의 전극부(4a, 4b)가 최상층에 노출된 구성이다. 즉, 배향막(9A)은 매우 얇은 막이기 때문에, 전극의 노출한 부분에 액정(2)이 거의 직접 접촉하는 구성으로 되며, 액정(2) 중의 불순물 이온이 축적하여, 플릿커나 잔상, 늘어붙기를 일으키는 요인으로 된다. 따라서, 특히 액정(2) 중의 불순물 이온이 많은 경우는 플릿커나 잔상, 늘어붙기가 현저하게 화질을 손상시킬 뿐만 아니라, 고온 고습의 환경 하 등에서 화학 반응을 유발하여, 화상 결함을 한층 더 일으킬 우려가 있다.
그래서, 액정(2)이 공통 전극의 전극부(3a, 3b), 또는 화소 전극의 전극부(4a, 4b)와 직접 접촉하는 것을 방지하기 위해서 제 4 절연층(14)을 설치한 구성으로 하였다.
여기서, 제 4 절연층은 실시예 2-1 내지 실시예 2-6에서 설명한 어떠한 절연막이라도 상관없다. 즉, 다른 프로세스에서 사용되는 SiNx, 또는 층간 절연막 등으로 사용되는 아크릴계 감광성 수지 등의 절연막을 사용하면, 제조 장치를 추가하지 않고서 저 비용으로 고화질, 고신뢰성의 액정 표시 장치를 얻을 수 있다.
단, 확실하게 절연성을 얻기 위해서 표면 저항은 1010Ω/□전후, 막 두께는 50nm 이상이 바람직하다.
또한, 제 4 절연층에 Sb2O5계 미립자를 첨가한 SiO2계 재료를 사용하면, Na+, K+, NH4 + 와 같은 불순물 이온을 흡수하는 기능을 갖기 때문에 보다 효과적이다.
이상과 같은 본 발명의 구성에 따르면, 본 발명의 각 과제를 충분히 달성할 수 있다. 구체적으로는 이하와 같다.
(1) 셀 갭을 작게 할 필요가 없기 때문에, 액정을 주입하는 데 요하는 시간을 길게 하지 않고, 또한 갭의 정밀도 격차에 의한 불균일함을 생기지 않고서 고속화하는 것이 가능하다.
(2) 액정 재료 또는 그 첨가율을 바꿀 필요가 없기 때문에, 내열·내광성 등의 저하에 의한 콘트래스트의 부분적인 이상이나 플리커 등의 표시 불량을 발생하지 않고 고속화하는 것이 가능하다.
(3) 구동 전압을 크게 할 필요가 없기 때문에, 소비 전력을 크게 하지 않고서, 또한 종래의 구동용 IC를 사용하여 고속화하는 것이 가능하다.
(4) 투과율을 저하시키지 않고 고속화하는 것이 가능하다.
(5) 이상의 작용에 의해, 액정 재료의 변경이나 셀 갭의 협소화, 또는 구동 전압을 크게 하지 않고서, 넓은 시야각으로 고속 응답 또한 고휘도 등의 고화질이 얻어지는 액정 표시 장치를 제공할 수 있기 때문에 공업적 가치는 극히 크다.
(6) 화소 전극, 대향 전극의 전극부를 투명 전극층으로 형성하고, 또한 전극 상의 전계 강도를 강하게 하는 전극 구성, 액정 재료의 조합으로 한 것에 의해, 전극 상의 액정 분자도 변조시켜 광을 투과할 수 있는, 실질 개구율이 높은 액정 패널을 얻을 수 있다.
(7) 게이트 전극(주사 신호선)과 대향 전극을 다른 층으로 형성하기 때문에, 게이트 전극과 대향 전극 간에서의 전기적 단락을 현저하게 저감시킬 수 있다.
(8) 영상 신호선 바로 위의 적층형 공통 전극이 전계 분포에 미치는 영향을 고려한 전극 배치로 하였기 때문에, 전체적으로 높은 투과율을 얻을 수 있다.
(9) 영상 신호선 바로 위의 공통 전극의 선폭을 다른 공통 전극의 선폭보다도 크게 하는 것에 의해, 영상 신호선 바로 위의 공통 전극과 화소 전극 사이도 순조로운 투과율 분포가 얻어지는 구성으로 하였기 때문에, 휘도 불균일함, 또는 착색이 없는 균일한 화상을 얻을 수 있다.
(10) 이상의 사실로부터, 넓은 시야각 또한 고휘도로, 휘도 불균일함, 착색 등이 없는 고화질이 얻어지는 액정 표시 장치를 제공할 수 있기 때문에, 공업적 가치는 극히 크다.

Claims (15)

  1. 삭제
  2. 공통 전극, 화소 전극, 주사 신호선, 영상 신호선 및 반도체 스위칭 소자를 형성한 어레이 기판과, 대향 기판과, 상기 어레이 기판과 상기 대향 기판 사이에 끼워진 액정층을 구비하고,
    상기 화소 전극과 상기 공통 전극 사이에 전압을 인가하여, 상기 어레이 기판에 거의 평행한 전계를 발생시켜서 액정을 조광 구동하는 액정 표시 장치로서,
    상기 액정층은 상기 어레이 기판 상의 상기 화소 전극 및 상기 공통 전극과 상기 대향 기판 사이에 끼워지고,
    상기 공통 전극의 두께는, 이것과 동시에 형성되는 상기 주사 신호선의 두께보다 두껍게 구성되고, 또한 상기 화소 전극의 두께는, 이것과 동시에 형성되는 상기 영상 신호선의 두께보다 두껍게 구성되는, 액정 표시 장치.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 공통 전극과 화소 전극 중 적어도 일부가 비정질의 투명 도전막으로 이루어지는 액정 표시 장치를 제조하는 방법으로서,
    상기 투명 도전막은 100℃ 이하에서 성막하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  7. 제 6 항에 있어서, 투명 도전막을 H2O 또는 H2를 첨가하여 무가열 성막하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  8. 공통 전극, 화소 전극, 주사 신호선, 영상 신호선 및 반도체 스위칭 소자를 형성한 어레이 기판과, 대향 기판과, 상기 어레이 기판과 상기 대향 기판 사이에 끼워진 액정층을 구비하고, 상기 화소 전극과 공통 전극 사이에 전압을 인가하여, 기판에 거의 평행한 전계를 발생시켜서 액정을 조광 구동하는 액정 표시 장치로서,
    상기 공통 전극의 일부와 상기 영상 신호선은, 기판 면에 직교하는 방향에서 본 경우에, 서로 평행하게 형성됨과 함께 서로 겹치도록 절연층을 통하여 적층되어 있고, 상기 공통 전극 및 상기 화소 전극을 구성하는 전극부의 각각의 선폭과, 상기 공통 전극과 상기 화소 전극을 구성하는 전극부 간의 간극은, 그 한쪽 또는 양쪽이 상기 어레이 기판과 상기 대향 기판 사이의 간극과 거의 동일하거나, 또는 작은 것을 특징으로 하는 액정 표시 장치.
  9. 제 8 항에 있어서, 상기 적층형 전극 중 적어도 한쪽은 배선부와 전극부로 이루어지고, 상기 전극부가 투명 도전층으로 구성된 것을 특징으로 하는 액정 표시 장치.
  10. 제 8 항에 있어서, 상기 적층형 전극은 배선부와 전극부로 이루어지고, 상기 배선부가 상기 주사 신호선 또는 상기 영상 신호선과 동일 프로세스로 형성된 것을 특징으로 하는 액정 표시 장치.
  11. 제 8 항에 있어서, 상기 적층형 공통 전극 중, 상기 적층형 영상 신호선의 바로 위의 전극부를 포함하는 층은 비투과형 도전층으로 형성한 것을 특징으로 하는 액정 표시 장치.
  12. 제 8 항에 있어서, 상기 적층형 공통 전극 중, 상기 적층형 영상 신호선의 바로 위의 전극부를 포함하는 층은 그 이외의 공통 전극을 형성한 층과 다른 층에 형성한 것을 특징으로 하는 액정 표시 장치.
  13. 제 8 항에 있어서, 상기 적층형 공통 전극 또는 상기 적층형 화소 전극 중 적어도 한쪽이 상기 절연층의 어레이 기판측에 형성된 것을 특징으로 하는 액정 표시 장치.
  14. 공통 전극, 화소 전극, 주사 신호선, 영상 신호선 및 반도체 스위칭 소자를 형성한 어레이 기판과, 대향 기판과, 상기 어레이 기판과 상기 대향 기판 사이에 끼워진 액정층을 구비하고, 상기 화소 전극과 공통 전극 사이에 전압을 인가하여, 기판에 거의 평행한 전계를 발생시켜서 액정을 조광 구동하는 액정 표시 장치로서,
    상기 공통 전극의 일부와 상기 영상 신호선은 기판 면에 직교하는 방향에서 본 경우에, 각각의 형성 패턴의 위치가 서로 겹치도록 절연층을 통하여 적층된 적층형 공통 전극과 적층형 영상 신호선이고, 상기 적층형 공통 전극 중, 상기 적층형 영상 신호선의 바로 위의 전극부의 선폭은 다른 공통 전극의 전극부의 선폭과 다른 것을 특징으로 하는 액정 표시 장치.
  15. 제 2 항에 있어서, 상기 공통 전극 및 상기 화소 전극 중 적어도 어느 한쪽의 선폭은 상기 공통 전극과 상기 화소 전극 사이의 간극보다 크게 구성된, 액정 표시 장치.
KR1020027001754A 1999-06-11 2000-06-12 액정 표시 장치 및 그 제조 방법 KR100622843B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00164891 1999-06-11
JP16489199 1999-06-11
JP20010199 1999-07-14
JPJP-P-1999-00200101 1999-07-14
JP30366299 1999-10-26
JPJP-P-1999-00303662 1999-10-26
JPJP-P-2000-00023687 2000-02-01
JP2000023687 2000-02-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020017015872A Division KR100565887B1 (ko) 1999-06-11 2000-06-12 액정표시장치 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020067008397A Division KR20060064020A (ko) 1999-06-11 2000-06-12 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20020026369A KR20020026369A (ko) 2002-04-09
KR100622843B1 true KR100622843B1 (ko) 2006-09-18

Family

ID=27473957

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020027001754A KR100622843B1 (ko) 1999-06-11 2000-06-12 액정 표시 장치 및 그 제조 방법
KR1020057009690A KR20050061610A (ko) 1999-06-11 2000-06-12 액정표시장치
KR1020017015872A KR100565887B1 (ko) 1999-06-11 2000-06-12 액정표시장치 및 그 제조방법
KR1020067008397A KR20060064020A (ko) 1999-06-11 2000-06-12 액정 표시 장치

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020057009690A KR20050061610A (ko) 1999-06-11 2000-06-12 액정표시장치
KR1020017015872A KR100565887B1 (ko) 1999-06-11 2000-06-12 액정표시장치 및 그 제조방법
KR1020067008397A KR20060064020A (ko) 1999-06-11 2000-06-12 액정 표시 장치

Country Status (5)

Country Link
US (2) US6762816B1 (ko)
JP (1) JP2010079313A (ko)
KR (4) KR100622843B1 (ko)
TW (1) TWI257021B (ko)
WO (1) WO2000077569A1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002139737A (ja) * 2000-07-31 2002-05-17 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JP2002062544A (ja) * 2000-08-22 2002-02-28 Nec Corp アクティブマトリクス型液晶表示装置
US6784965B2 (en) * 2000-11-14 2004-08-31 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device and manufacturing method thereof
KR100820646B1 (ko) * 2001-09-05 2008-04-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP3881248B2 (ja) 2002-01-17 2007-02-14 株式会社日立製作所 液晶表示装置および画像表示装置
JP3586674B2 (ja) * 2002-01-30 2004-11-10 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
JP2003228081A (ja) * 2002-01-31 2003-08-15 Nec Corp 液晶表示装置及びその製造方法
KR100895016B1 (ko) * 2002-10-04 2009-04-30 엘지디스플레이 주식회사 횡전계방식 액정 표시 소자 및 그 제조방법
US6812987B2 (en) * 2002-10-29 2004-11-02 Hannstar Display Corp. IPS-LCD with a compensation structure for reducing transmittance difference
US7718234B2 (en) * 2002-12-09 2010-05-18 Hitachi Displays, Ltd. Liquid crystal display and method for manufacturing same
US7088511B2 (en) * 2003-02-12 2006-08-08 3M Innovative Properties Company Light polarizing film and method of making same
TW594169B (en) * 2003-04-17 2004-06-21 Au Optronics Corp In-plane switching mode liquid crystal display
KR100672215B1 (ko) * 2003-12-15 2007-01-22 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치 및 그 제조방법
JP4142019B2 (ja) * 2004-01-20 2008-08-27 シャープ株式会社 表示素子および表示装置
KR101098891B1 (ko) * 2004-09-30 2011-12-26 엘지디스플레이 주식회사 횡전계형 액정표시장치
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP5164317B2 (ja) * 2005-08-19 2013-03-21 株式会社日立ハイテクノロジーズ 電子線による検査・計測方法および検査・計測装置
JP2007086205A (ja) * 2005-09-20 2007-04-05 Sharp Corp 表示パネルおよび表示装置
JP5258156B2 (ja) 2005-10-27 2013-08-07 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
US7932980B2 (en) * 2005-11-23 2011-04-26 University Of Central Florida Research Foundation, Inc. Liquid crystal display device having patterned electrodes for repetitive divided horizontal electric field and fringing electric field
CN101916015B (zh) * 2005-12-22 2012-04-18 Nlt技术株式会社 液晶显示器件及使用其的终端器件
JP4572854B2 (ja) 2006-03-29 2010-11-04 ソニー株式会社 液晶装置及び電子機器
KR100849599B1 (ko) * 2007-02-05 2008-07-31 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치
TWI414864B (zh) 2007-02-05 2013-11-11 Hydis Tech Co Ltd 邊緣電場切換模式之液晶顯示器
TW200912488A (en) * 2007-09-10 2009-03-16 Hannstar Display Corp Liquid crystal display
JP2009175272A (ja) * 2008-01-22 2009-08-06 Toshiba Mobile Display Co Ltd 液晶表示装置
JP5456980B2 (ja) * 2008-02-15 2014-04-02 三菱電機株式会社 液晶表示装置、及びその製造方法
JP5075718B2 (ja) * 2008-04-08 2012-11-21 株式会社ジャパンディスプレイイースト 液晶表示装置
KR101469853B1 (ko) * 2008-04-30 2014-12-08 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치
RU2469366C2 (ru) * 2008-06-27 2012-12-10 Шарп Кабусики Кайся Жидкокристаллическое дисплейное устройство
US8860916B2 (en) * 2010-01-08 2014-10-14 Sharp Kabushiki Kaisha Liquid crystal display device
KR20120067032A (ko) * 2010-12-15 2012-06-25 삼성모바일디스플레이주식회사 디스플레이 장치 및 그의 결정화 방법
KR20240033151A (ko) * 2013-09-13 2024-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI534516B (zh) * 2014-07-30 2016-05-21 群創光電股份有限公司 顯示面板與顯示裝置
JP2019032431A (ja) * 2017-08-08 2019-02-28 株式会社ジャパンディスプレイ 液晶表示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2952744B2 (ja) 1993-11-04 1999-09-27 松下電器産業株式会社 薄膜トランジスター集積装置
TW262553B (ko) * 1994-03-17 1995-11-11 Hitachi Seisakusyo Kk
JP3108861B2 (ja) * 1995-06-30 2000-11-13 キヤノン株式会社 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法
JPH0961836A (ja) * 1995-08-23 1997-03-07 Hitachi Ltd 液晶ディスプレイ
TW329500B (en) * 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
JPH09146125A (ja) * 1995-11-24 1997-06-06 Furontetsuku:Kk 液晶表示素子
EP0782039A3 (en) * 1995-12-27 1998-06-17 Canon Kabushiki Kaisha Display device and process for producing same
US5852485A (en) * 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
JP3194127B2 (ja) * 1996-04-16 2001-07-30 大林精工株式会社 液晶表示装置
US5959708A (en) * 1996-06-21 1999-09-28 Hyundai Electronics Industries Co., Ltd. Liquid crystal display having a conductive high molecular film for preventing the fringe field in the in-plane switching mode
KR100209531B1 (ko) * 1996-06-22 1999-07-15 구자홍 액정표시장치
JPH1010556A (ja) * 1996-06-26 1998-01-16 Advanced Display:Kk 液晶表示装置
KR100250796B1 (ko) * 1996-11-29 2000-04-01 김영환 액정 표시 소자 및 그 제조방법
JPH10186405A (ja) * 1996-12-27 1998-07-14 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR100646903B1 (ko) * 1997-04-11 2006-11-17 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
JPH10319371A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd アクティブマトリクス型液晶表示装置とその配向膜形成方法および配向膜の配向検証方法
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
KR19990012990A (ko) * 1997-07-31 1999-02-25 구자홍 횡전계방식 액정표시장치 및 그 제조방법
JP4130490B2 (ja) * 1997-10-16 2008-08-06 三菱電機株式会社 液晶表示装置
JP3031317B2 (ja) * 1997-11-20 2000-04-10 日本電気株式会社 アクティブマトリクス液晶表示装置
US6337726B1 (en) * 1998-02-24 2002-01-08 Kabushiki Kaisha Toshiba Array substrate for liquid crystal display element
JP3361049B2 (ja) * 1998-03-20 2003-01-07 株式会社東芝 液晶表示装置
JPH11271807A (ja) * 1998-03-25 1999-10-08 Hitachi Ltd アクティブマトリックス基板及び液晶表示装置
KR100306799B1 (ko) * 1998-05-29 2001-11-30 박종섭 액정표시장치
JP3114723B2 (ja) * 1998-08-03 2000-12-04 日本電気株式会社 液晶表示装置およびその製造方法
JP3129294B2 (ja) * 1998-08-14 2001-01-29 日本電気株式会社 アクティブマトリクス液晶表示装置
KR100299381B1 (ko) * 1998-08-24 2002-06-20 박종섭 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
KR100798761B1 (ko) * 1999-09-07 2008-01-29 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
JP2001305557A (ja) * 2000-04-21 2001-10-31 Nec Corp 液晶表示装置
US6784965B2 (en) * 2000-11-14 2004-08-31 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2010079313A (ja) 2010-04-08
KR20020015046A (ko) 2002-02-27
KR100565887B1 (ko) 2006-03-31
KR20060064020A (ko) 2006-06-12
KR20020026369A (ko) 2002-04-09
US20020154262A1 (en) 2002-10-24
KR20050061610A (ko) 2005-06-22
US6762816B1 (en) 2004-07-13
TWI257021B (en) 2006-06-21
WO2000077569A1 (fr) 2000-12-21
US6697141B2 (en) 2004-02-24

Similar Documents

Publication Publication Date Title
KR100622843B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100307942B1 (ko) 액정표시장치
KR101001520B1 (ko) 횡전계 방식 액정 표시 장치 및 그 제조 방법
US8330930B2 (en) Liquid crystal display device having column spacer receiving members formed of the same material as a material of one of the pair of electrodes for applying an electric field to the liquid crystal material
KR100587367B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
JPH06160878A (ja) 液晶表示装置
KR100731045B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
JPH09105925A (ja) 液晶表示装置及びその製造方法
US6583841B2 (en) In-Plane switching LCD panel wherein pixel electrodes and common electrodes having plurality of first tips and second tips respectively
KR101093253B1 (ko) 횡전계 방식 액정 표시 장치 및 그 제조 방법
US20090201453A1 (en) Liquid crystal display panel and method of manufacturing the same
KR100252436B1 (ko) 액정표시장치및그제조방법
KR100469341B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
JP3257783B2 (ja) 液晶表示装置
US20060109401A1 (en) Panel and a liquid crystal display including the panel
JP3270762B2 (ja) 液晶表示装置
KR101186009B1 (ko) 횡전계 방식 액정 표시 장치의 제조 방법 및 배향막 형성방법
KR100255931B1 (ko) 횡전계방식 액정표시소자
JP2002196348A (ja) 液晶表示装置及びその製造方法
JP2001255524A (ja) 液晶表示素子
KR100769178B1 (ko) 멀티도메인 액정표시소자 및 그 제조방법
KR101057851B1 (ko) 액정 표시 장치의 제조 방법
KR101244528B1 (ko) 횡전계 방식 액정 표시 장치 및 그 제조 방법
KR20040104202A (ko) 횡전계방식 액정표시소자 및 그 제조방법
KR20050036342A (ko) 수직 배향 모드 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 12