JP2952744B2 - 薄膜トランジスター集積装置 - Google Patents
薄膜トランジスター集積装置Info
- Publication number
- JP2952744B2 JP2952744B2 JP27561693A JP27561693A JP2952744B2 JP 2952744 B2 JP2952744 B2 JP 2952744B2 JP 27561693 A JP27561693 A JP 27561693A JP 27561693 A JP27561693 A JP 27561693A JP 2952744 B2 JP2952744 B2 JP 2952744B2
- Authority
- JP
- Japan
- Prior art keywords
- counter electrode
- line
- liquid crystal
- drain
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＴＶやコンピューター
の画像表示端末として用いられるアクティブマトリクス
型液晶ディスプレイのための薄膜トランジスター集積装
置に関する。
の画像表示端末として用いられるアクティブマトリクス
型液晶ディスプレイのための薄膜トランジスター集積装
置に関する。
【０００２】
【従来の技術】以下、図面を参照しながら、液晶表示装
置(以下、ＬＣＤと通称する，ＬiquidＣrystal Ｄispla
yの略称)のための従来の薄膜トランジスター集積装置の
一例について説明する。図13(a)は一般的な薄膜トラン
ジスター集積装置の１画素部分の模式図、(b)は(a)のＡ
−Ｂに示す線での断面模式図、(c)はその電気的等価回
路である。図13において、ゲートライン１，信号ライン
２，蓄積容量部５，液晶７，ＴＦＴ８，基板10，蓄積容
量ライン14，透明画素電極15，対向電極16が主要構成要
素である。透明画素電極15と対向電極16の間への電界印
加を各画素に１つ以上設けたＴＦＴ８によりオン／オフ
し、液晶分子を再配列させてＬＣＤとして機能する原理
となっている。
置(以下、ＬＣＤと通称する，ＬiquidＣrystal Ｄispla
yの略称)のための従来の薄膜トランジスター集積装置の
一例について説明する。図13(a)は一般的な薄膜トラン
ジスター集積装置の１画素部分の模式図、(b)は(a)のＡ
−Ｂに示す線での断面模式図、(c)はその電気的等価回
路である。図13において、ゲートライン１，信号ライン
２，蓄積容量部５，液晶７，ＴＦＴ８，基板10，蓄積容
量ライン14，透明画素電極15，対向電極16が主要構成要
素である。透明画素電極15と対向電極16の間への電界印
加を各画素に１つ以上設けたＴＦＴ８によりオン／オフ
し、液晶分子を再配列させてＬＣＤとして機能する原理
となっている。
【０００３】この図13に示す例では、蓄積容量ライン14
を専用に設けているが、図14に示すように、隣接するゲ
ートライン１との間に蓄積容量部５を設ける場合もあ
り、各々長所・短所がある。以上の例では、何れも電界
は基板10に対して垂直に発生させるが、電界を基板10に
対して水平面内に発生させる方式も考案され、この方式
では、透明画素電極15が不要となり、コストダウンメリ
ットも大きいため、注目を集めている。しかし、この面
内方式でのアクティブマトリクス構成法は現状では未知
であった(例えば、“In-Plane Switching of Nematic L
iquid Crystals”,R．Kiefer 等，JAPAN DISPLAY ′9
2，広島，pp.547−550)。
を専用に設けているが、図14に示すように、隣接するゲ
ートライン１との間に蓄積容量部５を設ける場合もあ
り、各々長所・短所がある。以上の例では、何れも電界
は基板10に対して垂直に発生させるが、電界を基板10に
対して水平面内に発生させる方式も考案され、この方式
では、透明画素電極15が不要となり、コストダウンメリ
ットも大きいため、注目を集めている。しかし、この面
内方式でのアクティブマトリクス構成法は現状では未知
であった(例えば、“In-Plane Switching of Nematic L
iquid Crystals”,R．Kiefer 等，JAPAN DISPLAY ′9
2，広島，pp.547−550)。
【０００４】
【発明が解決しようとする課題】上記の例で示すような
従来のアクティブマトリクス型ＬＣＤでは、上下の基板
ともに透明導電膜を必要とし、一般的なＩＴＯ膜を使用
した場合、透過率が約９０％であり、２枚で８１％にな
り光利用効率の低下をもたらす。また、スパッタリング
による成膜工程，フォトリソグラフによるパターニング
工程を必要としコスト面と製造歩留まり面で大きなマイ
ナス要因となっている。さらに、この方式のＬＣＤで
は、コントラストが一定値以上確保できる視野角が狭
く、多階調表示した場合の階調反転も課題となってい
た。一方、水平面内に電界を発生させる方式の場合、透
明導電膜を必要としないが、対向電極の引出し方法と蓄
積容量の形成方法などの諸点で未知な事項が多く、高開
口率を確保しつつ、高い表示品質を得るＴＦＴアレイ構
成を確立するという課題があった。
従来のアクティブマトリクス型ＬＣＤでは、上下の基板
ともに透明導電膜を必要とし、一般的なＩＴＯ膜を使用
した場合、透過率が約９０％であり、２枚で８１％にな
り光利用効率の低下をもたらす。また、スパッタリング
による成膜工程，フォトリソグラフによるパターニング
工程を必要としコスト面と製造歩留まり面で大きなマイ
ナス要因となっている。さらに、この方式のＬＣＤで
は、コントラストが一定値以上確保できる視野角が狭
く、多階調表示した場合の階調反転も課題となってい
た。一方、水平面内に電界を発生させる方式の場合、透
明導電膜を必要としないが、対向電極の引出し方法と蓄
積容量の形成方法などの諸点で未知な事項が多く、高開
口率を確保しつつ、高い表示品質を得るＴＦＴアレイ構
成を確立するという課題があった。
【０００５】本発明は上記課題に鑑み、面内スイッチン
グ型液晶表示装置に適応する薄膜トランジスター集積装
置の構成をとり、広視野角化と、製造原価低減と、製造
歩留まりの向上を図ることを目的とする。
グ型液晶表示装置に適応する薄膜トランジスター集積装
置の構成をとり、広視野角化と、製造原価低減と、製造
歩留まりの向上を図ることを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
し、目的を達成するため、基板上に配置した電極間に電
圧を印加し、基板面にほぼ水平方向に電界を発生させ、
液晶分子を面内駆動する液晶表示装置に用いる薄膜トラ
ンジスター集積装置において、隣接するゲートライン間
に対向電極ラインを有し、前記対向電極ラインをゲート
ラインと同一材料で同時にパターン化した構成をとる
か、あるいは隣接するゲートラインを対向電極ラインと
しても兼用する構成をとり、液晶への電界印加はトラン
ジスターのソース・ドレイン側電極と前記ゲートレベル
の対向電極ラインか、あるいはゲートレベルの対向電極
ラインにコンタクトホールを介して直接電気的接触をと
るか、容量結合させたソース・ドレインレベルの対向電
極との間で行う構成をとることを特徴とする。
し、目的を達成するため、基板上に配置した電極間に電
圧を印加し、基板面にほぼ水平方向に電界を発生させ、
液晶分子を面内駆動する液晶表示装置に用いる薄膜トラ
ンジスター集積装置において、隣接するゲートライン間
に対向電極ラインを有し、前記対向電極ラインをゲート
ラインと同一材料で同時にパターン化した構成をとる
か、あるいは隣接するゲートラインを対向電極ラインと
しても兼用する構成をとり、液晶への電界印加はトラン
ジスターのソース・ドレイン側電極と前記ゲートレベル
の対向電極ラインか、あるいはゲートレベルの対向電極
ラインにコンタクトホールを介して直接電気的接触をと
るか、容量結合させたソース・ドレインレベルの対向電
極との間で行う構成をとることを特徴とする。
【０００７】また、隣接するゲートラインと隣接する信
号ラインとで囲まれた１つの画素内で櫛形電極配置によ
り、複数の副画素を構成し、前記櫛形電極の間隔が各副
画素ごとに同一でない構成をとることを特徴とする。
号ラインとで囲まれた１つの画素内で櫛形電極配置によ
り、複数の副画素を構成し、前記櫛形電極の間隔が各副
画素ごとに同一でない構成をとることを特徴とする。
【０００８】
【作用】本発明によれば、従来、必要とされていた透明
画素電極が不要となり、大きなコストダウンメリットが
得られ、かつ薄膜トランジスター集積装置の構造も簡素
化し、製造段階での不良を低減できる。また、液晶分子
の動作モードの変更により視野角特性が顕著に向上し、
光利用効率の増大とともに、表示品質が向上する。
画素電極が不要となり、大きなコストダウンメリットが
得られ、かつ薄膜トランジスター集積装置の構造も簡素
化し、製造段階での不良を低減できる。また、液晶分子
の動作モードの変更により視野角特性が顕著に向上し、
光利用効率の増大とともに、表示品質が向上する。
【０００９】さらに、本発明では、対向する透明導電膜
で液晶を挟み込む従来法に比較して、液晶のＣ成分が約
１／10、Ｒ成分が約10倍となるため、充電しやすく、か
つ放電しにくく電荷保持特性に優れるため、電荷保持の
ための蓄積容量も最小限で済み、絵素開口率の向上に寄
与する。
で液晶を挟み込む従来法に比較して、液晶のＣ成分が約
１／10、Ｒ成分が約10倍となるため、充電しやすく、か
つ放電しにくく電荷保持特性に優れるため、電荷保持の
ための蓄積容量も最小限で済み、絵素開口率の向上に寄
与する。
【００１０】
【実施例】以下、本発明の各実施例の薄膜トランジスタ
ー集積装置について、図面を参照しながら順次説明す
る。図１(a)は本発明の第１の実施例の薄膜トランジス
ター集積装置の１画素部の構造を示す平面模式図、(b)
は図中Ａ−Ｂで示す線での断面模式図、(c)はその電気
的等価回路である。図１に示すゲートライン１，信号ラ
イン２，ドレインライン３，対向電極ライン４，蓄積容
量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート絶縁膜
９，基板10が主要構成要素である。これは対向電極ライ
ン４をゲートレベルで構成したことが特徴となってい
る。
ー集積装置について、図面を参照しながら順次説明す
る。図１(a)は本発明の第１の実施例の薄膜トランジス
ター集積装置の１画素部の構造を示す平面模式図、(b)
は図中Ａ−Ｂで示す線での断面模式図、(c)はその電気
的等価回路である。図１に示すゲートライン１，信号ラ
イン２，ドレインライン３，対向電極ライン４，蓄積容
量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート絶縁膜
９，基板10が主要構成要素である。これは対向電極ライ
ン４をゲートレベルで構成したことが特徴となってい
る。
【００１１】次に、薄膜トランジスター集積装置の製造
方法について説明すると、基板10上にＡl膜を膜厚3500
Å成膜し、ゲートライン１と対向電極ライン４をパター
ン化する。次に、陽極酸化により、Ａl膜表面にＡl酸化
膜を形成する。次に、ＰＣＶＤ法等により、ＳiＮx／ａ
−Ｓi：Ｈ／ＳiＮxなどの多層膜を形成後パターン化し
てＴＦＴ８部を作製する。
方法について説明すると、基板10上にＡl膜を膜厚3500
Å成膜し、ゲートライン１と対向電極ライン４をパター
ン化する。次に、陽極酸化により、Ａl膜表面にＡl酸化
膜を形成する。次に、ＰＣＶＤ法等により、ＳiＮx／ａ
−Ｓi：Ｈ／ＳiＮxなどの多層膜を形成後パターン化し
てＴＦＴ８部を作製する。
【００１２】
【外１】 イオン注入法や成膜により高濃度ドープ層（ｎ＋層）形
成後、Ｔｉ，Ｚｒ，Ｃｒ，Ｍｏ，Ｗ，Ａｌなどから構成
する導電性単層膜または多層膜を成膜後、ドレインライ
ン３と信号ライン２をパターン化する。
成後、Ｔｉ，Ｚｒ，Ｃｒ，Ｍｏ，Ｗ，Ａｌなどから構成
する導電性単層膜または多層膜を成膜後、ドレインライ
ン３と信号ライン２をパターン化する。
【００１３】ゲートライン１，信号ライン２，対向電極
ライン４は各々基板10内の画素の端から端までラインと
して連続してつながっており、画素外で取り出し電極端
子をパターン化している。本実施例では、Ｔi(膜厚1000
Å)／Ａl(膜厚２μm)の２層膜を使用した。
ライン４は各々基板10内の画素の端から端までラインと
して連続してつながっており、画素外で取り出し電極端
子をパターン化している。本実施例では、Ｔi(膜厚1000
Å)／Ａl(膜厚２μm)の２層膜を使用した。
【００１４】図１(a)に示すようにドレインライン３と
対向電極ライン４で形成される櫛形電極の電極間距離ａ
1，ａ2，ａ3，ａ4はすべて12.5μmとし、ドレインライ
ン３と対向電極ライン４の幅はすべて３μmとした。蓄
積容量部５(図１(c)の蓄積容量６)は対向電極ライン４
とドレインライン３との交差部に設けた。保護膜として
ＳiＮx膜を2000Å被覆し、その保護膜上にポリイミド配
向膜を塗布する。液晶分子は、電界オフの状態ではＴＦ
Ｔ基板側で図１(a)中Ａ−Ｂ方向とは垂直の方向に配列
しており、対向基板側ではＡ−Ｂ方向に配列する90度ね
じれ構造であり、電界オンでは、液晶分子はすべてＡ−
Ｂ方向に配列するホモジニアス構造となり、ＬＣＤとし
て機能する。
対向電極ライン４で形成される櫛形電極の電極間距離ａ
1，ａ2，ａ3，ａ4はすべて12.5μmとし、ドレインライ
ン３と対向電極ライン４の幅はすべて３μmとした。蓄
積容量部５(図１(c)の蓄積容量６)は対向電極ライン４
とドレインライン３との交差部に設けた。保護膜として
ＳiＮx膜を2000Å被覆し、その保護膜上にポリイミド配
向膜を塗布する。液晶分子は、電界オフの状態ではＴＦ
Ｔ基板側で図１(a)中Ａ−Ｂ方向とは垂直の方向に配列
しており、対向基板側ではＡ−Ｂ方向に配列する90度ね
じれ構造であり、電界オンでは、液晶分子はすべてＡ−
Ｂ方向に配列するホモジニアス構造となり、ＬＣＤとし
て機能する。
【００１５】ただし、この構造では図１の断面図(b)に
示すように電極が交互に段違いになるため、電界が完全
に面内に平行とはならない。また、ゲートレベルとソー
ス・ドレインレベルでマスク合わせがわずかにずれる懸
念もある。以上の点を改善したのが次の第２の実施例で
ある。
示すように電極が交互に段違いになるため、電界が完全
に面内に平行とはならない。また、ゲートレベルとソー
ス・ドレインレベルでマスク合わせがわずかにずれる懸
念もある。以上の点を改善したのが次の第２の実施例で
ある。
【００１６】図２(a)は本発明の第２の実施例の薄膜ト
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図２に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート
絶縁膜９，基板10，コンタクトホール11が主要構成要素
である。これは、ソース・ドレインレベルの対向電極ラ
イン４とゲートレベルの対向電極ライン４をゲートレベ
ルの対向電極ライン４の上のゲート絶縁膜９に開口した
コンタクトホール11を介して電気的に直接接続した構成
をとり、各電極が平坦となっている。
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図２に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート
絶縁膜９，基板10，コンタクトホール11が主要構成要素
である。これは、ソース・ドレインレベルの対向電極ラ
イン４とゲートレベルの対向電極ライン４をゲートレベ
ルの対向電極ライン４の上のゲート絶縁膜９に開口した
コンタクトホール11を介して電気的に直接接続した構成
をとり、各電極が平坦となっている。
【００１７】本薄膜トランジスター集積装置の製造方法
について説明すると、基板10上にＡl膜を3500Å成膜
し、ゲートライン１とゲートレベルの対向電極ライン４
をパターン化する。次に、陽極酸化により、Ａl膜表面
にＡl酸化膜を形成する。ただし、コンタクトホール11
の近傍は陽極酸化してない。次に、ＰＣＶＤ法等によ
り、ＳiＮx／ａ−Ｓi：Ｈ／ＳiＮxなどの多層膜を形成
後パターン化してＴＦＴ８部を作製する。
について説明すると、基板10上にＡl膜を3500Å成膜
し、ゲートライン１とゲートレベルの対向電極ライン４
をパターン化する。次に、陽極酸化により、Ａl膜表面
にＡl酸化膜を形成する。ただし、コンタクトホール11
の近傍は陽極酸化してない。次に、ＰＣＶＤ法等によ
り、ＳiＮx／ａ−Ｓi：Ｈ／ＳiＮxなどの多層膜を形成
後パターン化してＴＦＴ８部を作製する。
【００１８】
【外２】 イオン注入法や成膜により高濃度ドープ層（ｎ＋層）形
成後、ゲートレベルの対向電極ライン４上の絶縁膜にコ
ンタクトホール11を開口する。
成後、ゲートレベルの対向電極ライン４上の絶縁膜にコ
ンタクトホール11を開口する。
【００１９】次に、Ｔi，Ｚr，Ｃr，Ｍo，Ｗ，Ａlなど
から構成する導電性単層膜または多層膜を成膜後、ドレ
インライン３，信号ライン２および対向電極ライン４を
パターン化する。ゲートライン１，信号ライン２，対向
電極ライン４は、各々基板内の画素の端から端までライ
ンとして連続してつながっており、画素外で取り出し電
極端子をパターン化している。本実施例では、Ｔi(膜厚
1000Å)／Ａl(膜厚２μm)の２層膜を使用した。
から構成する導電性単層膜または多層膜を成膜後、ドレ
インライン３，信号ライン２および対向電極ライン４を
パターン化する。ゲートライン１，信号ライン２，対向
電極ライン４は、各々基板内の画素の端から端までライ
ンとして連続してつながっており、画素外で取り出し電
極端子をパターン化している。本実施例では、Ｔi(膜厚
1000Å)／Ａl(膜厚２μm)の２層膜を使用した。
【００２０】図２(a)に示すように、ドレインライン３
と対向電極ライン４で形成される櫛形電極の電極間距離
ａ1，ａ2，ａ3，ａ4はすべて12.5μmとし、ドレインラ
イン３と対向電極ライン４の幅はすべて３μmとした。
蓄積容量部５(図２(c)の蓄積容量６)は対向電極ライン
４とドレインライン３との交差部に設けた。保護膜とし
てＳiＮx膜を2000Å被覆し、その保護膜上にポリイミド
配向膜を塗布する。液晶分子は、電界オフの状態ではＴ
ＦＴ基板側で図２(a)中Ａ−Ｂ方向とは垂直の方向に配
列しており、対向基板側ではＡ−Ｂ方向に配列する90度
ねじれ構造であり、電界オンでは、液晶分子はすべてＡ
−Ｂ方向に配列するホモジニアス構造となり、ＬＣＤと
して機能する。ただし、この構造では、図２(a)に示す
コンタクトホール11を開口する工程が必須であり、陽極
酸化工程のフォトマスクも画素部に精密なパターンを必
要とする。以上の点を改善し、コンタクトホールをなく
し、容量成分による結合をとる構造としたのが次の第３
の実施例である。
と対向電極ライン４で形成される櫛形電極の電極間距離
ａ1，ａ2，ａ3，ａ4はすべて12.5μmとし、ドレインラ
イン３と対向電極ライン４の幅はすべて３μmとした。
蓄積容量部５(図２(c)の蓄積容量６)は対向電極ライン
４とドレインライン３との交差部に設けた。保護膜とし
てＳiＮx膜を2000Å被覆し、その保護膜上にポリイミド
配向膜を塗布する。液晶分子は、電界オフの状態ではＴ
ＦＴ基板側で図２(a)中Ａ−Ｂ方向とは垂直の方向に配
列しており、対向基板側ではＡ−Ｂ方向に配列する90度
ねじれ構造であり、電界オンでは、液晶分子はすべてＡ
−Ｂ方向に配列するホモジニアス構造となり、ＬＣＤと
して機能する。ただし、この構造では、図２(a)に示す
コンタクトホール11を開口する工程が必須であり、陽極
酸化工程のフォトマスクも画素部に精密なパターンを必
要とする。以上の点を改善し、コンタクトホールをなく
し、容量成分による結合をとる構造としたのが次の第３
の実施例である。
【００２１】図３(a)は本発明の第３の実施例の薄膜ト
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図３に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート
絶縁膜９，基板10，結合容量12が主要構成要素である。
これは、ゲートレベルの対向電極ライン４とソース・ド
レインレベルの対向電極ライン４との間にパターンの重
畳部を一部設け、ゲート絶縁膜９を挟んで容量結合をと
る構成とした。
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図３に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート
絶縁膜９，基板10，結合容量12が主要構成要素である。
これは、ゲートレベルの対向電極ライン４とソース・ド
レインレベルの対向電極ライン４との間にパターンの重
畳部を一部設け、ゲート絶縁膜９を挟んで容量結合をと
る構成とした。
【００２２】本薄膜トランジスター集積装置の製造方法
を説明すると、基板10上にＡl膜を膜厚3500Å成膜し、
ゲートライン１とゲートレベルの対向電極ライン４をパ
ターン化する。次に、陽極酸化により、Ａl膜表面にＡl
酸化膜を形成する。次に、ＰＣＶＤ法等により、ＳiＮx
／ａ−Ｓi：Ｈ／ＳiＮxなどの多層膜を形成後パターン
化してＴＦＴ８部を作製する。
を説明すると、基板10上にＡl膜を膜厚3500Å成膜し、
ゲートライン１とゲートレベルの対向電極ライン４をパ
ターン化する。次に、陽極酸化により、Ａl膜表面にＡl
酸化膜を形成する。次に、ＰＣＶＤ法等により、ＳiＮx
／ａ−Ｓi：Ｈ／ＳiＮxなどの多層膜を形成後パターン
化してＴＦＴ８部を作製する。
【００２３】
【外３】 イオン注入法や成膜により高濃度ドープ層（ｎ＋層）形
成後、Ｔｉ，Ｚｒ，Ｃｒ，Ｍｏ，Ｗ，Ａｌなどから構成
する導電性単層膜または多層膜を成膜し、ドレインライ
ン３，信号ライン２および対向電極ライン４をパターン
化する。
成後、Ｔｉ，Ｚｒ，Ｃｒ，Ｍｏ，Ｗ，Ａｌなどから構成
する導電性単層膜または多層膜を成膜し、ドレインライ
ン３，信号ライン２および対向電極ライン４をパターン
化する。
【００２４】ゲートライン１，信号ライン２，対向電極
ライン４は、各々基板内の画素の端から端までラインと
して連続してつながっており、画素外で取り出し電極端
子をパターン化している。本実施例では、Ｔi(膜厚1000
Å)／Ａl(膜厚２μm)の２層膜を使用した。
ライン４は、各々基板内の画素の端から端までラインと
して連続してつながっており、画素外で取り出し電極端
子をパターン化している。本実施例では、Ｔi(膜厚1000
Å)／Ａl(膜厚２μm)の２層膜を使用した。
【００２５】図３(a)に示すように、ドレインライン３
と対向電極ライン４で形成される櫛形電極の電極間距離
ａ1，ａ2，ａ3，ａ4はすべて12.5μmとし、ドレインラ
イン３と対向電極ライン４の幅はすべて３μmとした。
蓄積容量部５(図３(c)の蓄積容量６)は対向電極ライン
４とドレインライン３との交差部に設けた。保護膜とし
てＳiＮx膜を2000Å被覆し、その保護膜上にポリイミド
配向膜を塗布する。液晶分子は電界オフの状態では、Ｔ
ＦＴ基板側で図３(a)中Ａ−Ｂ方向とは垂直の方向に配
列しており、対向基板側ではＡ−Ｂ方向に配列する90度
ねじれ構造であり、電界オンでは、液晶分子はすべてＡ
−Ｂ方向に配列するホモジニアス構造となり、ＬＣＤと
して機能する。ただし、この構造では、容量成分による
結合をとる構造としたため、液晶分子の動き出すしきい
値が高電圧側にシフトし、必要な信号電圧も高めにシフ
トする。
と対向電極ライン４で形成される櫛形電極の電極間距離
ａ1，ａ2，ａ3，ａ4はすべて12.5μmとし、ドレインラ
イン３と対向電極ライン４の幅はすべて３μmとした。
蓄積容量部５(図３(c)の蓄積容量６)は対向電極ライン
４とドレインライン３との交差部に設けた。保護膜とし
てＳiＮx膜を2000Å被覆し、その保護膜上にポリイミド
配向膜を塗布する。液晶分子は電界オフの状態では、Ｔ
ＦＴ基板側で図３(a)中Ａ−Ｂ方向とは垂直の方向に配
列しており、対向基板側ではＡ−Ｂ方向に配列する90度
ねじれ構造であり、電界オンでは、液晶分子はすべてＡ
−Ｂ方向に配列するホモジニアス構造となり、ＬＣＤと
して機能する。ただし、この構造では、容量成分による
結合をとる構造としたため、液晶分子の動き出すしきい
値が高電圧側にシフトし、必要な信号電圧も高めにシフ
トする。
【００２６】そこで２本あるソース・ドレインレベルの
対向電極ラインのうち、１本をコンタクトホールを介し
て直接結合し、他の１本は容量結合とし、しきい値特性
をなだらかにして、ＬＣＤの視野角特性の改善をした例
が次の第４の実施例である。
対向電極ラインのうち、１本をコンタクトホールを介し
て直接結合し、他の１本は容量結合とし、しきい値特性
をなだらかにして、ＬＣＤの視野角特性の改善をした例
が次の第４の実施例である。
【００２７】図４(a)は本発明の第４の実施例の薄膜ト
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図４に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８、ゲート
絶縁膜９，基板10，コンタクトホール11，蓄積容量12，
第２蓄積容量部13が主要構成要素である。これは２本あ
るソース・ドレインレベルの対向電極ライン４のうち、
１本をコンタクトホール11を介してゲートレベルの対向
電極ライン４に直接結合し、他の１本は容量結合12とし
た。蓄積容量部５(図４(c)の蓄積容量６)は対向電極ラ
イン４とドレインライン３との交差部に、第２蓄積容量
部13(図４(c)の蓄積容量13′)は隣接するゲートライン
とドレインラインとの交差部に設けた。
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図４に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８、ゲート
絶縁膜９，基板10，コンタクトホール11，蓄積容量12，
第２蓄積容量部13が主要構成要素である。これは２本あ
るソース・ドレインレベルの対向電極ライン４のうち、
１本をコンタクトホール11を介してゲートレベルの対向
電極ライン４に直接結合し、他の１本は容量結合12とし
た。蓄積容量部５(図４(c)の蓄積容量６)は対向電極ラ
イン４とドレインライン３との交差部に、第２蓄積容量
部13(図４(c)の蓄積容量13′)は隣接するゲートライン
とドレインラインとの交差部に設けた。
【００２８】この構成により、しきい値電圧の低い副画
素としきい値電圧の高い副画素から１画素が形成される
ため、しきい値特性が急峻でなくなり、これによって視
野角特性が向上した。また、第２蓄積容量部13を設けた
ため、電圧の保持特性がより向上し、フィードスルー電
圧がより低減でき、フリッカーやクロストークのない良
好な表示特性が得られた。
素としきい値電圧の高い副画素から１画素が形成される
ため、しきい値特性が急峻でなくなり、これによって視
野角特性が向上した。また、第２蓄積容量部13を設けた
ため、電圧の保持特性がより向上し、フィードスルー電
圧がより低減でき、フリッカーやクロストークのない良
好な表示特性が得られた。
【００２９】図５(a)は本発明の第５の実施例の薄膜ト
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図５に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート
絶縁膜９，基板10，コンタクトホール11が主要構成要素
である。この構造では、ゲートレベルの対向電極ライン
４を配置する副画素(図中左半分)とソース・ドレインレ
ベルの対向電極ライン４を配置する副画素(図中右半分)
から１画素が構成される。この構造によっても、前実施
例と同様に、各副画素でしきい値特性(印加電圧対光透
過率特性)が異なるため、ＬＣＤの視野角特性が向上し
た。
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図５に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート
絶縁膜９，基板10，コンタクトホール11が主要構成要素
である。この構造では、ゲートレベルの対向電極ライン
４を配置する副画素(図中左半分)とソース・ドレインレ
ベルの対向電極ライン４を配置する副画素(図中右半分)
から１画素が構成される。この構造によっても、前実施
例と同様に、各副画素でしきい値特性(印加電圧対光透
過率特性)が異なるため、ＬＣＤの視野角特性が向上し
た。
【００３０】以上の第１ないし第５の実施例では、専用
の対向電極ライン４を設けたが、この対向電極ライン４
はゲートレベルで構成したため、光利用効率に影響する
開口率は、その分低下を余儀なくされる欠点がある。そ
こで、隣接するゲートラインを対向電極ラインとしても
兼用する構成としたのが以下の実施例である。
の対向電極ライン４を設けたが、この対向電極ライン４
はゲートレベルで構成したため、光利用効率に影響する
開口率は、その分低下を余儀なくされる欠点がある。そ
こで、隣接するゲートラインを対向電極ラインとしても
兼用する構成としたのが以下の実施例である。
【００３１】図６(a)は本発明の第６の実施例の薄膜ト
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図６に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート
絶縁膜９，基板10が主要構成要素である。これは、対向
電極ライン４をゲートレベルで構成したことが特徴とな
っている。
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図６に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート
絶縁膜９，基板10が主要構成要素である。これは、対向
電極ライン４をゲートレベルで構成したことが特徴とな
っている。
【００３２】本薄膜トランジスター集積装置の製造方法
を説明すると、基板10上にＡl膜を膜厚3500Å成膜し、
ゲートライン１と対向電極ライン４をパターン化する。
ただし、ゲートライン１と対向電極ライン４は本来連続
的につながった同一パターンであり、便宜上、画素中で
ゲートラインから分岐して対向電極として機能する部分
を対向電極ラインと呼んでいる。次に、陽極酸化によ
り、Ａl膜表面にＡl酸化膜を形成する。次に、ＰＣＶＤ
法等により、ＳiＮx／ａ−Ｓi：Ｈ／ＳiＮxなどの多層
膜を形成後パターン化してＴＦＴ８部を作製する。
を説明すると、基板10上にＡl膜を膜厚3500Å成膜し、
ゲートライン１と対向電極ライン４をパターン化する。
ただし、ゲートライン１と対向電極ライン４は本来連続
的につながった同一パターンであり、便宜上、画素中で
ゲートラインから分岐して対向電極として機能する部分
を対向電極ラインと呼んでいる。次に、陽極酸化によ
り、Ａl膜表面にＡl酸化膜を形成する。次に、ＰＣＶＤ
法等により、ＳiＮx／ａ−Ｓi：Ｈ／ＳiＮxなどの多層
膜を形成後パターン化してＴＦＴ８部を作製する。
【００３３】
【外４】 イオン注入法や成膜により高濃度ドープ層（ｎ＋層）形
成後、Ｔｉ，Ｚｒ，Ｃｒ，Ｍｏ，Ｗ，Ａｌなどから構成
する導電性単層膜または多層膜を成膜後、ドレインライ
ン３と信号ライン２をパターン化する。
成後、Ｔｉ，Ｚｒ，Ｃｒ，Ｍｏ，Ｗ，Ａｌなどから構成
する導電性単層膜または多層膜を成膜後、ドレインライ
ン３と信号ライン２をパターン化する。
【００３４】ゲートライン１，信号ライン２は各々基板
内の画素の端から端までラインとして連続してつながっ
ており、画素外で取り出し電極端子をパターン化してい
る。本実施例では、Ｔi(膜厚1000Å)／Ａl(膜厚２μm)
の２層膜を使用した。
内の画素の端から端までラインとして連続してつながっ
ており、画素外で取り出し電極端子をパターン化してい
る。本実施例では、Ｔi(膜厚1000Å)／Ａl(膜厚２μm)
の２層膜を使用した。
【００３５】図６(a)に示すように、ドレインライン３
と対向電極ライン４で形成される櫛形電極の電極間距離
ａ1，ａ2，ａ3，ａ4はすべて12.5μmとし、ドレインラ
インと３対向電極ライン４の幅はすべて３μmとした。
蓄積容量部５(図６(c)の蓄積容量６)はゲートライン１
とドレインライン３との交差部に設けた。保護膜として
ＳiＮx膜を2000Å被覆し、その保護膜上にポリイミド配
向膜を塗布する。液晶分子は、電界オフの状態ではＴＦ
Ｔ基板側で図６(a)中Ａ−Ｂ方向とは垂直の方向に配列
しており、対向基板側ではＡ−Ｂ方向に配列する90度ね
じれ構造であり、電界オンでは、液晶分子はすべてＡ−
Ｂ方向に配列するホモジニアス構造となり、ＬＣＤとし
て機能する。
と対向電極ライン４で形成される櫛形電極の電極間距離
ａ1，ａ2，ａ3，ａ4はすべて12.5μmとし、ドレインラ
インと３対向電極ライン４の幅はすべて３μmとした。
蓄積容量部５(図６(c)の蓄積容量６)はゲートライン１
とドレインライン３との交差部に設けた。保護膜として
ＳiＮx膜を2000Å被覆し、その保護膜上にポリイミド配
向膜を塗布する。液晶分子は、電界オフの状態ではＴＦ
Ｔ基板側で図６(a)中Ａ−Ｂ方向とは垂直の方向に配列
しており、対向基板側ではＡ−Ｂ方向に配列する90度ね
じれ構造であり、電界オンでは、液晶分子はすべてＡ−
Ｂ方向に配列するホモジニアス構造となり、ＬＣＤとし
て機能する。
【００３６】ただし、この構造では図６(b)中の模式断
面図に示すように電極が交互に段違いになるため、電界
が完全に面内に平行とはならない。また、ゲートレベル
とソース・ドレインレベルでマスク合わせがわずかにず
れる懸念もある。以上の点を改善したのが次の第７の実
施例である。
面図に示すように電極が交互に段違いになるため、電界
が完全に面内に平行とはならない。また、ゲートレベル
とソース・ドレインレベルでマスク合わせがわずかにず
れる懸念もある。以上の点を改善したのが次の第７の実
施例である。
【００３７】図７(a)は本発明の第７の実施例の薄膜ト
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図７に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート
絶縁膜９，基板10，コンタクトホール11が主要構成要素
である。これは、ソースドレインレベルの対向電極ライ
ン４と隣接するゲートライン１を、ゲートラインの上の
ゲート絶縁膜９に開口したコンタクトホール11を介して
電気的に直接接続した構成をとり、各電極が平坦となっ
ている。
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図７に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート
絶縁膜９，基板10，コンタクトホール11が主要構成要素
である。これは、ソースドレインレベルの対向電極ライ
ン４と隣接するゲートライン１を、ゲートラインの上の
ゲート絶縁膜９に開口したコンタクトホール11を介して
電気的に直接接続した構成をとり、各電極が平坦となっ
ている。
【００３８】本薄膜トランジスター集積装置の製造方法
を説明すると、基板10上にＡl膜を膜厚3500Å成膜し、
ゲートライン１をパターン化する。次に、陽極酸化によ
り、Ａl膜表面にＡl酸化膜を形成する。ただし、コンタ
クトホール11の近傍は陽極酸化してない。次に、ＰＣＶ
Ｄ法等により、ＳiＮx／ａ−Ｓi：Ｈ／ＳiＮxなどの多
層膜を形成後パターン化してＴＦＴ８部を作製する。
を説明すると、基板10上にＡl膜を膜厚3500Å成膜し、
ゲートライン１をパターン化する。次に、陽極酸化によ
り、Ａl膜表面にＡl酸化膜を形成する。ただし、コンタ
クトホール11の近傍は陽極酸化してない。次に、ＰＣＶ
Ｄ法等により、ＳiＮx／ａ−Ｓi：Ｈ／ＳiＮxなどの多
層膜を形成後パターン化してＴＦＴ８部を作製する。
【００３９】
【外５】 イオン注入法や成膜により高濃度ドープ層（ｎ＋層）形
成後、ゲートライン１上のゲート絶縁膜９にコンタクト
ホール11を開口する。
成後、ゲートライン１上のゲート絶縁膜９にコンタクト
ホール11を開口する。
【００４０】次に、Ｔi，Ｚr，Ｃr，Ｍo，Ｗ，Ａlなど
から構成する導電性単層膜または多層膜を成膜後、ドレ
インライン３，信号ライン２および対向電極ライン４を
パターン化する。ゲートライン１，信号ライン２は、各
々基板10内の画素の端から端までラインとして連続して
つながっており、画素外で取り出し電極端子をパターン
化している。本実施例では、Ｔi(膜厚1000Å)／Ａl(膜
厚２μm)の２層膜を使用した。
から構成する導電性単層膜または多層膜を成膜後、ドレ
インライン３，信号ライン２および対向電極ライン４を
パターン化する。ゲートライン１，信号ライン２は、各
々基板10内の画素の端から端までラインとして連続して
つながっており、画素外で取り出し電極端子をパターン
化している。本実施例では、Ｔi(膜厚1000Å)／Ａl(膜
厚２μm)の２層膜を使用した。
【００４１】図７(a)に示すようにドレインライン３と
対向電極ライン４で形成される櫛形電極の電極間距離ａ
1，ａ2，ａ3，ａ4はすべて12.5μmとし、ドレインライ
ン３と対向電極ライン４の幅はすべて３μmとした。蓄
積容量部５(図７(c)の蓄積容量６)はゲートライン１と
ドレインライン３との交差部に設けた。保護膜としてＳ
iＮx膜を2000Å被覆し、その保護膜上にポリイミド配向
膜を塗布する。液晶分子は電界オフの状態ではＴＦＴ基
板側で図７(a)中Ａ−Ｂ方向とは垂直の方向に配列して
おり、対向基板側ではＡ−Ｂ方向に配列する90度ねじれ
構造であり、電界オンでは、液晶分子はすべてＡ−Ｂ方
向に配列するホモジニアス構造となり、ＬＣＤとして機
能する。
対向電極ライン４で形成される櫛形電極の電極間距離ａ
1，ａ2，ａ3，ａ4はすべて12.5μmとし、ドレインライ
ン３と対向電極ライン４の幅はすべて３μmとした。蓄
積容量部５(図７(c)の蓄積容量６)はゲートライン１と
ドレインライン３との交差部に設けた。保護膜としてＳ
iＮx膜を2000Å被覆し、その保護膜上にポリイミド配向
膜を塗布する。液晶分子は電界オフの状態ではＴＦＴ基
板側で図７(a)中Ａ−Ｂ方向とは垂直の方向に配列して
おり、対向基板側ではＡ−Ｂ方向に配列する90度ねじれ
構造であり、電界オンでは、液晶分子はすべてＡ−Ｂ方
向に配列するホモジニアス構造となり、ＬＣＤとして機
能する。
【００４２】ただし、この構造では、コンタクトホール
11を開口する工程が必須であり、陽極酸化工程のフォト
マスクも画素部に精密なパターンを必要とする。以上の
点を改善し、コンタクトホールをなくし、容量成分によ
る結合をとる構造としたのが次の第８の実施例である。
11を開口する工程が必須であり、陽極酸化工程のフォト
マスクも画素部に精密なパターンを必要とする。以上の
点を改善し、コンタクトホールをなくし、容量成分によ
る結合をとる構造としたのが次の第８の実施例である。
【００４３】図８(a)は本発明の第８の実施例の薄膜ト
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図８に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート
絶縁膜９，基板10，結合容量12が主要構成要素である。
これは隣接するゲートライン１とソース・ドレインレベ
ルの対向電極ライン４との間にパターンの重畳部を一部
設け、ゲート絶縁膜９を挟んで容量結合をとる構成とし
た。
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図８に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，蓄積容量６，液晶７，ＴＦＴ８，ゲート
絶縁膜９，基板10，結合容量12が主要構成要素である。
これは隣接するゲートライン１とソース・ドレインレベ
ルの対向電極ライン４との間にパターンの重畳部を一部
設け、ゲート絶縁膜９を挟んで容量結合をとる構成とし
た。
【００４４】次に、本薄膜トランジスター集積装置の製
造方法を説明すると、基板10上にＡl膜を膜厚3500Å成
膜し、蓄積容量部５(図８(c)の蓄積容量６)はゲートラ
イン１とドレインライン３との交差部に設けた。ただ
し、この構造では、容量成分による結合をとる構造とし
たため、液晶分子の動き出すしきい値が高電圧側にシフ
トし、必要な信号電圧も高めにシフトする。
造方法を説明すると、基板10上にＡl膜を膜厚3500Å成
膜し、蓄積容量部５(図８(c)の蓄積容量６)はゲートラ
イン１とドレインライン３との交差部に設けた。ただ
し、この構造では、容量成分による結合をとる構造とし
たため、液晶分子の動き出すしきい値が高電圧側にシフ
トし、必要な信号電圧も高めにシフトする。
【００４５】そこで２本あるソース・ドレインレベルの
対向電極ライン４のうち、１本をコンタクトホール11を
介して直接結合し、他の１本は容量結合とし、しきい値
特性をなだらかにして、ＬＣＤの視野角特性の改善をし
た例が次の第９の実施例である。
対向電極ライン４のうち、１本をコンタクトホール11を
介して直接結合し、他の１本は容量結合とし、しきい値
特性をなだらかにして、ＬＣＤの視野角特性の改善をし
た例が次の第９の実施例である。
【００４６】図９(a)は本発明の第９の実施例の薄膜ト
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図９に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，液晶７，ＴＦＴ８，ゲート絶縁膜９，基
板10，コンタクトホール11，結合容量12が主要構成要素
である。これは２本あるソース・ドレインレベルの対向
電極ライン４のうち、１本をコンタクトホール11を介し
て隣接するゲートライン１に直接結合し、他の１本は容
量結合とした。蓄積容量部５(図９(c)の蓄積容量６)は
隣接するゲートライン１とドレインライン３との交差部
に設けた。この構成により、しきい値電圧の低い副画素
(直接結合部)としきい値電圧の高い副画素(容量結合部)
から１画素が形成されるため、しきい値特性が急峻でな
くなり、これによって視野角特性が向上した。
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)はそ
の電気的等価回路である。図９に示すゲートライン１，
信号ライン２，ドレインライン３，対向電極ライン４，
蓄積容量部５，液晶７，ＴＦＴ８，ゲート絶縁膜９，基
板10，コンタクトホール11，結合容量12が主要構成要素
である。これは２本あるソース・ドレインレベルの対向
電極ライン４のうち、１本をコンタクトホール11を介し
て隣接するゲートライン１に直接結合し、他の１本は容
量結合とした。蓄積容量部５(図９(c)の蓄積容量６)は
隣接するゲートライン１とドレインライン３との交差部
に設けた。この構成により、しきい値電圧の低い副画素
(直接結合部)としきい値電圧の高い副画素(容量結合部)
から１画素が形成されるため、しきい値特性が急峻でな
くなり、これによって視野角特性が向上した。
【００４７】図10(a)は本発明の第10の実施例の薄膜ト
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)その
電気的等価回路である。図10に示すゲートライン１，信
号ライン２，ドレインライン３，蓄積容量部５，蓄積容
量６，液晶７，ＴＦＴ８，ゲート絶縁膜９，基板10，コ
ンタクトホール11が主要構成要素である。この構造で
は、ゲートレベルの対向電極ライン４を配置する副画素
(図中左半分)とソース・ドレインレベルの対向電極ライ
ン４を配置する副画素(図中右半分)から１画素が構成さ
れる。この構造によっても、前実施例と同様に、各副画
素でしきい値特性(印加電圧対光透過率特性)が異なるた
め、ＬＣＤの視野角特性が向上した。
ランジスター集積装置の１画素部の構造を示す平面模式
図、(b)は図中Ａ−Ｂで示す線での断面模式図、(c)その
電気的等価回路である。図10に示すゲートライン１，信
号ライン２，ドレインライン３，蓄積容量部５，蓄積容
量６，液晶７，ＴＦＴ８，ゲート絶縁膜９，基板10，コ
ンタクトホール11が主要構成要素である。この構造で
は、ゲートレベルの対向電極ライン４を配置する副画素
(図中左半分)とソース・ドレインレベルの対向電極ライ
ン４を配置する副画素(図中右半分)から１画素が構成さ
れる。この構造によっても、前実施例と同様に、各副画
素でしきい値特性(印加電圧対光透過率特性)が異なるた
め、ＬＣＤの視野角特性が向上した。
【００４８】以上のすべての実施例では、ドレインライ
ン３と対向電極ライン４の間隔ａ1,a2，ａ3，ａ4は、図
１(b)〜図10(b)に示すように、すべて同一の値(ａ1＝ａ
2＝ａ3＝ａ4＝12.5μm)としたが、各々独立した値に
し、各副画素で異なるしきい値特性を持たせ、ＬＣＤの
視野角向上を図ることができる。
ン３と対向電極ライン４の間隔ａ1,a2，ａ3，ａ4は、図
１(b)〜図10(b)に示すように、すべて同一の値(ａ1＝ａ
2＝ａ3＝ａ4＝12.5μm)としたが、各々独立した値に
し、各副画素で異なるしきい値特性を持たせ、ＬＣＤの
視野角向上を図ることができる。
【００４９】さらに、以上のすべての実施例では、画素
の端から、ドレインライン／対向電極ライン／ドレイン
ライン／対向電極ライン／ドレインラインという並びで
あるが、この逆順で、対向電極ライン／ドレインライン
／対向電極ライン／ドレインライン／対向電極ラインと
いう逆の並びでもよいことは明かである。図11(a)，(b)
および図12(a)，(b)にその各第11，第12の実施例を示
す。
の端から、ドレインライン／対向電極ライン／ドレイン
ライン／対向電極ライン／ドレインラインという並びで
あるが、この逆順で、対向電極ライン／ドレインライン
／対向電極ライン／ドレインライン／対向電極ラインと
いう逆の並びでもよいことは明かである。図11(a)，(b)
および図12(a)，(b)にその各第11，第12の実施例を示
す。
【００５０】また、以上のすべての実施例では、液晶分
子は電界オフの状態ではＴＦＴ基板側で図１(a)〜図12
(a)中Ａ−Ｂ方向とは垂直の方向に配列しており、対向
基板側ではＡ−Ｂ方向に配列する90度ねじれ構造であ
り、電界オンでは、液晶分子はすべてＡ−Ｂ方向に配列
するホモジニアス構造となり、ＬＣＤとして機能する。
しかし、これとは逆に、液晶分子は電界オフの状態では
すべて図１(a)〜図12(a)中Ａ−Ｂ方向とは垂直の方向に
ホモジニアス配列しており、電界オンでは、ＴＦＴ基板
側ではＡ−Ｂ方向に配列し、対向基板側では電界の作用
が小さいため、依然としてＡ−Ｂ方向とは垂直の方向の
ままとして、90度ねじれ配置とすることも可能である。
子は電界オフの状態ではＴＦＴ基板側で図１(a)〜図12
(a)中Ａ−Ｂ方向とは垂直の方向に配列しており、対向
基板側ではＡ−Ｂ方向に配列する90度ねじれ構造であ
り、電界オンでは、液晶分子はすべてＡ−Ｂ方向に配列
するホモジニアス構造となり、ＬＣＤとして機能する。
しかし、これとは逆に、液晶分子は電界オフの状態では
すべて図１(a)〜図12(a)中Ａ−Ｂ方向とは垂直の方向に
ホモジニアス配列しており、電界オンでは、ＴＦＴ基板
側ではＡ−Ｂ方向に配列し、対向基板側では電界の作用
が小さいため、依然としてＡ−Ｂ方向とは垂直の方向の
ままとして、90度ねじれ配置とすることも可能である。
【００５１】以上のすべての実施例で述べたように、本
発明の薄膜トランジスター集積装置は、基板上に配置し
た電極間に電圧を印加し、基板面にほぼ水平方向に電界
を発生させ、液晶分子を面内駆動する液晶表示装置に用
いる薄膜トランジスター集積装置であり、隣接するゲー
トライン間に対向電極ラインを設け、前記対向電極ライ
ンをゲートラインと同一材料で同時にパターン化した構
成をとるか、あるいは隣接するゲートラインを対向電極
ラインとしても兼用する構成をとり、液晶への電界印加
はトランジスターのソース・ドレイン側電極と前記ゲー
トレベルの対向電極ラインか、あるいはゲートレベルの
対向電極ラインにコンタクトホールを介して直接電気的
接触をとるか、容量結合させたソース・ドレインレベル
の対向電極との間で行う構成をとる。
発明の薄膜トランジスター集積装置は、基板上に配置し
た電極間に電圧を印加し、基板面にほぼ水平方向に電界
を発生させ、液晶分子を面内駆動する液晶表示装置に用
いる薄膜トランジスター集積装置であり、隣接するゲー
トライン間に対向電極ラインを設け、前記対向電極ライ
ンをゲートラインと同一材料で同時にパターン化した構
成をとるか、あるいは隣接するゲートラインを対向電極
ラインとしても兼用する構成をとり、液晶への電界印加
はトランジスターのソース・ドレイン側電極と前記ゲー
トレベルの対向電極ラインか、あるいはゲートレベルの
対向電極ラインにコンタクトホールを介して直接電気的
接触をとるか、容量結合させたソース・ドレインレベル
の対向電極との間で行う構成をとる。
【００５２】これにより、視野角が広く、表示品質の高
いアクティブマトリクス型ＬＣＤを実現できる。
いアクティブマトリクス型ＬＣＤを実現できる。
【００５３】また、上記の実施例では、基板に水平な方
向に電界を発生させる電極は片側の基板(ＴＦＴ基板)上
にすべて存在し、もう一方の基板には電極はないという
構成をとったが、実際には電極の片側を対面基板側に移
動させた構成をとっても、同様の効果が期待できること
は明らかである。
向に電界を発生させる電極は片側の基板(ＴＦＴ基板)上
にすべて存在し、もう一方の基板には電極はないという
構成をとったが、実際には電極の片側を対面基板側に移
動させた構成をとっても、同様の効果が期待できること
は明らかである。
【００５４】また上記の実施例では、ドレイン電極と対
向電極より構成する櫛形電極は各々３本と２本(または
２本と３本)としたが、実際には画素サイズによって適
切な本数とする構成(例えば、各１本ずつ，１本と２
本，３本と４本など)をとっても、同様の効果が期待で
きることは明かである。
向電極より構成する櫛形電極は各々３本と２本(または
２本と３本)としたが、実際には画素サイズによって適
切な本数とする構成(例えば、各１本ずつ，１本と２
本，３本と４本など)をとっても、同様の効果が期待で
きることは明かである。
【００５５】
【発明の効果】以上説明したように本発明の薄膜トラン
ジスター集積装置は、基板上に配置した電極間に電圧を
印加し、基板面にほぼ水平方向に電界を発生させ、液晶
分子を面内駆動する液晶表示装置に用いる薄膜トランジ
スター集積装置であり、隣接するゲートライン間に対向
電極ラインを設け、前記対向電極ラインをゲートライン
と同一材料で同時にパターン化した構成をとるか、ある
いは隣接するゲートラインを対向電極ラインとしても兼
用する構成をとり、液晶への電界印加はトランジスター
のソース・ドレイン側電極と前記ゲートレベルの対向電
極ラインか、あるいはゲートレベルの対向電極ラインに
コンタクトホールを介して直接電気的接触をとるか、容
量結合させたソース・ドレインレベルの対向電極との間
で行う構成をとる。
ジスター集積装置は、基板上に配置した電極間に電圧を
印加し、基板面にほぼ水平方向に電界を発生させ、液晶
分子を面内駆動する液晶表示装置に用いる薄膜トランジ
スター集積装置であり、隣接するゲートライン間に対向
電極ラインを設け、前記対向電極ラインをゲートライン
と同一材料で同時にパターン化した構成をとるか、ある
いは隣接するゲートラインを対向電極ラインとしても兼
用する構成をとり、液晶への電界印加はトランジスター
のソース・ドレイン側電極と前記ゲートレベルの対向電
極ラインか、あるいはゲートレベルの対向電極ラインに
コンタクトホールを介して直接電気的接触をとるか、容
量結合させたソース・ドレインレベルの対向電極との間
で行う構成をとる。
【００５６】以上の構成をとることは、ＬＣＤのコント
ラストの視野角依存性に対して効果があり、広視野角の
ＬＣＤが実現する。また、透明導電膜が不要であるた
め、製膜工程とパターニング工程が簡素化し、製造原価
の低減と高い製造歩留まりが得られる。さらに、隣接す
るゲートラインを対向電極ラインとして兼用する構成で
は、高い開口率が実現するという効果が得られる。
ラストの視野角依存性に対して効果があり、広視野角の
ＬＣＤが実現する。また、透明導電膜が不要であるた
め、製膜工程とパターニング工程が簡素化し、製造原価
の低減と高い製造歩留まりが得られる。さらに、隣接す
るゲートラインを対向電極ラインとして兼用する構成で
は、高い開口率が実現するという効果が得られる。
【００５７】また、対向電極ラインの一部をソース・ド
レインレベルで構成するので、対向電極ラインをゲート
レベルのみで構成するのに比較して、パターンずれの影
響で電極間隔が変動することがないという好ましい効果
があり、また、電界が基板に対して平行度よく発生し、
電界の遠達効果が得られる。
レインレベルで構成するので、対向電極ラインをゲート
レベルのみで構成するのに比較して、パターンずれの影
響で電極間隔が変動することがないという好ましい効果
があり、また、電界が基板に対して平行度よく発生し、
電界の遠達効果が得られる。
【００５８】さらに、ゲートレベルの対向電極ラインと
ソース・ドレインレベルの対向電極を容量結合する構成
では、コンタクトホールの形成が不要という工程短縮の
効果がある。最後に、以上に説明した容量結合と直接結
合を１画素内に両方用いるハイブリッド構成や、対向電
極としてゲートレベルの電極とソース・ドレインレベル
の電極を両方混在させて用いるハイブリッド構成、ある
いは櫛形電極の電極間隔を同一でなくした構成では、１
画素を構成する各副画素で電圧対光透過率曲線のしきい
値特性が異なるため、合成効果によりＬＣＤの視野角が
向上する、あるいは、多階調表示を行うときの階調反転
現象が抑制できるという効果が得られる。
ソース・ドレインレベルの対向電極を容量結合する構成
では、コンタクトホールの形成が不要という工程短縮の
効果がある。最後に、以上に説明した容量結合と直接結
合を１画素内に両方用いるハイブリッド構成や、対向電
極としてゲートレベルの電極とソース・ドレインレベル
の電極を両方混在させて用いるハイブリッド構成、ある
いは櫛形電極の電極間隔を同一でなくした構成では、１
画素を構成する各副画素で電圧対光透過率曲線のしきい
値特性が異なるため、合成効果によりＬＣＤの視野角が
向上する、あるいは、多階調表示を行うときの階調反転
現象が抑制できるという効果が得られる。
【図１】本発明の第１の実施例の薄膜トランジスター集
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
【図２】本発明の第２の実施例の薄膜トランジスター集
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
【図３】本発明の第３の実施例の薄膜トランジスター集
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
【図４】本発明の第４の実施例の薄膜トランジスター集
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
【図５】本発明の第５の実施例の薄膜トランジスター集
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
【図６】本発明の第６の実施例の薄膜トランジスター集
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
【図７】本発明の第７の実施例の薄膜トランジスター集
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
【図８】本発明の第８の実施例の薄膜トランジスター集
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
【図９】本発明の第９の実施例の薄膜トランジスター集
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
積装置の１画素部の構造を示す平面模式図(a)と、(a)の
Ａ−Ｂで示す線での断面模式図(b)と、その電気的等価
回路図(c)である。
【図１０】本発明の第10の実施例の薄膜トランジスター
集積装置の１画素部の構造を示す平面模式図(a)と、(a)
のＡ−Ｂで示す線での断面模式図(b)と、その電気的等
価回路図(c)である。
集積装置の１画素部の構造を示す平面模式図(a)と、(a)
のＡ−Ｂで示す線での断面模式図(b)と、その電気的等
価回路図(c)である。
【図１１】本発明の第11の実施例の薄膜トランジスター
集積装置の１画素部の構造を示す平面模式図(a)と、(a)
のＡ−Ｂで示す線での断面模式図(b)と、その電気的等
価回路図(c)である。
集積装置の１画素部の構造を示す平面模式図(a)と、(a)
のＡ−Ｂで示す線での断面模式図(b)と、その電気的等
価回路図(c)である。
【図１２】本発明の第12の実施例の薄膜トランジスター
集積装置の１画素部の構造を示す平面模式図(a)と、(a)
のＡ−Ｂで示す線での断面模式図(b)と、その電気的等
価回路図(c)である。
集積装置の１画素部の構造を示す平面模式図(a)と、(a)
のＡ−Ｂで示す線での断面模式図(b)と、その電気的等
価回路図(c)である。
【図１３】従来の薄膜トランジスター集積装置の１画素
部の構造を示す平面模式図(a)と、そのＡ−Ｂで示す線
での断面模式図(b)と、その電気的等価回路図(c)であ
る。
部の構造を示す平面模式図(a)と、そのＡ−Ｂで示す線
での断面模式図(b)と、その電気的等価回路図(c)であ
る。
【図１４】従来の他の例の薄膜トランジスター集積装置
の１画素部の構造を示す平面模式図(a)と、そのＡ−Ｂ
で示す線での断面模式図(b)と、その電気的等価回路図
(c)である。
の１画素部の構造を示す平面模式図(a)と、そのＡ−Ｂ
で示す線での断面模式図(b)と、その電気的等価回路図
(c)である。
１…ゲートライン、 ２…信号ライン、 ３…ドレイン
ライン、 ４…対向電極ライン、 ５…蓄積容量部、
６…蓄積容量、 ７…液晶、 ８…ＴＦＴ、 ９…ゲー
ト絶縁膜、 10…基板、 11…コンタクトホール、 12
…結合容量、 13…第２蓄積容量部、 14…蓄積容量ラ
イン、 15…透明画素電極、 16…対向電極。
ライン、 ４…対向電極ライン、 ５…蓄積容量部、
６…蓄積容量、 ７…液晶、 ８…ＴＦＴ、 ９…ゲー
ト絶縁膜、 10…基板、 11…コンタクトホール、 12
…結合容量、 13…第２蓄積容量部、 14…蓄積容量ラ
イン、 15…透明画素電極、 16…対向電極。
Claims (12)
- 【請求項１】 基板上に配置した電極間に電圧を印加
し、基板面にほぼ水平方向に電界を発生させ、液晶分子
を面内駆動する液晶表示装置に用いる薄膜トランジスタ
ー集積装置において、隣接するゲートライン間に対向電
極ラインを有し、前記対向電極ラインを前記ゲートライ
ンと同一材料で同時にパターン化した構成を有し、液晶
への電界印加はトランジスターのソース・ドレイン側電
極と前記ゲートレベルの対向電極ラインとで行うことを
特徴とする薄膜トランジスター集積装置。 - 【請求項２】 基板上に配置した電極間に電圧を印加
し、基板面にほぼ水平方向に電界を発生させ、液晶分子
を面内駆動する液晶表示装置に用いる薄膜トランジスタ
ー集積装置において、隣接するゲートライン間に対向電
極ラインを有し、前記対向電極ラインを前記ゲートライ
ンと同一材料で同時にパターン化した構成を有し、対向
電極としてはトランジスターのソース・ドレイン電極と
同一材料で同時にパターン化した構成を有し、前記対向
電極ラインの絶縁膜上に開口したコンタクトホールを介
して、前記ソース・ドレインレベルの対向電極と前記ゲ
ートレベルの対向電極ラインの電気的接続をとることを
特徴とする薄膜トランジスター集積装置。 - 【請求項３】 基板上に配置した電極間に電圧を印加
し、基板面にほぼ水平方向に電界を発生させ、液晶分子
を面内駆動する液晶表示装置に用いる薄膜トランジスタ
ー集積装置において、隣接するゲートライン間に対向電
極ラインを有し、前記対向電極ラインを前記ゲートライ
ンと同一材料で同時にパターン化した構成を有し、対向
電極としてはトランジスターのソース・ドレイン電極と
同一材料で同時にパターン化した構成を有し、前記対向
電極ラインの絶縁膜上に前記ソース・ドレインレベルの
対向電極のパターンが一部形成され、前記ゲートレベル
の対向電極ラインとの間に容量成分による接続をとるこ
とを特徴とする薄膜トランジスター集積装置。 - 【請求項４】 基板上に配置した電極間に電圧を印加
し、基板面にほぼ水平方向に電界を発生させ、液晶分子
を面内駆動する液晶表示装置に用いる薄膜トランジスタ
ー集積装置において、隣接するゲートライン間に対向電
極ラインを有し、前記対向電極ラインを前記ゲートライ
ンと同一材料で同時にパターン化した構成を有し、複数
存在する対向電極はトランジスターのソース・ドレイン
電極と同一材料で同時にパターン化した構成を有し、前
記対向電極のうち一部は前記対向電極ラインの絶縁膜上
に前記ソース・ドレインレベルの対向電極のパターンが
一部形成され、前記ゲートレベルの対向電極ラインとの
間に容量成分による接続をとり、前記対向電極のうち一
部は前記対向電極ラインの絶縁膜上に開口したコンタク
トホールを介して、前記ソース・ドレインレベルの対向
電極と前記ゲートレベルの対向電極ラインの電気的接続
をとることを特徴とする薄膜トランジスター集積装置。 - 【請求項５】 基板上に配置した電極間に電圧を印加
し、基板面にほぼ水平方向に電界を発生させ、液晶分子
を面内駆動する液晶表示装置に用いる薄膜トランジスタ
ー集積装置において、隣接するゲートライン間に対向電
極ラインを有し、前記対向電極ラインを前記ゲートライ
ンと同一材料で同時にパターン化した構成を有し、複数
存在する対向電極のうち一部はトランジスターのソース
・ドレイン電極と同一材料で同時にパターン化した構成
を有し、前記対向電極ラインの絶縁膜上に前記ソース・
ドレインレベルの対向電極のパターンが一部形成され、
前記ゲートレベルの対向電極ラインとの間に容量成分に
よる接続をとるか、または前記対向電極ラインの絶縁膜
上に開口したコンタクトホールを介して、前記ソース・
ドレインレベルの対向電極と前記ゲートレベルの対向電
極ラインの電気的接続をとり、前記対向電極のうち一部
はゲートラインと同レベルで構成することを特徴とする
薄膜トランジスター集積装置。 - 【請求項６】 基板上に配置した電極間に電圧を印加
し、基板面にほぼ水平方向に電界を発生させ、液晶分子
を面内駆動する液晶表示装置に用いる薄膜トランジスタ
ー集積装置において、隣接するゲートラインに対向電極
ラインとしての役割も持たせ、液晶への電界印加はトラ
ンジスターのソース・ドレイン側電極と前記ゲートレベ
ルの対向電極ラインとで行う構成を有することを特徴と
する薄膜トランジスター集積装置。 - 【請求項７】 基板上に配置した電極間に電圧を印加
し、基板面にほぼ水平方向に電界を発生させ、液晶分子
を面内駆動する液晶表示装置に用いる薄膜トランジスタ
ー集積装置において、隣接するゲートラインに対向電極
ラインとしての役割も持たせ、対向電極としてはトラン
ジスターのソース・ドレイン電極と同一材料で同時にパ
ターン化した構成を有し、前記隣接するゲートラインの
絶縁膜上に開口したコンタクトホールを介して、前記ソ
ース・ドレインレベルの対向電極と前記隣接するゲート
ラインの電気的接続をとることを特徴とする薄膜トラン
ジスター集積装置。 - 【請求項８】 基板上に配置した電極間に電圧を印加
し、基板面にほぼ水平方向に電界を発生させ、液晶分子
を面内駆動する液晶表示装置に用いる薄膜トランジスタ
ー集積装置において、隣接するゲートラインに対向電極
ラインとしての役割も持たせ、対向電極としてはトラン
ジスターのソース・ドレイン電極と同一材料で同時にパ
ターン化した構成を有し、前記隣接するゲートラインの
絶縁膜上に前記ソース・ドレインレベルの対向電極のパ
ターンが一部形成され、前記隣接するゲートラインとの
間に容量成分による接続をとることを特徴とする薄膜ト
ランジスター集積装置。 - 【請求項９】 基板上に配置した電極間に電圧を印加
し、基板面にほぼ水平方向に電界を発生させ、液晶分子
を面内駆動する液晶表示装置に用いる薄膜トランジスタ
ー集積装置において、隣接するゲートラインに対向電極
ラインとしての役割も持たせ、対向電極としてはトラン
ジスターのソース・ドレイン電極と同一材料で同時にパ
ターン化した構成を有し、前記対向電極のうち一部は前
記隣接するゲートラインの絶縁膜上に前記ソース・ドレ
インレベルの対向電極のパターンが一部形成され、前記
隣接するゲートラインとの間に容量成分による接続をと
り、前記対向電極のうち一部は隣接するゲートラインの
絶縁膜上に開口したコンタクトホールを介して、前記ソ
ース・ドレインレベルの対向電極と前記隣接するゲート
ラインとの電気的接続をとることを特徴とする薄膜トラ
ンジスター集積装置。 - 【請求項１０】 基板上に配置した電極間に電圧を印加
し、基板面にほぼ水平方向に電界を発生させ、液晶分子
を面内駆動する液晶表示装置に用いる薄膜トランジスタ
ー集積装置において、隣接するゲートラインに対向電極
ラインとしての役割も持たせ、複数存在する対向電極の
うち一部はトランジスターのソース・ドレイン電極と同
一材料で同時にパターン化した構成を有し、前記隣接す
るゲートラインの絶縁膜上に前記ソース・ドレインレベ
ルの対向電極のパターンが一部形成され、前記隣接する
ゲートラインとの間に容量成分による接続をとるか、ま
たは前記隣接するゲートラインの絶縁膜上に開口したコ
ンタクトホールを介して、前記ソース・ドレインレベル
の対向電極と前記隣接するゲートラインの電気的接続を
とり、前記対向電極のうち一部は隣接するゲートライン
と同一レベルで構成することを特徴とする薄膜トランジ
スター集積装置。 - 【請求項１１】 基板上に配置した電極間に電圧を印加
し、基板面にほぼ水平方向に電界を発生させ、液晶分子
を面内駆動する液晶表示装置に用いる薄膜トランジスタ
ー集積装置において、隣接するゲートラインと隣接する
信号ラインとで囲まれた１つの画素内で櫛形電極配置に
より、複数の副画素を構成し、前記櫛形電極の間隔が各
副画素ごとに同一でない構成を有することを特徴とする
薄膜トランジスター集積装置。 - 【請求項１２】 基板上に配置した電極間に電圧を印加
し、基板面にほぼ水平方向に電界を発生させ、液晶分子
を面内駆動する液晶表示装置に用いる薄膜トランジスタ
ー集積装置において、隣接するゲートライン間に対向電
極ラインを有し、前記対向電極ラインを前記ゲートライ
ンと同一材料で同時にパターン化した構成を有し、対向
電極としてはトランジスターのソース・ドレイン電極と
同一材料で同時にパターン化した構成を有し、前記対向
電極ラインの絶縁膜上に開口したコンタクトホールを介
して、前記ソース・ドレインレベルの対向電極と前記ゲ
ートレベルの対向電極ラインの電気的接続をとり、画素
内トランジスターのソース・ドレイン電極部と前記対向
電極ラインとの間の蓄積容量に加え、隣接するゲートラ
インとの間にも蓄積容量を構成することを特徴とする薄
膜トランジスター集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27561693A JP2952744B2 (ja) | 1993-11-04 | 1993-11-04 | 薄膜トランジスター集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27561693A JP2952744B2 (ja) | 1993-11-04 | 1993-11-04 | 薄膜トランジスター集積装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07128683A JPH07128683A (ja) | 1995-05-19 |
| JP2952744B2 true JP2952744B2 (ja) | 1999-09-27 |
Family
ID=17557940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27561693A Expired - Lifetime JP2952744B2 (ja) | 1993-11-04 | 1993-11-04 | 薄膜トランジスター集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2952744B2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW354380B (en) | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
| TW454101B (en) | 1995-10-04 | 2001-09-11 | Hitachi Ltd | In-plane field type liquid crystal display device comprising liquid crystal molecules with more than two different kinds of reorientation directions and its manufacturing method |
| JP3458562B2 (ja) * | 1995-10-12 | 2003-10-20 | 株式会社日立製作所 | 液晶表示装置及びその製造方法 |
| JP3490216B2 (ja) * | 1996-04-24 | 2004-01-26 | シャープ株式会社 | スイッチング素子基板の製造方法 |
| TW329500B (en) | 1995-11-14 | 1998-04-11 | Handotai Energy Kenkyusho Kk | Electro-optical device |
| JP2776376B2 (ja) * | 1996-06-21 | 1998-07-16 | 日本電気株式会社 | アクティブマトリクス液晶表示パネル |
| JP3148129B2 (ja) * | 1996-08-07 | 2001-03-19 | 株式会社日立製作所 | アクティブマトリクス基板とその製法および液晶表示装置 |
| KR100258435B1 (ko) | 1996-10-22 | 2000-06-01 | 윤종용 | 평면 구동 방식의 액정 표시 장치용 기판 |
| JPH10142633A (ja) * | 1996-11-15 | 1998-05-29 | Mitsubishi Electric Corp | 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 |
| JP3788649B2 (ja) | 1996-11-22 | 2006-06-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR100538292B1 (ko) * | 1997-07-09 | 2006-02-28 | 삼성전자주식회사 | 평면내스위칭모드액정표시장치및제조방법 |
| KR100477130B1 (ko) * | 1997-09-25 | 2005-08-29 | 삼성전자주식회사 | 평면구동방식액정표시장치의박막트랜지스터기판및제조방법 |
| KR100494676B1 (ko) * | 1997-12-03 | 2005-09-30 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| KR100293808B1 (ko) | 1997-12-17 | 2001-10-24 | 박종섭 | 색띰방지용액정표시장치 |
| JP3019053B2 (ja) * | 1997-12-25 | 2000-03-13 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| TW569058B (en) | 1998-02-24 | 2004-01-01 | Toshiba Corp | Array substrate for liquid crystal display element, array substrate for liquid crystal display element and method of manufacturing the same |
| KR100306799B1 (ko) | 1998-05-29 | 2001-11-30 | 박종섭 | 액정표시장치 |
| KR100306798B1 (ko) | 1998-05-29 | 2001-11-30 | 박종섭 | 컬러쉬프트를방지한고개구율및고투과율액정표시장치 |
| KR100306800B1 (ko) | 1998-05-29 | 2002-06-20 | 박종섭 | 액정 표시 장치 및 그 제조 방법 |
| JP2002196348A (ja) * | 1999-06-11 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びその製造方法 |
| US6762816B1 (en) | 1999-06-11 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display with special electrode configurations and compositions and method for producing the same |
| KR100322969B1 (ko) * | 1999-12-22 | 2002-02-01 | 주식회사 현대 디스플레이 테크놀로지 | 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법 |
| JP2001305586A (ja) * | 2000-02-15 | 2001-10-31 | Matsushita Electric Ind Co Ltd | 液晶表示装置、その画素修正方法及びその駆動方法 |
| US8081178B2 (en) | 2007-07-10 | 2011-12-20 | Sony Corporation | Electro-optical device, driving circuit, and electronic apparatus |
| JP4662494B2 (ja) | 2007-10-16 | 2011-03-30 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JP4741641B2 (ja) * | 2008-09-03 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP4932946B2 (ja) * | 2011-02-14 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP4932945B2 (ja) * | 2011-02-14 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP4920119B2 (ja) * | 2011-10-18 | 2012-04-18 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置 |
| JP4940374B2 (ja) * | 2011-10-18 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP5079148B2 (ja) * | 2012-01-25 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び電子機器 |
| JP4955134B2 (ja) * | 2012-02-01 | 2012-06-20 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置 |
| JP5235236B2 (ja) * | 2012-03-12 | 2013-07-10 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP5250710B2 (ja) * | 2012-05-16 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| JP5322357B2 (ja) * | 2012-11-01 | 2013-10-23 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP5315473B2 (ja) * | 2013-04-04 | 2013-10-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP5604559B2 (ja) * | 2013-05-16 | 2014-10-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP5688444B2 (ja) * | 2013-11-25 | 2015-03-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5724015B2 (ja) * | 2014-05-05 | 2015-05-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP5961294B2 (ja) * | 2015-03-09 | 2016-08-02 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
1993
- 1993-11-04 JP JP27561693A patent/JP2952744B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07128683A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2952744B2 (ja) | 薄膜トランジスター集積装置 | |
| US7425997B2 (en) | Array substrate of liquid crystal display and fabricating method thereof | |
| US7354807B2 (en) | Method of fabricating liquid crystal display panel | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| US6362032B1 (en) | Method for manufacturing fringe field switching mode liquid crystal display | |
| US5028122A (en) | Liquid crystal active-matrix display device | |
| US6400436B1 (en) | In-plane switching mode liquid crystal display device with specific arrangement of common bus line, data electrode and common electrode | |
| US20080073651A1 (en) | Liquid crystal display device | |
| US7212255B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US20050093805A1 (en) | In-plane switching mode liquid crystal display device and fabrication method thereof | |
| US6839117B1 (en) | Compensating electrode structure of a display device | |
| TWI238278B (en) | Liquid crystal display device | |
| US20070146563A1 (en) | Liquid crystal display and method of manufacturing thereof | |
| TWI284240B (en) | Liquid crystal display device | |
| US6916675B2 (en) | Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device | |
| US20040109119A1 (en) | In-plane switching liquid crystal display with high aperture ratio | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| US20100039592A1 (en) | Liquid crystal display | |
| US6822716B2 (en) | In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same | |
| US20040119897A1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101946927B1 (ko) | 액정표시장치용 어레이기판 및 이의 제조방법 | |
| JP2002122876A (ja) | 液晶表示装置 | |
| JP3427664B2 (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JPH05216067A (ja) | 薄膜トランジスタアレイ | |
| KR20070037763A (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140716 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |