KR100617993B1 - 전자 구성 요소의 제조 방법 - Google Patents

전자 구성 요소의 제조 방법 Download PDF

Info

Publication number
KR100617993B1
KR100617993B1 KR1019990030306A KR19990030306A KR100617993B1 KR 100617993 B1 KR100617993 B1 KR 100617993B1 KR 1019990030306 A KR1019990030306 A KR 1019990030306A KR 19990030306 A KR19990030306 A KR 19990030306A KR 100617993 B1 KR100617993 B1 KR 100617993B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
mixture
layers
etchant
Prior art date
Application number
KR1019990030306A
Other languages
English (en)
Other versions
KR20000011968A (ko
Inventor
울시에릭제이.
미트첼더글라스지.
카르니조오지에프.
카르니프란시스제이.주니어
파웰캐리비.
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20000011968A publication Critical patent/KR20000011968A/ko
Application granted granted Critical
Publication of KR100617993B1 publication Critical patent/KR100617993B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

전자 구성 요소를 제조하는 방법은, 티타늄 또는 텅스텐으로 이루어진 하부 금속층(201, 202) 위에 땜납으로 이루어진 상부 금속층(502)을 배치하는 단계와, 에칭액, 에칭 혼합물의 온도를 제어하기 위한 첨가제, 및 상기 상부 층(502)의 재증착을 감소시키기 위한 다른 첨가제를 포함하는 에칭 혼합물(601)로 상기 상부 금속층(502)에서부터 아래로 상기 하부 금속층(201,202)을 선택적으로 에칭하는 단계를 포함한다.

Description

전자 구성 요소의 제조 방법{METHOD OF MANUFACTURING ELECTRONIC COMPONENTS}
도 1은 본 발명에 따른 전자 구성요소의 일부를 도시하는 실시예의 단면도.
도 2 내지 도 7은 본 발명에 따라 후속 제조 단계 이후의 전자 구성요소의 일부를 도시하는 실시예의 단면도.
<도면 주요 부분에 대한 부호의 설명>
100 : 전자 구성요소 101 : 기판
103 : 전도성 층 104 : 절연성 층
105,401 : 구멍 201,202,203 : 금속층
301 : 마스크 501,502 : 금속층
601 : 에칭액 혼합물
본 발명은 일반적으로 전자공학에 관한 것으로서, 보다 상세하게는 전자 구성요소(electronic components)의 제조 방법에 관한 것이다.
티타늄과 텅스텐의 금속층은 통상적으로 전자 구성요소에서 장벽 층으로서 사용된다. 특히, 반도체 구성요소는 금속 이온이 하부의 반도체 기판으로 확산되거나 하부의 반도체 기판을 오염시키기는 것을 방지하기 위하여 이들 장벽 층을 사용한다. 과산화수소는 28년 동안 이들 장벽 층을 에칭하기 위하여 사용되어 왔고, 과산화수소 에칭 공정에 많은 개선이 이루어져 왔다. 그러나, 이 에칭 공정은 여전히 특정 상황에서는 제어하기 힘들다.
따라서, 전자 구성요소를 제조하기 위한 금속 층 에칭의 개선된 방법에 대한 필요성이 존재한다.
도시의 단순화와 명확성을 위하여, 도면에서의 소자들은 반드시 동일 축적으로 도시된 것이 아니며, 여러 도면에서의 동일한 참조 번호는 동일한 부품을 나타낸다.
도 1은 전자 구성요소(100)의 일부의 단면도를 도시한다. 구성요소(100)는 기판(101)을 포함한다. 기판(101)은 반도체 디바이스를 지지하는데, 상기 반도체 디바이스는 전체적으로 도 1에서 소자(102)로 표시되어 있다. 반도체 디바이스는 해당 기술분야에서 알려져 있는 제조 기술을 사용하여 기판(101)에 형성될 수 있다. 예컨대, 상기 반도체 디바이스는 다이오드, 트랜지스터, 집적 회로 등일 수 있다. 기판(101)은 반도체 기판으로 이루어질 수 있고, 상기 반도체 디바이스의 여러 부분에 대한 적절한 전기 배선 및 고립을 위하여 그 위에 배치되는 전기 전도성 층과 전기 절연성 층을 포함할 수 있다. 기판(101)은 또한 복수의 반도체 디바이스들을 포함하는 반도체 웨이퍼를 나타낼 수 있다.
기판(101)의 전기 전도성 층과 전기 절연성 층의 몇몇 예는 층(103 및 104)를 각각 포함할 수 있다. 층(103)은 위에 놓이는 본딩 패드일 수 있는데, 이 층(103)은 기판(101) 내의 반도체 디바이스에 전기적으로 연결된다. 층(104)은 기판(101), 반도체 디바이스 및 층(103)을 위에서 덮어 보호하는 보호층일 수 있다. 층(103)은 알루미늄(Al), 구리(Cu) 등으로 이루어질 수 있고, 층(104)은 이산화 실리콘, 질화 실리콘 등으로 이루어질 수 있다. 층(104)은 층(103)의 중앙 부분 위에 배치되어 이 중앙 부분을 노출시키는 구멍(105)을 갖는다. 구멍(105)은 해당 기술 분야에서 알려져 있는 마스킹 및 에칭 공정에 의해 층(104) 내에 형성될 수 있다.
도 2는 복합 금속층이 층(103 및 104) 위에 배치된 후 구성요소(100)의 단면을 도시한다. 특히, 금속층(201)은 층(103)의 노출된 부위와 접촉하도록 구멍(105) 내에 배치되거나 증착된다. 그후 금속층(202)이 층(201) 위에 배치되거나 증착되고, 금속층(203)이 층(202) 위에 배치되거나 증착된다. 층(201 및 202)은 이후에 설명되는 이유 때문에 장벽 층인 것이 바람직하고, 층(203)은 후속적인 도금 단계를 위한 시드 층(seed layer)인 것이 바람직하다. 층(201, 202 및 203)들 모두는 각자의 위치에 각각 대략 70 nm, 대략 200 nm, 대략 500 nm의 두께로 순차적으로 스퍼터링될 수 있다. 한 예로서, 층(203)은 납땜가능 금속, 바람직하게는 Cu로 구성될 수 있다. 그리고, 층(201)은 질화텅스텐 티타늄(TiWNx)으로 이루어지는 것이 바람직하고, 층(202)은 텅스텐 티타늄(TiW)으로 이루어지는 것이 바람직하다. 층(203)이 Cu로 이루어진 바람직한 실시예에 있어서, 층(201)의 TiWNx는 층(202)의 TiW보다 더 양호한 응력 완화 및 더 양호한 확산 장벽 특성을 제공하기 때문에, 또한 층(203)의 Cu는 층(201)의 TiWNx보다는 층(202)의 TiW에 보다 더 잘 부착하기 때문에, 두 개의 장벽 층이 사용된다. 층(201)의 TiWNx와 층(202)의 TiW는 서로 잘 부착된다.
도 3 및 도 4는 후속 제조 단계 이후 구성요소(100)의 단면을 도시한다. 도 3에 있어서, 마스크(301)가 층(201, 202 및 203) 위에 형성된다. 바람직한 실시예에 있어서, 마스크(301)는 포토레지스트로 이루어진다. 도 4에 있어서, 층(203)의 중앙 부위를 노출시키기 위하여 개구부(401)가 마스크(301) 내에 형성된다. 개구부(401)는 포토레지스터를 현상함으로써 쉽게 형성될 수 있다.
도 5는 후속 제조 단계 이후의 구성요소(100)의 단면을 도시한다. 금속층(501)이 마스크(301)의 구멍(401)에 배치되거나 증착되어 층(203)과 접촉하고, 금속층(502)은 층(501) 위에 배치되거나 증착된다. 층(501)은 해당 기술 분야에서 알려져 있는 전기 도금 기술을 사용하여 층(203) 위에 도금될 수 있다. 유사하게, 층(502)은 해당 기술 분야에서 알려져 있는 기술을 사용하여 층(501) 위에 도금될 수 있다. 층(501)은 마스크(301)의 두께보다 얇은 두께로 도금되는 것이 바람직하다. 한 예로서, 층(501)은 대략 9 내지 50 μm의 두께로 도금될 수 있고, 층(502)은 마스크(301) 위에 대략 25 내지 75μm의 두께로 도금될 수 있다. 층(501)은 층(201 및 202)과 다르지만 층(203)과는 유사한 재질로 이루어지는 것이 바람직하다. 층(502)은 주석(Sn)과 납(Pb)의 땜납으로 이루어지는 것이 바람직하다.
마스크(301)는 층(501 및 502)이 마스크(301)에 의해 덮이는 층(203)의 대부분 위에 도금되는 것을 방지한다. 그러므로, 층(501 및 502)은 층(201, 202 및 203) 중에서 마스크(301) 아래에 놓이는 부분 위에는 존재하지 않는다. 층(501과 502)의 도금은 종래 기술의 스크린 인쇄 기술과 비교하여 더 작은 형상의 형성 즉 미세 피치 접촉 돌기의 형성을 가능케 한다.
도 6은 후속 제조 단계 이후 구성요소(100)의 단면을 도시한다. 먼저, 도 3, 도 4 및 도 5의 마스크(301)는 해당 기술 분야에서 알려져 있는 기술을 사용하여 제거된다. 이후, 노출되어 있는 층(203)의 부위는 해당 기술 분야에서 알려져 있는 에칭 기술을 사용하여 제거된다.
이후, 층(203)의 제거된 부분 아래에 놓여 있던 층(201 및 202)의 부분은 에칭액 혼합물(601)을 사용하여 제거된다. 층(203, 501 및 502) 역시 층(201 및 202)의 에칭 도중에 혼합물(601)에 동시에 노출된다. 그러나, 혼합물(601)은 층(203, 501 및 502) 위의 층(201 및 202)을 선택적으로 에칭한다는 장점을 가진다. 이러한 에칭 단계는 혼합물(601)의 용액조(bath) 형태, 스프레이 형태 등으로 이루어질 수 있다.
종래 기술에 있어서, 30 중량%의 과산화수소(H2O2)로만 이루어진 에칭액이 이러한 에칭 단계를 수행하기 위하여 사용된다. 그러나, 층(502)이 납(Pb)으로 구성되고, 층(501)이 Cu로 구성될 때, 이러한 종래 기술의 에칭액을 사용할 때 몇가지 문제점이 발생한다. 첫 번째로, 종래 기술의 에칭액 온도는, 층(501 및 502)의 Pb와 Cu에 각각 노출될 때, H2O2의 촉매 분해에 기인하여 급격하게 상승한다. 이러한 온도 상승은 층(201 및 202)의 에칭 속도를 제어가 불가능하게 상승시킨다. 두 번째로 층(201 및 202)의 부분은 층(502)으로부터 Pb의 재증착에 의해 덮인다. 이러한 재증착 부분은 층(201 및 202)의 아래 놓이는 부분을 마스킹하고, 이들 부분의 에칭을 방지한다.
에칭액 혼합물(601)은 종래 기술의 에칭액과는 다르다. 혼합물(601)은 층(203, 501 및 502) 위의 층(201 및 202)을 선택적으로 에칭하기 위한 H2O2의 습식 에칭액을 포함한다. 층(502)이 Pb로 이루어질 때, 혼합물(601)은 층(202) 위에 Pb의 재증착을 억제하기 위한 첨가제를 포함할 수 있다. 한 예로서, 이러한 첨가제는 에틸렌 디니트릴로 테트라아세트산(EDTA : Ethylene Dinitrilo Tetraacetic acid)으로 구성될 수 있다. 순수한 EDTA가 혼합물(601) 내에서 사용될 수 있지만, EDTA 테트라소디움염 디하이드레이트(EDTA-Na4-2H2O)가 선호되는데, 이는 EDTA-Na4-2H2O가 EDTA보다 H2O2에서 용해가 잘 되기 때문이다. EDTA 디소디움염 디하이드레이트(EDTA-Na2-2H2O)는 혼합물(601)에서 사용될 수 있는 EDTA의 다른 형태이지만, 층(501)이 Cu로 이루어져 있을 경우, EDTA-Na2-2H2O는 선호되지 않는데, 왜냐하면 순수한 EDTA 또는 EDTA-Na4-2H2O가 사용되는 경우와 비교하여 결과적으로 보다 더 높은 Cu 에칭 속도가 야기되기 때문이다. 이와 같은 높은 Cu 에칭 속도는 층(501 및 203)에 큰 언더컷(undercut)을 생성하므로, 신뢰도 및 다른 문제점을 야기할 수 있다. Pb의 재증착을 더 감소시키기 위하여, 층(502)은, 대략 층(502)의 50 중량%보다 낮은 Pb 함유물을 갖는 것이 바람직하다.
혼합물(601)은, 혼합물(601)의 온도를 안정화시키고, 층(201 및 202)의 에칭 도중 H2O2의 분해를 감소시키기 위한 첨가제를 포함할 수도 있다. 한 예로서, 이러한 다른 첨가제는 1,2-디아미노 사이클로헥산 테트라아세트산(1,2-Diamino Cyclohexane Tetraacetic Acid : DCTA)으로 이루어질 수 있는데, 이는 1,2-사이클로헥실렌디니트릴로 테트라아세트산(1,2-cyclohexylenedinitrilo tetraacetic Acid)으로도 알려져 있다. DCTA의 특정 형태의 한 예로서 DCTA 모노하이드레이트(DCTA-H2O)가 혼합물(601)에 사용될 수 있다.
관련 기술 분야에서 사용되는 바와 같이, "pH"는 용액 또는 혼합물의 산도 또는 염기도를 나타낸다. pH값 1 은 극단적인 산 용액을 나타내고, pH값 14 는 극단적인 염기 용액을 나타낸다. H2O2의 30 중량% 용액은 대략 pH값 4를 갖는다. 층(201 및 202)의 가장 효율적이고 가장 안정한 에칭을 위하여, 혼합물(601)은 또한 대략 4의 pH값을 갖는 것이 바람직하다. 그러나, EDTA가 혼합물(601)에 첨가될 때, 혼합물(601)의 pH값은 증가할 수 있다. 더욱이, DCTA가 혼합물(601)에 첨가될 때, 혼합물(601)의 pH값은 감소한다. 그러므로, 혼합물(601)에 첨가되는 EDTA 및 DCTA의 양은 혼합물(601)의 pH값을 대략 4가 되게 하는 양인 것이 바람직하다.
상술된 모든 표준들의 균형을 맞추기 위하여, 대략 1 내지 30g의 DCTA와 대략 1 내지 50g의 EDTA가 H2O2 30 중량%의 대략 34ℓ에 첨가될 수 있다. 모든 표준들을 최적화하는 양호한 실시예에 있어서, 혼합물(601)은 H2O2 30 중량%의 30ℓ에 대해 대략 6.8g의 EDTA, 대략 DCTA의 20.4g의 비율을 갖는다. 혼합물(601)은 균질한 용액인 것이 바람직하지만, 혼합물(601)은 에칭 공정 도중에 연속적으로 교반될 필요는 없다. 실제, 혼합물(601)은 혼합물(601)의 유효 수명을 연장하기 위하여 에칭 공정 도중에 연속적으로 교반되지 않는 것이 바람직하다.
혼합물(601)의 에칭 속도를 증가시키기 위하여, 혼합물(601)은 상온 이상으로 가열될 수 있다. 구체적으로, 혼합물(601)은 대략 60 내지 90℃까지 가열될 수 있다. 온도가 더 높을수록, 층(201 및 202)에 대한 더 높은 에칭 속도를 얻는다. 예컨대, 에칭 속도는 60℃와 비교하여 70℃에서의 에칭 속도가 두 배이다. 그러나, 혼합물(601)은 더 높은 온도에서 증발되는데, 이는 혼합물(601)의 성분의 선호되는 비율과 혼합물(601)의 pH값을 저해한다. 혼합물(601)의 낮은 온도는 에칭 속도를 떨어뜨리고, 더 긴 에칭 시간을 필요로 하는데, 이는 에칭 공정의 수율(throughput)을 감소시킨다. 혼합물(601)의 낮은 온도는 또한 혼합물(601)에 대한 층(502)의 노출을 증가시키는데, 증가된 노출에 따라 층(502)가 Sn과 Pb로 이루어졌을 때 층(502)이 산화된다. 일부 경우에 있어서, 이러한 층(502)의 산화는 후속하는 땜납의 용제 단계동안 제거될 수 있지만, 층(502)의 산화는 최소로 유지되는 것이 바람직하다. 이들 요인들을 최적화할 때, 혼합물(601)은 분당 대략 23 nm의 TiWNx/TiW 에칭 속도를 얻기 위하여 대략 70℃에서 사용되는 것이 바람직한데, 상기 에칭 속도는 층(203, 501 및 502)에 대한 에칭 속도보다는 실질적으로 상당히 높은 것이다.
도 7은 층(502)을 리플로우(reflowing)시킨 후 구성요소(100)의 단면을 도시한다. 이러한 리플로우 단계는 층(502)을 대략 8 내지 200 μm의 직경을 갖는 구형(sphere-like) 대상으로 재형성한다. 층(502)의 이러한 곡면의 형태는 기판 또는 디바이스의 리드프레임 그리드 배열 등에 대한 접속을 용이하게 한다. 층(502)은 예컨대 60% Sn 및 40%의 Pb와 같은 저온 땜납으로 이루어지는 것이 바람직하다. 저온 땜납은 리드프레임 위에서 기판 또는 디바이스의 조립을 용이하게 한다.
그러므로, 전자 구성요소를 제조하는 개선된 방법은 종래 기술의 단점을 극복하기 위하여 제공된다. 이러한 방법은 작은 형상의 접촉 돌기의 구성을 가능케 하는데, 이러한 돌기는 종래 기술의 스크린 프린팅 기술에 의해 제조될 수 없다. 여기에서 개시된 에칭 방법은 H2O2의 분해를 감소시키고, 에칭액 혼합물의 온도를 제어하거나 유지하고, Pb의 재증착과 전체 금속화 스택의 언더컷 모두를 억압, 최소화 또는 감소시킨다.
본 발명이 주로 양호한 실시예를 참조하여 특별히 도시되고 기술되었지만, 당업자라면 형태와 상세 사항에서의 변화가 본 발명의 사상과 범주를 벗어남이 없이 이루어질 수 있음을 이해할 수 있을 것이다. 예컨대, 특정 화학 조성 및 특정 화학 비율과 같이 여기에서 설명된 상세한 수치는 예컨대 본 발명의 이해를 돕기 위하여 제공되었고, 본 발명의 범주를 제한하려고 제공된 것은 아니다. 다른 예로서, 혼합물(601)의 EDTA 및 DCTA는 EDTA와 DCTA의 것과 유사한 특성을 갖는 다른 합성물 또는 키일레이트제로 대체될 수 있다. 더욱이, 혼합물(601)은 H2O2와 DCTA만으로 이루어질 수 있고, H2O2와 EDTA만으로도 이루어질 수 있다. 또한 30 중량%와는 다른 H2O2의 농도가 혼합물(601) 내에서 사용될 수 있다. 따라서, 본 발명의 설명은 제한하려는 것은 아니다. 대신에 본 발명의 설명은 본 발명의 범주를 설명하기 위한 것이고, 본 발명의 범주는 다음의 청구범위에서 설명된다.

Claims (5)

  1. 전자 구성요소를 제조하는 방법에 있어서,
    제 1 금속층을 제공하는 단계와,
    상기 제 1 금속층 위에 놓이는 제 2 금속층을 배치하는 단계로서, 상기 제 2 금속층은 상기 제 1 금속층과는 다르고, 상기 제 2 금속층은 제 1 금속층의 일부 위에 존재하지 않는, 제 2 금속층을 배치하는 단계와,
    상기 제 2 금속층 위의 상기 제 1 금속층을 선택적으로 에칭하기 위하여 에칭액 혼합물에 상기 제 1 및 제 2 금속층을 동시에 노출시키는 단계로서, 상기 에칭액 혼합물은 에칭액, 상기 에칭액 혼합물의 온도를 제어하기 위한 제 1 첨가제, 및 상기 제 2 금속층의 재증착을 감소시키기 위한 제 2 첨가제를 포함하는, 제 1 및 제 2 금속층을 동시에 노출시키는 단계를
    포함하는, 전자 구성요소를 제조하는 방법.
  2. 제 1항에 있어서, 상기 제 1 금속층과 제 2 금속층을 동시에 노출시키는 단계는, 금속층을 에칭하기 위하여 과산화수소와 1,2-사이클로헥실렌디니트릴로 테트라아세트산(1,2-cyclohexylenedinitrilo tetraacetic acid)을 포함하는 에칭액 혼합물을 제공하는 단계를 더 포함하는, 전자 구성요소를 제조하는 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 제 1 금속층과 제 2 금속층을 동시에 노출시키는 단계는, 에틸렌디니트릴로 테트라아세트산(ethylenedinitrilo tetraacetic acid)을 포함하는 상기 에칭액 혼합물을 제공하는 단계를 더 포함하는, 전자 구성요소를 제조하는 방법.
  4. 제 3항에 있어서, 상기 제 1 금속층과 제 2 금속층을 동시에 노출시키는 단계는, 에틸렌디니트릴로 테트라아세트산을 위해 에틸렌디니트릴로 테트라아세트산 테트라소디움염 디하이드레이트를 제공하는 단계를 더 포함하는, 전자 구성요소를 제조하는 방법.
  5. 제 1항 또는 제 2항에 있어서, 상기 제 1 금속층과 제 2 금속층을 동시에 노출시키는 단계는, 1,2-사이클로헥실렌디니트릴로 테트라아세트산을 위해 1,2-사이클로헥실렌디니트릴로 테트라아세트산 모노하이드레이트를 제공하는 단계를 더 포함하는, 전자 구성요소를 제조하는 방법.
KR1019990030306A 1998-07-30 1999-07-26 전자 구성 요소의 제조 방법 KR100617993B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/124,776 1998-07-30
US09/124,776 US6436300B2 (en) 1998-07-30 1998-07-30 Method of manufacturing electronic components
US09/124,776 1998-07-30

Publications (2)

Publication Number Publication Date
KR20000011968A KR20000011968A (ko) 2000-02-25
KR100617993B1 true KR100617993B1 (ko) 2006-08-31

Family

ID=22416737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030306A KR100617993B1 (ko) 1998-07-30 1999-07-26 전자 구성 요소의 제조 방법

Country Status (5)

Country Link
US (2) US6436300B2 (ko)
JP (1) JP4484271B2 (ko)
KR (1) KR100617993B1 (ko)
MY (1) MY118958A (ko)
TW (1) TW504766B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151007A1 (en) * 1997-05-09 2006-07-13 Bergman Eric J Workpiece processing using ozone gas and chelating agents
US20050194356A1 (en) * 1997-05-09 2005-09-08 Semitool, Inc. Removing photoresist from a workpiece using water and ozone and a photoresist penetrating additive
US7378355B2 (en) * 1997-05-09 2008-05-27 Semitool, Inc. System and methods for polishing a wafer
US6358788B1 (en) * 1999-08-30 2002-03-19 Micron Technology, Inc. Method of fabricating a wordline in a memory array of a semiconductor device
US20030062069A1 (en) * 2000-09-08 2003-04-03 Semitool, Inc Apparatus and methods for removing metallic contamination from wafer containers
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6596619B1 (en) * 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
US7541275B2 (en) * 2004-04-21 2009-06-02 Texas Instruments Incorporated Method for manufacturing an interconnect
US7622309B2 (en) * 2005-06-28 2009-11-24 Freescale Semiconductor, Inc. Mechanical integrity evaluation of low-k devices with bump shear
JP5627835B2 (ja) 2007-11-16 2014-11-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP2011222738A (ja) 2010-04-09 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法
JP2012114148A (ja) * 2010-11-22 2012-06-14 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US9006099B2 (en) * 2011-06-08 2015-04-14 Great Wall Semiconductor Corporation Semiconductor device and method of forming a power MOSFET with interconnect structure silicide layer and low profile bump
US9490193B2 (en) * 2011-12-01 2016-11-08 Infineon Technologies Ag Electronic device with multi-layer contact
US9093385B2 (en) * 2013-05-28 2015-07-28 Infineon Technologies Ag Method for processing a semiconductor workpiece with metallization
US9214436B2 (en) * 2014-02-04 2015-12-15 Globalfoundries Inc. Etching of under bump mettallization layer and resulting device
US20150262952A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd Bump structure and method for forming the same
CN104498950B (zh) * 2014-12-02 2018-01-02 江阴润玛电子材料股份有限公司 一种高选择性钛层腐蚀液组合物
CN111508919A (zh) * 2019-01-31 2020-08-07 联华电子股份有限公司 半导体装置及半导体装置的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701184A (nl) 1987-05-18 1988-12-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4787958A (en) 1987-08-28 1988-11-29 Motorola Inc. Method of chemically etching TiW and/or TiWN
DE69231971T2 (de) * 1991-01-24 2002-04-04 Wako Pure Chem Ind Ltd Lösungen zur Oberflächenbehandlung von Halbleitern
EP0517288B1 (en) 1991-04-29 1996-04-10 Koninklijke Philips Electronics N.V. Diffusion barrier enhancement in metallization structure for semiconductor device fabrication
US5211807A (en) 1991-07-02 1993-05-18 Microelectronics Computer & Technology Titanium-tungsten etching solutions
US5419808A (en) 1993-03-19 1995-05-30 Mitsubishi Denki Kabushiki Kaisha Etching solution and etching method for semiconductors
JP3135185B2 (ja) 1993-03-19 2001-02-13 三菱電機株式会社 半導体エッチング液，半導体エッチング方法，及びＧａＡｓ面の判定方法
US5462638A (en) 1994-06-15 1995-10-31 International Business Machines Corporation Selective etching of TiW for C4 fabrication
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US5620611A (en) 1996-06-06 1997-04-15 International Business Machines Corporation Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads
US5962384A (en) * 1997-10-28 1999-10-05 International Business Machines Corporation Method for cleaning semiconductor devices
US6465403B1 (en) * 1998-05-18 2002-10-15 David C. Skee Silicate-containing alkaline compositions for cleaning microelectronic substrates

Also Published As

Publication number Publication date
US20010008224A1 (en) 2001-07-19
JP2000106362A (ja) 2000-04-11
KR20000011968A (ko) 2000-02-25
US6413878B1 (en) 2002-07-02
MY118958A (en) 2005-02-28
TW504766B (en) 2002-10-01
JP4484271B2 (ja) 2010-06-16
US6436300B2 (en) 2002-08-20

Similar Documents

Publication Publication Date Title
KR100617993B1 (ko) 전자 구성 요소의 제조 방법
US5277756A (en) Post fabrication processing of semiconductor chips
KR100367702B1 (ko) 티타늄장벽층을포함하는솔더범프제조방법및구조
US6936923B2 (en) Method to form very a fine pitch solder bump using methods of electroplating
US5492235A (en) Process for single mask C4 solder bump fabrication
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
US9426894B2 (en) Fabrication method of wiring structure for improving crown-like defect
JPS6161258B2 (ko)
KR20050087840A (ko) 구리 상호 접속 구조체로의 본딩 구조체 및 방법
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US6391775B1 (en) Method of forming embedded copper interconnections and embedded copper interconnection structure
JP2001345336A (ja) 半導体装置の作製方法と、それに用いられる配線部材
JP3879410B2 (ja) リードフレームの製造方法
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
JPH09199505A (ja) 半導体装置およびその製造方法
US6225681B1 (en) Microelectronic interconnect structures and methods for forming the same
US7261828B2 (en) Bumping process
JP3308882B2 (ja) 半導体装置の電極構造の製造方法
JP4868379B2 (ja) 半導体素子およびその製造方法
US10796956B2 (en) Contact fabrication to mitigate undercut
JP2005129665A (ja) 半導体装置およびその製造方法
JPH04217323A (ja) 半導体装置用バンプ電極の製造方法
JP3335883B2 (ja) バンプ電極の製造方法
JP3166852B2 (ja) ボンディングパッド構造及びその製造方法
JP4730262B2 (ja) 半導体装置用ノンリードタイプのリードフレームの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120807

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130809

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140806

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee