KR100602133B1 - 반도체 소자의 마스크 패턴 형성 방법 - Google Patents

반도체 소자의 마스크 패턴 형성 방법 Download PDF

Info

Publication number
KR100602133B1
KR100602133B1 KR1020040115655A KR20040115655A KR100602133B1 KR 100602133 B1 KR100602133 B1 KR 100602133B1 KR 1020040115655 A KR1020040115655 A KR 1020040115655A KR 20040115655 A KR20040115655 A KR 20040115655A KR 100602133 B1 KR100602133 B1 KR 100602133B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
forming
exposure agent
pattern
mask pattern
Prior art date
Application number
KR1020040115655A
Other languages
English (en)
Other versions
KR20060077019A (ko
Inventor
심천만
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040115655A priority Critical patent/KR100602133B1/ko
Publication of KR20060077019A publication Critical patent/KR20060077019A/ko
Application granted granted Critical
Publication of KR100602133B1 publication Critical patent/KR100602133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 공정에서 마스크 패턴 형성 공정 시간을 단축하기 위한 반도체 소자의 마스크 패턴 형성 방법에 관한 것이다. 본 발명에 따른 반도체 소자의 마스크 패턴 형성 방법은, a) 반도체 소자의 장벽금속(Barrier Metal) 상에 저유전체(Low-k) 물질층을 증착한 후, 비아 패턴 작업 후에 하부층 노광제를 비아에 채우고, 상기 하부층 노광제 상부에 화학적 기상 증착(CVD) 산화막을 올린 후, 상기 CVD 산화막 상부에 상부층 노광제를 패턴을 형성하는 단계; b) 상부층 노광제를 이용하여 CVD 산화막 패턴을 형성하는 단계; c) CVD 산화막과 하부층 노광제의 높은 식각 선택비를 이용하여 하부층 노광제만 식각하여 트렌치를 형성하는 단계; d) 트렌치 하부에 형성된 저유전체(Low-k) 물질층의 일부를 식각하는 단계; 및 e) 하부층 노광제를 소각(ash)하여 패턴을 완성하는 단계를 포함한다. 본 발명에 따르면, 어떠한 물질로도 쉽게 만들 수 있고, 또한, 조건에 따라 다양한 특성을 가지고 있어 선택 폭이 넓은 CVD 산화막을 하드마스크로 이용하기 때문에, 종래 기술의 SOG에서 필요로 하는 경화 시간이 필요하지 않으므로 공정 시간을 단축할 수 있다.
반도체 소자, 마스크 패턴, CVD 산화막, SOG, 저유전체 물질

Description

반도체 소자의 마스크 패턴 형성 방법 {A method for forming a mask pattern of semiconductor device}
도 1a 내지 도 1e는 종래의 기술에 따른 반도체 소자의 마스크 패턴 형성 방법의 공정 흐름도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 마스크 패턴 형성 방법의 공정 흐름도이다.
본 발명은 반도체 소자의 마스크 패턴 형성 방법에 관한 것으로, 보다 구체적으로, 반도체 소자의 제조 공정에서 마스크 패턴 형성 공정 시간을 단축하기 위한 반도체 소자의 마스크 패턴 형성 방법에 관한 것이다.
반도체 소자의 마스크 패턴 형성에 있어서, 저전도성 물질인 저유전체(Low-k) 물질을 사용하면서 종래의 기술에 따른 식각(Etch) 방법을 사용할 경우, 트렌치 식각시에 비아(Via)에 장벽(fence)이 발생하게 된다. 이것은 비아에 채워지는 레지스트(resist)가 상기 저유전체(low-k) 물질보다 식각률(etch rate)이 떨어지기 때문에 상기 저유전체(Low-k) 물질 상부 부분에 계속 남아 장벽을 발생시키기 때문 이다.
최근, 전술한 현상을 없애기 위해 레지스트 상에 스핀 온 글래스(Spin on Glass: SOG)를 덮고, 상기 SOG의 패턴 작업(patterning) 후에 레지스트만 트렌치 깊이 이상으로 제거해 놓고, 후속적으로 상기 저유전체(low-k) 물질을 식각하는 공정을 사용하고 있다. 이러한 공정을 S-MAP(Stacked Mask Process)라고 하며, 이때, 상기 SOG와 레지스트의 식각 선택비가 20:1 정도로서, 상기 SOG를 하드마스크(Hardmask)로 사용할 수 있다.
도 1a 내지 도 1e는 종래의 기술에 따른 반도체 소자의 마스크 패턴 형성 방법의 공정 흐름도이다.
종래의 기술에 따른 반도체 소자의 마스크 패턴 형성 방법은, 먼저, 도 1a를 참조하면, 비아 패턴 작업 후에 트렌치 패턴 작업을 실시하기 위해 하부층 노광제(13)를 상기 비아에 채우고, 그 상부에 SOG(14)를 올린 후 상부층 노광제(15)를 패턴 작업하게 된다.
여기서, 도면부호 11은 SiC 계열의 장벽금속(barrier)이고, 도면부호 12는 저유전체(Low-k) 물질층을 나타낸다. 여기서, 상기 저유전체(Low-k) 층(12)에는 캡층(capping layer)으로서 SiO2 계열의 물질을 사용하기도 한다.
다음으로, 도 1b를 참조하면, 상기 상부층 노광제(15)를 이용하여 상기 SOG(14)를 패턴 작업한다. 여기서, 도면부호 14'는 패턴 작업에 의해 식각된 SOG를 나타낸다.
다음으로, 도 1c를 참조하면, 상기 SOG(14')와 하부층 노광제(13)인 레지스트의 높은 선택비를 이용하여 상기 하부층 노광제(13)만 식각할 수 있고, 이때, 트렌치 패턴 깊이보다 높게 과도식각(over-etch)한다. 여기서, 도면부호 A는 과도식각된 부위를 나타낸다.
다음으로, 도 1d를 참조하면, 상기 트렌치에 반응성 이온 식각(RIE)을 실시하게 된다. 이때, 저유전체(Low-k) 물질층(12) 식각시에, 상기 SOG(14')도 함께 식각되고, 이때, 도면부호 B로 도시된 바와 같이, 상기 하부층 노광제(13')도 일부 식각된다.
다음으로, 도 1e를 참조하면, 상기 하부층 노광제(13')를 소각(ash)하여 패턴이 완성된다.
그러나, 종래 기술에 따른 반도체 소자의 마스크 패턴 형성 방법은 회전 주조(Spin casting) 방식인 스핀 온 글래스(Spin on Glass: SOG)를 이용하기 때문에 경화(curing) 시간이 필요하고, 이에 따라 공정 시간이 길어지는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 화학적 기상 증착(Chemical Vapor Deposition: CVD) 산화막(oxide)을 하드마스크(hardmask)로 이용함으로써, 마스크 패턴 형성 공정 시간을 단축할 수 있는 반도체 소자의 마스크 패턴 형성 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 반도체 소자의 마스 크 패턴 형성 방법은,
a) 반도체 소자의 장벽금속(Barrier Metal) 상에 저유전체(Low-k) 물질층을 증착한 후, 비아 패턴 작업 후에 하부층 노광제를 비아에 채우고, 상기 하부층 노광제 상부에 화학적 기상 증착(CVD) 산화막을 올린 후, 상기 CVD 산화막 상부에 상부층 노광제를 패턴을 형성하는 단계;
b) 상기 상부층 노광제를 이용하여 상기 CVD 산화막 패턴을 형성하는 단계;
c) 상기 CVD 산화막과 하부층 노광제의 높은 식각 선택비를 이용하여 상기 하부층 노광제만 식각하여 트렌치를 형성하는 단계;
d) 상기 트렌치 하부에 형성된 저유전체(Low-k) 물질층의 일부를 식각하는 단계; 및
e) 상기 하부층 노광제를 소각(ash)하여 패턴을 완성하는 단계
를 포함하는 것을 특징으로 한다.
여기서, 상기 a) 단계의 CVD 산화막(24)은 0℃∼450℃ 온도에서 증착되는 것을 특징으로 한다.
여기서, 상기 a) 단계의 저유전체(Low-k)층은 캡층(capping layer)인 SiO2 계열의 물질을 사용하는 것을 특징으로 한다.
여기서, 상기 c) 단계의 식각은 트렌치 패턴 깊이보다 높게 과도식각(over-etch)하는 것을 특징으로 한다.
여기서, 상기 d) 단계의 식각은 반응성 이온 식각(RIE)을 이용하며, 상기 d) 단계의 저유전체(Low-k) 물질층 식각시에 상기 CVD 산화막도 함께 식각되고, 상기 하부층 노광제 일부가 식각되는 것을 특징으로 한다.
본 발명에 따르면, 회전 주조(Spin casting) 방식인 SOG를 이용하지 않는 대신에, 어떠한 물질로도 쉽게 만들 수 있고, 조건에 따라 다양한 특성을 가지고 있어 선택 폭이 넓은 CVD 산화막을 하드마스크로 이용하기 때문에, 종래 기술의 SOG에서 필요로 하는 경화 시간이 필요하지 않으므로 공정 시간을 단축할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예에 따른 반도체 소자의 마스크 패턴 형성 방법을 설명한다.
본 발명의 실시예는 회전 주조(Spin casting) 방식인 스핀 온 글래스(Spin on Glass: SOG)를 이용하지 않고 화학적 기상 증착(CVD) 산화막(oxide)을 하드마스크(hardmask)로 이용한다.
상기 CVD 산화막은 어떠한 물질로도 쉽게 만들 수 있고 조건에 따라 다양한 특성을 가지고 있어 선택 폭이 넓다. 또한, 상기 CVD 산화막은 종래의 기술에 따른 SOG에서 필요로 하는 경화(curing) 시간이 필요하지 않으므로 공정 시간을 단축할 수 있다.
한편, 도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 마스크 패턴 형성 방법의 공정 흐름도이다.
본 발명의 실시예에 따른 반도체 소자의 마스크 패턴 형성 방법은, 먼저, 도 2a를 참조하면, 비아 패턴 작업 후에 트렌치 패턴 작업을 실시하기 위해 하부층 노 광제(23)를 비아에 채우고, 그 상부에 종래 기술에 따른 도 1a에 도시된 SOG(14) 대신에 CVD 산화막(24)을 올리고, 그 상부에 상부층 노광제(25)를 패턴 작업하게 된다. 여기서, 상기 CVD 산화막(24)은 0℃∼450℃ 온도에서 증착하게 되며, 상기 CVD 산화막(24)은 어떠한 물질로도 쉽게 만들 수 있고, 조건에 따라 다양한 특성을 가지고 있어 선택 폭이 넓으며, 종래 기술에 따른 SOG(14)를 사용할 경우처럼 경화 시간이 필요하지 않기 때문에 공정 시간을 단축시킬 수 있다.
여기서, 도면부호 21은 SiC 계열의 장벽금속(Barrier Metal)이고, 도면부호 22는 저유전체(Low-k) 물질층이다. 여기서, 상기 저유전체(Low-k)층(22)에는 캡층(capping layer)인 SiO2 계열의 물질을 사용할 수 있다.
다음으로, 도 2b를 참조하면, 상기 상부층 노광제(25)를 이용해 CVD 산화막(24)을 패턴 작업하게 된다.
다음으로, 도 2c를 참조하면, 상기 CVD 산화막(24)과 하부층 노광제(23)인 레지스트의 높은 선택비를 이용해 상기 하부층 노광제(23)만 식각할 수 있고, 이때, 트렌치 패턴 깊이보다 높게 과도식각(over-etch)한다. 여기서, 도면부호 C는 과도식각된 부위를 나타낸다.
다음으로, 도 2d를 참조하면, 상기 트렌치에 반응성 이온 식각(RIE)을 실시하며, 이때, 저유전체(Low-k) 물질층(22) 식각시 상기 CVD 산화막(24')도 함께 식각되고, 또한, 도면부호 D로 도시된 바와 같이, 상기 하부층 노광제(23')도 일부 식각된다.
다음으로, 도 2e를 참조하면, 마지막으로 상기 하부층 노광제(23')를 소각(ash)하여 패턴을 완성하게 된다.
결국, 본 발명의 실시예에 따른 반도체 소자의 마스크 패턴 형성 방법은, 쉽게 만들 수 있고, 조건에 따라 다양한 특성을 가지고 있어 선택 폭이 넓은 CVD 산화막을 하드마스크로 이용함으로써, 반도체 소자의 마스크 패턴 형성 공정 시간을 단축할 수 있게 된다.
이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.
본 발명에 따르면, 회전 주조(Spin casting) 방식인 SOG를 이용하지 않는 대신에, 어떠한 물질로도 쉽게 만들 수 있고, 조건에 따라 다양한 특성을 가지고 있어 선택 폭이 넓은 CVD 산화막을 하드마스크로 이용하기 때문에, 종래 기술의 SOG에서 필요로 하는 경화 시간이 필요하지 않으므로 공정 시간을 단축할 수 있다.

Claims (7)

  1. 반도체 소자의 마스크 패턴 형성 방법에 있어서,
    a) 반도체 소자의 장벽금속(Barrier Metal) 상에 저유전체(Low-k) 물질층을 증착한 후, 비아 패턴 작업 후에 하부층 노광제를 비아에 채우고, 상기 하부층 노광제 상부에 화학적 기상 증착(CVD) 산화막을 올린 후, 상기 CVD 산화막 상부에 상부층 노광제를 패턴을 형성하는 단계;
    b) 상기 상부층 노광제를 이용하여 상기 CVD 산화막 패턴을 형성하는 단계;
    c) 상기 CVD 산화막과 하부층 노광제의 높은 식각 선택비를 이용하여 상기 하부층 노광제만 식각하여 트렌치를 형성하는 단계;
    d) 상기 트렌치 하부에 형성된 저유전체(Low-k) 물질층의 일부를 식각하는 단계; 및
    e) 상기 하부층 노광제를 소각(ash)하여 패턴을 완성하는 단계
    를 포함하는 반도체 소자의 마스크 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 a) 단계의 CVD 산화막(24)은 0℃∼450℃ 온도에서 증착되는 것을 특징으로 하는 반도체 소자의 마스크 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 a) 단계의 저유전체(Low-k)층은 캡층(capping layer)인 SiO2 계열의 물질을 사용하는 것을 특징으로 하는 반도체 소자의 마스크 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 c) 단계의 식각은 트렌치 패턴 깊이보다 높게 과도식각(over-etch)하는 것을 특징으로 하는 반도체 소자의 마스크 패턴 형성 방법.
  5. 제1항에 있어서,
    상기 d) 단계의 식각은 반응성 이온 식각(RIE)을 이용하는 것을 특징으로 하는 반도체 소자의 마스크 패턴 형성 방법.
  6. 제1항에 있어서,
    상기 d) 단계의 저유전체(Low-k) 물질층 식각시에 상기 CVD 산화막도 함께 식각되는 것을 특징으로 하는 반도체 소자의 마스크 패턴 형성 방법.
  7. 제1항에 있어서,
    상기 d) 단계의 저유전체(Low-k) 물질층 식각시에 상기 하부층 노광제 일부가 식각되는 것을 특징으로 하는 반도체 소자의 마스크 패턴 형성 방법.
KR1020040115655A 2004-12-29 2004-12-29 반도체 소자의 마스크 패턴 형성 방법 KR100602133B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115655A KR100602133B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 마스크 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115655A KR100602133B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 마스크 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20060077019A KR20060077019A (ko) 2006-07-05
KR100602133B1 true KR100602133B1 (ko) 2006-07-19

Family

ID=37169144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115655A KR100602133B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 마스크 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100602133B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353305A (ja) 1999-06-11 2000-12-19 Sumitomo Metal Ind Ltd 有機膜エッチング方法、磁気ヘッドの製造方法及び磁気ヘッド
JP2001015597A (ja) 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2004214388A (ja) 2002-12-27 2004-07-29 Tokyo Electron Ltd 基板処理方法
KR20040079180A (ko) * 2003-03-06 2004-09-14 삼성전자주식회사 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353305A (ja) 1999-06-11 2000-12-19 Sumitomo Metal Ind Ltd 有機膜エッチング方法、磁気ヘッドの製造方法及び磁気ヘッド
JP2001015597A (ja) 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2004214388A (ja) 2002-12-27 2004-07-29 Tokyo Electron Ltd 基板処理方法
KR20040079180A (ko) * 2003-03-06 2004-09-14 삼성전자주식회사 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법

Also Published As

Publication number Publication date
KR20060077019A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100714305B1 (ko) 자기정렬 이중패턴의 형성방법
US6331479B1 (en) Method to prevent degradation of low dielectric constant material in copper damascene interconnects
KR100386622B1 (ko) 듀얼 다마신 배선 형성방법
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US6989317B1 (en) Trench formation in semiconductor integrated circuits (ICs)
KR100602133B1 (ko) 반도체 소자의 마스크 패턴 형성 방법
CN111293075B (zh) 半导体装置的精密互连形成方法
KR100899084B1 (ko) 나노 비아 형성방법 및 이를 이용한 금속배선 제조방법
KR20010063516A (ko) 비아 퍼스트 듀얼 대머신 공정을 사용한 반도체 소자제조방법
KR100694975B1 (ko) 반도체 소자의 금속배선 형성방법
KR100604414B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100619401B1 (ko) 반도체 소자의 제조 방법
KR20050046428A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100460718B1 (ko) 금속 절연체 금속 캐패시터 제조 방법
KR20040009252A (ko) 이중 다마신 공정에 의한 비아홀 및 트렌치 구조 및 이를형성하는 방법
KR100850088B1 (ko) 반도체장치의 제조방법
KR100875028B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR100590393B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20060039571A (ko) 금속 배선 형성 방법
KR100842670B1 (ko) 반도체 소자 제조방법
KR100632071B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20040056024A (ko) 반도체 소자의 제조 방법
KR100607367B1 (ko) 반도체 장치의 콘택 형성 방법
KR100571408B1 (ko) 반도체 소자의 듀얼 다마신 배선 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee