JP2001015597A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001015597A JP2001015597A JP11185852A JP18585299A JP2001015597A JP 2001015597 A JP2001015597 A JP 2001015597A JP 11185852 A JP11185852 A JP 11185852A JP 18585299 A JP18585299 A JP 18585299A JP 2001015597 A JP2001015597 A JP 2001015597A
- Authority
- JP
- Japan
- Prior art keywords
- film
- organic silicon
- resist
- silicon
- polysilane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】ポリシラン膜を選択的に剥離する。
【解決手段】半導体基板１１上の酸化膜１２にメタル配
線１３が形成されたダマシン構造を形成する。そして、
シリコン酸化膜１４及びレジスト膜１６を順次形成す
る。図１（ｂ）に示すように、レジスト膜１６をパター
ニングした後、ＲＩＥによりポリシラン膜１５をエッチ
ングする。図１（ｃ）に示すように、ＲＩＥによりシリ
コン酸化膜１４をエッチングし、メタル配線１３を露出
させる。次いで、図１（ｄ）に示すように、基板温度を
常温に設定し、Ｏ2 ガスを用いたＲＩＥによりレジスト
膜１６の表面の硬化層を除去する。次いで、基板温度を
常温に設定した状態で、ＣＦ4 ／Ｏ2 混合ガスを用いた
ダウンフローアッシングにより、レジスト膜１６及びポ
リシラン膜１５の剥離を行う。
線１３が形成されたダマシン構造を形成する。そして、
シリコン酸化膜１４及びレジスト膜１６を順次形成す
る。図１（ｂ）に示すように、レジスト膜１６をパター
ニングした後、ＲＩＥによりポリシラン膜１５をエッチ
ングする。図１（ｃ）に示すように、ＲＩＥによりシリ
コン酸化膜１４をエッチングし、メタル配線１３を露出
させる。次いで、図１（ｄ）に示すように、基板温度を
常温に設定し、Ｏ2 ガスを用いたＲＩＥによりレジスト
膜１６の表面の硬化層を除去する。次いで、基板温度を
常温に設定した状態で、ＣＦ4 ／Ｏ2 混合ガスを用いた
ダウンフローアッシングにより、レジスト膜１６及びポ
リシラン膜１５の剥離を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、有機シリコン膜の
剥離技術に関し、特に反射防止膜として用いた有機シリ
コン膜を剥離する半導体装置の製造方法に関する。
剥離技術に関し、特に反射防止膜として用いた有機シリ
コン膜を剥離する半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体デバイスの微細化のためにレジス
ト解像度の向上が要求されている。このためには、レジ
スト薄膜化とレジスト下からの光反射を抑制する反射防
止膜（ＡＲＬ：Anti Reflective Layer）の使用が有効
である。ところが、従来の有機ＡＲＬでは、光源の短波
長化に伴い、レジスト／有機ＡＲＬ界面からの光反射が
無視できなくなってきた。
ト解像度の向上が要求されている。このためには、レジ
スト薄膜化とレジスト下からの光反射を抑制する反射防
止膜（ＡＲＬ：Anti Reflective Layer）の使用が有効
である。ところが、従来の有機ＡＲＬでは、光源の短波
長化に伴い、レジスト／有機ＡＲＬ界面からの光反射が
無視できなくなってきた。
【０００３】そこで、レジストに近い光学特性を有する
新しいＡＲＬとして有機シリコン膜を用いることが提案
されている。この有機シリコン膜は、シリコンとシリコ
ンとの結合を主鎖に有する有機シリコン化合物を含有
し、ガラス転移温度０℃以上のものである。
新しいＡＲＬとして有機シリコン膜を用いることが提案
されている。この有機シリコン膜は、シリコンとシリコ
ンとの結合を主鎖に有する有機シリコン化合物を含有
し、ガラス転移温度０℃以上のものである。
【０００４】レジスト／有機シリコン化合物／下地層の
構造を有する多層膜において、レジストをマスクに用い
て溝及びホールの形成を行った後の下地層表面には、酸
化膜・窒化膜・金属膜（Ａｌ系，Ｗ系，Ｔｉ系）等が存
在する。溝及びホールの形成後には、レジスト及び有機
シリコン膜を下地に対して高選択剥離する必要がある。
構造を有する多層膜において、レジストをマスクに用い
て溝及びホールの形成を行った後の下地層表面には、酸
化膜・窒化膜・金属膜（Ａｌ系，Ｗ系，Ｔｉ系）等が存
在する。溝及びホールの形成後には、レジスト及び有機
シリコン膜を下地に対して高選択剥離する必要がある。
【０００５】従来の有機ＡＲＬは酸素ガスを主体とした
ダウンフローアッシングにより剥離していた。このアッ
シングでは、有機ＡＲＬ中の炭素・酸素・水素原子が活
性ガス中の酸素ラジカルと反応し、高選択剥離が実現さ
れていた。この時の反応生成物は、ＣＯ2 ，Ｏ2 ，Ｈ2
Ｏ等であると考えられているが、充分な剥離速度を得る
ために、通常基板温度を２００℃以上に上昇させて反応
性を高める方法が用いられていた。
ダウンフローアッシングにより剥離していた。このアッ
シングでは、有機ＡＲＬ中の炭素・酸素・水素原子が活
性ガス中の酸素ラジカルと反応し、高選択剥離が実現さ
れていた。この時の反応生成物は、ＣＯ2 ，Ｏ2 ，Ｈ2
Ｏ等であると考えられているが、充分な剥離速度を得る
ために、通常基板温度を２００℃以上に上昇させて反応
性を高める方法が用いられていた。
【０００６】有機シリコン膜の剥離は、ＣＦ4 ／Ｏ2 混
合ガスを用いたダウンフローアッシングにより、基板温
度が１００℃以上の領域で行われていた。しかし、この
剥離方法では、有機シリコン膜のエッチング速度が遅い
ために、シリコン酸化膜等の下地層に対する選択比が５
０以下である。
合ガスを用いたダウンフローアッシングにより、基板温
度が１００℃以上の領域で行われていた。しかし、この
剥離方法では、有機シリコン膜のエッチング速度が遅い
ために、シリコン酸化膜等の下地層に対する選択比が５
０以下である。
【０００７】そのため、充分な反射防止膜特性を得るた
めに必要な膜厚１５００Å以上のポリシランを５０％オ
ーバーエッチングの条件で剥離を行うと、溝又はコンタ
クトホールが側壁片側で最低５０Åは広がり、寸法変換
差が増大するという問題があった。
めに必要な膜厚１５００Å以上のポリシランを５０％オ
ーバーエッチングの条件で剥離を行うと、溝又はコンタ
クトホールが側壁片側で最低５０Åは広がり、寸法変換
差が増大するという問題があった。
【０００８】また、下地層が低誘電率の有機シリコン酸
化膜であった場合、溝又は側壁において、表面から最低
２０００Å程度の領域に炭素脱離層が生成されてしま
い、誘電率が増大するという問題があった。
化膜であった場合、溝又は側壁において、表面から最低
２０００Å程度の領域に炭素脱離層が生成されてしま
い、誘電率が増大するという問題があった。
【０００９】また、コンタクトホールの穴底にＴｉ，Ｔ
ｉＮ，Ａｌ，Ｗ等の金属材が存在する場合には、有機シ
リコン膜を剥離する際にエッチングが進行してしまうと
いう問題があった。
ｉＮ，Ａｌ，Ｗ等の金属材が存在する場合には、有機シ
リコン膜を剥離する際にエッチングが進行してしまうと
いう問題があった。
【００１０】
【発明が解決しようとする課題】従来の有機シリコン膜
の剥離方法では、有機シリコン膜のエッチング速度が遅
く、下地層に対して充分な選択比をとることができず
に、下地層もエッチングされてしまい、寸法変換差が増
大するという問題があった。
の剥離方法では、有機シリコン膜のエッチング速度が遅
く、下地層に対して充分な選択比をとることができず
に、下地層もエッチングされてしまい、寸法変換差が増
大するという問題があった。
【００１１】また、下地層が有機シリコン酸化膜であっ
た場合、表面から２０００Å程度の領域に炭素脱離層が
形成されるという問題があった。
た場合、表面から２０００Å程度の領域に炭素脱離層が
形成されるという問題があった。
【００１２】本発明の目的は、下地層に対する有機シリ
コン膜の選択比の増大させ、寸法変化差の抑制を図り得
る半導体装置の製造方法を提供することにある。
コン膜の選択比の増大させ、寸法変化差の抑制を図り得
る半導体装置の製造方法を提供することにある。
【００１３】また、本発明の別の目的は、下地層が有機
シリコン酸化膜であった場合に、有機シリコン膜の剥離
時に形成される炭素脱離層の形成を抑制し、誘電率の増
大を抑制し得る半導体装置の製造方法を提供することに
ある。
シリコン酸化膜であった場合に、有機シリコン膜の剥離
時に形成される炭素脱離層の形成を抑制し、誘電率の増
大を抑制し得る半導体装置の製造方法を提供することに
ある。
【００１４】
【課題を解決するための手段】［構成］本発明は、上記
目的を達成するために以下のように構成されている。
目的を達成するために以下のように構成されている。
【００１５】（１）本発明（請求項１）の半導体装置の
製造方法は、半導体基板上の下地層上に形成された、シ
リコンとシリコンとの結合を主鎖にする有機シリコン化
合物を含有するガラス転移温度が０℃以上の有機シリコ
ン膜を剥離するに際し、８０℃以下の基板温度でフッ素
及び酸素を含む反応ガスを用いたプラズマエッチングを
行うことを特徴とする。
製造方法は、半導体基板上の下地層上に形成された、シ
リコンとシリコンとの結合を主鎖にする有機シリコン化
合物を含有するガラス転移温度が０℃以上の有機シリコ
ン膜を剥離するに際し、８０℃以下の基板温度でフッ素
及び酸素を含む反応ガスを用いたプラズマエッチングを
行うことを特徴とする。
【００１６】（２）本発明（請求項２）の半導体装置の
製造方法は、半導体基板上に形成された被加工膜上に、
シリコンとシリコンとの結合を主鎖にする有機シリコン
化合物を含有するガラス転移温度が０℃以上の有機シリ
コン膜からなる反射防止膜を形成する工程と、前記反射
防止膜上に所定パターンのレジスト膜を形成する工程
と、前記レジスト膜をマスクに前記反射防止膜及び被加
工膜をエッチングする工程と、８０℃以下の基板温度
で、フッ素及び酸素を含む反応ガスを用いたプラズマエ
ッチングにより前記レジスト膜及び反射防止膜を剥離す
る工程とを含むことを特徴とする。
製造方法は、半導体基板上に形成された被加工膜上に、
シリコンとシリコンとの結合を主鎖にする有機シリコン
化合物を含有するガラス転移温度が０℃以上の有機シリ
コン膜からなる反射防止膜を形成する工程と、前記反射
防止膜上に所定パターンのレジスト膜を形成する工程
と、前記レジスト膜をマスクに前記反射防止膜及び被加
工膜をエッチングする工程と、８０℃以下の基板温度
で、フッ素及び酸素を含む反応ガスを用いたプラズマエ
ッチングにより前記レジスト膜及び反射防止膜を剥離す
る工程とを含むことを特徴とする。
【００１７】本発明の好ましい実施態様を以下に記す。
前記レジスト膜及び反射防止膜を剥離する工程の前に、
酸素を含む反応ガスを用いたＲＩＥにより前記レジスト
膜の表層をエッチングすること。前記反応ガスが水素ガ
ス及び窒素ガスを含むこと。前記プラズマエッチングと
して、ダウンフローアッシングを用いること。
前記レジスト膜及び反射防止膜を剥離する工程の前に、
酸素を含む反応ガスを用いたＲＩＥにより前記レジスト
膜の表層をエッチングすること。前記反応ガスが水素ガ
ス及び窒素ガスを含むこと。前記プラズマエッチングと
して、ダウンフローアッシングを用いること。
【００１８】前記被加工膜（下地層）がシリコン酸化
膜、シリコン窒化膜或いは有機シリコン酸化膜であるこ
と。前記被加工膜の加工によりＴｉ系材料，Ａｌ系材
料，Ｗ系材料等の金属膜が露出すること。［作用］本発
明は、上記構成によって以下の作用・効果を有する。
膜、シリコン窒化膜或いは有機シリコン酸化膜であるこ
と。前記被加工膜の加工によりＴｉ系材料，Ａｌ系材
料，Ｗ系材料等の金属膜が露出すること。［作用］本発
明は、上記構成によって以下の作用・効果を有する。
【００１９】８０℃以下の温度で、フッ素及び酸素を含
む反応ガスを用いたプラズマエッチングで有機シリコン
膜の剥離を行うことにより、有機シリコン膜のエッチン
グ速度が速くなるため、下地層に対して高い選択比で有
機シリコン膜を剥離することができる。
む反応ガスを用いたプラズマエッチングで有機シリコン
膜の剥離を行うことにより、有機シリコン膜のエッチン
グ速度が速くなるため、下地層に対して高い選択比で有
機シリコン膜を剥離することができる。
【００２０】また、基板温度の低温下により、有機シリ
コン酸化膜の表層に形成される炭素脱離層の生成速度が
低下するため、誘電率の増大を抑制することができる。
コン酸化膜の表層に形成される炭素脱離層の生成速度が
低下するため、誘電率の増大を抑制することができる。
【００２１】また、レジスト膜及び有機シリコン膜の剥
離を行う前に、レジスト膜の表層をＯ2 ガスを用いたＲ
ＩＥにより除去することにより、酸素及びフッ素を含む
反応ガスを用いたプラズマエッチング工程のみによる剥
離に比べて、剥離時間を短縮することができるため、ス
ループットの向上を図ることができる。
離を行う前に、レジスト膜の表層をＯ2 ガスを用いたＲ
ＩＥにより除去することにより、酸素及びフッ素を含む
反応ガスを用いたプラズマエッチング工程のみによる剥
離に比べて、剥離時間を短縮することができるため、ス
ループットの向上を図ることができる。
【００２２】更に、反応ガスが水素ガス及び窒素ガスを
含むことにより、レジストの剥離時間が短くなり、スル
ープットの上昇を図ることができる。
含むことにより、レジストの剥離時間が短くなり、スル
ープットの上昇を図ることができる。
【００２３】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。
を参照して説明する。
【００２４】［第１実施形態］図１は、本発明の第１実
施形態に係わる半導体装置の製造方法を示す工程断面図
である。先ず、図１（ａ）に示すように、半導体基板１
１上の酸化膜１２にメタル配線１３が形成されたダマシ
ン構造を形成する。そして、膜厚８０００Åのシリコン
酸化膜１４を堆積した後、膜厚１５００Åのポリジフェ
ニルシランを成分樹脂とするポリシラン膜（有機シリコ
ン膜）１５を塗布形成する。更に、ポリシラン膜１５上
に、膜厚０．６μｍのレジスト膜１６を塗布形成する。
なお、ポリシラン膜１５は、シリコンとシリコンとの結
合を主鎖にする有機シリコン化合物を含有し、ガラス転
移温度が０℃以上である。
施形態に係わる半導体装置の製造方法を示す工程断面図
である。先ず、図１（ａ）に示すように、半導体基板１
１上の酸化膜１２にメタル配線１３が形成されたダマシ
ン構造を形成する。そして、膜厚８０００Åのシリコン
酸化膜１４を堆積した後、膜厚１５００Åのポリジフェ
ニルシランを成分樹脂とするポリシラン膜（有機シリコ
ン膜）１５を塗布形成する。更に、ポリシラン膜１５上
に、膜厚０．６μｍのレジスト膜１６を塗布形成する。
なお、ポリシラン膜１５は、シリコンとシリコンとの結
合を主鎖にする有機シリコン化合物を含有し、ガラス転
移温度が０℃以上である。
【００２５】次いで、図１（ｂ）に示すように、周知の
リソグラフィ技術を用いてレジスト膜１６をパターニン
グした後、Ｃｌ2 ガスを用いたＲＩＥによりポリシラン
膜１５をエッチングする。次いで、図１（ｃ）に示すよ
うに、Ｃ4Ｆ8／ＣＯ／Ｏ2 ／Ａｒ混合ガスを用いたＲＩ
Ｅによりシリコン酸化膜１４をエッチングし、メタル配
線１３を露出させる。次いで、図１（ｄ）に示すよう
に、後述するプロセスを用いて、レジスト膜１６及びポ
リシラン膜１５を剥離する。
リソグラフィ技術を用いてレジスト膜１６をパターニン
グした後、Ｃｌ2 ガスを用いたＲＩＥによりポリシラン
膜１５をエッチングする。次いで、図１（ｃ）に示すよ
うに、Ｃ4Ｆ8／ＣＯ／Ｏ2 ／Ａｒ混合ガスを用いたＲＩ
Ｅによりシリコン酸化膜１４をエッチングし、メタル配
線１３を露出させる。次いで、図１（ｄ）に示すよう
に、後述するプロセスを用いて、レジスト膜１６及びポ
リシラン膜１５を剥離する。
【００２６】レジスト膜１６及びポリシラン膜１５の剥
離工程について詳述する。本実施形態では、レジスト膜
１６及びポリシラン膜１５の剥離は、２ステップのプラ
ズマプロセスを用いている。
離工程について詳述する。本実施形態では、レジスト膜
１６及びポリシラン膜１５の剥離は、２ステップのプラ
ズマプロセスを用いている。
【００２７】先ず始めに、基板温度を常温に設定し、Ｏ
2 ガスを用いたＲＩＥによりレジスト膜１６の表面の硬
化層を除去する。予めレジスト膜１６の表面硬化層を除
去することにより、次の工程のダウンフローアッシング
時間を短縮することができる。
2 ガスを用いたＲＩＥによりレジスト膜１６の表面の硬
化層を除去する。予めレジスト膜１６の表面硬化層を除
去することにより、次の工程のダウンフローアッシング
時間を短縮することができる。
【００２８】次いで、基板温度を常温に設定した状態
で、ＣＦ4 ／Ｏ2 混合ガスを用いたダウンフローアッシ
ングにより、レジスト膜１６及びポリシラン膜１５の剥
離を行う。ダウンフローアッシング時にフッ素（Ｆ）原
子を含むガスを用いることにより、ポリシラン膜中のＳ
ｉ原子をＳｉＦ4 等の形でエッチングすることが可能に
なる。また、ポリシラン膜中の炭素・酸素・水素原子
が、活性化された反応ガス中の酸素ラジカルと反応し、
ＣＯ2 ，Ｏ2 ，Ｈ2 Ｏ等の形でエッチングされる。
で、ＣＦ4 ／Ｏ2 混合ガスを用いたダウンフローアッシ
ングにより、レジスト膜１６及びポリシラン膜１５の剥
離を行う。ダウンフローアッシング時にフッ素（Ｆ）原
子を含むガスを用いることにより、ポリシラン膜中のＳ
ｉ原子をＳｉＦ4 等の形でエッチングすることが可能に
なる。また、ポリシラン膜中の炭素・酸素・水素原子
が、活性化された反応ガス中の酸素ラジカルと反応し、
ＣＯ2 ，Ｏ2 ，Ｈ2 Ｏ等の形でエッチングされる。
【００２９】図２に、ポリシラン膜のエッチング速度の
温度依存性を調べた結果を示す。図２に示すように、ポ
リシラン膜は基板温度が低下すると共にエッチング速度
が増加することが分かる。また更に、ポリシラン膜のエ
ッチング速度は、８０℃以下になると急激に速くなるこ
とが分かる。
温度依存性を調べた結果を示す。図２に示すように、ポ
リシラン膜は基板温度が低下すると共にエッチング速度
が増加することが分かる。また更に、ポリシラン膜のエ
ッチング速度は、８０℃以下になると急激に速くなるこ
とが分かる。
【００３０】それに対し、図３に示すように、シリコン
酸化膜・シリコン窒化膜・ポリシリコン膜は基板温度が
低下するほどエッチング速度が減少する。図３は、ポリ
シリコン膜（μ−ｐｏｌｙ）、シリコン窒化膜（Ｓｉ
Ｎ），ＴＥＯＳ膜（α−ＴＥＯＳ（塗布膜），ＬＰ−Ｔ
ＥＯＳ（ＣＶＤ膜）），及びＢＳＧ膜のエッチング速度
の温度依存性を示す特性図である。
酸化膜・シリコン窒化膜・ポリシリコン膜は基板温度が
低下するほどエッチング速度が減少する。図３は、ポリ
シリコン膜（μ−ｐｏｌｙ）、シリコン窒化膜（Ｓｉ
Ｎ），ＴＥＯＳ膜（α−ＴＥＯＳ（塗布膜），ＬＰ−Ｔ
ＥＯＳ（ＣＶＤ膜）），及びＢＳＧ膜のエッチング速度
の温度依存性を示す特性図である。
【００３１】また、図２及び図３に示すエッチング速度
の温度依存性から、ポリシラン膜（ＰＳ）に対する各膜
の選択比の温度依存性を求めた結果を図４に示す。図４
に示すように、基板温度が低下するほど各膜に対するポ
リシラン膜の選択比が増加することが分かる。
の温度依存性から、ポリシラン膜（ＰＳ）に対する各膜
の選択比の温度依存性を求めた結果を図４に示す。図４
に示すように、基板温度が低下するほど各膜に対するポ
リシラン膜の選択比が増加することが分かる。
【００３２】そのため、常温でポリシラン膜１５の剥離
を行えば、下地層のポリシラン膜１５を酸化膜に対して
５０以上の選択比でエッチングすることができ、レジス
ト膜１６及びポリシラン膜１５の剥離後のシリコン酸化
膜１４の寸法変換差は５０Å以内であった。
を行えば、下地層のポリシラン膜１５を酸化膜に対して
５０以上の選択比でエッチングすることができ、レジス
ト膜１６及びポリシラン膜１５の剥離後のシリコン酸化
膜１４の寸法変換差は５０Å以内であった。
【００３３】更に、基板温度が低下と共に、Ａｌ系，Ｗ
系又はＴｉ系等の金属材のエッチング速度が減少する。
そのため、溝又はコンタクトホールの底に露出するメタ
ル配線１３のエッチング量も基板温度が低下すると共に
減少するため、レジスト膜１６及びポリシラン膜１５の
剥離後もメタル配線１３のエッチング量は５０Å以下で
あった。
系又はＴｉ系等の金属材のエッチング速度が減少する。
そのため、溝又はコンタクトホールの底に露出するメタ
ル配線１３のエッチング量も基板温度が低下すると共に
減少するため、レジスト膜１６及びポリシラン膜１５の
剥離後もメタル配線１３のエッチング量は５０Å以下で
あった。
【００３４】なお、被加工膜或いは加工により露出する
層が有機シリコン酸化膜の場合、従来のプロセスでは、
溝又はコンタクトホール側壁の有機シリコン酸化膜中の
炭素が脱離して誘電率が上昇するという問題があった。
図５は、膜厚５０００Åのレジストを１００％オーバー
エッチングしたときの、炭素脱離層の厚さを示してい
る。図５に示すように、基板温度の低下に従い、有機Ｓ
ＯＧ（有機シリコン酸化膜）の表層に形成される炭素脱
離層の厚さが薄くなっている。従って、比加工膜或いは
加工により露出する膜が有機シリコン膜であっても、基
板温度を８０℃以下に設定して、ポリシラン膜の剥離を
行うことによって、有機ＳＯＧ膜に形成される炭素脱離
層の厚さが薄くなり、誘電率の上昇を抑制することがで
きる。
層が有機シリコン酸化膜の場合、従来のプロセスでは、
溝又はコンタクトホール側壁の有機シリコン酸化膜中の
炭素が脱離して誘電率が上昇するという問題があった。
図５は、膜厚５０００Åのレジストを１００％オーバー
エッチングしたときの、炭素脱離層の厚さを示してい
る。図５に示すように、基板温度の低下に従い、有機Ｓ
ＯＧ（有機シリコン酸化膜）の表層に形成される炭素脱
離層の厚さが薄くなっている。従って、比加工膜或いは
加工により露出する膜が有機シリコン膜であっても、基
板温度を８０℃以下に設定して、ポリシラン膜の剥離を
行うことによって、有機ＳＯＧ膜に形成される炭素脱離
層の厚さが薄くなり、誘電率の上昇を抑制することがで
きる。
【００３５】なお、レジスト膜１６及びポリシラン膜１
５の剥離工程において、反応ガスとしてＣＦ4 ／Ｏ2 ／
Ｈ2 ／Ｎ2 ガスを用いたダウンフローアッシングによっ
て行うことも可能である。
５の剥離工程において、反応ガスとしてＣＦ4 ／Ｏ2 ／
Ｈ2 ／Ｎ2 ガスを用いたダウンフローアッシングによっ
て行うことも可能である。
【００３６】Ｎ2 ガス又はＨ2 ガスを含む反応ガスを用
いると、レジストの剥離時間が短くなり、スループット
の上昇を図ることができる。ただし、窒化膜のエッチン
グ速度が増加するため、窒化膜がある場合、剥離後の加
工形状が後退してしまう。
いると、レジストの剥離時間が短くなり、スループット
の上昇を図ることができる。ただし、窒化膜のエッチン
グ速度が増加するため、窒化膜がある場合、剥離後の加
工形状が後退してしまう。
【００３７】なお、本発明は、上記実施形態に限定され
るものではない。例えば、反射防止膜以外の用途に用い
た有機シリコン膜の剥離にも本発明を適用することがで
きる。その他、本発明の要旨を逸脱しない範囲で、種々
変形して実施することが可能である。
るものではない。例えば、反射防止膜以外の用途に用い
た有機シリコン膜の剥離にも本発明を適用することがで
きる。その他、本発明の要旨を逸脱しない範囲で、種々
変形して実施することが可能である。
【００３８】
【発明の効果】以上説明したように本発明によれば、８
０℃以下の温度で、フッ素及び酸素を含む反応ガスを用
いたプラズマエッチングにより有機シリコン膜の剥離を
行うことにより、有機シリコン膜のエッチング速度が速
くなり、有機シリコン膜を下地層に対して高い選択比で
剥離することができる。
０℃以下の温度で、フッ素及び酸素を含む反応ガスを用
いたプラズマエッチングにより有機シリコン膜の剥離を
行うことにより、有機シリコン膜のエッチング速度が速
くなり、有機シリコン膜を下地層に対して高い選択比で
剥離することができる。
【図１】本発明の一実施形態に係わる半導体装置の製造
工程を示す工程断面図。
工程を示す工程断面図。
【図２】ポリシラン膜のエッチング速度の温度依存性を
示す特性図。
示す特性図。
【図３】ポリシリコン膜、シリコン窒化膜，ＴＥＯＳ
膜，及びＢＳＧ膜のエッチング速度の温度依存性を示す
特性図。
膜，及びＢＳＧ膜のエッチング速度の温度依存性を示す
特性図。
【図４】ポリシラン膜に対するポリシリコン膜，シリコ
ン窒化膜，ＴＥＯＳ膜，及びＢＳＧ膜の選択比の温度依
存性を示す特性図
ン窒化膜，ＴＥＯＳ膜，及びＢＳＧ膜の選択比の温度依
存性を示す特性図
【図５】有機ＳＯＧに形成される炭素脱離層の深さの温
度依存性を示す特性図。
度依存性を示す特性図。
１１…半導体基板 １２…酸化膜 １３…メタル配線 １４…シリコン酸化膜 １５…ポリシラン膜（有機シリコン膜） １６…レジスト膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 英男 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5F004 AA05 BA04 BD01 CA04 DA00 DA01 DA04 DA23 DA24 DA25 DA26 DB03 DB23 DB26 EA22 EB01 5F033 KK08 KK18 KK19 KK33 KK34 MM01 QQ04 QQ09 QQ11 QQ13 QQ15 QQ37 RR04 RR25 WW03 5F046 MA12 MA18 PA07
Claims (5)
- 【請求項１】半導体基板上の下地層上に形成された、シ
リコンとシリコンとの結合を主鎖にする有機シリコン化
合物を含有するガラス転移温度が０℃以上の有機シリコ
ン膜を剥離するに際し、８０℃以下の基板温度でフッ素
及び酸素を含む反応ガスを用いたプラズマエッチングを
行うことを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板上に形成された被加工膜上に、
シリコンとシリコンとの結合を主鎖にする有機シリコン
化合物を含有するガラス転移温度が０℃以上の有機シリ
コン膜からなる反射防止膜を形成する工程と、 前記反射防止膜上に所定パターンのレジスト膜を形成す
る工程と、 前記レジスト膜をマスクに前記反射防止膜及び被加工膜
をエッチングする工程と、 ８０℃以下の基板温度で、フッ素及び酸素を含む反応ガ
スを用いたプラズマエッチングにより前記レジスト膜及
び反射防止膜を剥離する工程とを含むことを特徴とする
半導体装置の製造方法。 - 【請求項３】前記レジスト膜及び反射防止膜を剥離する
工程の前に、 酸素を含むガスを用いたＲＩＥにより前記レジスト膜の
表層をエッチングすることを特徴とする請求項２に記載
の半導体装置の製造方法。 - 【請求項４】前記反応ガスが水素ガス及び窒素ガスを含
むことを特徴とする請求項２に記載の半導体装置の製造
方法。 - 【請求項５】前記プラズマエッチングとして、ダウンフ
ローアッシングを用いることを特徴とする請求項１又は
２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11185852A JP2001015597A (ja) | 1999-06-30 | 1999-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11185852A JP2001015597A (ja) | 1999-06-30 | 1999-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001015597A true JP2001015597A (ja) | 2001-01-19 |
Family
ID=16178017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11185852A Pending JP2001015597A (ja) | 1999-06-30 | 1999-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001015597A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100602133B1 (ko) | 2004-12-29 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자의 마스크 패턴 형성 방법 |
-
1999
- 1999-06-30 JP JP11185852A patent/JP2001015597A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100602133B1 (ko) | 2004-12-29 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자의 마스크 패턴 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376628B1 (ko) | 집적회로내의전도성상호접속구조및전도성상호접속형성방법 | |
| US7235478B2 (en) | Polymer spacer formation | |
| US6291137B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| US6913994B2 (en) | Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects | |
| US7544623B2 (en) | Method for fabricating a contact hole | |
| JP2008218999A (ja) | 半導体装置の製造方法 | |
| US9741567B2 (en) | Method of forming multiple patterning spacer structures | |
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| US6780778B2 (en) | Method for fabricating semiconductor device | |
| EP1309000A2 (en) | Via formation in polymers | |
| JP2001015597A (ja) | 半導体装置の製造方法 | |
| JP3685832B2 (ja) | 半導体装置の製造方法 | |
| JP3348322B2 (ja) | 半導体装置の製造方法 | |
| JP3371170B2 (ja) | 半導体装置の製造方法 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| JPH1197428A (ja) | 金属配線のドライエッチング方法 | |
| JP2000340544A (ja) | 半導体装置の製造方法 | |
| KR0163536B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100480233B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20040093565A (ko) | 반도체 소자의 제조방법 | |
| KR20050067500A (ko) | 하드마스크를 이용한 반도체 소자의 패턴 형성방법 | |
| US20030064599A1 (en) | Pattern forming method | |
| JPH07135198A (ja) | エッチング方法 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| KR100221585B1 (ko) | 반도체 소자의 비아홀 형성방법 |