KR100597507B1 - 표시 보정 회로 및 표시 장치 - Google Patents

표시 보정 회로 및 표시 장치 Download PDF

Info

Publication number
KR100597507B1
KR100597507B1 KR1020040036004A KR20040036004A KR100597507B1 KR 100597507 B1 KR100597507 B1 KR 100597507B1 KR 1020040036004 A KR1020040036004 A KR 1020040036004A KR 20040036004 A KR20040036004 A KR 20040036004A KR 100597507 B1 KR100597507 B1 KR 100597507B1
Authority
KR
South Korea
Prior art keywords
data
gradation
correction
image data
processing unit
Prior art date
Application number
KR1020040036004A
Other languages
English (en)
Other versions
KR20050040689A (ko
Inventor
가마다쯔요시
누끼야마가즈히로
스즈끼도시아끼
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20050040689A publication Critical patent/KR20050040689A/ko
Application granted granted Critical
Publication of KR100597507B1 publication Critical patent/KR100597507B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/44Testing lamps
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0285Improving the quality of display appearance using tables for spatial correction of display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57Control of contrast or brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Image Processing (AREA)

Abstract

본 발명은, 적은 보정용 데이터 및 단순한 회로 구성으로 얼룩을 저감하는 것이 가능한 표시 보정 회로 및 표시 장치를 제공하는 것을 목적으로 한다.
표시 보정 회로는, 표시 화면 상에서의 구형 영역의 크기 및 위치를 지정하는 제1 데이터와 구형 영역의 주변부의 계조 변화를 가로 방향 및 세로 방향으로 등방적으로 지정하는 제2 데이터를 저장하는 메모리와, 메모리에 저장되는 상기 제1 데이터와 상기 제2 데이터에 기초하여 화상 데이터의 계조를 조정하는 화상 처리부를 포함한다.
보정용 데이터, 계조 변화, 구형 영역, 얼룩

Description

표시 보정 회로 및 표시 장치{CORRECTION OF UNEVEN IMAGE APPEARANCE BY USE OF SMALL-SIZE DATA}
도 1은 본 발명에 따른 액정 표시 장치의 구성의 일례를 나타내는 도면.
도 2는 본 발명에 따른 계조 얼룩을 보정하기 위한 보정 데이터를 나타내는 도면.
도 3은 보정값(계조 변위값)의 위치에 의한 변화를 나타내는 도면.
도 4는 입력되는 표시 대상의 화상 데이터의 계조에 대한 계조 변위값의 크기의 일례를 나타내는 도면이다.
도 5는 본 발명에 따른 보정 처리의 알고리즘의 일례를 나타내는 도면.
도 6은 SXGA 패널의 보정 데이터의 실제의 예를 나타내는 도면.
도 7은 도 1의 화상 처리 장치의 구성의 일례를 더욱 상세히 나타내는 도면.
도 8은 본 발명에 따른 보정 처리의 알고리즘의 다른 일례를 나타내는 도면.
도 9는 본 발명에 따른 보정 처리의 알고리즘의 또 다른 일례를 나타내는 도면.
도 10은 보정값(계조 변위값)의 위치에 의한 변화의 다른 일례를 나타내는 도면.
도 11은 도 10에 도시하는 보정값 설정의 경우의 입력 계조에 대한 계조 변 위값의 변화의 일례를 나타내는 도면.
도 12는 도 10 및 도 11의 경우의 본 발명에 따른 보정 처리의 알고리즘의 일례를 나타내는 도면.
도 13은 이상적인 보정값에 대한 계조도의 영향에 대하여 설명하기 위한 도면.
도 14는 큰 비트 수로 보정을 행하고 프레임 변조에 의해 비트 수를 삭감하는 구성을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
11 : 화상 처리 장치
12 : 메모리
13 : 신호원
14 : 액정 패널
21 : 보정 데이터 저장부
22 : 보정 처리부
23 : FIFO
본 발명은, 일반적으로 표시 보정 회로 및 표시 장치에 관한 것으로, 보다 구체적으로는 표시 장치의 특성에 의해 발생하는 얼룩을 보정하는 표시 보정 회로 및 표시 장치에 관한 것이다.
액정 표시 장치나 플라즈마 디스플레이 장치 등에 있어서는, 화면 상의 표시 휘도가 국소적으로 원하는 휘도보다도 어둡게 되거나 밝아지게 됨으로써, 화면 상에 얼룩이 발생하는 경우가 있다. 이러한 얼룩은, 예를 들면 액정 표시 장치에서는 액정 표시 셀의 두께 변동, 전극 패턴의 굵기 변동 등에 기인한다.
원형의 얼룩은, 화면 상에서 원 형상의 얼룩이 발생하는 것으로, 국소적으로 주위와 다른 셀 두께(주위보다도 얇은 또는 두꺼운), TFT의 특성의 국소적인 이상, 전극 패턴 치수의 국소적인 이상, 배향막 핀홀의 존재, 오염 이물의 혼입 등의 원인에 의한다. 또한 띠 형상의 얼룩은, 화면 상에서 띠 형상의 얼룩이 발생하는 것으로, 전극 패턴 치수의 오차, BM 패턴 치수의 오차, 배향막의 도포 얼룩 등에 기인한다. 프레임(액연)의 얼룩은, 화면의 주변부에 프레임(액연)과 같이 발생하는 얼룩으로서, 셀 두께가 표시 영역 주변부에서 다른 것 등에 기인한다. 또한 줄무늬의 얼룩은, 화면 상에서 줄무늬와 같이 나타나는 얼룩으로서, 버스 라인 단위로 발생하는 TFT의 특성 이상 등에 기인한다. 또한 샷(shot)의 얼룩은, 화면 상에서 예를 들면 구형의 얼룩으로서 나타나는 것으로서, 스테퍼링 노광시의 영역간의 얼룩이나 선폭이나 위치 어긋남 등에 기인한다.
상기 이외에, 그 형상을 말로서는 표현하기 어려운 부정형 형상의 얼룩도 존재한다. 그러나 대부분의 경우는, 원, 띠, 사각, 선, 주변부 등의 정형의 영역으로서 얼룩이 발생한다. 제조된 액정 표시 장치의 얼룩의 농도가 규격 이외로 되면, 통상은, 이들의 액정 표시 장치는 불량품으로서 취급된다.
얼룩을 회로에 의해 저감시키는 방법으로서는, 얼룩의 형상 정보와 농도를 맵 정보로서 메모리에 보존하고, 이 정보에 기초하여 액정 표시 장치를 구동 제어함으로써 얼룩을 보정하는 것이 있다(특허 문헌1). 또한, 중심 좌표를 지정하고 다시 중심에서 4 방향으로의 확대를 지정함으로써, 근사에 의해서 보정값을 구하는 방법도 제안되어 있다(특개평11-113019호 공보).
[특허 문헌1]특개평9-318929호 공보
[특허 문헌2]특개평11-113019호 공보
[특허 문헌3]특개평02-108096호 공보
상기 특허 문헌1의 경우, 얼룩의 영역이 커지면 데이터가 방대하게 되어 현실적이지 못하다. 예를 들면 XGA(1024×768)에 있어서 표시 영역 전체의 1/10에 얼룩이 발생한 경우, 255 계조로 모두 ± 8 계조의 보정맵 정보를 보존하기 위해서는, 약 lGbit(1024×768×3/10×8×2×256)의 대용량 메모리가 필요하게 된다.
한편 특허 문헌2에서는, 중심 좌표와 4 방향으로의 확대 정보에 기초하여, 연산에 의해 보정 데이터를 작성함으로써 얼룩을 소거할 수 있다. 그러나, 현실적으로는 중심에서 각 방향으로의 확대에 있어서 보정을 위한 함수를 지정할 필요가 있어, 실제로 필요한 파라미터 수가 많아진다고 하는 문제가 있다. 또한 이 방법으로는 원 또는 타원과 같은 얼룩을 소거하는 것은 가능하지만, 띠 형상 얼룩이나 프레임 얼룩, 줄무늬 얼룩, 샷 얼룩 등의 원형이 아닌 얼룩은 소거할 수 없다고 하는 문제점이 있었다.
또한 얼룩의 단부 등의 매우 엷은 얼룩 부분은, 8비트 정도의 데이터로서는 적절하게 표현할 수 없고, 8비트 데이터로 보정해도 단부에 계조의 단차가 발생하는 것이 본원 발명자의 조사에 의해 판명되었다. 통상 사용되는 액정 표시 장치 등의 계조는 8비트(256 계조)가 일반적이고, 노트북용 등으로서는 6비트 계조의 것도 존재한다. 그러나 상기 종래 기술에 있어서는, 보정 부분의 계조 표현의 미세함에 대해서는 아무런 고려도 되어 있지 않다.
또한, 얼룩을 소거하기 위한 보정 회로를 부가하는 것은, 제어용 IC의 비용 증가로 이어지게 된다고 하는 문제가 있다. 따라서, 보정 회로의 사이즈를 가능한 한 작게 하는 것이 필요하게 된다. 또한, 실제로 얼룩이 발생하는 비율은 전체의 생산량으로 판단할 때에 불과 얼마 되지 않는 것이며, 예를 들면 전체의 생산량 중의 0.01%~1%가 불량품이 되는 것에 지나지 않는다. 예를 들면 50엔의 비용 증가로 0.1%의 불량품을 구제하는 경우, 양품도 전부 50엔의 비용 증가가 되는 것을 고려하면, 불량품 파기에 의한 손실이 50,000엔을 넘지 않으면 전체적으로 채산이 맞지 않는다.
이상을 감안하여, 본 발명은, 적은 보정용 데이터 및 단순한 회로 구성으로 얼룩을 저감하는 것이 가능한 표시 보정 회로 및 표시 장치를 제공하는 것을 목적으로 한다.
또한 본 발명은, 농도가 엷은 부분도 적절하게 얼룩을 저감하는 것이 가능한 표시 보정 회로 및 표시 장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 표시 보정 회로는, 표시 화면 상에서의 구형 영역의 크기 및 위치를 지정하는 제1 데이터와 상기 구형 영역의 주변부의 계조 변화를 가로 방향 및 세로 방향으로 등방적으로 지정하는 제2 데이터를 저장하는 메모리와, 상기 메모리에 저장되는 상기 제1 데이터와 상기 제2 데이터에 기초하여 화상 데이터의 계조를 조정하는 화상 처리부를 포함하는 것을 특징으로 한다.
또한 본 발명에 따른 표시 장치는, 표시 화면 상에서의 구형 영역의 크기 및 위치를 지정하는 제1 데이터와 상기 구형 영역의 주변부의 계조 변화를 가로 방향 및 세로 방향으로 등방적으로 지정하는 제2 데이터를 저장하는 메모리와, 상기 메모리에 저장되는 상기 제1 데이터와 상기 제2 데이터에 기초하여 화상 데이터의 계조를 조정하는 화상 처리부와, 상기 화상 처리부로부터 출력되는 계조가 조정된 상기 화상 데이터를 표시하는 표시부를 포함하는 것을 특징으로 한다.
본 발명의 임의의 형태에 따르면, 상기 화상 처리부는, 표시 영역 중 적어도 일부에서 상기 화상 데이터의 계조를 9비트 이상으로 표현하여 계조를 조정하는 것을 특징으로 한다.
<실시예>
이하에, 본 발명의 실시예를 첨부의 도면을 이용하여 상세히 설명한다.
도 1은, 본 발명에 따른 액정 표시 장치의 구성의 일례를 나타내는 도면이다. 또, 도 1에서는 액정 표시 장치를 일례로서 설명하지만, 본 발명은 플라즈마 디스플레이 등의 다른 표시 장치에 대하여도 마찬가지로 적용 가능한 것이다.
도 1의 액정 표시 장치(10)는, 화상 처리 장치(l1), 메모리(12), 신호원(13), 및 액정 패널(14)을 포함한다. 메모리(12)에는, 얼룩 보정을 위한 소정의 보정 데이터가 저장된다. 신호원(13)은, 액정을 표시하는 대상인 화상 데이터 신호를 공급한다. 화상 처리 장치(11)는, 신호원(13)으로부터 공급되는 화상 데이터 신호를, 메모리(12)로부터 공급되는 보정 데이터에 기초하여 보정함으로써, 화상 데이터 신호의 계조를 조정한다. 화상 처리 장치(11)는, 계조가 조정된 화상 데이터 신호를 액정 패널(14)에 공급한다. 화상 데이터 신호의 계조는, 액정 패널(14)에 고유의 표시 얼룩을 저감하도록 조정되어 있어, 이에 따라 얼룩이 저감된 화상 표시가 가능하게 된다.
화상 처리 장치(11)는, 보정 데이터 저장부(21), 보정 처리부(22), 및 FIFO(23)를 포함한다. 보정 데이터 저장부(21)는, 메모리(12)로부터 공급되는 보정 데이터를 저장하고, 보정 처리부(22)에 공급한다. FIFO(23)는, 신호원(13)으로부터의 화상 데이터 신호를 수취하여 일정수의 데이터(예를 들면 1 프레임분의 표시 데이터)를 저장하고, 데이터를 수취한 순서대로 보정 처리부(22)에 공급한다. 보정 처리부(22)는, FIFO(23)로부터 공급되는 화상 데이터 신호를, 보정 데이터 저장부(21)로부터 공급되는 보정 데이터에 기초하여 보정하는 것에 의해, 화상 데이터 신호의 계조를 조정한다.
도 2는, 본 발명에 따른 계조 얼룩을 보정하기 위한 보정 데이터를 나타내는 도면이다.
도 2에 도시한 바와 같이, 본 발명에서는, 보정 영역을 구형 영역의 좌상 코너(x1, yl)와 우하 코너(x2, y2)의 2점에 의해 지정한다. 이 2점에 의해서 정해지 는 구형 영역 내에서는, 예를 들면 균일 보정값 k로 한다. 이 보정값은 계조를 변위시키는 양이다. 구형 영역의 외측에 폭 w1의 주변 영역을 지정하고, 이 주변 영역에서 서서히 보정값을 작게 한다. 즉 보정값은 구형 영역의 단부에서 k이고, 주변 영역에서 서서히 감소하여, 최종적으로 구형 영역의 단부에서부터 거리 w1의 위치에서 제로로 된다. 즉, 이 위치에서 주위와의 계조 차는 없어진다.
도 3은, 보정값(계조 변위값)의 위치에 의한 변화를 나타내는 도면이다.
도 3에서, 계조 변위값이 k인 편평한 부분이, 도 2에 있어서의 구형 영역에 대응한다. 도 3의 예에서는, 폭 w1로 지정되는 주변 영역에서, 계조 변위값은 k에서 제로까지 직선적으로 감소한다. 이와 같이 본 실시예에서는 폭 w1만을 지정하는 것에 의해, 구형 영역 주변부의 계조 변화를 x 방향 및 y 방향에 대하여 등방적으로 규정하기 때문에, 보정 데이터의 사이즈가 작다고 하는 특징이 있다.
도 4는, 입력되는 표시 대상의 화상 데이터의 계조에 대한 계조 변위값의 크기의 일례를 나타내는 도면이다.
얼룩은 일반적으로, 표시 대상의 데이터가 중간조일 때에 현저히 나타난다. 즉, 표시 데이터가 흑색에 가까운 경우(데이터가 0에 가까운 경우) 또는 백색에 가까운 경우(256 계조로 데이터가 255에 가까운 경우)에는, 얼룩을 보정할 필요가 없다. 도 4의 예에서는, 이러한 얼룩의 특성을 고려하여, 계조 g1으로부터 계조 g2까지의 범위에 있는 중간조에 대하여 보정값을 k로 하고, 그 범위에서 벗어남에 따라 보정값을 감소시키도록 설정하고 있다. 구체적으로는, 상기 범위의 상하에 폭 w2의 범위를 설정하고, 이 폭 w2의 범위에서 보정값이 k에서 제로까지 직선적으로 감소하도록 설정되어 있다.
도 5는, 본 발명에 따른 보정 처리의 알고리즘의 일례를 나타내는 도면이다.도 5(a)에 도시한 바와 같이, 우선 계조 변위값을 입력 계조에 의해 조정한다. 구체적으로는, 우선 입력 계조 gs가 g1-w2보다 작으면 보정값을 제로로 설정한다. 그것 이외의 경우에서 gs가 g1보다 작으면, 보정값을 k×(gl-gs)/w2로 설정한다. 이에 따라 계조가 증가함에 따라서 직선적으로 증가하는 보정값을 얻을 수 있다. 또한 입력 계조 gs가 g2+w2보다 크면 보정값을 제로로 설정한다. 그것 이외의 경우에서 gs가 g2보다 크면 보정값을 k×(gs-g2)/w2로 설정한다. 이에 따라 계조가 증가함에 따라서 직선적으로 감소하는 보정값을 얻을 수 있다. 그것 이외의 영역에서는, 보정값을 k로 설정한다.
도 5(b)에 있어서는, 계조 변위값을 위치에 의해 조정한다. 구체적으로는, 우선 입력 표시 데이터의 화소 위치 x가 x1-w1보다 작으면 보정값을 제로로 설정한다. 그것 이외의 경우에서 x가 x1보다 작으면, 보정값을 k×(x1-x)/w1로 설정한다. 또 이 경우, k는 상기의 도 5(a)에서 보정값을 입력 계조에 의해 조정한 후의 값이다. 이에 따라 구형 영역의 주변 영역에서 직선적으로 증가하는 보정값을 얻을 수 있다. 또한 입력 표시 데이터의 화소 위치 x가 x2+ w1보다 크면 보정값을 제로로 설정한다. 그것 이외의 경우에서 x가 x2보다 크면, 보정값을 k×(x-x2)/w1로 설정한다. 이에 따라 구형 영역의 주변 영역에서 직선적으로 감소하는 보정값을 얻을 수 있다. 그것 이외의 영역에서는, 보정값을 k의 상태로 한다. 또한 y 방향에 대해서도 마찬가지의 보정값의 조정을 실행한다.
마지막으로, 도 5(c)에 도시한 바와 같이, 입력 계조값(Input Gray Scale)에 상기한 바와 같이 하여 구한 보정값 k를 가산함으로써, 출력 계조값(Output Gray Scale)를 구한다.
상기 실시예인 경우, 보정 영역 중앙의 구형 영역을 작게 하는 것에 의해 구형 영역을 점에 근접시킬 수 있다. 극한에서는 좌상 코너(x1, yl)와 우하 코너(x2, y2)의 2점을 동일로 함으로써, 구형 영역을 점으로 할 수 있다. 이 경우, w1의 반경 내에서 주변을 향하여 서서히 효과가 작아지도록 하는 보정이 된다. 따라서, 종래 기술의 설명에서 설명한 원형의 얼룩을 적절하게 보정할 수 있다.
또한 좌상 코너(x1, yl)와 우하 코너(x2, y2)를 상호 벗어난 점으로서 구형 영역을 지정하고, 또한 주변 영역의 폭 w1을 제로라고 하면, 구형의 보정 영역을 실현할 수 있다. 따라서, 종래 기술의 설명에서 설명한 샷의 얼룩을 적절하게 보정할 수 있다. 또 구형의 보정 영역의 폭을 1 라인 정도로 설정함으로써, 줄무늬 얼룩을 적절하게 보정할 수 있다. 또, 화면의 엣지로부터 대향하는 엣지까지를 지정하는 것에 의해, 띠 형상의 얼룩을 보정할 수 있다.
도 6은, SXGA 패널의 보정 데이터의 실제의 예를 나타내는 도면이다. SXGA는 l280×768 화소로 이루어지며, 화상 데이터가 8 비트로 이루어지는 경우의 패널의 보정에 관한 데이터를 도 4에 나타내고 있다. 도 6으로부터 알 수 있는 바와 같이 동일한 원형 얼룩이더라도, 흑색 얼룩(주위보다도 어두운 얼룩)인 경우에는 보정값 k는 플러스이고, 백색 얼룩(주위보다도 밝은 얼룩)인 경우에는 보정값 k는 마이너스로 된다.
도 7은, 도 1의 화상 처리 장치(11)의 구성의 일례를 더욱 상세히 나타내는 도면이다.
도 7에 도시된 바와 같이, 화상 처리 장치(1l)는, 보정 데이터 저장부(21), FIFO(23), 형상 보정 처리부(31), 계조 보정 처리부(32), 적산 보정 처리부(33), 및 가감산 처리부(34)를 포함한다.
도 7에 있어서, 화상 처리 장치(1l)는 예를 들면 ASIC에 의해 구성된다. 형상 보정 처리부(31)에 의해 표시 좌표에 따른 보정 계수를 연산하고, 동시에 계조 보정 처리부(32)에 의해 입력 신호 계조에 따른 보정 계수를 연산한다. 형상 보정 처리부(31)에 의해 구하는 보정 계수와 계조 보정 처리부(32)에 의해 구하는 보정 계수를, 적산 보정 처리부(33)에 의해 적산함으로써 보정값(계조 변위치)을 계산한다. 상술한 도 5의 프로그램에서는, (a)에서 입력 계조에 따른 계조 변위값을 구한 뒤에, (b)에서 화소 위치(표시 좌표)에 따른 계조 변위값을 적산 형식(k= 입력 계조에 따라 구한 k× 표시 위치에 따라 구한 계수)이라는 형태로 구하고 있다. 도 7에 있어서는, 입력 계조에 따른 보정 계수와 표시 위치에 따른 보정 계수를 병행하여 구하고, 이들을 적산하는 것에 의해 마찬가지의 연산을 실행하고 있다.
가감산 처리부(34)는, 상기한 바와 같이 하여 구한 보정값을, FIFO(23)로부터 판독된 화상 데이터 신호에 가산한다. 이에 의해, 입력 표시 신호에 대한 표시 얼룩의 보정을 실행한다. 또한 메모리(12)에 저장되어 있는 보정 데이터를, 보정 데이터 저장부(21)에 일단 저장한 후 형상 보정 처리부(31) 및 계조 보정 처리부(32)에 공급함으로써, 원, 띠, 사각, 선, 주변부 등의 임의의 표시 얼룩에 대응할 수 있다.
또, 도 7에 있어서, 계조 보정 처리부(32), 적산 보정 처리부(33), 및 가감산 처리부(34)로 이루어지는 처리부(36)와는 분리된 형태로, 형상 보정 처리부(31)를 설치하도록 구성해도 된다. 이러한 구성으로 하여, 처리부(36)를 RGB의 각 색마다 3개 설치하고, 형상 보정 처리부(31)에 대해서는 RGB의 3색에 공통의 단일의 것으로 한다. 이에 의해, 회로 규모를 필요 최소한으로 저감할 수 있다. 통상, 단일의 것으로 한 것이 원인이 되어 발생하는 얼룩은, RGB의 각 색의 농도가 다른 경우는 있을 수 있지만, 얼룩의 형상이 다른 일은 거의 있을 수 없다. 따라서, 상기한 바와 같이 형상에 대한 보정 계수의 계산 부분을 분리하여, 각 색에 공통의 구성으로 하는 것이 가능하게 된다.
도 8은, 본 발명에 따른 보정 처리의 알고리즘의 다른 일례를 나타내는 도면이다.
도 5의 알고리즘에서는, 간단한 선형 연산을 로직 회로에 의해 실행함으로써, 입력 데이터의 계조값에 따라 보정값을 조정할 수 있다. 그러나, 얼룩의 종류에 따라서는 특정한 계조로 짙게 되거나 엷게 되기도 하기 때문에, 직선 근사로는 표현할 수 없는 것이 존재한다. 또한 회로로 근사 연산을 하려고 하면 적산이 많이 이용되게 되지만, 적산은 데이터의 비트 폭이 급증하기 때문에, 회로 사이즈에 미치는 영향이 크다.
도 8에 도시하는 실시예에서는, 입력 계조에 따른 보정값의 연산은 행하지 않고, 메모리에 저장된 룩업 테이블(40)로부터 보정값을 판독하고 있다(도 8(a)에 있어서의 f(gs)). 또 룩업 테이블(40)의 데이터는, 계조에 대응한 1차원 데이터이고, 데이터 사이즈가 작아 회로 사이즈가 문제로 되는 일은 없다. 또한 얼룩의 특성에 맞추어 자유롭게 설정할 수 있다고 하는 이점이 있다. 또 도 8(b) 및(c)에 도시하는 알고리즘은 도 5(b) 및(c)에 도시하는 것과 마찬가지다.
도 9는, 본 발명에 따른 보정 처리의 알고리즘의 또 다른 일례를 나타내는 도면이다.
도 9에 있어서는, (b)에 도시된 바와 같이, 표시 위치에 따른 보정값에 대해서도 룩업 테이블(41)로부터 데이터를 취득한다. 도 9(b)에 있어서, f(x)가 x 방향의 위치에 따라 룩업 테이블(41)로부터 데이터를 취득하고, f(y)가 y 방향의 위치에 따라 룩업 테이블(41)로부터 데이터를 취득한다. 이와 같이 본 실시예에서는 룩업 테이블(41)만을 지정하는 것에 의해, 구형 영역 주변부의 계조 변화를 x 방향 및 y 방향에 대하여 등방적으로 규정하기 때문에, 보정 데이터의 사이즈가 작다고 하는 특징이 있다.
이러한 방식으로 함으로써, 로직 회로의 크기를 더욱 감소시킬 수 있다. 또한 얼룩의 단부 부분의 계조 경사를, 직선적 근사에 의한 보정값이 아니라 임의의 보정값으로 조정할 수 있기 때문에, 단부 부분의 휘도 분포가 단조가 아닌 얼룩에 대해서도 보정이 가능하게 된다. 단지 도 9에 도시하는 알고리즘의 예의 경우, 구형 영역의 코너 외측에서의 주변 영역은 원형이 아니고, 코너를 비스듬히 컷트하는 직선이 된다. 따라서 원형 얼룩을 소거하기 위한 보정 영역은 원형이 아니라 8각형으로 되어 버린다. 그러나 얼룩이 엷은 경우에는, 8각형과 원형일 때는 외관상 큰 문제로는 되지 않는다. 코너부를 직선이 아니라 원 등의 원활한 커브로 하기 위해서는, 코너부에 대해서만, 종횡 쌍방의 좌표에 기초하는 보정 데이터를 조회 데이블에 저장해도 된다.
도 10은, 보정값(계조 변위값)의 위치에 의한 변화의 다른 일례를 나타내는 도면이다. 도 11은, 도 10에 도시하는 보정값 설정의 경우의 입력 계조에 대한 계조 변위값의 변화의 일례를 나타내는 도면이다.
도 10 및 도 11은 도 3 및 도 4에 대응하는 도면이다. 도 3에서는, 폭 w1로 지정되는 주변 영역의 외측에서, 계조 변위값은 제로였다. 이것에 대하여 도 10에서는, 보정 영역 이외의 영역이 보정값 제로(0)는 아니고, 임의로 설정한 보정값 k2를 취하도록 설정된다. 또 구형 영역 내부에서는, 보정값은 k1로서 도시되어 있다. 예를 들면 종래 기술의 설명에서 설명한 프레임 얼룩에 있어서, 패널의 중앙부는 휘도가 정상이고 주변부의 휘도가 정상이 아닌 경우, k1를 0로 하고 k2를 주변부의 보정 값으로 설정함으로써, 프레임 얼룩을 저감할 수 있다. k2=0이라고 하면 도 3의 실시예의 경우와 동작은 완전히 동일하기 때문에, 도 10 및 도 11에 도시하는 방식에 의해, 대표적인 얼룩은 모두 보정할 수 있게 된다.
도 12는, 도 10 및 도 11의 경우의 본 발명에 따른 보정 처리의 알고리즘의 일례를 나타내는 도면이다.
도 12(a)에 도시한 바와 같이, 우선 계조 변위값을 입력 계조에 의해 조정한다. 구체적으로는, 우선 입력 계조 gs가 gl-w2보다 작으면 보정 계수 k1을 제로로 설정한다. 그것 이외의 경우에서 gs가 g1보다 작으면, 보정 계수 k1을 k1×(gl-gs)/w2로 설정한다. 이에 따라 계조가 증가함에 따라서 직선적으로 증가하는 보정값을 얻을 수 있다. 또한 입력 계조 gs가 g2+ w2보다 크면 보정 계수 k1을 제로로 설정한다. 그것 이외의 경우에서 gs가 g2보다 크면, 보정 계수 k1을 k1×(gs-g2)/w2로 설정한다. 이에 따라 계조가 증가함에 따라서 직선적으로 감소하는 보정값을 얻을 수 있다. 그것 이외의 영역에서는, 보정 계수 k1는 k1 그대로이다.
도 12(b)에 있어서는, 계조 변위값을 위치에 의해 조정한다. 구체적으로는, 우선 보정값 k를 kl-k2로 설정한다. 입력 표시 데이터의 화소 위치 x가 x1-w1보다 작으면 보정값 k를 k2로 설정한다. 그것 이외의 경우에서 x가 x1보다 작으면, 보정값을 k×(xl-x)/w1+ k2로 설정한다. 이것에 따라 구형 영역의 주변 영역에서 직선적으로 증가하는 보정값을 얻을 수 있다. 또한 입력 표시 데이터의 화소 위치 x가 x2+ w1보다 크면 보정값 k를 k2로 설정한다. 그것 이외의 경우에서 x가 x2보다 크면, 보정값 k를 k×(x-x2)/w1+ k2로 설정한다. 이에 따라 구형 영역의 주변 영역에서 직선적으로 감소하는 보정값을 얻을 수 있다. 그것 이외의 영역에서는, 보정값 k를 k+ k2, 즉 k1로 설정한다. 또한 y 방향에 대해서도 마찬가지의 보정값의 조정을 실행한다.
마지막으로, 도 12(c)에 도시한 바와 같이, 입력 계조값(Input Gray Scale)에 상기한 바와 같이 하여 구한 보정값 k를 가산함으로써, 출력 계조값(Output Gray Scale)를 구한다.
이상의 설명에서는, 보정 부분의 계조의 미세함에 대해서는 무시했지만, 계조의 미세함은 얼룩을 보정할 때에 중요한 요소이다. 일반적인 구동 IC는, 출력이 8비트이고 256 계조를 표현한다. 또한 노트북형의 기종에서는 6 비트에 의해 64 계조를 표현하는 것도 있다.
도 13은, 이상적인 보정값에 대한 계조도의 영향에 대하여 설명하기 위한 도면이다.
예를 들면 256 계조 중의 2 계조 정도의 농도를 갖는 얼룩인 경우, 8 비트 표현으로 보정하면, 도 13에 실선으로 도시한 바와 같이 2 단의 큰 스텝의 보정값 변화가 된다. 이 경우, 이상적인 보정값과의 괴리가 크기 때문에, 실제의 표시에 있어서 얼룩의 단부에 계단형의 아티팩트(artifact)가 나타나 버린다. 이것에 대하여 10 비트 표현으로 보정하는 경우에는, 도 13에 이중선으로 도시한 바와 같이 이상적인 보정값과의 괴리가 적어, 계단형의 아티펙트가 나타나는 일은 없다. 실험의 결과에서는, 얼룩을 적절하게 보정하기 위해서는 적어도 9 비트의 미세함이 필요하다는 것이 판명되었다.
얼룩을 적절하게 보정하기 위해서는 9 비트 혹은 그 이상의 비트 수의 출력 드라이버 IC를 사용하면 되지만, 이러한 구성으로 하면, 드라이버 IC의 비용 증가로 이어진다. 따라서, 8 비트(또는 6 비트)의 드라이버 IC를 그대로 사용하면서, 얼룩을 적절하게 보정하는 구성이 필요해진다.
도 14는, 큰 비트 수로 보정을 행하고 프레임 변조에 의해 비트 수를 삭감하는 구성을 나타내는 도면이다. 도 14에 있어서, 도 1과 동일한 구성 요소는 동일한 번호로 참조된다.
도 14의 액정 표시 장치(10A)는, 화상 처리 장치(1lA), 메모리(l2A), 신호원(13), 프레임 변조부(FRC)(50), 및 액정 패널(14)을 포함한다. 화상 처리 장치(1lA)는, 보정 데이터 저장부(21A), 보정 처리부(22A), 및 FIFO(23)를 포함한다.
메모리(12A)에는, 얼룩 보정을 위한 소정의 보정 데이터가 10 비트 대응의 데이터로서 저장된다. 신호원(13)은, 액정을 표시하는 대상인 8 비트의 화상 데이터 신호를 공급한다. 화상 처리 장치(1lA)의 보정 처리부(22A)는, 신호원(13)으로부터 FIFO(23)를 개재하여 공급되는 8 비트의 화상 데이터 신호를 10 비트의 데이터로 변환하고, 메모리(12A)로부터 보정 데이터 저장부(21A)를 개재하여 공급되는 보정 데이터에 기초하여 보정하는 것에 의해, 10 비트의 화상 데이터 신호의 계조를 조정한다. 화상 처리 장치(llA)는, 계조가 조정된 10 비트의 화상 데이터 신호를 프레임 변조부(50)에 공급한다. 프레임 변조부(50)는, 10 비트의 화상 데이터를 8 비트의 화상 데이터로 변환함과 함께, 10 비트의 화상 데이터의 l024 계조를 프레임 변조에 의해 8 비트의 화상 데이터에 의해 표현한다. 프레임 변조된 8 비트의 화상 데이터는 액정 패널(14)에 공급되어, 표시 얼룩이 저감된 화상이 표시된다.
또 상기의 계조 조정(보정)에 있어서의 10 비트 연산은, 화상 표시 영역 중에서 보정 대상인 적어도 일부의 영역에 대해서만 실행하고, 나머지 영역은 8 비트 그대로로 하는 구성으로 하여도 된다.
상기 실시예의 구성은 액정 표시 장치를 예로서 설명했지만, 얼룩은 각종의 표시 장치에서 발생하는 것이고, 얼룩이 문제로 되는 모든 표시 장치에 대하여 본 발명을 적용하는 것이 가능하다.
이상, 본 발명을 실시예에 기초하여 설명했지만, 본 발명은 상기 실시예에 한정되는 것이 아니며, 특허 청구의 범위에 기재된 범위 내에서 여러 가지로 변형이 가능하다.
상기 표시 보정 장치 및 표시 장치에 있어서는, 구형 영역의 크기 및 위치를 지정하는 제1 데이터와 상기 구형 영역의 주변부의 계조 변화를 가로 방향 및 세로 방향으로 등방적으로 지정하는 제2 데이터에 기초하여 얼룩을 보정하기 때문에, 보정을 위한 데이터 사이즈가 작고, 또한 단순한 연산을 실행하기 위한 소규모의 회로를 설치하면 된다.
또한 보정 영역 중앙의 구형 영역을 작게 하는 것에 의해 구형 영역을 점에 근접시킬 수 있고, 극한에 있어서는 구형 영역을 점으로 할 수 있다. 이 경우, 중심점 주변에서 주변을 향하여 서서히 효과가 작아지도록 하는 보정이 된다. 따라서, 원형 얼룩을 적절하게 보정할 수 있다. 또 유한의 구형 영역을 지정하고 더우기 주변 영역의 폭을 제로라고 하면, 구형의 보정 영역을 실현할 수 있다. 따라서, 샷 얼룩을 적절하게 보정할 수 있다. 또 구형의 보정 영역의 폭을 1라인 정도로 설정함으로써, 줄무늬 얼룩을 적절하게 보정할 수 있다. 또, 화면의 엣지로부터 대향하는 엣지까지를 지정하는 것에 의해, 띠 형상의 얼룩을 보정할 수 있다.
또한 보정 처리에서의 계조를 512 계조(9비트)로 함으로써, 정밀한 휘도 표현이 가능해지고, 농도가 엷은 부분도 적절하게 얼룩을 저감할 수 있다.

Claims (10)

  1. 표시 화면 상에서의 구형(矩形) 영역의 크기 및 위치를 지정하는 제1 데이터와 상기 구형 영역의 주변부의 계조 변화를 가로 방향 및 세로 방향으로 등방적으로 지정하는 제2 데이터를 저장하는 메모리와,
    상기 메모리에 저장되는 상기 제1 데이터와 상기 제2 데이터에 기초하여 화상 데이터의 계조를 조정하는 화상 처리부
    를 포함하는 것을 특징으로 하는 표시 보정 회로.
  2. 제1항에 있어서,
    상기 제1 데이터는, 상기 구형 영역의 1개의 코너를 지정하는 데이터와,
    상기 구형 영역의 상기 1개의 코너와 대향하는 코너를 지정하는 데이터를 포함하는 것을 특징으로 하는 표시 보정 회로.
  3. 제2항에 있어서,
    상기 1개의 코너와 상기 대향하는 코너를 동일점으로 하여 상기 제1 데이터를 지정할 수 있는 것을 특징으로 하는 표시 보정 회로.
  4. 제1항에 있어서,
    상기 제2 데이터는 상기 주변부의 폭을 지정하는 데이터이고, 상기 화상 처 리부는 상기 폭을 갖는 상기 주변부의 내부에서 상기 화상 데이터의 계조를 상기 가로 방향 및 상기 세로 방향으로 직선적으로 변화시키는 것을 특징으로 하는 표시 보정 회로.
  5. 제1항에 있어서,
    상기 제2 데이터는 상기 주변부의 폭을 지정하는 데이터 및 룩업 테이블(lookup table)이고, 상기 화상 처리부는 상기 폭을 갖는 상기 주변부의 내부에서 상기 화상 데이터의 계조를 상기 룩업 테이블에 따라 상기 가로 방향 및 상기 세로 방향으로 변화시키는 것을 특징으로 하는 표시 보정 회로.
  6. 제1항에 있어서,
    상기 메모리는 상기 화상 데이터의 휘도에 따라 상기 화상 데이터의 계조를 조정하기 위한 제3 데이터를 더 저장하며, 상기 화상 처리부는 상기 제3 데이터에 기초하여 상기 화상 데이터의 계조를 조정하는 것을 특징으로 하는 표시 보정 회로.
  7. 제6항에 있어서,
    상기 화상 처리부는,
    상기 화상 데이터의 계조를 조정하기 위해서 상기 제1 데이터와 상기 제2 데이터에 기초하여 연산을 실행하는 제1 회로와,
    상기 화상 데이터의 계조를 조정하기 위해서 상기 제3 데이터에 기초하여 연산을 실행하는 제2 회로를 포함하며,
    상기 제2 회로는 복수의 색에 대하여 각각 별개로 설치되고, 상기 제1 회로는 상기 복수의 색에 대하여 공통으로 1개만 설치되는 것을 특징으로 하는 표시 보정 회로.
  8. 제1항에 있어서,
    상기 화상 처리부는, 표시 영역 중 적어도 일부에서 상기 화상 데이터의 계조를 9비트 이상으로 표현하여 계조를 조정하는 것을 특징으로 하는 표시 보정 회로.
  9. 제1항에 있어서,
    9비트 이상의 상기 화상 데이터를 8비트 이하의 화상 데이터로 변환하고 또한 프레임 변조하는 프레임 변조부를 더 포함하는 것을 특징으로 하는 표시 보정 회로.
  10. 표시 화면 상에서의 구형 영역의 크기 및 위치를 지정하는 제1 데이터와 상기 구형 영역의 주변부의 계조 변화를 가로 방향 및 세로 방향으로 등방적으로 지정하는 제2 데이터를 저장하는 메모리와,
    상기 메모리에 저장되는 상기 제1 데이터와 상기 제2 데이터에 기초하여 화 상 데이터의 계조를 조정하는 화상 처리부와,
    상기 화상 처리부로부터 출력되는 계조가 조정된 상기 화상 데이터를 표시하는 표시부
    를 포함하는 것을 특징으로 하는 표시 장치.
KR1020040036004A 2003-10-29 2004-05-20 표시 보정 회로 및 표시 장치 KR100597507B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003369317A JP4617076B2 (ja) 2003-10-29 2003-10-29 表示補正回路及び表示装置
JPJP-P-2003-00369317 2003-10-29

Publications (2)

Publication Number Publication Date
KR20050040689A KR20050040689A (ko) 2005-05-03
KR100597507B1 true KR100597507B1 (ko) 2006-07-10

Family

ID=34543815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040036004A KR100597507B1 (ko) 2003-10-29 2004-05-20 표시 보정 회로 및 표시 장치

Country Status (4)

Country Link
US (1) US20050093798A1 (ko)
JP (1) JP4617076B2 (ko)
KR (1) KR100597507B1 (ko)
TW (1) TWI251202B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11132943B2 (en) 2018-01-12 2021-09-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Display method, display optimization device, and display device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4196959B2 (ja) * 2004-05-20 2008-12-17 セイコーエプソン株式会社 電気光学装置及びその駆動回路並びに電子機器
JP4549762B2 (ja) * 2004-07-13 2010-09-22 シャープ株式会社 画像信号処理装置及び方法
JP4222340B2 (ja) * 2004-09-22 2009-02-12 ソニー株式会社 画像表示装置および画像表示装置における輝度補正方法
DE602004024895D1 (de) 2004-10-25 2010-02-11 Barco Nv Optische Korrektur für Leuchtpaneele mit hoher Gleichmäßigkeit
US7466310B2 (en) * 2004-12-13 2008-12-16 Himax Technologies Limited Line compensated overdriving circuit of color sequential display and line compensated overdriving method thereof
KR101136286B1 (ko) * 2005-10-17 2012-04-19 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법
KR101137856B1 (ko) 2005-10-25 2012-04-20 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법
KR101127829B1 (ko) * 2005-12-07 2012-03-20 엘지디스플레이 주식회사 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법
KR101243817B1 (ko) * 2006-07-28 2013-03-18 엘지디스플레이 주식회사 평판표시장치와 그 데이터 다중 변조방법
KR101362145B1 (ko) * 2007-05-16 2014-02-12 엘지디스플레이 주식회사 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법
JP5211864B2 (ja) * 2008-06-04 2013-06-12 株式会社ニコン 画像処理装置
KR101323457B1 (ko) * 2008-12-10 2013-10-29 엘지디스플레이 주식회사 평판표시장치의 표시결함 보상방법 및 장치
US8885000B2 (en) 2010-03-19 2014-11-11 Sharp Kabushiki Kaisha Display panel driving method, display device driving circuit, and display device
US9189986B2 (en) * 2010-03-24 2015-11-17 Sharp Kabushiki Kaisha Display panel driving method, display device driving circuit, and display device
WO2013031866A1 (ja) * 2011-08-31 2013-03-07 シャープ株式会社 表示装置の検査装置及び検査方法
CN102682732B (zh) 2012-06-05 2014-04-02 深圳市华星光电技术有限公司 液晶面板中信号补偿的方法、转换电路以及液晶显示装置
KR102076042B1 (ko) 2013-01-17 2020-02-12 삼성디스플레이 주식회사 영상 표시 방법, 이를 수행하는 표시 장치, 이에 적용되는 보정값 산출 방법 및 장치
KR102061233B1 (ko) 2014-01-20 2020-01-02 삼성디스플레이 주식회사 표시 장치 및 집적 회로 칩
KR102169720B1 (ko) * 2014-04-02 2020-10-26 삼성디스플레이 주식회사 표시 패널, 이의 얼룩 보정 시스템 및 이의 얼룩 보정 방법
EP3338274A4 (en) * 2015-08-19 2019-04-17 Valve Corporation SYSTEMS AND METHOD FOR DETECTING AND / OR CORRECTING PIXEL BRIGHTNESS AND / OR CHROMINANT REVIEW VARIATION IN DISPLAYS
TWI718208B (zh) * 2016-06-30 2021-02-11 日商半導體能源研究所股份有限公司 顯示裝置及其工作方法以及電子裝置
TWI633538B (zh) * 2017-07-06 2018-08-21 益富可視精密工業(深圳)有限公司 電子裝置及其顯示控制方法
WO2019099663A1 (en) * 2017-11-16 2019-05-23 Synaptics Incorporated Display driver
CN109979369B (zh) 2017-12-14 2023-02-28 矽创电子股份有限公司 显示画面的补偿电路及决定显示画面的补偿区域的方法
KR102608216B1 (ko) * 2019-01-15 2023-12-01 삼성디스플레이 주식회사 표시 장치 및 표시 시스템
KR102609852B1 (ko) * 2019-01-16 2023-12-06 삼성디스플레이 주식회사 표시 장치 및 표시 시스템
US11114009B2 (en) * 2019-08-16 2021-09-07 Silicon Works Co., Ltd. Controller and display device including the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3941925A (en) * 1975-03-10 1976-03-02 Sarkes Tarzian, Inc. Digital soft edge video transition system
US4616262A (en) * 1983-11-14 1986-10-07 Dainippon Ink And Chemicals, Incorporated Method and apparatus for forming a combined image signal
JPH073627B2 (ja) * 1988-10-17 1995-01-18 シャープ株式会社 表示装置
JPH0713539A (ja) * 1993-06-28 1995-01-17 Yokogawa Electric Corp 表示制御装置
US5508716A (en) * 1994-06-10 1996-04-16 In Focus Systems, Inc. Plural line liquid crystal addressing method and apparatus
JPH09318929A (ja) * 1996-05-29 1997-12-12 Toshiba Corp 液晶表示装置および表示ムラ補正方法
JP3719317B2 (ja) * 1997-09-30 2005-11-24 ソニー株式会社 補間方法、補間回路、画像表示装置
JP2000338942A (ja) * 1999-03-23 2000-12-08 Hitachi Medical Corp 医用画像表示装置
JP2002055675A (ja) * 1999-09-17 2002-02-20 Matsushita Electric Ind Co Ltd 画像表示装置
US6507347B1 (en) * 2000-03-24 2003-01-14 Lighthouse Technologies Ltd. Selected data compression for digital pictorial information
KR100438918B1 (ko) * 2001-12-08 2004-07-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP3941925B2 (ja) * 2002-02-28 2007-07-11 株式会社エヌ・ティ・ティ・ドコモ ネットワーク擬似装置
US6914617B2 (en) * 2002-10-29 2005-07-05 Agilent Technologies, Inc. Method for determining whether two rectangles of an electronic circuit structure overlap
DE102004047891A1 (de) * 2003-10-02 2005-05-25 Behr Gmbh & Co. Kg Ladeluftkühler für Kraftfahrzeuge

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11132943B2 (en) 2018-01-12 2021-09-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Display method, display optimization device, and display device

Also Published As

Publication number Publication date
US20050093798A1 (en) 2005-05-05
JP4617076B2 (ja) 2011-01-19
TWI251202B (en) 2006-03-11
TW200515361A (en) 2005-05-01
KR20050040689A (ko) 2005-05-03
JP2005134560A (ja) 2005-05-26

Similar Documents

Publication Publication Date Title
KR100597507B1 (ko) 표시 보정 회로 및 표시 장치
JP4603747B2 (ja) タイル状フラットパネル液晶ディスプレイにおけるエッジ効果とセルギャップ差の補正
US9524664B2 (en) Display device, display panel driver and drive method of display panel
JP5833741B2 (ja) デュアルlcdディスプレイ、デュアルlcdディスプレイのための制御装置、デュアルlcdディスプレイのカラーlcdパネルおよび無彩色lcdパネルのための駆動信号を生成する方法、およびデュアルlcdディスプレイのカラーlcdパネルのための複数のカラーパネル駆動値を決定する方法
JP5026545B2 (ja) 表示装置、輝度ムラ補正方法、補正データ作成装置、および補正データ作成方法
JP5302518B2 (ja) 平板表示装置及びそのデータ多重変調方法
TWI426492B (zh) 液晶顯示裝置及其局部調光方法
CN101821796B (zh) 校正显示器中的可见斑失真
US20100013750A1 (en) Correction of visible mura distortions in displays using filtered mura reduction and backlight control
US9324285B2 (en) Apparatus for simultaneously performing gamma correction and contrast enhancement in display device
CN111243512B (zh) 一种灰阶数据补偿方法、装置和驱动芯片
US7375854B2 (en) Method for color correction
JP2008009438A (ja) 平板表示装置とその画質制御方法
JP2014519051A5 (ko)
US20110169873A1 (en) Liquid crystal display
US9779514B2 (en) Display device, display panel driver and driving method of display panel
JP2011039451A (ja) 表示装置、輝度ムラ補正方法、補正データ作成装置、および補正データ作成方法
JP4207064B2 (ja) 電気光学装置、画像処理回路、画像処理方法、及び電子機器
KR100556383B1 (ko) 영상표시기기의 감마 보정 장치 및 방법
JP2008039868A (ja) 液晶表示装置
JP2004212981A (ja) 液晶表示装置及びその色再現率向上方法
CN108898987B (zh) 一种灰阶转换方法、灰阶转换装置及显示装置
KR100973813B1 (ko) 액정 표시 장치 및 영상 신호 보정 방법
WO2020189768A1 (ja) 表示装置
JP4942808B2 (ja) 表示装置および表示装置の輝度ムラ補正方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee