KR100596091B1

KR100596091B1 - 표시 장치의 드라이버 회로와 시프트 레지스터, 및 표시장치

Info

Publication number: KR100596091B1
Application number: KR1020030034795A
Authority: KR
Inventors: 와시오하지메; 하야시순수케
Original assignee: 샤프 가부시키가이샤
Priority date: 2002-05-30
Filing date: 2003-05-30
Publication date: 2006-07-03
Also published as: US20030234761A1; CN1471068A; JP2004054235A; TWI228621B; CN1273949C; JP4391128B2; KR20030094058A; US7274351B2; TW200405075A

Abstract

표시 장치의 드라이버 회로는, 복수의 세트·리세트형의 플립플롭 및 스위치 회로를 구비하고, 플립플롭의 출력 신호로 되는 샘플링의 타이밍 펄스를 스위치 회로에 입력하여, 스위치 회로에 클록 신호를 취입시켜, 차단(次段)의 플립플롭의 세트 신호로 함과 동시에, 스위치에 데이터 신호선 및 그에 접속된 선택 화소에 대한 예비 충전을 행하게 하는 제어 신호로서 출력시킨다. 이에 의해, 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 예비 충전 전원으로 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로를 제공할 수 있다.

Description

표시 장치의 드라이버 회로와 시프트 레지스터, 및 표시 장치{DRIVER CIRCUIT AND SHIFT REGISTER OF DISPLAY DEVICE AND DISPLAY DEVICE}

도1은, 본 발명의 제1 실시예에 따른 데이터 신호선 드라이버의 구성을 도시하는 회로 블록도이다.

도2는, 도1의 데이터 신호선 드라이버의 동작에 대한 신호의 타이밍챠트이다.

도3은, 본 발명의 제2 실시예에 따른 데이터 신호선 드라이버의 구성을 도시하는 회로 블록도이다.

도4는, 도3의 데이터 신호선 드라이버의 동작에 대한 신호의 타이밍챠트이다.

도5는, 본 발명의 제3 실시예에 따른 데이터 신호선 드라이버의 구성을 도시하는 회로 블록도이다.

도6은, 도5의 데이터 신호선 드라이버의 동작에 대한 신호의 타이밍챠트이다.

도7은, 본 발명의 제4 실시예에 따른 데이터 신호선 드라이버의 구성을 도시하는 회로 블록도이다.

도8은, 도7의 데이터 신호선 드라이버의 동작에 대한 신호의 타이밍챠트이 다.

도9는, 본 발명의 제5 실시예에 따른 데이터 신호선 드라이버의 구성을 도시하는 회로 블록도이다.

도10은, 도9의 데이터 신호선 드라이버의 동작에 대한 신호의 타이밍챠트이다.

도11은, 본 발명의 제6 실시예에 따른 표시 장치의 구성을 도시하는 회로 블록도이다.

도12는, 본 발명의 제7 실시예에 따른 데이터 신호선 드라이버의 구성을 도시하는 회로 블록도이다.

도13은, 본 발명의 제7 실시예에 따른 다른 데이터 신호선 드라이버의 구성을 도시하는 회로 블록도이다.

도14는, 본 발명의 제7 실시예에 따른 데이터 신호선 드라이버의 일부의 구성을 도시하는 회로 블록도이다.

도15는, 본 발명의 제7 실시예에 따른 데이터 신호선 드라이버의 일부의 구성을 도시하는 회로 블록도이다.

도16은, 레벨 시프트 회로의 일례의 구성을 도시하는 회로도이다.

도17은, 상기 레벨 시프트 회로에 있어서의 입력 신호, 노드의 신호, 및 출력 신호의 파형을 도시하는 타이밍챠트이다.

도18은, 레벨 시프트 회로의 다른 일례의 구성을 도시하는 회로도이다.

도19는, 스위치 회로의 일례의 구성을 도시하는 회로도이다.

본 발명은, 표시 장치의 신호 공급선에 예비 충전을 행하여 신호를 공급하는 드라이버 회로, 시프트 레지스터 및 표시 장치에 관한 것이다.

점순차 구동의 액티브 매트릭스형 액정 표시 장치에서는, 액정 패널의 교류 구동을 행할 때, 각 화소가 안정되게 소망 전하량만큼 충전되도록, 데이터 신호선을 통해 화소에 비디오 신호를 공급하기 전에 각 데이터 신호선을 예비 충전하는 것이 행해진다. 이 경우, 전(全) 데이터 신호선에 일시에 예비 충전을 행하도록 하면, 전 데이터 신호선의 배선 용량의 합계가 크기 때문에, 예비 충전 전원의 구동 능력을 높게 하지 않으면 안된다. 이 문제를 해결하는 것이 가능한 기술로서, 적은 데이터 신호선의 단위마다 예비 충전을 행하는 구성이 있다.

예컨대, 1995년 11월 10일 공개된 일본국 공개 특허 공보 「특개평 7-295520호 공보(1997년 11월 11일 발행된 미국 특허 제5,686,936호에 대응 ; 이하, 「특허 문헌 1」이라고 기재한다)에는, 하나의 데이터 신호선에 비디오 신호를 출력할 때, 데이터 신호선 드라이버의 시프트 레지스터로부터 출력되는 비디오 신호 샘플링용의 신호를 사용하여, 다른 하나의 데이터 신호선의 스위치를 ON 상태로 하여, 예비 충전 전원으로 예비 충전을 행하도록 하는 구성이 개시되어 있다.

또한, 2000년 3월 31일 공개된 일본국 공개 특허 공보 「특개 2000~89194호 공보」(2000년 3월 8일 발행된 유럽 공개 특허 공보 EPO984423A2에 대응 ; 이하, 「특허 문헌 2」라고 기재한다)에는, 전 데이터 신호선을 몇 개의 데이터 신호선으로 이루어지는 블록으로 나누고, 데이터 신호선 드라이버로부터 n번째의 데이터 신호선 블록의 데이터 신호선에 비디오 신호를 출력할 때, 이 비디오 신호의 샘플링용 신호를 사용하여, n+1번째의 데이터 신호선 블록의 데이터 신호선에 예비 충전 전원으로 예비 충전을 행하도록 하는 구성이 개시되어 있다.

또한, 특허 문헌 3(2000년 7월 28일 공개된 일본국 공개 특허 공보 「특개 2000-206491호 공보」 ; 이하, 「특허 문헌 3」이라고 기재한다)에는, 데이터 신호선 드라이버의 각 전송단의 전송 펄스 입력을, 상기 전송단의 데이터 신호선을 예비 충전하기 위한 아날로그 스위치를 개폐하는 타이밍 펄스로서 사용함과 동시에, 예비 충전용의 타이밍 펄스보다 지연시켜 상기 데이터 신호선에 실(實) 데이터(비디오 신호)를 출력하기 위한 아날로그 스위치를 개폐하는 타이밍 펄스로서도 사용하는 구성이 개시되어 있다. 상기 전송단의 전송 펄스 출력은, 차단(次段)의 전송단의 전송 펄스 입력으로 되어, 차단(次段)의 전송단의 예비 충전의 타이밍 펄스 및 실 데이터 출력의 타이밍 펄스로 된다.

상술한 바와 같은 데이터 신호선 드라이버에서는, 점순차적으로 데이터 신호선에 비디오 신호를 출력하기 위해, TFT를 포함하는 MOSFET 등의 용량성의 제어 단자(예컨대 게이트)를 갖는 스위치를 각 데이터 신호선에 제공하고, 그 제어 단자의 충전 전압을 제어하여 도통과 비도통을 점순차적으로 절환한다. 이 스위치를 점순차적으로 절환하는 제어 신호(예컨대 게이트 신호)는, 일반적으로 복수단의 플립플롭으로 이루어지는 시프트 레지스터에 의해 수평 방향으로 시프트되어 출력된다. 또한, 데이터 신호선에 예비 충전을 행하기 위해 점순차적으로 도통과 비도통이 절환되는 동일한 스위치가 별도로 제공된다.

또한, 상기 공보의 구성에 의하면, 예비 충전을 행하기 위한 회로를 데이터 신호선 드라이버의 내부에 제공함으로써, 액정 표시 장치의 충분한 프레임 영역을 확보하는 등, 예비 충전 회로의 면적 감소를 도모할 수 있도록 되어 있다.

또, 본건 출원인이 먼저 출원하여 공개된 2001년 5월 18일 공개된 일본국 공개 특허 공보 「특개 2001-135093호 공보」(미국에 출원되어 있고, 그 출원 번호는 09/703,918이다 ; 이하, 특허 문헌 4라고 기재한다)에는, 시프트 레지스터의 각단을 구성하는 세트·리세트 플립플롭의 출력을 받아 클록 신호를 스위치 회로에 의해 취입하고, 이 클록 신호를 차단(次段)의 세트·리세트 플립플롭의 세트 신호로 하는 구성이 개시되어 있다. 또한, 본건 출원인이 먼저 출원하여 공개된 2001년 11월 2일 공개된 일본국 공개 특허 공보 「특개 2001-307495호 공보」(미국에 출원되어 있고, 그 출원 번호는 09/703,918이다 ; 이하, 특허 문헌 5라고 기재한다) 및 2000년 12월 8일 공개된 일본국 공개 특허 공보 「특개 2000-339985호 공보」(미국에 출원되어 있고, 그 출원 번호는 09/578,440이다 ; 이하, 특허 문헌 6이라고 기재한다)에는, 시프트 레지스터의 각단을 구성하는 세트·리세트 플립플롭의 출력을 받아 클록 신호를 취입하고, 이 클록 신호의 레벨 시프트를 행하여 차단(次段)의 세트·리세트 플립플롭의 세트 신호로 하는 구성이 개시되어 있다.

그렇지만, 상기 특허 문헌 1 및 특허문헌 2의 데이터 신호선 드라이버에서는, 데이터 신호선에 비디오 신호를 출력하기 위해 절환하는 스위치의 도통과 비도 통을 제어하는 제어 신호의 공급 회로를, 다른 데이터 신호선의 예비 충전용으로 절환하는 스위치의 도통과 비도통을 제어하는 제어 신호의 공급 회로와 공용하고 있다. 교류 구동함에 있어서 행하는 예비 충전은, 각 데이터 신호선 및 화소 용량의 전위를, 전회(前回)의 비디오 신호의 샘플링시에 대해 극성 반전시킬 만큼 크게 변화시키도록 행하기 때문에, 이 때의 스위치의 스위칭은 큰 임펄스 형태의 충전 전류를 수반한다. 상기 스위치의 제어 단자가 용량성이기 때문에, 이 큰 충전 전류의 비교적 높은 주파수 성분이 제어 단자의 용량을 통해 스위치의 제어 신호 회로에 전달되어 제어 신호 회로의 전위를 요동시키고, 또 비디오 신호 기입용의 스위치의 제어 단자를 통하여, 데이터 신호선에 공급되는 비디오 신호의 요동을 일으킬 우려가 있다. 이와 같은 비디오 신호의 요동이 있으면, 표시의 균일성이 저하하는 등 하여 표시 품위가 열화된다.

이에 대해, 특허 문헌 3의 데이터 신호선 드라이버에서는, 상술한 바와 같은 제어 신호 회로의 공유는 행하지 않고 되기 때문에 비디오 신호의 요동은 억제되지만, 전송 펄스를 예비 충전용의 타이밍 펄스보다 지연시키기 위한 시프트 레지스터를, 전송 펄스의 전송용의 시프트 레지스터에 추가하여 제공하지 않으면 안되어, 시프트 레지스터의 회로 규모가 2배로 된다.

이와 같이, 종래는, 데이터 신호선 드라이버 등과 같은 표시 장치의 드라이버 회로에는, 내부에 제공된 예비 충전 회로에 의해 데이터 신호선 등의 신호 공급선에 구동 능력이 작은 예비 충전 전원으로 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동이 일 어나는 것을 회피할 수 없다고 하는 문제가 있었다. 또, 특허 문헌 4∼6은, 예비 충전에 대하여 어떠한 개시도 시사도 하고 있지 않다.

본 발명의 목적은, 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 예비 충전 전원으로 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로를 제공하는 것에 있다. 또한, 그 드라이버 회로에 사용되는 시프트 레지스터 및 그 드라이버 회로를 구비한 표시 장치를 제공하는 것에 있다.

본 발명의 표시 장치의 드라이버 회로는, 상기 목적을 달성하기 위해, 복수의 신호 공급선이 제공된 표시 장치를 위한 드라이버 회로에 있어서, 용량성의 제1 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제1 스위치를, 상기 복수의 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선에 대한 기입 신호의 기입을 각 상기 제1 스위치의 도통에 의해 행하는 기입 회로와, 상기 기입의 타이밍 펄스를 상기 제1 스위치의 제1 제어 단자를 향해 출력하는 플립플롭을, 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비한 시프트 레지스터와, 용량성의 제2 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제2 스위치를 상기 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선으로의 예비 충전을 각 상기 제2 스위치의 도통에 의해 행하는 예비 충전 회로를 구비하고, 상기 예비 충전 회로는, 일부의 신호 공급선에 대해 상기 기입 회로 에 의한 기입 신호의 기입이 행해지고 있는 사이에, 다른 신호 공급선의 예비 충전을 행하는 것이고, 상기 시프트 레지스터는, 상기 타이밍 펄스를 상기 제1 제어 단자로 전송하는 제1 신호선과는 분리된 제2 신호선을 통하여, 제2 스위치의 도통을 제어하는 예비 충전 제어 신호를 상기 제2 제어 단자에 출력하는 제어 신호 공급 회로를 구비하고 있는 것을 특징으로 하고 있다.

그러므로, 신호 공급선에 기입 신호의 기입을 행하고 있는 사이에, 다른 신호 공급선의 예비 충전을 행할 수 있다. 또한, 이 때, 제1 스위치의 제어 신호 회로와 제2 스위치의 제어 신호 회로가 공용되지 않는다. 이에 의해, 예비 충전에 수반하여 신호 공급선에 흐르는 큰 전류가, 제1 스위치의 용량성의 제1 제어 단자 및 제2 스위치의 용량성의 제2의 제어 단자를 통하여, 그 때에 기입을 행하고 있는 신호 공급선의 기입 신호의 전위를 요동시키는 것을 회피할 수 있다. 또한, 제2 스위치의 도통을 제어하는 예비 충전 제어 신호를 상기 제2 제어 단자에 출력하는 제어 신호 공급 회로는 플립플롭보다 간단히 구성할 수 있기 때문에, 시프트 레지스터의 회로 규모는, 종래와 같이 시프트 레지스터를 2배로 하는 경우보다 훨씬 억제된다.

이상에 의해, 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 예비 충전 전원으로 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로를 제공할 수 있다고 하는 효과를 나타낸다.

또, 상기 예비 충전 회로는, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해지고 있는 사이에, 다른 신호 공급선의 예비 충전을 행하는 것이면 좋고, 기입되는 신호 공급선의 개수, 예비 충전되는 신호 공급선의 개수는 특별히 한정되는 것은 아니다.

또한, 2개의 신호선이 「분리된」 상태란, 2개의 신호선이 서로 전기적으로 접속되어 있지 않은 상태이고, 예컨대 2개의 신호선의 일방이 트랜지스터의 소스 또는 드레인에 접속되고, 타방이 트랜지스터에 접속되어 있는 상태, 2개의 신호선이 서로 절연되어 있는 상태 등을 들 수 있다.

또한, 제어 신호 공급 회로로서는, (1) 외부(예컨대 드라이버 회로의 외부)로부터 공급된 클록 신호를 예비 충전 제어 신호로서 제2 제어 단자로 전송하는 것, (2) 외부(예컨대 드라이버 회로의 외부)로부터 공급된 클록 신호를 가공(예컨대 레벨 시프트)하여 예비 충전 제어 신호로서 제2 제어 단자로 전송하는 것, (3) 예비 충전 제어 신호를 발생하여 제2 제어 단자에 출력하는 것 등을 들 수 있다. 이들 중, (1)(2)의 구성이, 제어 신호 공급 회로의 회로 규모를 작게 할 수 있는 점에서 유리하다.

또한, 예비 충전 제어 신호는, 클록 신호에 동기한 예비 충전 제어 신호인 것이 바람직하다. 클록 신호에 동기한 예비 충전 제어 신호로서는, 클록 신호 그 자체, 클록 신호를 레벨 시프트한 신호, 클록 신호를 반전한 신호 등을 들 수 있다.

또한, 본 발명의 시프트 레지스터는, 상기 목적을 달성하기 위해, 표시 장치에 제공된 복수의 신호 공급선에 대한 기입 신호의 기입의 타이밍 펄스를 출력하는 플립플롭을, 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도 록 복수단 구비하고, 상기 소정 주기중에서 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 플립플롭으로부터 입력되면, 상기 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호를 취입하고, 상기 클록 신호에 동기한 신호를 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선으로의 예비 충전을 행하게 하기 위한 신호로서 출력하는 제어 신호 공급 회로를, 상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비하고 있는 것을 특징으로 하고 있다.

그러므로, 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 예비 충전 전원으로 예비 충전을 행하는 경우에 다른 신호 공급선으로 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로에 대해, 바람직하게 사용되는 회로 규모가 억제된 시프트 레지스터를 제공할 수 있다고 하는 효과를 나타낸다.

또한, 본 발명의 표시 장치는, 상기 목적을 달성하기 위해, 복수의 화소와, 상기 화소에 대응하여 제공되는 복수의 신호 공급선으로서의 데이터 신호선 및 복수의 신호 공급선으로서의 주사 신호선과, 기입 신호로서의 비디오 신호를 상기 데이터 신호선 및 상기 화소에 기입하는 데이터 신호선 드라이버와, 상기 비디오 신호를 기입하는 화소를 선택하기 위해 상기 주사 신호선에 기입 신호로서의 주사 신호를 기입하는 주사 신호선 드라이버를 구비한 표시 장치에 있어서, 상기 데이터 신호선 드라이버를 상기 표시 장치의 드라이버 회로 중 어느 하나로 하는 것을 특징으로 하고 있다.

그러므로, 데이터 신호선 드라이버에 있어서, 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 예비 충전 전원으로 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있다. 따라서, 표시의 균일성이 향상된 표시 품위가 높은 표시 장치를 제공할 수 있다고 하는 효과를 나타낸다.

본 발명의 또 다른 목적, 특징 및 우수한 점은, 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명에서 명백하게 될 것이다.

〔실시예 1〕

본 발명의 일 실시예에 대해서, 도1 및 도2를 사용하여 설명하면, 이하와 같다.

본 실시예에 있어서의 표시 장치의 드라이버 회로는, 액정 표시 장치의 데이터 신호선 드라이버이다. 도1에 이와 같은 데이터 신호선 드라이버(31)의 구성을 도시한다.

데이터 신호선 드라이버(31)는, 시프트 레지스터(31a)와 샘플링부(31b)를 구비하고 있다.

시프트 레지스터(31a)는, 복수단의 세트·리세트형의 플립플롭 SRFF1·SRFF2·…와, 복수의 스위치 회로(제어 신호 공급 회로) ASW1·ASW2·…를 구비하고 있다. 스위치 회로 ASWk(k=1,2,…)는 플립플롭 SRFFk의 Q 출력을 도통 및 비도통의 제어 신호로 하고 있다. k가 홀수인 스위치 회로 ASWk는, 도통하면, 후술하는 타이밍 펄스 Q1(도2)과는 다른 외부의 공급원으로부터 공급되는 클록 신호(예비 충전 제어 신호(예비 충전을 행하게 하기 위한 신호)) SCK를 취입하여 출력한다. 이때, 상기 클록신호 SCK의 펄스폭은, 도2에 나타낸 바와 같이, 타이밍 펄스 Q1의 펄스폭보다도 작다. 또한, k가 짝수인 스위치 회로 ASWk는, 도통하면, 마찬가지로 타이밍 펄스와는 다른 외부의 공급원으로부터 공급되는 클록 신호(예비 충전 제어 신호) SCKB를 취입하여 출력한다. 클록 신호 SCKB는 클록 신호 SCK의 반전 신호이다.

스위치 회로 ASW1·ASW2·…는, 플립플롭 SRFFk의 Q 출력을 스위치 V-ASWn(후술)으로 전송하는 신호선(제1 신호선) S1과 분리된 신호선(제2 신호선) S2를 통하여, 클록 신호 SCK·SCKB(후술하는 출력 신호 SR1·SR2·…)를 스위치 P-ASWn(후술)에 출력한다. 또한, 스위치 회로 ASW1·ASW2·…는, 플립플롭 SRFFk의 Q 출력을 스위치 V-ASWn(후술)으로 전송하는 신호선(제1 신호선)과 분리된 신호선을 통하여, 외부의 공급원으로부터 클록 신호 SCK·SCKB를 취입한다.

스위치 회로 ASW1의 출력은 출력 신호 DSR1이고, 스위치 회로 ASW2·ASW3·…의 출력은 순서대로, 출력 신호 SR1·SR2·…이다. 각 스위치 회로 ASWk의 출력 신호는, 플립플롭 SRFF(k+1)의 세트 신호로 되고, 또한 후술하는 샘플링부(31b)의 예비 충전 회로가 구비하는 스위치 P-ASW(k+1)로의 입력 신호로 된다.

스위치 회로 ASW1·ASW2·…로서 사용 가능한 스위치 회로의 일례를 도19에 기초하여 설명한다. 도19는, 스위치 회로의 일례의 구성을 도시하는 회로도이다.

스위치 회로는, 상기 인버터 회로 INV11과, pch 트랜지스터 p11 및 nch 트랜지스터 n11에 의해 구성되는 CMOS 스위치와, nch 트랜지스터 n12에 의해 구성되어 있다. 외부로부터 입력되는 제어 신호 EN에 따라, 제어 신호 EN이 High인 경우에는, nch 트랜지스터 n12가 닫히고, CMOS 스위치의 pch 트랜지스터 p11 및 nch 트랜지스터 n11는 열리고, 외부로부터 입력된 신호 CKIN이 출력 신호 OUT으로서 그대로 출력된다. 또한, 제어 신호 EN이 Low로 되면, CMOS 스위치의 pch 트랜지스터 p11 및 nch 트랜지스터 n11는 닫히고, nch 트랜지스터 n12가 열리고, 출력 신호 OUT는 Low로 고정된다. 제어 신호 EN은, 도1에 있어서의 플립플롭 SRFFk의 Q 출력에 상당한다. 또한, 입력 신호 CKIN은, 도1에 있어서의 클록 신호 SCK 또는 SCKB에 상당한다. 또한, 출력 신호 OUT는, 도1에 있어서의 출력 신호 DSR1·SR1·SR2·…에 상당한다.

플립플롭 SRFFk의 Q 출력은, k=1에서는 출력 신호 DQ1이고, k=2,3,…에 대해서는 순서대로 출력 신호 Q1·Q2·…이다. 스위치 회로 ASW(k+2)의 출력 신호는, 플립플롭 SRFFk의 리세트 신호로 된다. 초단(初段)의 플립플롭 SRFF1의 세트 신호로서는, 외부로부터 입력되는 스타트 펄스 SSP가 입력된다. 이 스타트 펄스 SSP는, 스위치 P-ASW로의 입력 신호로도 된다. 플립플롭 SRFF1의 출력 신호 DQ1은 스위치 회로 ASW1으로 입력되고, 플립플롭 SRFF2·SRFF3·…의 출력 신호 Q1·Q2·…는 순서대로, 후술하는 샘플링부(31b)가 구비하는 버퍼 Buf1·Buf2·…를 통해 샘플링부(31b)가 구비하는 스위치 V-ASW1·V-ASW2·…에 입력된다. 출력 신호 Q1·Q2·…는, 후술하는 비디오 신호 VIDEO의 샘플링의 타이밍 펄스로 된다.

다음, 샘플링부(기입 회로, 예비 충전 회로)(31b)는, 버퍼 Buf1·Buf2·…와, 스위치 V-ASW1·V-ASW2·…와, 예비 충전 회로를 구비하고 있다. 예비 충전 회 로는, 스위치 P-ASW1·P-ASW2·…를 구비하고 있다. 버퍼 Buf1·Buf2·…와, 스위치 V-ASW1·V-ASW2·…에 의해, 기입 회로가 구성되어 있다.

버퍼 Bufn(n=1,2,…)는, 각각 4개의 인버터가 종속 접속된 버퍼이고, 그 입력은 전술한 바와 같이 시프트 레지스터(31a)로부터 출력되는 출력 신호 Qn이다. 스위치(제1 스위치) V-ASWn은, 버퍼 Bufn의 출력 신호를 입력 신호로 하고, 그 입력 신호가 게이트(제1 제어 단자) G에 직접 입력되는 N 채널 MOS 트랜지스터(TFT) 및 그 입력 신호가 반전된 신호가 게이트 G에 입력되는 P 채널 MOS 트랜지스터(TFT)로 이루어지는 아날로그 스위치와, 상기 입력 신호를 반전하여 P 채널 MOS 트랜지스터의 게이트에 입력하는 인버터로 이루어진다. 각 MOS 트랜지스터의 게이트 G는 용량성의 제어 단자이고, 스위치 V-ASWn은, 게이트의 충전 전압에 따라 도통과 비도통이 절환된다. 각 스위치 V-ASWn의 아날로그 스위치의 채널 경로의 일단에는 외부로부터 공급되는 아날로그의 비디오 신호(기입 신호) VIDEO가 공통으로 입력된다.

스위치(제2 스위치) P-ASWn은, 전술한 설명으로부터도 알 수 있듯이 플립플롭 SRFFk(k=n)의 세트 신호를 입력 신호로 하고, 그 입력 신호가 게이트(제2 제어 단자) G'에 직접 입력되는 N 채널 MOS 트랜지스터 및 그 입력 신호가 반전된 신호가 게이트 G'에 입력되는 P 채널 MOS 트랜지스터로 이루어지는 아날로그 스위치와, 상기 입력 신호를 반전하여 P 채널 MOS 트랜지스터의 게이트 G'에 입력하는 인버터로 이루어진다. 각 MOS 트랜지스터의 게이트 G'는 용량성의 제어 단자이고, 스위치 P-ASWn은, 게이트의 충전 전압에 따라 도통과 비도통이 절환된다. 각 스위치 P- ASWn의 아날로그 스위치의 채널 경로의 일단에는, 외부로부터 인가되는 예비 충전 전위 PVID가 공통으로 입력된다.

또한, 각 스위치 V-ASWn의 아날로그 스위치의 채널 경로의 타단과, 각 스위치 P-ASWn의 아날로그 스위치의 채널 경로의 타단은, 액정 표시 패널에 제공된 데이터 신호선(신호 공급선) SLn(n=1,2,…)에 접속되어 있다. 액정 표시 패널에는 또 데이터 신호선 SLn과 직교하도록 주사 신호선 GL1·GL2·…가 제공되어 있다. 데이터 신호선 SLn과 주사 신호선 GLm(m=1,2,…)의 교점에는 매트릭스 형태로 화소 Pixm-n(m=1,2,…, n=1,2,…)이 형성되어 있다. 각 화소는, 통상의 액티브 매트릭스형의 액정 표시 장치와 마찬가지로, N 채널 MOS 트랜지스터(TFT), 액정 용량 및 보조 용량을 구비하고 있다. 주사 신호선 GLm은 소정 주기로 선택되고, 선택되어 있는 사이, 주사 신호선 GLm에 연결되어 있는 화소의 MOS 트랜지스터를 도통시킨다.

다음, 상기 구성의 데이터 신호선 드라이버의 동작을, 도2에 도시된 타이밍챠트를 사용하여 설명한다.

어느 주사 신호선 GLm이 선택되어 있는 1 기간에 대해서 설명한다. 주사 신호선 GLm이 선택되어 있기 때문에, 데이터 신호선 LS로의 예비 충전에서는, 데이터 신호선 LS와 그에 접속되고 선택되어 있는 화소의 양방을 충전한다. 스타트 펄스 SSP가 입력되면, 플립플롭 SRFF1로부터 출력 신호 DQ1이 출력됨과 동시에, 스타트 펄스 SSP는 스위치 P-ASW1에 입력된다. 이에 의해 스위치 P-ASW1의 아날로그 스위치는 도통하고(이하, '스위치가 도통한다 또는 비도통으로 된다'라고 표현한다), 예비 충전 전위 PVID가 데이터 신호선 SL1에 인가된다. 이에 의해, 데이터 신호선 SL1과, 선택되어 있는 화소의 용량이 예비 충전된다. 이 때, 스위치 V-ASW1은 비도통이기 때문에, 예비 충전 전위 PVID와 비디오 신호 VIDEO가 데이터 신호선 SL1상에서 충돌하지 않는다.

또한, 출력 신호 DQ1에 의해 스위치 회로 ASW1이 도통하고, 클록 신호 SCK를 취입하여 출력 신호 DSR1을 출력한다. 출력 신호 DSR1은 플립플롭 SRFF2의 세트 신호로 되고, 플립플롭 SRFF2는 출력 신호 Q1을 출력한다. 출력 신호 Q1에 의해 스위치 ASW2가 도통하고, 스위치 ASW2는 클록 신호 SCKB를 취입하여 출력 신호 SR1을 출력한다. 또한, 출력 신호 Q1은 타이밍 펄스로서 버퍼 Buf1을 통해 스위치 V-ASW1을 도통시킨다. 이에 의해, 데이터 신호선 SL1에는 비디오 신호 VIDEO가 공급되고, 데이터 신호선 SL1 및 화소 용량이 소정의 전압으로 충전된다. 즉, 비디오 신호 VIDEO의 샘플링이 행해지고, 상기 소정 주기중의 각 데이터 신호선이 순차 샘플링의 기간으로 되는 샘플링 실효 기간(기입 실효 기간)이 개시된다.

이 때 이미 스타트 펄스 SSP는 Low로 되어 있기 때문에, 스위치 P-ASW1은 비도통으로 되어 있어, 예비 충전 전위 PVID와 비디오 신호 VIDEO가 데이터 신호선 SL1상에서 충돌하지 않는다. 또한, 출력 신호 DSR에 의해 스위치 P-ASW2가 도통하기 때문에, 비디오 신호 VIDEO가 데이터 신호선 SL1로 출력됨과 동시에, 데이터 신호선 SL2 및 화소 용량이 예비 충전된다. 한편, 출력 신호 SR1은 플립플롭 SRFF1의 리세트 신호로 되기 때문에, SRFF1의 출력 신호 DQ1은 Low로 된다. 이에 의해, 스위치 ASW1은 비도통으로 된다.

이와 같이 하여, 데이터 신호선 SLn의 예비 충전을 행한 후에 데이터 신호선 SLn에 비디오 신호 VIDEO를 공급하고, 이 비디오 신호 VIDEO의 공급의 사이에 데이터 신호선 SL(n+1)의 예비 충전을 행하는 동작을 순차 반복하여, 점순차적으로 샘플링이 행해진다. 이 동작은, 플립플롭 SRFFk와 스위치 ASWk에 의해, 타이밍 펄스가 시프트 레지스터중을 후단의 플립플롭 SRFF를 향해 순차적으로 전송되는 동작에 준하고 있다. 도2에 도시된 바와 같이, 전후하는 각 샘플링의 기간은 클록 신호 SCK·SCKB의 반주기분씩 중복하고 있다. 이 경우, 각 샘플링의 기간에 있어서의 타이밍 펄스의 하강시의 화소 용량 및 데이터 신호선의 충전 전위에 의해 샘플링 전위가 결정된다. 전술한 샘플링 실효 기간은, 최종단의 데이터 신호선 드라이버 SL에 있어서의 샘플링이 종료하기 까지의 기간이고, 이 기간의 사이에 행하는 샘플링의 기간중이 아닌 데이터 신호선으로의 예비 충전은, 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호 SCK·SCKB가 스위치 회로 ASWk에 의해 취입되어 출력되고, 제어 단자(게이트 G')가 충전되어 스위치 P-ASWn(n=k+1)이 도통함으로써 행해진다. 샘플링 실효 기간에 항상 이와 같은 예비 충전을 행하도록 하기 위해, 스위치 회로 ASWk의 총수는, 샘플링 실효 기간에 예비 충전을 행하는 데이터 신호선 SL의 수와 같게 되어 있다. 샘플링 실효 기간 외에 행하는 예비 충전(예컨대 데이터 신호선 LS1으로의 예비 충전)에 대해서는, 반드시 이와 같은 스위치 회로를 사용하지 않아도 좋다.

삭제

이와 같이, 데이터 신호선 SL에 비디오 신호 VIDEO의 샘플링을 행하고 있는 사이에, 다른 데이터 신호선 SL의 예비 충전을 행할 수 있다. 또한, 이 때, 샘플링 의 타이밍 펄스가 공급되는 계통과, 예비 충전을 행하게 하는 신호가 공급되는 계통은 분리되기 때문에, 스위치 V-ASW의 제어 신호 회로와 P-ASW의 제어 신호 회로가 공용되지 않는다. 이에 의해, 예비 충전에 수반하여 데이터 신호선 SL에 흐르는 큰 전류가, 스위치 P-ASW의 용량성의 제어 단자(게이트 G')를 통하여, 그 때에 기입을 행하고 있는 데이터 신호선 SL의 비디오 신호 VIDEO의 전위를 요동시키는 것을 회피할 수 있다. 또한, 클록 신호 SCK·SCKB를 취입하여 출력하는 각 스위치 회로 ASWk는 플립플롭보다 간단히 구성할 수 있기 때문에, 시프트 레지스터(31a)의 회로 규모는, 종래와 같이 시프트 레지스터를 2배로 하는 경우보다 훨씬 억제된다.

이상에 의해, 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 예비 충전 전원으로 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로를 제공할 수 있다.

또, 특허 문헌 4에 대해, 본 실시예에서는, 데이터 신호선의 예비 충전을 행하기 위한 제어 신호로서 클록 신호를 취입하고, 예비 충전 전위를 데이터 신호선으로 인가하기 위한 스위치에 입력한다고 하는 전혀 새로운 사상을 도입하고 있다.

〔실시예 2〕

본 발명의 다른 실시예에 대해서, 도3 및 도4를 사용하여 설명하면, 이하와 같다. 또, 상기 실시예 1에서 말한 구성 요소와 동일한 기능을 갖는 구성 요소에는 동일한 부호를 첨부하고, 그 설명을 생략한다.

본 실시예에 있어서의 표시 장치의 드라이버 회로는, 액정 표시 장치의 데이 터 신호선 드라이버이다. 도3에 이와 같은 데이터 신호선 드라이버(32)의 구성을 도시한다.

데이터 신호선 드라이버(32)는, 시프트 레지스터(32a)와 샘플링부(기입 회로, 예비 충전 회로)(32b)를 구비하고 있다.

시프트 레지스터(32a)는 도1의 시프트 레지스터(31a)와 내부 구성은 동일하지만, 예비 충전용의 신호의 출력선(出力先)이 상이하다. 플립플롭 SRFF1의 세트 신호로 되는 스타트 펄스 SSP는, 예비 충전용의 신호로서는, 스위치 P-ASW2에 입력된다. 또한, 출력 신호 DSR1은 스위치 P-ASW3에 입력된다. 또한, 출력 신호 SR(k-1)(k=2,3,·…)은 스위치 P-ASWn(n=k+2)에 입력된다.

샘플링부(32b)는, 도1의 샘플링부(31b)로부터 스위치 P-ASW1을 제거한 구성이다. 또한, 도1의 데이터 신호선 SL1은 더미의 데이터 신호선 DSL으로 치환되고, 도1의 데이터 신호선 SL2·SL3·…이 순서대로 도3에서는 데이터 신호선 SL1·SL2·…로 치환되어 있다. 또한, 데이터 신호선 DSL에 접속되는 화소는 더미의 화소 Pixm-D(m=1,2,…)으로 치환되고, 데이터 신호선 SL1·SL2·…에 접속되는 화소는 그 만큼, 수평 방향으로 시프트되어 있다. 즉, 본 실시예의 데이터 신호선 드라이버(32)는, 더미의 데이터 신호선 및 화소를 구비한 표시 장치의 드라이버 회로로서 바람직하게 사용된다.

도4는, 상기 구성의 데이터 신호선 드라이버(32)의 동작을 도시하는 타이밍챠트이다. 신호 전달의 원리는 도1의 경우와 마찬가지이기 때문에 상세한 설명은 생략한다. 특징적인 것은, 예컨대 스타트 펄스 SSP에 의해 스위치 P-ASW2가 도통함 으로써, 데이터 신호선 SL1이 예비 충전된 후, 클록 신호 SCK·SCKB의 반주기만큼 시간이 경과하고 나서 데이터 신호선 SL1로의 샘플링이 행해진다고 했던 바와 같이, 동일한 데이터 신호선 SL로의 예비 충전의 종료시와 샘플링의 개시시가 클록 신호 SCK·SCKB의 반주기분만큼 어긋나 있는 것이다.

이에 의해, 실시예 1에서 말한 효과에 덧붙여, 예비 충전 전위 PVID와 비디오 신호 VIDEO의 충돌을 확실히 회피할 수 있어, 그만큼 고품위의 표시를 얻을 수 있다고 하는 효과가 있다. 또, 상술한 더미의 화소는, 통상, 블랙 매트릭스라고 불리는 차광체의 아래에 제공되기 때문에, 그 화소의 표시는 화면에는 나타나지 않는다. 따라서, 더미의 화소 및 데이터 신호선으로의 예비 충전을 행할 필요는 없다.

〔실시예 3〕

본 발명의 또 다른 실시예에 대해서, 도5 및 도6을 사용하여 설명하면, 이하와 같다. 또, 상기 실시예 1 및 2에서 말한 구성 요소와 동일한 기능을 갖는 구성 요소에는 동일한 부호를 첨부하고, 그 설명을 생략한다.

본 실시예에 있어서의 표시 장치의 드라이버 회로는, 액정 표시 장치의 데이터 신호선 드라이버이다. 도5에 이와 같은 데이터 신호선 드라이버(33)의 구성을 도시한다.

데이터 신호선 드라이버(33)는, 시프트 레지스터(33a)와 샘플링부(기입 회로, 예비 충전 회로)(33b)를 구비하고 있다.

시프트 레지스터(33a)는, 복수단의 D 플립플롭인 플립플롭 DFFD1·DFF1·DFF2·…와, 복수의 스위치 회로 ASWD1·ASW1·ASW2·…를 구비하고 있다. 초단의 플립플롭 DFFD1의 입력 신호 IN은 스타트 펄스 SSP이고, 각 플립플롭의 Q 출력은 차단(次段)의 플립플롭의 입력 신호 IN으로 되도록, 각 플립플롭이 종속 접속되어 있다. 또한, 상기 스위치 회로의 각각은 서로 동일한 구성이고, 스위치 회로 ASWD1은 스타트 펄스 SSP를, 스위치 회로 ASW1은 플립플롭 DFFD1의 Q 출력을, 스위치 회로 ASW2·ASW3·…는 순서대로 플립플롭 DFF1·DFF2·…의 Q 출력을, 각각 도통 및 비도통의 제어 신호로 하고 있다.

스위치 회로 ASWD1과 k가 짝수인 스위치 회로 ASWk는, 도통하면, 후술하는 타이밍 펄스와는 다른 외부의 공급원으로부터 공급되는 각 플립플롭의 동작용의 클록 신호 SCK를 취입하여 출력한다. 또한, k가 홀수인 스위치 회로 ASWk는, 도통하면, 마찬가지로 타이밍 펄스와는 다른 외부의 공급원으로부터 공급되는 각 플립플롭의 동작용의 클록 신호 SCKB를 취입하여 출력한다. 클록 신호 SCK·SCKB는, 각 플립플롭에 있어서는 내부의 클록트·인버터의 동작용으로 사용된다.

스위치 회로 ASWD1의 출력은 출력 신호 DSR1이고, 스위치 회로 ASW1의 출력은 출력 신호 DSR2이고, 스위치 회로 ASW2·ASW3·…의 출력은 순서대로, 출력 신호 SR1·SR2·…이다. 각 스위치 회로 ASWD1·ASW1·ASW2·…의 출력 신호는 순서대로, 후술하는 샘플링부(33b)의 예비 충전 회로가 구비하는 스위치 P-ASW1·P-ASW2·P-ASW3·…으로의 입력 신호로 된다.

플립플롭 DFFD1의 Q 출력은 출력 신호 DQ1이고, 플립플롭 DFFn(n=1,2,…)의 Q 출력은 출력 신호 Qn이다. 플립플롭 DFFn의 출력 신호 Qn은, 후술하는 샘플링부(33b)가 구비하는 버퍼 Bufn을 통하여 샘플링부(33b)가 구비하는 스위치 V-ASWn에 입력된다. 출력 신호 Qn은, 후술하는 비디오 신호 VIDEO의 샘플링의 타이밍 펄스로 된다.

또한, 샘플링부(기입 회로)(33b)의 내부 구성은 도1의 샘플링부(31b)와 동일하고, 시프트 레지스터(33a)와의 접속 관계가 상술한 바와 같이 되어 있다. 또한, 데이터 신호선 SLn(n=1,2,…), 주사 신호선 SLm(m=1,2,…), 및 화소 Pixm-n(m=1,2,…, n=1,2,…)는 도1과 동일하다.

다음, 상기 구성의 데이터 신호선 드라이버(33)의 동작에 대해서, 도6의 타이밍챠트를 사용하여 설명한다.

어느 주사 신호선 GLm이 선택되어 있는 1 기간에 대해서 설명한다. 주사 신호선 GLm이 선택되어 있기 때문에, 데이터 신호선 LS로의 예비 충전에서는, 데이터 신호선 LS와 그에 접속되고 선택되어 있는 화소의 양방을 충전한다. 스타트 펄스 SSP가 입력되면, 스위치 회로 ASWD1은 도통하고, 클록 신호 SCK를 취입하여 출력 신호 DSR1을 출력한다. 이에 의해, 스위치 P-ASW1이 도통하여 데이터 신호선 SL1에 예비 충전 전위 PVID가 인가되고, 데이터 신호선 SL1과 화소 용량에 예비 충전이 행해진다. 또한, 플립플롭 DFFD1은 클록 신호 SCK의 상승시에 스타트 펄스 SSP를 출력 신호 DQ1로서 출력하기 시작하고, 클록 신호 SCK의 다음 상승시까지 이를 유지한다. 플립플롭 DFF1은, 출력 신호 DQ1이 입력되어 있는 사이, 클록 신호 SCKB의 상승시에 출력 신호 DQ1을 출력 신호 Q1로서 출력하기 시작하고, 클록 신호 SCKB의 다음 상승시까지 이를 유지한다. 출력 신호 Q1이 High인 사이는 출력 신호 Q1은 샘플링의 타이밍 펄스로서 버퍼 Buf1을 통해 스위치 V-ASW1을 도통시킨다. 이에 의 해, 데이터 신호선 SL1 및 화소 용량에 비디오 신호 VIDEO의 샘플링이 행해진다. 이에 의해, 샘플링 실효 기간(기입 실효 기간)이 개시된다. 이 때, 이미 출력 신호 DSR1은 Low로 되어 있기 때문에, 스위치 P-ASW1은 비도통으로 되어 있어, 예비 충전 전위 PVID와 비디오 신호 VIDEO가 데이터 신호선 SL1상에서 충돌하지 않는다.

또한, 출력 신호 DQ1에 의해 스위치 회로 ASW1은 도통하고, 클록 신호 SCKB를 취입하여 출력 신호 DSR2를 출력하기 때문에, 데이터 신호선 SL1에 샘플링이 행해지고 있는 사이에는, 데이터 신호선 SL2의 예비 충전이 행해진다.

이와 같이 하여, 데이터 신호선 SLn의 예비 충전을 행한 후에 데이터 신호선 SLn에 비디오 신호 VIDEO를 공급하고, 이 비디오 신호 VIDEO의 공급의 사이에 데이터 신호선 SL(n+1)의 예비 충전을 행하는 동작을 순차 반복하여, 점순차적으로 샘플링이 행해진다. 이 동작은, 플립플롭 DFFD1·DFF1·DFF2·…에 의해, 타이밍 펄스가 시프트 레지스터중을 후단의 플립플롭을 향해 순차적으로 전송되는 동작에 준하고 있다. 도6에 도시된 바와 같이, 전후하는 각 샘플링의 기간은 클록 신호 SCK·SCKB의 반주기분씩 중복하고 있다. 이 경우, 각 샘플링의 기간에 있어서의 타이밍 펄스의 하강시의 화소 용량 및 데이터 신호선의 충전 전위에 의해 샘플링 전위가 결정된다.

전술한 샘플링 실효 기간은, 최종단의 데이터 신호선 드라이버 SL에 있어서의 샘플링이 종료하기 까지의 기간이고, 이 기간의 사이에 행하는 샘플링의 기간중이 아닌 데이터 신호선 SL로의 예비 충전은, 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호 SCK·SCKB가 스위치 회로 ASWD1·ASW1·ASW2·…에 의해 취입 되어 출력되고, 제어 단자(게이트 G')가 충전되어 스위치 P-ASWn이 도통함으로써 행해진다. 샘플링 실효 기간에 항상 이와 같은 예비 충전을 행하도록 하기 위해, 스위치 회로 ASWk의 총수는, 샘플링 실효 기간에 예비 충전을 행하는 데이터 신호선 SL의 수와 같게 되어 있다. 샘플링 실효 기간 외에 행하는 예비 충전(예컨대 데이터 신호선 SL1로의 예비 충전)에 대해서는, 반드시 이와 같은 스위치 회로를 사용하지 않아도 좋다.

이와 같이, 데이터 신호선 SL에 비디오 신호 VIDEO의 샘플링을 행하고 있는 사이에, 다른 데이터 신호선 SL의 예비 충전을 행할 수 있다. 또한, 이 때, 샘플링의 타이밍 펄스가 공급되는 계통과, 예비 충전을 행하게 하는 신호가 공급되는 계통은 분리되기 때문에, 스위치 V-ASW의 제어 신호 회로와 P-ASW의 제어 신호 회로가 공용되지 않는다. 이에 의해, 예비 충전에 수반하여 데이터 신호선 SL에 흐르는 큰 전류가, 스위치 P-ASW의 용량성의 제어 단자(게이트 G')를 통하여, 그 때 기입을 행하고 있는 데이터 신호선 SL의 비디오 신호 VIDEO의 전위를 요동시키는 것을 회피할 수 있다. 또한, 클록 신호 SCK·SCKB를 취입하여 출력하는 각 스위치 회로 ASWD1·ASWk는 플립플롭보다 간단히 구성할 수 있기 때문에, 시프트 레지스터(33a)의 회로 규모는, 종래와 같이 시프트 레지스터를 2배로 하는 경우보다 훨씬 억제된다.

〔실시예 4〕

본 발명의 또 다른 실시예에 대해서, 도7 및 도8을 사용하여 설명하면, 이하와 같다. 또, 상기 실시예 1 내지 3에서 말한 구성 요소와 동일한 기능을 갖는 구성 요소에는 동일한 부호를 첨부하고, 그 설명을 생략한다.

본 실시예에 있어서의 표시 장치의 드라이버 회로는, 액정 표시 장치의 데이터 신호선 드라이버이다. 도7에 이와 같은 데이터 신호선 드라이버(34)의 구성을 도시한다.

데이터 신호선 드라이버(34)는, 시프트 레지스터(34a)와 샘플링부(기입 회로, 예비 충전 회로)(34b)를 구비하고 있다.

시프트 레지스터(34a)는, 도1의 플립플롭 SRFFk(k=1,2,…)와, 레벨 시프트 회로 LSDO·LSD1·LS1·LS2·…를 구비하고 있다. 레벨 시프트 회로 LSD1·LS1·LS2·…는 순서대로, 도1의 스위치 회로 ASW1·ASW2·ASW3·…를 치환한 것으로 되어 있다. 레벨 시프트 회로 LSD1·LS1·LS2·…의 각각은 서로 동일한 구성이고, 플립플롭의 High의 Q 출력이 입력되면 클록 신호 SCK·SCKB를 취입하고, 이들을 사용하여 레벨 시프트를 행한다. 레벨 시프트 회로 LSD1·LS2·LS4·…는 클록 신호 SCK의 파형의 레벨 시프트를 행하고, 레벨 시프트 회로 LSD1·LS1·LS3·…는 클록 신호 SCKB의 파형의 레벨 시프트를 행한다. 그리고, 레벨 시프트 회로 LSD1·LS1·LS2·…의 각각은, 레벨 시프트의 결과로서, 순서대로 출력 신호 DLS1·LR1·LR2·…(예비 충전 제어 신호)를 출력한다. 이러한 출력 신호는 각각 차단( 次段)의 플립플롭의 세트 신호로 된다.

또한, 레벨 시프트 회로 LSD0는, 초단(初段)의 플립플롭에 입력되는 스타트 펄스 SSP의 레벨 시프트를 행하기 위해, 스타트 펄스 SSP·SSPB가 입력되는 레벨 시프트 회로이다. 스타트 펄스 SSPB는 스타트 펄스 SSP의 반전 신호이다. 레벨 시프트 회로 LSDO는, 스타트 펄스 SSP의 레벨 시프트를 행하여 출력 신호 DLRO로서 출력한다.

즉, 본 실시예의 데이터 신호선 드라이버(34)는, 외부로부터 입력되는 클록 신호 SCK·SCKB나 스타트 펄스 신호 SSP라고 했던 신호의 전압 레벨이 낮은 경우의 표시 장치의 드라이버 회로로서 바람직하게 사용되는 것이다.

샘플링부(34b)는 도1의 샘플링부(31b)와 내부 구성은 동일하다. 시프트 레지스터(34a)의 출력 신호 DLSO·DLS1·LR1·LR2·…는 순서대로, 스위치 P-ASW1·P-ASW2·P-ASW3·P-ASW4·…의 입력 신호로 된다.

또한, 데이터 신호선 SLn(n=1,2,…), 주사 신호선 SLm(m=1,2,…), 및 화소 Pixm-n(m=1,2,…, n=1,2,…)은 도1과 동일하다.

여기서, 레벨 시프트 회로 LSDO·LSD1·LS1·LS2·…로서 사용 가능한 레벨 시프트 회로의 일례에 대해서, 도16에 기초하여 이하에 설명한다. 도16은, 레벨 시프트 회로의 일례의 구성을 도시하는 회로도이다.

레벨 시프트 회로는, 외부로부터 입력되는 제어 신호 EN이 High로 되면, 외부로부터 클록 신호 SCK·SCKB를 취입하고, 클록 신호 SCK를 레벨 시프트한 신호를 출력 신호 OUT로서 출력하는 것이다. 제어 신호 EN은, 도7에 있어서의 플립플롭의 Q 출력에 상당한다. 또한, 출력 신호 OUT는, 도7에 있어서의 출력 신호 DLS1·LR1·LR2·…에 상당한다.

단, 레벨 시프트 회로가 레벨 시프트 회로 LSDO인 경우에는, 클록 신호 SCK·SCKB에 대신하여 스타트 펄스 SSP·SSPB를 취입하고, 스타트 펄스 SSP를 레벨 시프트한 신호를 출력 신호 OUT로서 출력한다.

도16의 레벨 시프트 회로는, 외부로부터의 제어 신호 EN에 따라 동작을 제어시키고, 제어 신호 EN이 High인 경우에 동작을 개시한다. 또한, 본 레벨 시프트 회로는, 제어 신호 EN이 Low인 경우에는 항상, 출력 신호 OUT로서 Low를 출력하도록 되어 있다.

도16의 기호 및 도17의 타이밍챠트를 사용하여, 상기 레벨 시프트 회로의 동작을 이하에 설명한다. 도17은, 상기 레벨 시프트 회로에 있어서의 입력 신호, 노드의 신호, 및 출력 신호의 파형을 도시하는 타이밍챠트이다.

지금, 도17의 타이밍챠트가 도시하는 바와 같이 제어 신호 EN이 High이고, 클록 신호 CK가 High로 되면, 제어 신호 EN에 따라, pch 트랜지스터 p3·p4가 닫히고, nch 트랜지스터 n1·n2가 열린다. 이 때, pch 트랜지스터 p1·P2 및 nch 트랜지스터 n3·n4에 의해, 노드(a)에는, 클록 신호 CK가 High인 때에는, pch 트랜지스터 p2를 통하여 High의 신호가 입력되고, 노드(a)는 High로 된다. 다음, 클록 신호 CK가 Low로 되면, 노드(a)에는 nch 트랜지스터 n4를 통해 Low의 신호가 입력되고, 노드(a)는 Low로 된다. 노드(a)의 각각의 상태(High 또는 Low)는, 인버터 회로 INV1·INV2에 의해 레벨 시프트 회로의 출력단에 전달되고, 출력 신호 OUT로서 출 력된다. 이 신호는, 레벨 시프트된 클록 신호 CK로 되어 출력단에 나타난다.

다음, 제어 신호 EN이 Low로 되면, pch 트랜지스터 p3·P4가 열리는 한편, nch 트랜지스터 n1·n2가 닫힌다. 이 때, pch 트랜지스터 p1·P2의 게이트에는, 전원 VCC로부터 전원 전압 VCC가, pch 트랜지스터 p3·P4를 통해 입력된다. 이에 의해, pch 트랜지스터 p1·P2는 닫혀서, 전원 VCC로부터 흐르는 전류의 경로가 없어진다. 또한, nch 트랜지스터 n3의 게이트에는, pch 트랜지스터 p1·P2의 게이트와 마찬가지로, 전원 전압 VCC가 인가되기 때문에, nch 트랜지스터 n3가 열리고, 노드(a)는 Low로 되다. 이에 의해, 상기 레벨 시프트 회로의 출력 신호 OUT는 Low로 된다. 따라서, 클록 신호 CK가 전원 전압 VCC보다 낮은 전위의 진폭으로 입력되어도, 상기 레벨 시프트 회로의 출력 신호 OUT는 Low로서 얻어진다. 또한, 제어 신호 EN이 Low인 경우에는, 전원 VCC로부터의 전류가 흐르는 경로가 없어지기 때문에, 필요 외의 전력 소비를 억제하는 것이 가능하게 된다.

또한, 동작의 설명은 하지 않지만, 도18의 구성을 구비하는 레벨 시프트 회로에 있어서도 도16의 레벨 시프트 회로와 마찬가지의 효과가 얻어진다. 또, 도18은, 레벨 시프트 회로의 다른 일례의 구성을 도시하는 회로도이다.

다음, 상기 구성의 데이터 신호선 드라이버(34)의 동작을, 도8에 도시된 타이밍챠트를 사용하여 설명한다.

어느 주사 신호선 GLm이 선택되어 있는 1 기간에 대해서 설명한다. 주사 신호선 GLm이 선택되어 있기 때문에, 데이터 신호선 LS로의 예비 충전에서는, 데이터 신호선 LS와 그에 접속되고 선택되어 있는 화소의 양방을 충전한다. 스타트 펄스 SSP·SSPB가 입력되면, 레벨 시프트 회로 LSDO가 이것의 레벨 시프트를 행하여 출력 신호 DLRO를 출력한다. 그러면, 플립플롭 SRFF1로부터 출력 신호 DQ1이 출력되는 동시에, 스타트 펄스 SSP는 스위치 P-ASW1에 입력된다. 이에 의해 스위치 P-ASW1은 도통하고, 예비 충전 전위 PVID가 데이터 신호선 SL1에 인가된다. 이에 의해, 데이터 신호선 SL1과, 선택되어 있는 화소의 용량이 예비 충전된다. 이 때, 스위치 V-ASW1은 비도통이기 때문에, 예비 충전 전위 PVID와 비디오 신호 VIDEO가 데이터 신호선 SL1상에서 충돌하지 않는다.

또한, 출력 신호 DQ1이 입력되는 것에 따라 레벨 시프트 회로 LSD1은 클록 신호 SCK·SCKB를 취입하여 클록 신호 SCK의 레벨 시프트를 행하여 출력 신호 DLS1을 출력한다. 출력 신호 DLS1은 플립플롭 SRFF2의 세트 신호로 되고, 플립플롭 SRFF2는 출력 신호 Q1을 출력한다. 출력 신호 Q1이 입력되는 것에 따라 레벨 시프트 회로 LS1은 클록 신호 SCKB·SCK를 취입하여 클록 신호 SCKB의 레벨 시프트를 행하여 출력 신호 LR1을 출력한다. 또한, 출력 신호 Q1은 타이밍 펄스로서 버퍼 Buf1을 통하여 스위치 V-ASW1을 도통시킨다. 이에 의해, 데이터 신호선 SL1에는 비디오 신호 VIDEO가 공급되고, 데이터 신호선 SL1 및 화소 용량이 소정의 전압으로 충전된다. 즉, 비디오 신호 VIDEO의 샘플링이 행해지고, 상기 소정 주기간 중의 각 데이터 신호선이 순차 샘플링의 기간으로 되는 샘플링 실효 기간(기입 실효 기간)이 개시된다.

이 때 이미 스타트 펄스 SSP 및 출력 신호 DLRO는 Low로 되어 있기 때문에, 스위치 P-ASW1은 비도통으로 되어 있어, 예비 충전 전위 PVID와 비디오 신호 VIDEO 가 데이터 신호선 SL1상에서 충돌하지 않는다. 또한, 출력 신호 DLS1에 의해 스위치 P-ASW2가 도통하기 때문에, 비디오 신호 VIDEO가 데이터 신호선 SL1에 출력됨과 동시에, 데이터 신호선 SL2 및 화소 용량이 예비 충전된다. 한편, 출력 신호 LR1은 플립플롭 SRFF1의 리세트 신호로 되기 때문에, SRFF1의 출력 신호 DQ1은 Low로 된다. 이에 의해, 레벨 시프트 회로 LSD1은 레벨 시프트 동작을 정지한다.

또, 시프트 레지스터를 구성하는 플립플롭으로서 서로 종속 접속되는 D 플립플롭을 사용했다고 하면, 상기와 같이 레벨 시프트 회로의 동작의 실행 및 정지를 제어하기 위해서는, 각단의 D 플립플롭의 입력 신호와 출력 신호의 양방을 사용하지 않으면 안된다. 이에 대해 본 실시예에 있어서의 시프트 레지스터(34a)에는 세트·리세트 플립플롭을 사용하고 있기 때문에, 레벨 시프트 회로의 동작의 실행 및 정지를 제어하기 위해서는, 전단(前段)의 플립플롭의 출력 신호만을 사용하면 좋기 때문에, 구성이 간략화된다.

이와 같이 하여, 데이터 신호선 SLn의 예비 충전을 행한 후에 데이터 신호선 SLn에 비디오 신호 VIDEO를 공급하고, 이 비디오 신호 VIDEO의 공급의 사이에 데이터 신호선 SL(n+1)의 예비 충전을 행하는 동작을 순차 반복하여, 점순차적으로 샘플링이 행해진다. 이 동작은, 플립플롭 SRFFk와 각 레벨 시프트 회로에 의해, 타이밍 펄스가 시프트 레지스터중을 후단을 향해 순차적으로 전송되는 동작에 준하고 있다. 도8에 도시된 바와 같이, 전후하는 각 샘플링의 기간은 클록 신호 SCK·SCKB의 반주기분씩 중복하고 있다. 이 경우, 각 샘플링의 기간에 있어서의 타이밍 펄스의 하강시의 화소 용량 및 데이터 신호선 SL의 충전 전위에 의해 샘플링 전위가 결 정된다.

전술한 샘플링 실효 기간은, 최종단의 데이터 신호선 드라이버 SL에 있어서의 샘플링이 종료하기 까지의 기간이고, 이 기간의 사이에 행하는 샘플링의 기간중이 아닌 데이터 신호선 SL로의 예비 충전은, 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호 SCK·SCKB가 레벨 시프트 회로 LSD1·LS1·LS2·…에 의해 취입되어 출력되고, 제어 단자(게이트 G')가 충전되어 스위치 P-ASWn이 도통함으로써 행해진다. 샘플링 실효 기간에 항상 이와 같은 예비 충전을 행하도록 하기 위해, 레벨 시프트 회로 LSD1·LS1·LS2·…의 총수는, 샘플링 실효 기간에 예비 충전을 행하는 데이터 신호선 SL의 수와 같게 되어 있다. 샘플링 실효 기간 외에 행하는 예비 충전(예컨대 데이터 신호선 SL1로의 예비 충전)에 대해서는, 반드시 이와 같은 레벨 시프트 회로를 사용하지 않아도 좋다.

이와 같이, 데이터 신호선 SL에 비디오 신호 VIDEO의 샘플링을 행하고 있는 사이에, 다른 데이터 신호선 SL의 예비 충전을 행할 수 있다. 또한, 이 때에, 샘플링의 타이밍 펄스가 공급되는 계통과, 예비 충전을 행하게 하는 신호가 공급되는 계통은 분리되기 때문에, 스위치 V-ASW의 제어 신호 회로와 P-ASW의 제어 신호 회로가 공용되지 않는다. 이에 의해, 예비 충전에 수반하여 데이터 신호선 SL에 흐르는 큰 전류가, 스위치 P-ASW의 용량성의 제어 단자(게이트 G')를 통하여, 그 때 기입을 행하고 있는 데이터 신호선 SL의 비디오 신호 VIDEO의 전위를 요동시키는 것을 회피할 수 있다. 또한, 클록 신호 SCK·SCKB를 취입하여 레벨 시프트를 행하여 출력하는 각 레벨 시프트 회로 LSD1·LS1·LS2·…, 및 레벨 시프트 회로 LSDO는 플립플롭보다 간단히 구성할 수 있기 때문에, 시프트 레지스터(34a)의 회로 규모는, 종래와 같이 시프트 레지스터를 2배로 하는 경우보다 훨씬 억제된다.

또한, 레벨 시프트 회로에 입력되는 클록 신호는 저전압 신호인 것이 좋다는 것으로부터 알 수 있듯이, 레벨 시프트 회로는 저전압 인터페이스로서의 기능을 구비하고 있어, 클록 신호를 발생하는 외부 회로의 저소비전력화를 도모할 수 있다.

또, 특허 문헌 5 및 특허 문헌 6에 대해, 본 실시예에서는, 데이터 신호선의 예비 충전을 행하기 위한 제어 신호를, 클록 신호의 레벨 시프트를 행하여 생성하고, 예비 충전 전위를 데이터 신호선으로 인가하기 위한 스위치로 입력하도록 하는 전혀 새로운 사상을 도입하고 있다.

〔실시예 5〕

본 발명의 또 다른 실시예에 대해서, 도9 및 도10을 사용하여 설명하면, 이하와 같다. 또, 상기 실시예 1 내지 4에서 말한 구성 요소와 동일한 기능을 갖는 구성 요소에는 동일한 부호를 첨부하고, 그 설명을 생략한다.

데이터 신호선 드라이버(35)는, 시프트 레지스터(35a)와 샘플링부(기입 회로, 예비 충전 회로)(35b)를 구비하고 있다.

시프트 레지스터(35a)는 도7의 시프트 레지스터(34a)와 내부 구성은 동일하 지만, 예비 충전용의 신호의 출력선(出力先)이 상이하다. 플립플롭 SRFF1의 세트 신호로 되는 출력 신호 DLRO은, 예비 충전용의 신호로서는, 스위치 P-ASW2에 입력된다. 또한, 출력 신호 DLS1은 스위치 P-ASW3에 입력된다. 또한, 출력 신호 LR1·LR2·…는 스위치 P-ASW4·P-ASW5·…에 입력된다.

샘플링부(35b)는, 도7의 샘플링부(34b)로부터 스위치 P-ASW1을 제거한 구성이다. 또한, 도7의 데이터 신호선 SL1은 더미의 데이터 신호선 DSL로 치환되고, 도7의 데이터 신호선 SL2·SL3·…가 순서대로 도9에서는 데이터 신호선 SL1·SL2·…로 치환되어 있다. 또한, 데이터 신호선 DSL에 접속되는 화소는 더미의 화소 Pixm-D(m=1,2,…)로 치환되고, 데이터 신호선 SL1·SL2·…에 접속되는 화소는 그 만큼, 수평 방향으로 시프트되어 있다. 즉, 본 실시예의 데이터 신호선 드라이버(35)는, 더미의 데이터 신호선 및 화소를 구비한 표시 장치의 드라이버 회로로서 바람직하게 사용된다.

도10은, 상기 구성의 데이터 신호선 드라이버(35)의 동작을 도시하는 타이밍챠트이다. 신호 전달의 원리는 도7의 경우와 마찬가지이기 때문에 상세한 설명은 생략한다. 특징적인 것은, 예컨대 스타트 펄스 SSP, 따라서 출력 신호 DLRO에 의해 스위치 P-ASW2가 도통함으로써, 데이터 신호선 SL1이 예비 충전된 후, 클록 신호 SCK·SCKB의 반주기만큼 시간이 경과하고 나서 데이터 신호선 SL1로의 샘플링이 행해진다고 했던 바와 같이, 동일한 데이터 신호선 SL로의 예비 충전의 종료시와 샘플링의 개시시가 클록 신호 SCK·SCKB의 반주기만큼 어긋나 있는 것이다.

이에 의해, 실시예 4에서 말한 효과에 덧붙여, 예비 충전 전위 PVID와 비디 오 신호 VIDEO의 충돌을 확실히 회피할 수 있어, 그 만큼 고품위의 표시를 얻을 수 있다고 하는 효과가 있다. 또, 상술한 더미의 화소는, 통상 블랙 매트릭스라고 불리는 차광체의 아래에 제공되기 때문에, 그 화소의 표시는 화면에는 나타나지 않는다. 따라서, 더미의 화소 및 데이터 신호선으로의 예비 충전을 행할 필요는 없다.

〔실시예 6〕

본 발명의 또 다른 실시예에 대해서, 도11을 사용하여 설명하면, 이하와 같다. 또, 상기 실시예 1 내지 5에서 말한 구성 요소와 동일한 기능을 갖는 구성 요소에는 동일한 부호를 첨부하고, 그 설명을 생략한다.

도11에 본 실시예의 표시 장치인 액정 표시 장치(1)의 구성을 도시한다.

액정 표시 장치(1)는 화소의 점순차 또한 교류 구동을 행하는 액티브 매트릭스형의 액정 표시 장치이고, 매트릭스 형태로 배치된 화소 Pix를 갖는 표시부(2)와, 각 화소 Pix를 구동하는 데이터 신호선 드라이버(3) 및 주사 신호선 드라이버(4)와, 제어 회로(5)와, 데이터 신호선 SL… 및 주사 신호선 GL…을 구비하고 있다. 제어 회로(5)가 각 화소 Pix의 표시 상태를 나타내는 비디오 신호 VIDEO를 생성하면, 이 비디오 신호 VIDEO에 기초하여 화상을 표시할 수 있다.

여기에서, 표시부(2)는 실시예 1 내지 5에서 말한 화소 Pixm-n(m=1,2,…, n=1,2,…) 및 더미의 화소와 동일한 것이다. 데이터 신호선 드라이버(3)에는, 실시예 1 내지 5에서 말한 데이터 신호선 드라이버(31∼35)의 어느 것을 사용하고 있다. 데이터 신호선 드라이버(3)의 시프트 레지스터(3a) 및 샘플링부(기입 회로, 예비 충전 회로)(3b)는, 실시예 1 내지 5에서 말한 시프트 레지스터(31a∼35a) 및 샘 플링부(31b∼35b)에 상당한다.

또한, 주사 신호선 드라이버(4)는, 실시예 1 내지 5에서 말한 주사 신호선 GLn을 선순차적으로 구동하여 각각에 접속된 화소의 MOSFET(TFT)를 선택하는 회로이다. 또한, 주사 신호선 드라이버(4)는 주사 신호선 GL의 선택을 선순차적으로 행하는 타이밍 신호를 전송하기 위한 시프트 레지스터(4a)를 구비하고 있다.

상기 표시부(2), 데이터 신호선 드라이버(3), 및 주사 신호선 드라이버(4)는, 제조시의 수고와, 배선 용량을 감소시키기 위해, 동일 기판상에 제공되어 있다. 또한, 보다 많은 화소 Pix를 집적하고, 표시 면적을 확대하기 위해, 상기 표시부(2), 데이터 신호선 드라이버(3), 및 주사 신호선 드라이버(4)는, 유리 기판상에 형성된 다결정 실리콘 박막 트랜지스터로 구성되어 있다. 또한, 통상의 유리 기판(왜곡점이 600도 이하인 유리 기판)을 사용해도, 왜곡점 이상의 프로세스에 기인하는 뒤틀림이나 휨이 발생하지 않도록, 상기 다결정 박막 실리콘 트랜지스터는, 600도 이하의 프로세스 온도에서 제조된다.

또한, 제어 회로(5)는, 클록 신호 SCK·SCKB, 스타트 펄스 SSP, 예비 충전 전위 PVID, 및 비디오 신호 VIDEO를 생성하여 데이터 신호선 드라이버(3)를 향해 출력한다. 또한, 제어 회로(5)는, 클록 신호 GCK, 스타트 펄스 GSP, 및 신호 GPS를 생성하여 주사 신호선 드라이버(4)를 향해 출력한다.

상기 구성에 의해, 액정 표시 장치(1)에서는 실시예 1 내지 5에서 말한 효과가 얻어져, 높은 표시 품위로 표시를 행할 수 있다.

또한, 본 발명의 표시 장치는 액정 표시 장치에 한정되지 않고, 유기 EL 표 시 장치 등에서도 좋고, 배선 용량을 충전할 필요가 있는 표시 장치이면 어떠한 것이어도 좋다.

〔실시예 7〕

본 발명의 또 다른 실시예에 대해서, 도12 내지 도15에 기초하여 설명하면, 이하와 같다. 또, 상기 실시예 1 내지 6에서 말한 구성 요소와 동일한 기능을 갖는 구성 요소에는 동일한 부호를 첨부하고, 그 설명을 생략한다.

상기 실시예 1 내지 5의 표시 장치의 드라이버 회로는, 복수의 데이터 신호선에 순차 기입을 행하는, 소위 점순차 구동 방식의 드라이버 회로를 나타내고 있다. 예컨대, 실시예 1의 표시 장치의 드라이버 회로를 보면, 샘플링용의 스위치 V-ASW의 도통·비도통을 제어하는 시프트 레지스터의 출력 Q와, 시프트 레지스터를 구성하는 플립플롭 SRFF의 차단(次段)으로의 세트 신호 및 예비 충전용의 스위치 P-ASW의 도통·비도통을 제어하는 신호 SR이, 각각 1 계통의 스위치에 관련되는 사례에 대해서 설명하였지만, 도12에 도시된 바와 같이 샘플링이 RGB 신호의 3 계통인 것에도 본 발명은 적용 가능하다.

또한, 도13에 도시된 바와 같이 비디오 신호를 복수 계통으로 상전개하여, 비디오 신호의 샘플링 주기를 지연시키도록 하는 경우에도 본 발명은 적용 가능하다. 또, 도면을 간략화하여 작성하고 있기 때문에, 예비 충전용의 스위치 및 본 샘플링용의 스위치를 도12와는 상이한 기호로 나타내고 있지만, 실제로는 도14에 나타낸 바와 같이 동일한 것을 사용하고 있다고 생각해도 좋다. 마찬가지로, 본 샘플링용 아날로그 스위치를 구동하기 위한 버퍼군도 도12와는 상이한 기호로 나타내고 있지만, 도15에 나타낸 바와 같이 동일한 것을 사용하고 있다고 생각해도 좋다. 마찬가지로, 시프트 레지스터도 도12와는 상이한 것이 아니라, 실제로는 도12와 동일한 구성이라고 생각해도 좋다. 단, 버퍼군은, 예비 충전 및 샘플링의 계통수에 대해 충분한 구동 능력인 것으로 할 필요가 있다.

여기에서, 도12 및 도13과 같이, 신호 공급선의 i(i는 2 이상의 정수(整數))개를 1 단위로 하여 샘플링을 i 계통으로 하는 경우에는, 플립플롭으로부터의 타이밍 펄스에 의해, 샘플링용의 스위치를 단위내에서 동시에 또한 각 단위마다에서 순차적으로 도통시킴과 동시에, 스위치 회로를 단위의 수에 대응하여 구비하고, 예비 충전용의 스위치를 단위내에서 동시에 또한 각 단위마다 순차적으로 도통시키고 있다. 기본적인 동작은 1 계통의 경우와 마찬가지이지만, 샘플링용의 스위치 및 예비 충전용의 스위치를 복수개 동시에 도통시키고 있는 것이 상이한 점이다.

또한, 본 발명은, 도12 및 도13에 한정되지 않고, 실시예 1 내지 5의 표시 장치의 드라이버 회로에 있어서, 도12 및 도13과 같이 예비 충전 및 샘플링의 계통수를 복수로 한 것을 적용할 수 있다.

본 발명의 표시 장치의 드라이버 회로는, 이상과 같이, 복수의 신호 공급선이 제공된 표시 장치를 위한 드라이버 회로에 있어서, 용량성의 제1 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제1 스위치를, 상기 복수의 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선에 대한 기입 신호의 기입을 각 상기 제1 스위치의 도통에 의해 행하는 기입 회로와, 상기 기입의 타이밍 펄스를 상기 제1 스위치의 제1 제어 단자를 향해 출력하는 플립플롭을, 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비한 시프트 레지스터와, 용량성의 제2 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제2 스위치를 상기 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선으로의 예비 충전을 각 상기 제2 스위치의 도통에 의해 행하는 예비 충전 회로를 구비하고, 상기 예비 충전 회로는, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해지고 있는 사이에, 다른 신호 공급선의 예비 충전을 행하는 것이고, 상기 시프트 레지스터는, 상기 타이밍 펄스를 상기 제1 제어 단자로 전송하는 제1 신호선과는 분리된 제2 신호선을 통하여, 제2 스위치의 도통을 제어하는 예비 충전 제어 신호를 상기 제2 제어 단자에 출력하는 제어 신호 공급 회로를 구비하고 있는 구성이다.

상기 발명에 의하면, 기입 회로의 제1 스위치는, 세트·리세트 플립플롭으로부터 출력된 타이밍 펄스에 의해 제어되는 한편, 예비 충전 회로의 제2 스위치는, 제어 신호 공급 회로로부터 출력된 예비 충전 제어 신호에 의해 제어된다.

또한, 상기 발명에 의하면, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해지고 있는 사이에, 다른 신호 공급선의 예비 충전을 행한다. 또한, 이 때, 제2 스위치의 도통을 제어하는 예비 충전 제어 신호는, 상기 타이밍 펄스를 상기 제1 제어 단자로 전송하는 제1 신호선과는 분리된 제2 신호선을 통하여 제2 스위치로 입력되기 때문에, 상기 기입 회로에 의한 기입을 위한 타이밍 펄스가 제1 스위치로 공급되는 계통과, 예비 충전 회로의 제2 스위치의 도통 을 제어하는 예비 충전 제어 신호가 상기 제2 스위치로 공급되는 계통이, 분리된다. 따라서, 제1 스위치의 제어 신호 회로와 제2 스위치의 제어 신호 회로가 공용되지 않는다. 즉, 기입 회로를 제어하는 신호의 공급계와, 예비 충전 회로를 제어하는 신호의 공급계가 공용되지 않는다. 이에 의해, 예비 충전에 수반하여 신호 공급선에 흐르는 큰 전류가, 제1 스위치의 용량성의 제1 제어 단자 및 제2 스위치의 용량성의 제2 제어 단자를 통하여, 그 때 기입을 행하고 있는 신호 공급선의 기입 신호의 전위를 요동시키는 것을 회피할 수 있다. 또한, 제2 스위치의 도통을 제어하는 예비 충전 제어 신호를 상기 제2 제어 단자에 출력하는 제어 신호 공급 회로는 플립플롭보다 간단히 구성할 수 있기 때문에, 시프트 레지스터의 회로 규모는, 종래와 같이 시프트 레지스터를 2배로 하는 경우보다 훨씬 억제된다.

본 발명의 드라이버 회로에 있어서, 상기 제어 신호 공급 회로는, 상기 소정 주기중에서 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 플립플롭으로부터 입력되면, 상기 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호를 취입하여, 상기 클록 신호에 동기한 예비 충전 제어 신호를, 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선에 대응하는 상기 제2 스위치의 제어 단자를 향해 출력하여 상기 제2 스위치를 도통시 키는 것이고, 상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비되어 있는 구성이어도 좋다.

상기 구성에 의하면, 기입 실효 기간에는 각 신호 공급선이 기입의 기간으로 되지만, 플립플롭이 타이밍 펄스를 출력하면, 그 전단(前段)의 플립플롭으로부터 출력된 타이밍 펄스가 입력된 스위치 회로는, 클록 신호를 취입하여, 클록 신호에 동기한 제어 신호를 상기 제2 스위치의 제어 단자를 향해 출력하고, 기입의 기간중이 아닌 소정의 신호 공급선의 예비 충전을 행하게 한다. 이에 의해, 신호 공급선에 기입 신호의 기입을 행하고 있는 사이에, 다른 신호 공급선의 예비 충전을 행할 수 있다. 또한, 다른 공급원으로부터 입력되는 클록 신호를 취입하여 출력하기 때문에, 회로 규모를 작게 할 수 있다.

상기 구성의 드라이버 회로에 있어서, 상기 플립플롭은, 세트·리세트 플립플롭이고, 각 상기 제어 신호 공급 회로는, 상기 클록 신호를 상기 예비 충전 제어 신호로서 출력하는 스위치 회로이고, 각 상기 스위치 회로는, 취입한 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 차단(次段)의 상기 세트·리세트 플립플롭으로 전송되는 세트 신호로서도 출력하고, 각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단(前段)의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 구성이어도 좋다.

즉, 본 발명의 표시 장치의 드라이버 회로는, 이상과 같이, 용량성의 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제1 스위치를, 표시 장치에 제공된 복수의 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선에 대응하 는 기입 신호의 기입을 각 상기 제1 스위치의 도통에 의해 행하는 기입 회로와, 상기 기입의 타이밍 펄스를 상기 제1 스위치의 제어 단자를 향해 출력하는 플립플롭을, 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비한 시프트 레지스터와, 용량성의 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제2 스위치를 상기 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선으로의 예비 충전을 각 상기 제2 스위치의 도통에 의해 행하는 예비 충전 회로를 구비한 표시 장치의 드라이버 회로에 있어서, 상기 플립플롭은 세트·리세트 플립플롭이고, 상기 시프트 레지스터는, 상기 소정 주기중에서 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 세트·리세트 플립플롭으로부터 입력되면, 상기 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호를 취입하여 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선에 대응하는 상기 제2 스위치의 제어 단자를 향해 출력하여 상기 제2 스위치를 도통시키는 스위치 회로를, 상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비하고 있고, 각 상기 스위치 회로는, 취입한 상기 클록 신호를, 상기 타이밍 펄스를 입력한 상기 세트·리세트 플립플롭의 차단(次段)의 상기 세트·리세트 플립플롭으로 전송되는 상기 타이밍 펄스인 세트 신호로서도 출력하고, 각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단(前段)의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 구성이다.

상기 발명에 의하면, 기입 회로의 제1 스위치는, 세트·리세트 플립플롭으로 부터 기입 신호의 기입의 타이밍 펄스가 출력됨으로써 제어 단자가 충전되어 도통하는 한편, 예비 충전 회로의 제2 스위치는, 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호가 스위치 회로에 의해 취입되어 출력됨으로써 제어 단자가 충전되어 도통한다. 기입 실효 기간에는 각 신호 공급선이 기입의 기간으로 되지만, 세트·리세트 플립플롭이 타이밍 펄스를 출력하면, 그 전단(前段)의 세트·리세트 플립플롭으로부터 출력된 타이밍 펄스가 입력된 스위치 회로가 취입하여 출력한 클록 신호는, 기입의 기간중이 아닌 소정의 신호 공급선의 예비 충전을 행하게 한다.

또한, 각 스위치 회로는, 취입한 클록 신호를, 타이밍 펄스를 입력한 세트·리세트 플립플롭의 차단(次段)의 세트·리세트 플립플롭으로 전송되는 타이밍 펄스인 세트 신호로서도 출력하고, 각 세트·리세트 플립플롭은, 입력되는 세트 신호를, 보다 전단(前段)의 소정의 세트·리세트 플립플롭의 리세트 신호로 한다. 이에 의해, 타이밍 펄스를 순차 전송할 수 있다.

이와 같이, 신호 공급선에 기입 신호의 기입을 행하고 있는 사이에, 다른 신호 공급선의 예비 충전을 행할 수 있다. 또한, 이 때, 기입의 타이밍 펄스가 공급되는 계통과, 예비 충전을 행하게 하는 신호가 공급되는 계통은 분리되기 때문에, 제1 스위치의 제어 신호 회로와 제2 스위치의 제어 신호 회로가 공용되지 않는다. 이에 의해, 예비 충전에 수반하여 신호 공급선에 흐르는 큰 전류가, 스위치의 용량성의 제어 단자를 통하여, 그 때 기입을 행하고 있는 신호 공급선의 기입 신호의 전위를 요동시키는 것을 회피할 수 있다. 또한, 클록 신호를 취입하여 출력하는 스위치 회로는 플립플롭보다 간단히 구성할 수 있기 때문에, 시프트 레지스터의 회로 규모는, 종래와 같이 시프트 레지스터를 2배로 하는 경우보다 훨씬 억제된다.

또한, 상기 구성의 드라이버 회로는, 이상과 같이, 상기 플립플롭이, 출력 신호를 차단(次段)의 입력 신호로 하는 D 플립플롭이고, 상기 D 플립플롭에는, 입력되는 상기 타이밍 펄스와는 다른 공급원으로부터 클록 신호가 입력되도록 되어 있고, 각 상기 제어 신호 공급 회로가, 상기 클록 신호를 상기 예비 충전 제어 신호로서 출력하는 스위치 회로인 구성이어도 좋다.

즉, 본 발명의 표시 장치의 드라이버 회로는, 이상과 같이, 용량성의 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제1 스위치를, 표시 장치에 제공된 복수의 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선에 대한 기입 신호의 기입을 각 상기 제1 스위치의 도통에 의해 행하는 기입 회로와, 상기 기입의 타이밍 펄스를 상기 제1 스위치의 제어 단자를 향해 출력하는 플립플롭을, 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비한 시프트 레지스터와, 용량성의 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제2 스위치를 상기 신호 공급선의 각각에 대하여 구비하고, 각 상기 신호 공급선으로의 예비 충전을 각 상기 제2 스위치의 도통에 의해 행하는 예비 충전 회로를 구비한 표시 장치의 드라이버 회로에 있어서, 상기 플립플롭은 출력 신호를 차단(次段)의 입력 신호로 하는 D 플립플롭이고, 상기 D 플립플롭에 입력되는 클록 신호는 상기 타이밍 펄스와는 다른 공급원으로부터 입력되도록 되어 있고, 상기 시프트 레지스터는, 상기 소정 주기중에서 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 D 플립플롭으로부터 입력되면 상기 클록 신호를 취입하여 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선에 대응하는 상기 제2 스위치의 제어 단자를 향해 출력하여 상기 제2 스위치를 도통시키는 스위치 회로를, 상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비하고 있는 구성이다.

상기 발명에 의하면, 기입 회로의 제1 스위치는, D 플립플롭으로부터 기입 신호의 기입의 타이밍 펄스가 출력됨으로써 제어 단자가 충전되어 도통하는 한편, 예비 충전 회로의 제2 스위치는, 타이밍 펄스와는 다른 공급원으로부터 입력되는 D 플립플롭용의 클록 신호가 스위치 회로에 의해 취입되어 출력됨으로써 제어 단자가 충전되어 도통한다. 기입 실효 기간에는 각 신호 공급선이 기입의 기간으로 되지만, D 플립플롭이 타이밍 펄스를 출력하면, 그 전단(前段)의 D 플립플롭으로부터 출력된 타이밍 펄스가 입력된 스위치 회로가 취입하여 출력한 클록 신호는, 기입의 기간중이 아닌 소정의 신호 공급선의 예비 충전을 행하게 한다.

따라서, 신호 공급선에 기입 신호의 기입을 행하고 있는 사이에, 다른 신호 공급선의 예비 충전을 행할 수 있다. 또한, 이 때, 기입의 타이밍 펄스가 공급되는 계통과, 예비 충전을 행하게 하는 신호가 공급되는 계통은 분리되기 때문에, 제1 스위치의 제어 신호 회로와 제2 스위치의 제어 신호 회로가 공용되지 않는다. 이에 의해, 예비 충전에 수반하여 신호 공급선에 흐르는 큰 전류가, 스위치의 용량성의 제어 단자를 통하여, 그 때 기입을 행하고 있는 신호 공급선의 기입 신호의 전위를 요동시키는 것을 회피할 수 있다. 또한, 클록 신호를 취입하여 출력하는 스위치 회로는 플립플롭보다 간단히 구성할 수 있기 때문에, 시프트 레지스터의 회로 규모는, 종래와 같이 시프트 레지스터를 2배로 하는 경우보다 훨씬 억제된다.

또한, 본 발명의 표시 장치의 드라이버 회로는, 이상과 같이, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해, 각 상기 제1 스위치를 순차적으로 도통시킴과 동시에, 상기 스위치 회로를 상기 신호 공급선의 수에 대응하여 구비하고, 각 상기 제2 스위치를 순차적으로 도통시켜도 좋다.

상기 발명에 의하면, 플립플롭으로부터의 타이밍 펄스에 의해 각 신호 공급선에 순차 기입을 행하는, 소위 점순차 구동 방식의 드라이버 회로에 대해, 스위치 회로에 의해 신호 공급선으로의 점순차의 도통이 제어되는 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 충전 전원으로 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로를 제공할 수 있다.

또한, 본 발명의 표시 장치의 드라이버 회로는, 이상과 같이, 상기 플립플롭 으로부터의 상기 타이밍 펄스에 의해, 상기 신호 공급선의 i(i는 2 이상의 정수(整數))개를 1 단위로 하여, 각 상기 제1 스위치를 상기 단위내에서 동시에 또한 각 단위마다 순차적으로 도통시킴과 동시에, 상기 스위치 회로를 상기 단위의 수에 대응하여 구비하고, 상기 제2 스위치를 상기 단위내에서 동시에 또한 각 상기 단위마다 순차적으로 도통시켜도 좋다.

상기 발명에 의하면, 플립플롭으로부터의 타이밍 펄스에 의해 신호 공급선을 복수개씩 순차적으로 기입을 행하는, 소위 다점 동시 구동 방식의 드라이버 회로에 대하여, 스위치 회로에 의해 신호 공급선으로의 다점 동시의 도통이 제어되는 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 충전 전원으로 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로를 제공할 수 있다.

또한, 본 발명의 표시 장치의 드라이버 회로는, 이상과 같이, 상기 플립플롭은, 세트·리세트 플립플롭이고, 상기 제어 신호 공급 회로는, 취입한 상기 클록 신호를 레벨 시프트하고, 취입하여 레벨 시프트한 상기 클록 신호를 상기 예비 충전 제어 신호로서 출력하는 레벨 시프트 회로이고, 각 상기 레벨 시프트 회로는, 취입하여 레벨 시프트를 행한 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 차단(次段)의 상기 세트·리세트 플립플롭으로 전송되는 세트 신호로서도 출력하고, 각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단(前段)의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 구성이어도 좋다.

즉, 본 발명의 표시 장치의 드라이버 회로는, 이상과 같이, 용량성의 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제1 스위치를, 표시 장치에 제공된 복수의 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선에 대한 기입 신호의 기입을 각 상기 제1 스위치의 도통에 의해 행하는 기입 회로와, 상기 기입의 타이밍 펄스를 상기 제1 스위치의 제어 단자를 향해 출력하는 플립플롭을, 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비한 시프트 레지스터와, 용량성의 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제2 스위치를 상기 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선으로의 예비 충전을 각 상기 제2 스위치의 도통에 의해 행하는 예비 충전 회로를 구비한 표시 장치의 드라이버 회로에 있어서, 상기 플립플롭은 세트·리세트 플립플롭이고, 상기 시프트 레지스터는, 상기 소정 주기중에서 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 세트·리세트 플립플롭으로부터 입력되면, 상기 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호를 취입하여 레벨 시프트를 행하고, 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선에 대응하는 상기 제2 스위치의 제어 단자를 향해 출력하여 상기 제2 스위치를 도통시키는 레벨 시프트 회로를, 상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비하고 있고, 각 상기 레벨 시프트 회로는, 취입하여 레벨 시프트를 행한 상기 클록 신호를, 상기 타이밍 펄스를 입력한 상기 세트·리세트 플립플롭의 차단(次段)의 상기 세트·리세트 플립플롭으로 전송되는 상기 타이밍 펄스인 세트 신호로서도 출력하고, 각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단(前段)의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 구성이다.

상기 발명에 의하면, 기입 회로의 제1 스위치는, 세트·리세트 플립플롭으로부터 기입 신호의 기입의 타이밍 펄스가 출력됨으로써 제어 단자가 충전되어 도통하는 한편, 예비 충전 회로의 제2 스위치는, 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호가 스위치 회로에 의해 취입되어 출력됨으로써 제어 단자가 충전되어 도통한다. 기입 실효 기간에는 각 신호 공급선이 기입의 시간으로 되지만, 세트·리세트 플립플롭이 타이밍 펄스를 출력하면, 그 전단(前段)의 세트·리세트 플립플롭으로부터 출력된 타이밍 펄스가 입력된 레벨 시프트 회로가 취입하여 레벨 시프트를 행하여 출력한 클록 신호는, 기입의 기간중이 아닌 소정의 신호 공급선의 예비 충전을 행하게 한다.

또한, 각 레벨 시프트 회로는, 취입하여 레벨 시프트를 행한 클록 신호를, 타이밍 펄스를 입력한 세트·리세트 플립플롭의 차단(次段)의 세트·리세트 플립플롭으로 전송되는 타이밍 펄스인 세트 신호로서도 출력하고, 각 세트·리세트 플립플롭은, 입력되는 세트 신호를, 보다 전단(前段)의 소정의 세트·리세트 플립플롭의 리세트 신호로 한다. 이에 의해, 타이밍 펄스를 순차 전송할 수 있다.

이와 같이, 신호 공급선에 기입 신호의 기입을 행하고 있는 사이에, 다른 신호 공급선의 예비 충전을 행할 수 있다. 또한, 이 때, 기입의 타이밍 펄스가 공급되는 계통과, 예비 충전을 행하게 하는 신호가 공급되는 계통은 분리되기 때문에, 제1 스위치의 제어 신호 회로와 제2 스위치의 제어 신호 회로가 공용되지 않는다. 이에 의해, 예비 충전에 수반하여 신호 공급선에 흐르는 큰 전류가, 스위치의 용량성의 제어 단자를 통해, 그 때 기입을 행하고 있는 신호 공급선의 기입 신호의 전위를 요동시키는 것을 회피할 수 있다. 또한, 클록 신호를 취입하여 레벨 시프트를 행하여 출력하는 레벨 시프트 회로는 플립플롭보다 간단히 구성할 수 있기 때문에, 시프트 레지스터의 회로 규모는, 종래와 같이 시프트 레지스터를 2배로 하는 경우보다 훨씬 억제된다.

또한, 본 발명의 표시 장치의 드라이버 회로는, 이상과 같이, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해, 각 상기 제1 스위치를 순차적으로 도통시킴과 동시에, 상기 레벨 시프트 회로를 상기 신호 공급선의 수에 대응하여 구비하고, 각 상기 제2 스위치를 순차적으로 도통시켜도 좋다.

상기 발명에 의하면, 플립플롭으로부터의 타이밍 펄스에 의해 각 신호 공급선에 순차 기입을 행하는, 소위 점순차 구동 방식의 드라이버 회로에 대해, 레벨 시프트 회로에 의해 신호 공급선으로의 점순차의 도통이 제어되는 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 충전 전원으로 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로를 제공할 수 있다.

또한, 본 발명의 표시 장치의 드라이버 회로는, 이상과 같이, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해, 상기 신호 공급선의 i(i는 2 이상의 정수(整數))개를 1 단위로 하여, 각 상기 제1 스위치를 상기 단위내에서 동시에 또한 각 단위마다 순차로 도통시킴과 동시에, 상기 레벨 시프트 회로를 상기 단위의 수에 대응하여 구비하고, 상기 제2 스위치를 상기 단위내에서 동시에 또한 각 상기 단위마다 순차적으로 도통시켜도 좋다.

상기 발명에 의하면, 플립플롭으로부터의 타이밍 펄스에 의해 신호 공급선을 복수개씩 순차적으로 기입을 행하는, 소위 다점 동시 구동 방식의 드라이버 회로에 대해, 레벨 시프트 회로에 의해 신호 공급선으로의 다점 동시의 도통이 제어되는 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 충전 전원으로 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로를 제공할 수 있다.

또한, 본 발명의 시프트 레지스터는, 이상과 같이, 표시 장치에 제공된 복수의 신호 공급선에 대한 기입 신호의 기입의 타이밍 펄스를 출력하는 플립플롭을, 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비하고, 상기 소정 주기중에서 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 플립플롭으로부터 입력되면, 상기 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호를 취입하여, 상기 클록 신호에 동기한 신호를 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선으로의 예비 충전을 행하게 하기 위한 신호로서 출력하는 제어 신호 공급 회로를, 상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비하고 있는 구성이다.

상기 발명에 의하면, 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 예비 충전 전원으로 예비 충전을 행하는 경우에 다른 신호 공급선으로 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로에 대해, 바람직하게 사용되는 회로 규모가 억제된 시프트 레지스터를 제공할 수 있다.

또한, 본 발명의 시프트 레지스터는, 이상과 같이, 상기 플립플롭은, 세트·리세트 플립플롭이고, 각 상기 제어 신호 공급 회로는, 상기 클록 신호를 상기 예비 충전 충전 제어 신호로서 출력하는 스위치 회로이고, 각 상기 제어 신호 공급 회로는, 상기 클록 신호를 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선으로의 예비 충전을 행하게 하기 위한 신호로서 출력하는 스위치 회로이고, 각 상기 스위치 회로는, 취입한 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 차단(次段)의 상기 세트·리세트 플립플롭으로 전송되는 세트 신호로서도 출력하고, 각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호 를, 보다 전단(前段)의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 구성이어도 좋다.

즉, 본 발명의 시프트 레지스터는, 이상과 같이, 표시 장치에 제공된 복수의 신호 공급선에 대한 기입 신호의 기입의 타이밍 펄스를 출력하는 세트·리세트 플립플롭을, 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비하고, 상기 소정 주기중에서 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 세트·리세트 플립플롭으로부터 입력되면, 상기 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호를 취입하여 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선으로의 예비 충전을 행하게 하기 위한 신호로서 출력하는 스위치 회로를, 상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비하고 있고, 각 상기 스위치 회로는, 취입한 상기 클록 신호를, 상기 타이밍 펄스를 입력한 상기 세트·리세트 플립플롭의 차단(次段)의 상기 세트·리세트 플립플롭으로 전송되는 상기 타이밍 펄스인 세트 신호로서도 출력하고, 각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단(前段)의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 구성이다.

또한, 본 발명의 시프트 레지스터는, 이상과 같이, 상기 플립플롭은, 출력 신호를 차단(次段)의 입력 신호로 하는 D 플립플롭이고, 상기 D 플립플롭에는, 입력되는 상기 타이밍 펄스와는 다른 공급원으로부터 클록 신호가 입력되도록 되어 있고, 각 상기 제어 신호 공급 회로는, 상기 클록 신호를 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선으로의 예비 충전을 행하게 하기 위한 신호로서 출력하는 스위치 회로인 구성이어도 좋다.

즉, 본 발명의 시프트 레지스터는, 이상과 같이, 표시 장치에 제공된 복수의 신호 공급선에 대한 기입 신호의 기입의 타이밍 펄스를 출력하는 D 플립플롭을, 출력 신호가 차단(次段)의 입력 신호로 되도록 하여 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비하고, 상기 D 플립플롭에 입력되는 클록 신호는 상기 타이밍 펄스와는 다른 공급원으로부터 입력되도록 되어 있고, 상기 소정 주기중에서 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 D 플립플롭으로부터 입력되면 상기 클록 신호를 취입하여 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선으로의 예비 충전을 행하게 하기 위한 신호로서 출력하는 스위치 회로를, 상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비하고 있는 구성이다.

또한, 본 발명의 시프트 레지스터는, 이상과 같이, 상기 스위치 회로를 상기 신호 공급선의 수에 대응하여 구비해도 좋다.

상기 발명에 의하면, 스위치 회로에 의해 신호 공급선으로의 점순차의 도통이 제어되는 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 충전 전원으로 예비 충전을 행하는 경우에 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로에 대해, 바람직하게 사용되는 회로 규모가 억제된 시프트 레지스터를 제공할 수 있다.

또한, 본 발명의 시프트 레지스터는, 이상과 같이, 상기 신호 공급선의 i(i는 2 이상의 정수(整數))개를 1 단위로 하여, 상기 스위치 회로를 상기 단위의 수에 대응하여 구비해도 좋다.

상기 발명에 의하면, 스위치 회로에 의해 신호 공급선으로의 다점 동시의 도통이 제어되는 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 충전 전원으로 예비 충전을 행하는 경우에 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로에 대해, 바람직하게 사용되는 회로 규모가 억제된 시프트 레지스터를 제공할 수 있다.

또한, 본 발명의 시프트 레지스터는, 이상과 같이, 상기 플립플롭은, 세트·리세트 플립플롭이고, 상기 제어 신호 공급 회로는, 취입한 상기 클록 신호를 레벨 시프트하고, 취입하여 레벨 시프트한 상기 클록 신호를 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선으로의 예비 충전을 행하게 하기 위한 신호로서 출력하는 레벨 시프트 회로이고, 각 상기 레벨 시프트 회로는, 취입하여 레벨 시프트를 행한 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 차단(次段)의 상기 세트·리세트 플립플롭으로 전송되는 세트 신호로서도 출력하고, 각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단(前段)의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 구성이어도 좋다.

즉, 본 발명의 시프트 레지스터는, 이상과 같이, 표시 장치에 제공된 복수의 신호 공급선에 대한 기입 신호의 기입의 타이밍 펄스를 출력하는 세트·리세트 플립플롭을, 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비하고, 상기 소정 주기중에서 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 세트·리세트 플립플롭으로부터 입력되면, 상기 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호를 취입하여 레벨 시프트를 행하고, 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선으로의 예비 충전을 행하게 하기 위한 신호로서 출력하는 레벨 시프트 회로를, 상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비하고 있고, 각 상기 레벨 시프트 회로는, 취입하여 레벨 시프트를 행한 상기 클록 신호를, 상기 타이밍 펄스를 입력한 상기 세트·리세트 플립플롭의 차단(次段)의 상기 세트·리세트 플립플롭으로 전송되는 상기 타이밍 펄스인 세트 신호로서도 출력하고, 각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단(前段)의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 구성이다.

또한, 본 발명의 시프트 레지스터는, 이상과 같이, 상기 레벨 시프트 회로를 상기 신호 공급선의 수에 대응하여 구비해도 좋다.

상기 발명에 의하면, 레벨 시프트 회로에 의해 신호 공급선으로의 점순차의 도통이 제어되는 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 충전 전원으로 예비 충전을 행하는 경우에 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로에 대해, 바람직하게 사용되는 회로 규모가 억제된 시프트 레지스터를 제공할 수 있다.

또한, 본 발명의 시프트 레지스터는, 이상과 같이, 상기 신호 공급선의 i(i는 2 이상의 정수(整數))개를 1 단위로 하여, 상기 레벨 시프트 회로를 상기 단위의 수에 대층하여 구비해도 좋다.

상기 발명에 의하면, 레벨 시프트 회로에 의해 신호 공급선으로의 다점 동시의 도통이 제어되는 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 충전 전원으로 예비 충전을 행하는 경우에 다른 신호 공급선으로 공급되는 신호의 요동을 회피할 수 있는 표시 장치의 드라이버 회로에 대해, 바람직하게 사용되는 회로 규모가 억제된 시프트 레지스터를 제공할 수 있다.

또한, 본 발명의 표시 장치는, 이상과 같이, 복수의 화소와, 상기 화소에 대 응하여 제공되는 복수의 신호 공급선으로서의 데이터 신호선 및 복수의 신호 공급선으로서의 주사 신호선과, 기입 신호로서의 비디오 신호를 상기 데이터 신호선 및 상기 화소에 기입하는 데이터 신호선 드라이버와, 상기 비디오 신호를 기입하는 화소를 선택하기 위해 상기 주사 신호선에 기입 신호로서의 주사 신호를 기입하는 주사 신호선 드라이버를 구비한 표시 장치에 있어서, 상기 데이터 신호선 드라이버를 상기 표시 장치의 드라이버 회로 중 어느 하나로 하는 구성이다.

상기 발명에 의하면, 데이터 신호선 드라이버에 있어서, 예비 충전 회로를 내부에 구비하고, 신호 공급선에 구동 능력이 작은 예비 충전 전원으로 예비 충전을 행하는 경우에, 시프트 레지스터의 회로 규모를 억제하면서, 다른 신호 공급선에 공급되는 신호의 요동을 회피할 수 있다. 따라서, 표시의 균일성이 향상한 표시 품위가 높은 표시 장치를 제공할 수 있다.

발명의 상세한 설명의 항에 있어서 이루어진 구체적인 실시태양 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 명백히 하는 것이며, 그와 같은 구체예에만 한정하여 협의로 해석되어야 하는 것은 아니고, 본 발명의 정신과 다음에 기재하는 특허 청구 사항의 범위내에서, 여러가지 변경하여 실시할 수 있는 것이다.

Claims

복수의 신호 공급선이 제공된 표시 장치를 위한 드라이버 회로에 있어서,

용량성의 제1 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제1 스위치를, 상기 복수의 신호 공급선의 각각에 대하여 구비하고, 각 상기 신호 공급선에 대한 기입 신호의 기입을 각 상기 제1 스위치의 도통에 의해 행하는 기입 회로와,

상기 기입의 타이밍 펄스를 상기 제1 스위치의 제1 제어 단자를 향해 출력하는 플립플롭을, 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비한 시프트 레지스터와,

용량성의 제2 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제2 스위치를 상기 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선으로의 예비 충전을 각 상기 제2 스위치의 도통에 의해 행하는 예비 충전 회로를 구비하고,

상기 예비 충전 회로는, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해지고 있는 사이에, 다른 신호 공급선의 예비 충전을 행하는 것이고,

상기 시프트 레지스터는, 상기 타이밍 펄스를 제1 제어 단자로 전송하는 제1 신호선과 분리된 제2 신호선을 통하여, 제2 스위치의 도통을 제어하는 예비 충전 제어 신호를, 상기 타이밍 펄스보다도 펄스폭이 작은 클록신호를 취입하여, 상기 제2 제어 단자에 출력하는 제어 신호 공급 회로를 구비하고 있는 드라이버 회로.
제1항에 있어서, 상기 제어 신호 공급 회로는,

상기 소정 주기중에서 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 플립플롭으로부터 입력되면, 상기 타이밍 펄스와는 다른 공급원으로부터 입력되는 클록 신호를 취입하여, 상기 클록 신호에 동기한 예비 충전 제어 신호를, 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선에 대응하는 상기 제2 제어 단자를 향해 출력하여 상기 제2 스위치를 도통시키는 것이고,

상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비되어 있는 드라이버 회로.
제2항에 있어서, 상기 플립플롭은, 세트·리세트 플립플롭이고,

각 상기 제어 신호 공급 회로는, 상기 클록 신호를 상기 예비 충전 제어 신호로서 출력하는 스위치 회로이고,

각 상기 스위치 회로는, 취입한 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 차단(次段)의 상기 세트·리세트 플립플롭으로 전송되는 세트 신호로서도 출력하고,

각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단(前段)의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 드라이버 회로.
제3항에 있어서, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해, 각 상기 제1 스위치를 순차적으로 도통시킴과 동시에,

상기 스위치 회로를 상기 신호 공급선의 수에 대응하여 구비하고, 각 상기 제2 스위치를 순차적으로 도통시키는 드라이버 회로.
제3항에 있어서, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해, 상기 신호 공급선의 i(i는 2 이상의 정수(整數))개를 1 단위로 하여, 각 상기 제1 스위치를 상기 단위내에서 동시에 또한 각 단위마다 순차적으로 도통시킴과 동시에,

상기 스위치 회로를 상기 단위의 수에 대응하여 구비하고, 상기 제2 스위치를 상기 단위내에서 동시에 또한 각 상기 단위마다 순차적으로 도통시키는 드라이버 회로.
제2항에 있어서, 상기 플립플롭은, 출력 신호를 차단(次段)의 입력 신호로 하는 D 플립플롭이고,

상기 D 플립플롭에는, 입력되는 상기 타이밍 펄스와는 다른 공급원으로부터 클록 신호가 입력되도록 되어 있고,

각 상기 제어 신호 공급 회로는, 상기 클록 신호를 상기 예비 충전 제어 신호로서 출력하는 스위치 회로인 드라이버 회로.
제6항에 있어서, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해, 각 상기 제1 스위치를 순차적으로 도통시킴과 동시에,

상기 스위치 회로를 상기 신호 공급선의 수에 대응하여 구비하고, 각 상기 제2 스위치를 순차적으로 도통시키는 드라이버 회로.
제6항에 있어서, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해, 상기 신호 공급선의 i(i는 2 이상의 정수(整數))개를 1 단위로 하여, 각 상기 제1 스위치를 상기 단위내에서 동시에 또한 각 단위마다 순차적으로 도통시킴과 동시에,

상기 스위치 회로를 상기 단위의 수에 대응하여 구비하고, 상기 제2 스위치를 상기 단위내에서 동시에 또한 각 상기 단위마다 순차적으로 도통시키는 드라이버 회로.
제2항에 있어서, 상기 플립플롭은, 세트·리세트 플립플롭이고,

상기 제어 신호 공급 회로는, 취입한 상기 클록 신호를 레벨 시프트하고, 취입하여 레벨 시프트한 상기 클록 신호를 상기 예비 충전 제어 신호로서 출력하는 레벨 시프트 회로이고,

각 상기 레벨 시프트 회로는, 취입하여 레벨 시프트를 행한 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 차단(次段)의 상기 세트·리세트 플립플롭으로 전송되는 세트 신호로서도 출력하고,

각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단( 前段)의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 드라이버 회로.
제9항에 있어서, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해, 각 상기 제1 스위치를 순차적으로 도통시킴과 동시에,

상기 레벨 시프트 회로를 상기 신호 공급선의 수에 대응하여 구비하고, 각 상기 제2 스위치를 순차적으로 도통시키는 드라이버 회로.
제9항에 있어서, 상기 플립플롭으로부터의 상기 타이밍 펄스에 의해, 상기 신호 공급선의 i(i는 2이상의 정수(整數))개를 1 단위로 하여, 각 상기 제1 스위치를 상기 단위내에서 동시에 또한 각 단위마다 순차적으로 도통시킴과 동시에,

상기 레벨 시프트 회로를 상기 단위의 수에 대응하여 구비하고, 상기 제2 스위치를 상기 단위내에서 동시에 또한 각 상기 단위마다 순차적으로 도통시키는 드라이버 회로.
표시 장치에 제공된 복수의 신호 공급선에 대한 기입 신호의 기입의 타이밍 펄스를 출력하는 플립플롭을, 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비하고,

상기 소정 주기중에서 각 상기 신호 공급선이 상기 기입의 기간으로 되는 기입 실효 기간에, 전송되는 상기 타이밍 펄스가 상기 플립플롭으로부터 입력되면, 상기 타이밍 펄스와는 다른 공급원으로부터 입력되고 상기 타이밍 펄스보다도 펄스폭이 작은 클록신호를 취입하여, 상기 클록 신호에 동기한 신호를 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선으로의 예비 충전을 행하게 하기 위한 신호로서 출력하는 제어 신호 공급 회로를, 상기 기입 실효 기간에 상기 예비 충전을 행하는 상기 신호 공급선에 대응하도록 복수개 구비하고 있는 시프트 레지스터.
제12항에 있어서, 상기 플립플롭은, 세트·리세트 플립플롭이고,

각 상기 제어 신호 공급 회로는, 상기 클록 신호를 상기 예비 충전 제어 신호로서 출력하는 스위치 회로이고,

각 상기 제어 신호 공급 회로는, 상기 클록 신호를 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선으로의 예비 충전을 행하게 하기 위한 신호로서 출력하는 스위치 회로이고,

각 상기 스위치 회로는, 취입한 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 차단(次段)의 상기 세트·리세트 플립플롭으로 전송되는 세트 신호로서도 출력하고,

각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단(前段)의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 시프트 레지스터.
제13항에 있어서, 상기 스위치 회로를 상기 신호 공급선의 수에 대응하여 구비하는 시프트 레지스터.
제13항에 있어서, 상기 신호 공급선의 i(i는 2 이상의 정수(整數))개를 1 단위로 하여, 상기 스위치 회로를 상기 단위의 수에 대응하여 구비하는 시프트 레지스터.
제12항에 있어서, 상기 플립플롭은, 출력 신호를 차단(次段)의 입력 신호로 하는 D 플립플롭이고,

상기 D 플립플롭에는, 입력되는 상기 타이밍 펄스와는 다른 공급원으로부터 클록 신호가 입력되도록 되어 있고,

각 상기 제어 신호 공급 회로는, 상기 클록 신호를 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선으로의 예비 충전을 행하게 하기 위한 신호로서 출력하는 스위치 회로인 시프트 레지스터.
제11항 또는 제16항에 있어서, 상기 스위치 회로를 상기 신호 공급선의 수에 대응하여 구비하는 시프트 레지스터.
제16항에 있어서, 상기 신호 공급선의 i(i는 2 이상의 정수(整數))개를 1 단위로 하여, 상기 스위치 회로를 상기 단위의 수에 대응하여 구비하는 시프트 레지스터.
제12항에 있어서, 상기 플립플롭은, 세트·리세트 플립플롭이고,

상기 제어 신호 공급 회로는, 취입한 상기 클록 신호를 레벨 시프트하고, 취입하여 레벨 시프트한 상기 클록 신호를 상기 기입의 기간중이 아닌 소정의 상기 신호 공급선으로의 예비 충전을 행하게 하기 위한 신호로서 출력하는 레벨 시프트 회로이고,

각 상기 레벨 시프트 회로는, 취입하여 레벨 시프트를 행한 상기 클록 신호를, 상기 타이밍 펄스를 출력한 상기 세트·리세트 플립플롭의 차단(次段)의 상기 세트·리세트 플립플롭으로 전송되는 세트 신호로서도 출력하고,

각 상기 세트·리세트 플립플롭은, 입력되는 상기 세트 신호를, 보다 전단(前段)의 소정의 상기 세트·리세트 플립플롭의 리세트 신호로 하는 시프트 레지스터.
제19항에 있어서, 상기 레벨 시프트 회로를 상기 신호 공급선의 수에 대응하여 구비하는 시프트 레지스터.
제19항에 있어서, 상기 신호 공급선의 i(i는 2 이상의 정수(整數))개를 1 단위로 하여, 상기 레벨 시프트 회로를 상기 단위의 수에 대응하여 구비하는 시프트 레지스터.
복수의 화소와, 상기 화소에 대응하여 제공되는 복수의 신호 공급선으로서의 데이터 신호선 및 복수의 신호 공급선으로서의 주사 신호선과, 기입 신호로서의 비디오 신호를 상기 데이터 신호선 및 상기 화소에 기입하는 데이터 신호선 드라이버와, 상기 비디오 신호를 기입하는 화소를 선택하기 위해 상기 주사 신호선에 기입 신호로서의 주사 신호를 기입하는 주사 신호선 드라이버를 구비하고,

상기 데이터 신호선 드라이버가,

용량성의 제1 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제1 스위치를, 상기 복수의 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선에 대한 기입 신호의 기입을 각 상기 제1 스위치의 도통에 의해 행하는 기입 회로와,

상기 기입의 타이밍 펄스를 상기 제1 스위치의 제1 제어 단자를 향해 출력하는 플립플롭을, 상기 타이밍 펄스를 순차 전송하여 상기 기입이 소정 주기로 행해지도록 복수단 구비한 시프트 레지스터와,

용량성의 제2 제어 단자의 충전 전압에 따라 도통과 비도통이 절환되는 제2 스위치를 상기 신호 공급선의 각각에 대해 구비하고, 각 상기 신호 공급선으로의 예비 충전을 각 상기 제2 스위치의 도통에 의해 행하는 예비 충전 회로를 구비하고,

상기 예비 충전 회로는, 일부의 신호 공급선에 대해 상기 기입 회로에 의한 기입 신호의 기입이 행해지고 있는 사이에, 다른 신호 공급선의 예비 충전을 행하는 것이고,

상기 시프트 레지스터는, 상기 타이밍 펄스를 제1 제어 단자로 전송하는 제1 신호선과 분리된 제2 신호선을 통하여, 제2 스위치의 도통을 제어하는 예비 충전 제어 신호를, 상기 타이밍 펄스보다도 펄스폭이 작은 클록신호를 취입하여, 상기 제2 제어 단자에 출력하는 제어 신호 공급 회로를 구비하고 있는 표시 장치.