KR100587583B1 - 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법 - Google Patents

적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법 Download PDF

Info

Publication number
KR100587583B1
KR100587583B1 KR1020040001174A KR20040001174A KR100587583B1 KR 100587583 B1 KR100587583 B1 KR 100587583B1 KR 1020040001174 A KR1020040001174 A KR 1020040001174A KR 20040001174 A KR20040001174 A KR 20040001174A KR 100587583 B1 KR100587583 B1 KR 100587583B1
Authority
KR
South Korea
Prior art keywords
piezoelectric ceramic
panel
metal
ceramic
manufacturing
Prior art date
Application number
KR1020040001174A
Other languages
English (en)
Other versions
KR20050073000A (ko
Inventor
윤광준
박훈철
구남서
Original Assignee
학교법인 건국대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 건국대학교 filed Critical 학교법인 건국대학교
Priority to KR1020040001174A priority Critical patent/KR100587583B1/ko
Priority to PCT/KR2004/000578 priority patent/WO2005067071A1/en
Publication of KR20050073000A publication Critical patent/KR20050073000A/ko
Application granted granted Critical
Publication of KR100587583B1 publication Critical patent/KR100587583B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/057—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by stacking bulk piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088—Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing

Abstract

적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법이 개시된다.
본 발명에 따르면, a) 소정 형상을 갖는 세라믹 상측면으로 소정 부위의 금속전극이 제거된 에칭부를 갖도록 편심 도포된 제 1 금속전극과 상기 세라믹 하측면으로 상기 제 1 금속전극과 대향하는 방향으로 편심 도포된 제 2 금속전극을 보유한 제 1압전 세라믹패널을 제조하는 단계; b) 상기 제 1압전 세라믹패널과 대향 구조를 갖는 다수 개의 제 2압전 세라믹패널을 다수 개의 제 1압전 세라믹패널 사이로 교번되게 삽입한 후, 에폭시 접착제를 통해 고정결합시켜 소정 크기의 압전세라믹 적층패널을 제조하는 단계; c) 상기 에칭부를 갖는 압전세라믹 적층패널의 양측면으로 금속박판 양전극부 및 금속박판 음전극부를 통전에폭시를 이용하여 접합하는 단계; 및 d) 상기 통전에폭시가 경화된 후, 상기 금속박판 양전극부 및 금속박판 음전극부가 접합된 압전세라믹 적층패널을 소정 두께로 절단하는 단계로 이루어진 것을 특징으로한다.
압전세라믹, 박판, IDEAL, 금속전극, 스트레인, 에칭

Description

적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법{METHOD OF MANUFACTURING PIEZOELECTRIC ACTUATOR HAVING A STACKED CERAMIC THIN ACTUATION LAYER}
도 1은 본 발명에 따른 압전작동기의 구조를 설명하기 위한 부분 분해사시도이다.
도 2는 본 발명에 따른 압전작동기를 제조하기 위한 방법을 설명하는 플로우챠트이다.
도 3은 본 발명에 따른 제 1압전 세라믹패널과 제 2압전 세라믹패널의 제조공정 및 결합관계를 설명하기 위한 도면이다.
도 4는 본 발명에 따른 압전세라믹 적층패널을 나타낸 사시도이다.
도 5는 본 발명에 따른 압전세라믹 적층패널을 절단하여 압전작동기를 제조하는 방법을 설명하기 위한 도면이다.
도 6은 본 발명에 따른 압전작동기의 작동 스트레인을 테스트하기 위한 테스트구조를 나타낸 사진이다.
도 7은 다수의 시편에 대한 실험결과와 선형해석 예측결과를 나타낸 그래프이다.
도 8은 압전상수
Figure 112004000695693-pat00002
와 압전상수
Figure 112004000695693-pat00003
효과를 사용할 때의 각 변형률을 비교 한 그래프이다.
도 9는 본 발명에 따른 압전작동기와 LaRC-MFCTM의 작동 스트레인 성능을 비교한 그래프이다.
<주요도면에 대한 부호의 설명>
101 : 압전세라믹 103 : 금속전극
105 : 금속박판 양전극부 107 : 에칭부
109 : 금속박판 음전극부 301 : 제 1압전 세라믹패널
303 : 제 2압전 세라믹패널 305 : 제 1금속 전극패널
307 : 에칭라인 309 : 제 2금속 전극패널
401 : 압전세라믹 적층패널
본 발명은 압전세라믹의 세라믹 박판 작동층의 구조의 제조방법에 관한 것으로, 보다 상세하게는 적층된 구조의 세라믹 사이로 작동전극을 교번되게 형성하고 작동 전극의 양극과 음극이 교차되어 배치될 수 있도록 하며, 각 전극의 종단으로 통전 에폭시에 의한 전원공급이 이루어지도록 하여 압전상수(d33) 효과를 증대시킬 수 있는 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법에 관한 것이다.
일반적으로 고성능 압전 세라믹 작동기는 항공기, 미사일의 조종면이나 유연 대형 우주구조물의 진동제어 및 로봇 등의 작동부위를 위해 사용되는 것으로, 최근에는 압전 세라믹 작동기의 성능을 향상시키기 위하여 다양한 방법의 연구가 진행되고 있다. 압전 세라믹은 최대 변형률이 매우 작아 큰 작동변위를 내지 못하기 때문에 압전 세라믹 박판을 이용한 다양한 방식의 압전 세라믹 작동기가 개발되고 있다.
대표적인 예로 RAINBOW(Reduced And Internally Biased Oxide Wafer), THUNDER(Thin layer composite Unimorph feroelectric DrivER and sensor)와 미국 MIT에서 개발한 AFC(Active Fiber Composite), LaRC-MFCTM NASA Langley Research Center Macro-Fiber Composite)를 포함하여 본 출원인이 개발한 LIPCA(Lightweight Piezo-Composite Actuator)-등록된 등록번호 10-0401808호 "전기작동 재료층과 섬유복합 재료층으로 구성된 곡면형 작동기"- 등이 있다. 이 중 현재까지의 RAINBOW, THUNDER, LIPCA 작동기는 모두 압전상수 d31작동원리를 이용한 복합재료 구조라고 볼 수 있다.
여기서, 상기 압전상수 d31는 z축 방향(3방향)으로 전기장을 가했을 때, x축 방향(1방향)으로 늘어나는 정도를 나타내는 상수이고 d33는 z축 방향(3방향)으로 전기장을 가했을 때, z축 방향(3방향)으로 늘어나는 정도를 표현한 상수이다. 아래의 표 1은 미국 CTS사가 생산하고 있는 압전세라믹의 압전상수 d31과 d33를 비교한 것 으로 d33가 d31에 비하여 약 2배 정도 크기 때문에 압전상수 d33를 활용하면 작동기의 성능을 향상시킬 수 있음을 알 수 있다. 그러나, 압전상수 d33효과를 활용할 수 있도록 작동기 두께가 1mm 이상 되는 적층형 세라믹 작동기가 개발되기도 하였으나, 그 제조 방법에 있어서 설계 작동층의 두께와 같은 너비의 단위 작동층를 모두 준비하여 적층하는 제조상의 어려움을 가지고 있다.
PZT 3195HD PZT 3203HD
d 31 (pm/V) -190 -320
d 33 (pm/V) 390 650
한편, 미국 MIT 개발 AFC와 NASA Langley 연구소 연구팀이 개발한 LaRC-MFC™는 d33작동 효과를 활용한 사례가 있으나, 전극이 작동층 상하 표면에 부착되어 있어 완전한 d33작동 효과를 활용하였다고 볼 수 없을 뿐만 아니라, 작동 스트레인 성능이 기대에 미치지 못하는 결과를 갖고 있어 그 활용범위가 협소하다는 문제점이 야기되고 있다.
본 발명은 이와 같은 문제점을 해결하기 위해 창출된 것으로, 본 발명의 목적은 작동전극을 적층된 세라믹층 사이로 형성하여 d33효과를 극대화시킬 수 있는 구조의 적층 세라믹 박판 작동층(InterDigitaed Electrode Actuation Layer)을 제조할 수 있는 적층 세라믹 박판 작동기의 제조방법을 제공함에 있다.
삭제
삭제
삭제
삭제
상기의 목적을 달성하기 위한 본 발명의 제 3 관점에 따른 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법은, 압전세라믹의 압전작동기를 제조하기 위한 방법에 있어서, a) 소정 형상을 갖는 세라믹 상측면으로 소정 부위의 금속전극이 제거된 에칭부를 갖도록 편심 도포된 제 1 금속전극과 상기 세라믹 하측면으로 상기 제 1 금속전극과 대향하는 방향으로 편심 도포된 제 2 금속전극을 보유한 제 1압전 세라믹패널을 제조하는 단계; b) 상기 제 1압전 세라믹패널과 대향 구조를 갖는 다수 개의 제 2압전 세라믹패널을 다수 개의 제 1압전 세라믹패널 사이로 교번되게 삽입한 후, 에폭시 접착제를 통해 고정결합시켜 소정 크기의 압전세라믹 적층패널을 제조하는 단계; c) 상기 에칭부를 갖는 압전세라믹 적층패널의 양측면으로 금속박판 양전극부 및 금속박판 음전극부를 통전에폭시를 이용하여 접합하는 단계; 및 d) 상기 통전에폭시가 경화된 후, 상기 금속박판 양전극부 및 금속박판 음전극부가 접합된 압전세라믹 적층패널을 소정 두께로 절단하는 단계로 이루어진 것을 특징으로 한다.
한편, 상기의 목적을 달성하기 위한 본 발명의 제 4 관점에 따른 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법은, 압전세라믹의 압전작동기를 제조하기 위한 방법에 있어서, a) 소정 형상을 갖는 세라믹 상측면으로 소정 부위의 금속전극이 제거된 에칭부를 갖도록 편심 도포된 제 1 금속전극과 상기 세라믹 하측면으로 상기 제 1 금속전극과 대향하는 방향으로 편심 도포된 제 2 금속전극을 보유한 제 1압전 세라믹패널을 제조하는 단계; b) 상기 제 1압전 세라믹패널과 대향 구조를 갖는 다수 개의 제 2압전 세라믹패널을 다수 개의 제 1압전 세라믹패널 사이로 교번되게 삽입한 후, 에폭시 접착제를 통해 고정결합시켜 소정 크기의 압전세라믹 적층패널을 제조하는 단계; c) 상기 압전세라믹 적층패널을 소정 두께로 절단하는 단계; 및 d) 상기 에칭부를 갖는 압전세라믹 적층패널의 양측면으로 금속박판 양전극부 및 금속박판 음전극부를 통전에폭시를 통해 접합하는 단계로 이루어진 것을 특징으로 한다.
구체적으로, 상기 b) 단계 이 후, 상기 압전세라믹 적층패널의 양측면을 폴리싱처리하는 단계가 더 포함하는 것을 특징으로 한다.
또한, 상기 통전에폭시는 실버 파우더가 섞인 전도성 에폭시인 것을 특징으로 한다.
한편, 상기의 목적을 달성하기 위한 본 발명의 제 5 관점에 따른 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법은, 압전세라믹의 압전작동기를 제조하기 위한 방법에 있어서, a) 소정 형상을 갖는 세라믹 상측 면으로 소정 부위의 금속전극이 제거된 에칭부를 갖도록 편심 도포된 제 1 금속전극과 상기 세라믹 하측면으로 상기 제 1 금속전극과 대향하는 방향으로 편심 도포된 제 2 금속전극을 보유한 제 1압전 세라믹패널을 제조하는 단계; b) 상기 제 1압전 세라믹패널의 양측면으로 상기 제 1 금속전극 또는 제 2 금속전극과 통전가능하도록 도금처리하는 단계; c) 상기 제 1압전 세라믹패널과 대향 구조를 갖는 다수 개의 제 2압전 세라믹패널을 다수 개의 제 1압전 세라믹패널 사이로 교번되게 삽입한 후, 에폭시 접착제를 통해 고정결합시켜 소정 크기의 압전세라믹 적층패널을 제조하는 단계; 및 d) 상기 통전에폭시가 경화된 후, 상기 금속박판 양전극부 및 금속박판 음전극부가 접합된 압전세라믹 적층패널을 소정 두께로 절단하는 단계로 이루어진 것을 특징으로 한다.
이와 같은 특징을 갖는 본 발명의 바람직한 실시예를 첨부된 예시도면에 의거 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조를 나타낸 구성도이다. 도시된 바와 같이, 압전작동기(100)는 소정 크기의 바(Bar) 형상의 세라믹 상하면으로 도포된 금속전극(103)을 갖는 압전 세라믹(101)이 다수 개 적층된 구조를 갖는다. 여기서, 상기 금속전극(103)은 니켈금속이며, 종단 일측부로 소정치 예컨대, 1mm 정도 염화제2철(FeCl3)로 에칭되어 해당 부위의 니켈전극이 제거된 에칭부(107)를 포함하며, 이와 같이 형성된 압전세라믹(101)은 폴링방향이 교번되도록 상호 적층된다.
또한, 상기 압전작동기(100)의 양측면으로 금속박판 양전극부(105) 및 금속박판 음전극부(109)가 형성되며, 상기 금속박판은 구리재질의 박판이 바람직한다. 또한 상기 금속박판 양전극부(105) 및 금속박판 음전극부(109)는 압전세라믹(101)의 교번된 적층구조에 의해 상호 교번된 금속전극(103)의 종단면과 각각의 전기적 접속이 이루어진다. 이 때, 상기 금속박판 양전극부(105) 및 금속박판 음전극부(109)와 상기 금속전극(103)의 교번된 종단면과의 접합은 실버 파우더가 혼합된 통전에폭시가 사용됨이 바람직하며, 접합의 효율성을 높이기 위해 압전작동기(100)의 양 측면을 폴리싱할 수 있다.
상기 에칭부(107)는 통전에폭시에 의해 금속박판 양전극부(105)와 금속박판 음전극부(109)간의 통전을 방지하며, 압전작동기(100)의 크기와 용도에 따라 에칭부(107)의 범위는 가변될 수 있다.
이와 같이 형성된 압전작동기(100)는 양측면으로 접합되는 금속박판 양전극부(105) 및 금속박판 음전극부(109)를 통해 전기신호가 제공되며, 상기 전기신호는 각각으로 교번되게 접합된 압전세라믹(101)의 금속전극(103)으로 제공되어 전기신호에 대응하는 압전효과를 유도한다.
한편, 상기 적층된 세라믹 박판 작동층에 전기장이 걸리면 변형 스트레인
Figure 112004000695693-pat00004
는 수학식 1과 같이 표현된다.
Figure 112004000695693-pat00005
여기서
Figure 112004000695693-pat00006
는 압전 재료층의 두께를,
Figure 112004000695693-pat00007
는 압전 재료층에 걸리는 전기장의 크기를 나타낸다. 한편, 본 발명에 따른 압전작동기를 상기 수학식 1에 기초한 변형 스트레인을 산출하면 표 1과 같이 산출될 수 있으며, 표 2는 압전 세라믹의 두께는 0.5mm이며, 전기장을 100V/mm씩 600V/mm까지 증가시키면서 산출한 결과를 나타낸다.
Electric Field (V/mm) Micro-strain
100 65
200 130
300 195
400 260
500 325
600 390
도 2는 본 발명에 따른 압전작동기의 제조방법을 설명하기 위한 플로우챠트이다. 도 3 내지 도 5는 본 발명에 따른 제조방법의 주요 과정을 예시적으로 설명하기 위한 도면이다. 먼저, S201 단계에서 소정 크기의 압전세라믹 패널 상하면으로 부착되는 금속(니켈) 전극패널의 가장자리 일정부분을 에칭하여 해당 부분의 금속(니켈) 전극패널을 제거한다. 이는 도 3에 도시된 바와 같이, 압전 세라믹의 상측면으로 부착되는 금속전극의 일측 가장자리의 일부분을 FeCl3(염화제2철)을 통해 금속전극을 제거하며, 상기 압전 세라믹의 하측면으로 부착되는 금속전극의 타측 가장자리의 일부분을 상기 FeCl3(염화제2철)을 통해 금속(니켈)전극을 제거하여, 상 하측면으로 상호 대향되는 에칭라인(307)을 형성한다. 따라서, 압전 세라믹의 상측면은 제 1금속 전극패널(305)을 형성하고, 상기 압전 세라믹의 하측면은 제 2금속 전극패널(309)이 형성된 제 1압전 세라믹패널(301)을 제조한다. 여기서 상기 에칭라인(307)은 다수의 압전 세라믹패널이 적층된 후 그 측면으로 통전에폭시가 접착될 때, 상기 제 1금속 전극패널(305)과 제 2금속 전극패널(309)간의 쇼트를 방지하기 위한 것으로, 대략 1mm 정도의 너비로 형성됨이 바람직할 것이다.
이와 같이 형성되는 제 1압전 세라믹패널(301)은 다량으로 제조되며, S203 단계로 진입하여 상기 제 1압전 세라믹패널(301)과 대향구조를 갖도록 상기 제 1압전 세라믹패널(301)을 180도 회전시킨 제 2압전 세라믹 패널(303)을 형성한 후, 상기 제 1압전 세라믹패널(301)과 제 2압전 세라믹패널(303)을 상호 접합시킨다. 상기의 접합공정은 에폭시 접착제를 이용하며, 상기 제 1압전 세라믹패널(301)과 제 2압전 세라믹패널(303)을 상호 교번되게 반복적으로 적층한다. 즉, 압전세라믹의 폴링방향이 번갈아 가면서 반대방향으로 적층한다. 따라서, 상기 제 1압전세라믹 패널(301)의 하측면으로 구성되는 제 2금속 전극패널(309)과 제 2압전 세라믹 패널(303)의 상측면으로 구성되는 제 1금속 전극패널(305)이 대응접합된다.
도 4는 상기 압전세라믹 패널(301,303)이 적층된 압전세라믹 적층패널(401)을 도시하고 있으며, 제 2금속 전극패널(309)과 제 1금속 전극패널(305)이 상호 접합되는 구조를 갖는다.
한편, 본 발명에 따른 제 1압전 세라믹패널(301) 및 제 2압전 세라믹패널(303)은 각각의 상하면으로 제 1금속 전극패널(305) 및 제 2금속 전극패 널(309)을 형성하여 각 금속 전극패널로 전기적 신호를 주입하도록 하고 있으나, 압전 세라믹패널의 적층구조를 이용하여 상기 압전 세라믹의 일측면으로 금속 전극패널을 형성하도록 하여도 본 발명의 요지를 벗어나지 않을 것이다. 즉, 압전세라믹 패널의 상측면으로 금속전극패널 및 에칭라인을 형성하고, 상기 압전세라믹 패널의 하측면은 금속전극패널이 형성되지 않은 세라믹 상태를 유지하도록 한 후, 압전세라믹 패널을 교번되게 적층시킨다. 이 때, 금속전극패널 부분으로 통전에폭시를 이용하고, 에칭라인 부분으로 비통전 에폭시를 이용하여 압전세라믹 패널간 접합을 통해 상호 적층시킬 수 있다. 따라서, 하나의 압전세라믹 패널의 전극은 압전세라믹 패널의 상측면으로 형성되는 금속전극 패널을 이용하고, 상기 압전세라믹 패널의 또 다른 전극은 상기 압전세라믹 패널의 하측면으로 적층되는 또 다른 압전세라믹 패널의 금속전극 패널을 이용한다. 이와 같은 구조는 압전세라믹 적층패널의 제조단가를 격감시킨다.
S205 단계로 진입하여, 상기 압전세라믹 패널간으로 투여된 에폭시 접착제가 경화된 후에 도 5와 같이 압전세라믹 적층패널(401)의 단면을 따라 박판 형상으로 일정간격으로 절단한다. 이는 다이아몬드 휠을 사용한 정밀 절단기로 두께가 0.2mm 또는 필요에 따라 0.5mm로 절단한다. 미설명된 도면부호 505는 절단면을 나타낸다. 이와 같이 소정 폭으로 절단된 박판 형상의 압전세라믹 적층패널은 S207 단계를 통해, 절단된 박판 작동층의 측면을 매끈한 평면이 되도록 폴리싱하여 실버 파우더가 섞인 통전에폭시로 금속 박판 주전극선과 접착하여 전극을 형성함으로써, 압전 작 동기(100)를 형성한다. 따라서, 압전 작동기(100)의 양측면은 금속박판 양전극부(105) 및 금속박판 음전극부(109)가 접합되며, 각각의 금속박판 전극부를 통해 압전세라믹 구동을 위한 전기적 신호가 인가된다.
본 발명에서 상기 금속박판 양전극부(105) 및 금속박판 음전극부(109)는 통전에폭시에 의해 절단된 박판 작동층의 측면으로 접합되고 있으나, 상기 절단된 박판 작동층의 측면을 도금처리하여도 본 발명의 요지를 벗어나지 않을 것이다. 또한, 상기의 도금공정은 압전세라믹 패널의 제 1금속 전극패널(305) 및 제 2금속 전극패널(309)을 제조할 때, 상기 압전세라믹 패널의 양측면을 도금처리하여도 무관하며, 이 때 양측면으로 형성되는 도금은 제 1금속 전극패널(305) 및 제 2금속 전극패널(309)과 도통된다.
따라서, 도금처리된 박판 작동층의 측면으로 주전극선을 접합(납땜)하여 별도의 통전에폭시 작업없이 전극선을 형성할 수 있다.
한편, 본 발명에 따른 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 제조방법을 기술함에 있어, 상기 S205 단계의 절단공정과 상기 S207 단계의 전극제조공정의 순서가 변형될 수 있음은 당연하다. 즉, 상기 압전세라믹 적층패널(401)의 양측면의 형상과 대응하는 크기의 금속박판을 통전에폭시를 통해 접합한 후, 앞서 설명된 절단공정을 통해 다수 개의 압전작동기(100)를 제조할 수 있다.
이하, 본 발명에 따라 제조된 적층 세라믹 박판 작동층 구조를 갖는 압전작동기의 성능시험 결과를 살펴보면 다음과 같다.
도 6은 압전작동기의 작동 스트레인(Strain) 성능을 살펴보기 위한 테스트 구조를 나타내고 있다. 도시된 사진에서와 같이 시편으로 사용되는 압전작동기의 일측면으로 스트레인 게이지(Strain Gage)가 부착되고, 시편의 양측면으로 직류전원을 공급하기 위한 전원공급장치(미도시함)가 접속된다. 이어, 상기 스트레인 게이지로부터 제공되는 신호를 측정하기 위한 스트레인 인디케이터(미도시함) 및 상기 직류전원의 공급전력 상태를 측정하기 위한 전압계(미도시함)가 연동된다. 이와 같은 테스트 구조를 통해 상기 직류전압을 소정 단위로 증가시켜 압전작동기의 작동 스트레인의 변화를 측정한다.
실험과정에서 분극역전현상(domain switching)이 대략 700V/mm에서 발생하는 것이 관찰되어 전기장을 600V/mm까지 증가 시키며, 4개 시편에 대한 실험 결과와 선형해석 예측 결과는 도 7과 같다. 실험 결과가 수치해석 결과와 비교하여 초기에는 비슷하나 높은 전기장으로 갈수록 40%이상 큰 차이를 볼 수 있다. 높은 전기장에서 측정치와 예측치가 큰 차이를 보이는 이유는 제조 회사에서 제공한
Figure 112004000695693-pat00008
는 전압이 비교적 낮은 범위에서 측정한 데이터로 데이터로 전압이 분극역전 전압에 접근할 경우
Figure 112004000695693-pat00009
가 비선형적으로 크게 변하는 경향 때문이다.
도 8은 압전상수
Figure 112004000695693-pat00010
효과와
Figure 112004000695693-pat00011
효과를 사용하였을 때, 각각의 변형률을 서로 비교한 것이다.
Figure 112004000695693-pat00012
효과를 사용한 경우가
Figure 112004000695693-pat00013
효과를 사용했을 때에 비해서 50%이상 큰 변형률을 보이고 있어 d 33 효과를 이용한 작동층의 작동 스트레인 성능이 1.5배 이상 될 수 있음을 확인하였다. 이 작동층의 성능을 보다 객관적으로 비교하기 위하여 현재까지 개발된 박판 세라믹 작동층 중에 가장 성능이 우수하다고 할 수 있는 LaRC-MFCTM작동 스트레인 성능과 도 9에서 비교하였다. 전기장이 300V/mm까지일 경우, IDEAL 시편의 작동 스트레인이 LaRC-MFCTM작동스트레인보다 10% 정도 크고 600V/mm 전기장의 경우 25% 더 큼을 알 수 있었다. 이것은 표면 IDE 전극 구조보다 삽입 IDE 전극 구조가 더 완벽하게
Figure 112004000695693-pat00014
효과를 낼 수 있는 것에서 기인된다고 할 수 있다.
이상에서 설명한 것은 본 발명에 따른 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법을 위한 하나의 실시예에 불과한 것으로, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
본 발명에 따른 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 는 삽입형 IDE 전극 구조를 적용하여
Figure 112004000695693-pat00015
효과를 극대화한 IDEAL을 제공하기 위해 단위 적층판을 설계된 두께만큼 적층하여 접착한 후 박판 형상으로 슬라이스 절단하는 방법을 제시함에 따라, 현재 우수 박판 압전 작동층으로 평가되고 있는 AFC나 LaRC-MFC보다 작동 스트레인 성능면에서 우수하다는 실험적 결과를 토대로 압전 작동기의 성능을 향상시키는 효과를 제공한다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 압전세라믹의 압전작동기를 제조하기 위한 방법에 있어서,
    a) 소정 형상을 갖는 세라믹 상측면으로 소정 부위의 금속전극이 제거된 에 칭부를 갖도록 편심 도포된 제 1 금속전극과 상기 세라믹 하측면으로 상기 제 1 금속전극과 대향하는 방향으로 편심 도포된 제 2 금속전극을 보유한 제 1압전 세라믹패널을 제조하는 단계;
    b) 상기 제 1압전 세라믹패널과 대향 구조를 갖는 다수 개의 제 2압전 세라믹패널을 다수 개의 제 1압전 세라믹패널 사이로 교번되게 삽입한 후, 에폭시 접착제를 통해 고정결합시켜 소정 크기의 압전세라믹 적층패널을 제조하는 단계;
    c) 상기 에칭부를 갖는 압전세라믹 적층패널의 양측면으로 금속박판 양전극부 및 금속박판 음전극부를 통전에폭시를 이용하여 접합하는 단계; 및
    d) 상기 통전에폭시가 경화된 후, 상기 금속박판 양전극부 및 금속박판 음전극부가 접합된 압전세라믹 적층패널을 소정 두께로 절단하는 단계로 이루어진 것을 특징으로 하는 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법.
  8. 제 7 항에 있어서, 상기 b) 단계 이 후, 상기 압전세라믹 적층패널의 양측면을 폴리싱처리하는 단계가 더 포함하는 것을 특징으로 하는 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법.
  9. 제 7 항에 있어서, 상기 통전에폭시는 실버 파우더가 섞인 전도성 에폭시인 것을 특징으로 하는 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법.
  10. 압전세라믹의 압전작동기를 제조하기 위한 방법에 있어서,
    a) 소정 형상을 갖는 세라믹 상측면으로 소정 부위의 금속전극이 제거된 에칭부를 갖도록 편심 도포된 제 1 금속전극과 상기 세라믹 하측면으로 상기 제 1 금속전극과 대향하는 방향으로 편심 도포된 제 2 금속전극을 보유한 제 1압전 세라믹패널을 제조하는 단계;
    b) 상기 제 1압전 세라믹패널과 대향 구조를 갖는 다수 개의 제 2압전 세라믹패널을 다수 개의 제 1압전 세라믹패널 사이로 교번되게 삽입한 후, 에폭시 접착제를 통해 고정결합시켜 소정 크기의 압전세라믹 적층패널을 제조하는 단계;
    c) 상기 압전세라믹 적층패널을 소정 두께로 절단하는 단계; 및
    d) 상기 에칭부를 갖는 압전세라믹 적층패널의 양측면으로 금속박판 양전극부 및 금속박판 음전극부를 통전에폭시를 통해 접합하는 단계로 이루어진 것을 특징으로 하는 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법.
  11. 제 10 항에 있어서, 상기 b) 단계 이 후, 상기 압전세라믹 적층패널의 양측면을 폴리싱처리하는 단계가 더 포함하는 것을 특징으로 하는 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법.
  12. 제 10 항에 있어서, 상기 통전에폭시는 실버 파우더가 섞인 전도성 에폭시인 것을 특징으로 하는 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법.
  13. 압전세라믹의 압전작동기를 제조하기 위한 방법에 있어서,
    a) 소정 형상을 갖는 세라믹 상측면으로 소정 부위의 금속전극이 제거된 에칭부를 갖도록 편심 도포된 제 1 금속전극과 상기 세라믹 하측면으로 상기 제 1 금속전극과 대향하는 방향으로 편심 도포된 제 2 금속전극을 보유한 제 1압전 세라믹패널을 제조하는 단계;
    b) 상기 제 1압전 세라믹패널의 양측면으로 상기 제 1 금속전극 또는 제 2 금속전극과 통전가능하도록 도금처리하는 단계;
    c) 상기 제 1압전 세라믹패널과 대향 구조를 갖는 다수 개의 제 2압전 세라믹패널을 다수 개의 제 1압전 세라믹패널 사이로 교번되게 삽입한 후, 에폭시 접착제를 통해 고정결합시켜 소정 크기의 압전세라믹 적층패널을 제조하는 단계; 및
    d) 상기 통전에폭시가 경화된 후, 상기 금속박판 양전극부 및 금속박판 음전극부가 접합된 압전세라믹 적층패널을 소정 두께로 절단하는 단계로 이루어진 것을 특징으로 하는 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법.
KR1020040001174A 2004-01-08 2004-01-08 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법 KR100587583B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040001174A KR100587583B1 (ko) 2004-01-08 2004-01-08 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법
PCT/KR2004/000578 WO2005067071A1 (en) 2004-01-08 2004-03-17 Piezoelectric actuator structure of piezoelectric ceramics having laminated ceramic actuating layer and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040001174A KR100587583B1 (ko) 2004-01-08 2004-01-08 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법

Publications (2)

Publication Number Publication Date
KR20050073000A KR20050073000A (ko) 2005-07-13
KR100587583B1 true KR100587583B1 (ko) 2006-06-08

Family

ID=34747787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040001174A KR100587583B1 (ko) 2004-01-08 2004-01-08 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법

Country Status (2)

Country Link
KR (1) KR100587583B1 (ko)
WO (1) WO2005067071A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006040316B4 (de) 2006-08-29 2012-07-05 Deutsches Zentrum für Luft- und Raumfahrt e.V. Piezokeramischer Flächenaktuator und Verfahren zur Herstellung eines solchen
KR20230088187A (ko) 2021-12-10 2023-06-19 엘티메탈 주식회사 적층형 압전소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283777A (ja) * 1993-03-26 1994-10-07 Onoda Cement Co Ltd 積層型圧電アクチュエータおよびその製造方法
JPH08126094A (ja) * 1994-08-18 1996-05-17 Hewlett Packard Co <Hp> 改善された音響及び電気インピーダンスを有する複合型圧電トランスデューサアレイ
EP1150363A2 (en) 2000-04-20 2001-10-31 Tokin Ceramics Corporation Multilayer piezoelectric actuator device having a conductive member attached to an external electrode thereof
US6414418B1 (en) 1999-03-04 2002-07-02 Robert Bosch Gmbh Piezoelectric actuator
JP2003510819A (ja) * 1999-09-21 2003-03-18 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 圧電セラミック多層アクチュエーターに平面状外部電極を取り付ける方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283777A (ja) * 1993-03-26 1994-10-07 Onoda Cement Co Ltd 積層型圧電アクチュエータおよびその製造方法
JPH08126094A (ja) * 1994-08-18 1996-05-17 Hewlett Packard Co <Hp> 改善された音響及び電気インピーダンスを有する複合型圧電トランスデューサアレイ
US6414418B1 (en) 1999-03-04 2002-07-02 Robert Bosch Gmbh Piezoelectric actuator
JP2003510819A (ja) * 1999-09-21 2003-03-18 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 圧電セラミック多層アクチュエーターに平面状外部電極を取り付ける方法
EP1150363A2 (en) 2000-04-20 2001-10-31 Tokin Ceramics Corporation Multilayer piezoelectric actuator device having a conductive member attached to an external electrode thereof

Also Published As

Publication number Publication date
WO2005067071A1 (en) 2005-07-21
KR20050073000A (ko) 2005-07-13

Similar Documents

Publication Publication Date Title
JP4289511B2 (ja) 圧電アクチュエータ
JP5440697B2 (ja) 圧電アクチュエータ及び駆動装置
JP5050164B2 (ja) 圧電アクチュエータユニット及びその製造方法
JP5318761B2 (ja) 圧電セラミック製の平面アクチュエータおよび平面アクチュエータの製造法
JP5050165B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
KR100276632B1 (ko) 초음파모터용 압전진동자, 그 장착방법 및 제조방법 및 정재파형 초음파모터
JP2007173456A (ja) 積層型圧電バイモルフ素子およびその製造方法
KR100587583B1 (ko) 적층형 세라믹 박판 작동층을 갖는 압전세라믹의 압전작동기 구조의 제조방법
JP2010161286A (ja) 積層型圧電素子及びその製造方法
CN201029221Y (zh) 多层压电式微位移致动器
JP2009530799A (ja) モノリシック多層アクチュエータの製造方法及びモノリシック多層アクチュエータ
US20050000629A1 (en) Method of making ultrasound transducer or actuator
CN113066924B (zh) 薄膜压电感应元件及其制造方法、感测装置以及终端
JP6468646B2 (ja) 積層型アクチュエータ
JP2004274029A (ja) 圧電アクチュエータ
US9070857B2 (en) Piezoelectric element
WO2012057221A1 (ja) 圧電発電素子、及び圧電発電素子の発電量推定方法
JP4986486B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
JPS61283182A (ja) 複合圧電体
JP2019009309A (ja) 圧電型発電装置
JP3500509B2 (ja) 積層型圧電セラミックスアクチュエータ
JP2004282053A (ja) 積層型電子部品及びその製法並びに噴射装置
Yoon et al. Design and manufacturing of IDEAL with stacked ceramic layers and inter-digitated electrodes
RU2279156C1 (ru) Монолитный пьезоэлектрический исполнительный элемент
JP5449433B2 (ja) 積層型圧電素子およびこれを用いた噴射装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100517

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee