KR100587067B1 - 고전압 발진기의 발진 주기 조절 방법 - Google Patents

고전압 발진기의 발진 주기 조절 방법 Download PDF

Info

Publication number
KR100587067B1
KR100587067B1 KR1020030095667A KR20030095667A KR100587067B1 KR 100587067 B1 KR100587067 B1 KR 100587067B1 KR 1020030095667 A KR1020030095667 A KR 1020030095667A KR 20030095667 A KR20030095667 A KR 20030095667A KR 100587067 B1 KR100587067 B1 KR 100587067B1
Authority
KR
South Korea
Prior art keywords
signal
high voltage
test mode
clock signal
oscillation
Prior art date
Application number
KR1020030095667A
Other languages
English (en)
Other versions
KR20050064309A (ko
Inventor
이일호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030095667A priority Critical patent/KR100587067B1/ko
Publication of KR20050064309A publication Critical patent/KR20050064309A/ko
Application granted granted Critical
Publication of KR100587067B1 publication Critical patent/KR100587067B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명에서는 테스트 모드시, 고전압 발진기에 인가되는 클락신호의 주기를 조절함으로써, 고전압 펌프를 최적으로 동작시킬 수 있는 발진 주기를 검출할 수 있도록 한다.
본 발명의 제 2 실시예는 반도체 장치에 사용되는 고전압을 발생시키는 고전압 펌프의 펌핑 주기를 조절하는 고전압 발진기의 발진 주기 조절 방법으로서,
(a)테스트 모드시, 상기 고전압 발진기에 클락 신호를 인가하는 단계;
(b)상기 클락 신호를 상기 고전압 펌프에 인가하는 단계;
(c)상기 클락 신호의 주기를 가변시키는 단계;
(d)상기 고전압 펌프의 펌핑 주기를 최적으로 하는 상기 클락 신호의 주기를 검출하는 단계;
(e)메탈 리비젼 작업으로 상기 고전압 발진기의 발진 주기를 조절하는 단계;
를 구비한다.

Description

고전압 발진기의 발진 주기 조절 방법{A method for controlling the oscillation period of high voltage oscillator}
도 1은 일반적인 고전압 발생기의 기본 블록도를 도시한다.
도 2는 일반적인 고전압 발진기의 회로도의 일예이다.
도 3은 테스트 모드 로직부를 이용하여 지연부의 지연시간을 제어하는 방법을 설명하기 위한 종래의 고전압 발진기의 일예이다.
도 4는 휴즈 롬(fuse ROM)를 이용하여 지연부의 지연시간을 제어하는 방법을 설명하기 위한 종래의 고전압 발진기의 일예이다.
도 5는 본 발명의 제 1 실시예에 따른 고전압 발진기를 설명하는 도면이다.
도 6은 도 5에 도시된 고전압 발진기의 구조의 일예이다.
도 7은 도 6에 도시된 회로의 동작 파형도이다.
도 8은 본 발명의 제 2 실시예에 따른 고전압 발진기를 설명하는 도면이다.
도 9는본 발명의 제 3 실시예에 따른 고전압 발진기를 설명하는 도면이다.
도 10은 본 발명의 제 4 실시예에 따른 고전압 발진기를 설명하는 도면이다.
본 발명은 고전압 발생기에 사용하는 고전압 발진기에 관한 것으로, 특히 발진 주기를 조절할 수 있는 고전압 발진기에 관한 것이다.
일반적으로, 고전압은 반도체 장치에 제공되는 전압보다 더 높은 전위를 갖는 전압을 말하는데, 이하에서는 고전압 발생기의 동작을 간단히 설펴 보기로 한다.
도 1은 일반적인 고전압 발생기의 기본 블록도를 도시한다.
도 1에서, 고전압 검출기(130)는 고전압의 전위 레벨을 검출하는 장치로서, 고전압 펌프(110)로부터 출력되는 고전압(VPP)이 일정 수준 이하로 떨어지는 경우 이를 감지하여 링 오실레이타(100)를 활성화시키는 신호(ppea)를 발생시킨다.
링 오실레이타(ring oscillator: 100)는 인에이블 신호(ppea)에 의하여 발진을 시작하며, 링 오실레이타로부터 출력되는 발진 신호는 osc로 표시된다.
고전압 발진기(100)의 출력신호(osc)에 의하여 고전압 펌프(110)는 펌핑 동작을 수행한다.
고전압 펌프(110)로부터 출력되는 고전압(VPP)은 워드라인과 같이 고전압을 필요로 하는 DRAM 회로(120)의 내부 구성 회로로 공급된다.
이상에서 설명한 고전압 발생기의 기본 구조 및 동작은 당업자에게 주지되어 있는 바, 구체적인 설명은 생략한다. 다만, 본 발명은 고전압 발진기에 관한 것이므로, 이하에서는 이에 대하여 구체적으로 설명하기로 한다.
도 2는 일반적인 고전압 발진기의 회로도의 일예이며, 이와 동일한 기능을 갖는 다양한 회로들이 존재한다.
도시된 바와같이, 고전압 발진기는 고전압 검출기로부터 출력되는 인에이블 신호(ppea)를 수신하는 NAND 게이트(20)와, NAND 게이트(20)의 출력신호를 반전시키는 인버터(21)와, 인버터(21)의 출력 신호를 일정 시간 지연시키는 지연부(22)와, 지연부(22)의 출력신호를 반전시키는 인버터(23)를 포함한다. 인버터(23)의 출력신호는 NAND 게이트(20)의 입력 단자로 인가된다. 고전압 발진기의 출력신호(osc)는 인버터(21)의 출력신호이다.
동작에 있어서, 고전압 검출기의 출력신호(ppea)가 로우 레벨인 경우(즉, 고전압 펌프로부터 출력되는 고전압이 일정 수준 이상인 경우), 고전압 발진기는 로우 레벨의 출력신호(osc)를 출력한다. 이 경우, 출력신호(osc)는 토글링이 되지 않는다.
고전압 검출기의 출력신호(ppea)가 하이 레벨인 경우(즉, 고전압 펌프로부터 출력되는 고전압이 일정 수준 이하인 경우), 인버터(21)의 출력신호(osc)는 로우 레벨, 하이 레벨, 로우 레벨, 하이 레벨.. 로 토들링한다. 고정압 발진기로부터 출력되는 발진신호(osc)의 발진 주기는 지연부(22: delay option part)에서의 지연시간을 조절하여 제어한다. 예컨대, 고전압 펌프로부터 출력되는 고전압의 전위 레벨이 상대적으로 낮은 경우에는 발진 주기를 짧게 하여 고전압 펌프의 펌핑 동작을 빠르게 하고, 고전압 펌프로부터 출력되는 고전압의 전위 레벨이 상대적으로 높은 경우에는 발진 주기를 느리게 하여 고전압 펌프의 펌핑 동작을 느리게 한다.
고전압 발진기의 지연부의 지연 시간을 조절하기 위한 종래의 일반적인 회로 구성의 일예는 도 3, 도 4에 개시되어 있다.
도 3은 테스트 모드 로직부를 이용하여 지연부의 지연시간을 제어하는 방법을 설명하기 위한 종래의 고전압 발진기의 일예이다.
도 3에서, 테스트 모드 로직부(300)는 테스트 모드 신호(Tm_dec, Tm_inc)를 출력한다. 여기서, Tm_dec는 지연부의 지연시간을 감소시키는 테스트 모드 신호를 나타내고, Tm_inc는 지연부의 지연시간을 증가시키는 테스트 모드 신호를 나타낸다.
도 4는 휴즈 롬(fuse ROM)를 이용하여 지연부의 지연시간을 제어하는 방법을 설명하기 위한 종래의 고전압 발진기의 일예이다.
휴즈 롬(400)은 지연부의 지연 시간을 감소시키기 위한 테스트 모드 신호(Tm_dec)를 출력하고, 휴즈 롬(410)은 지연부의 지연 시간을 증가시키기 위한 테스트 모드 신호(Tm_inc)를 출력한다.
도 3, 4에서, 테스트 모드 신호에 의하여 최적의 고전압이 출력되는 경우, 메모리 칩 제조시 그 결과를 메탈 마스크 리비젼(metal mask revision)에 반영한다. 예컨대, 테스트 모드 신호(Tm_dec)의 제어에 의하여 원하는 고전압이 출력되는 경우, 상기 테스트 모드 신호(Tm_dec)에 의하여 선택된 지연시간을 갖도록 지연부에 대한 메탈 옵션을 택하면 된다.
그러나, 도 3, 4 와 같은 종래의 방식으로 고전압 발진기를 구성하는 지연부의 최적 지연 시간을 설계하는 경우는 다음과 같은 문제점이 있다.
즉, 도 3의 경우, 최적의 고전압을 출력시키기 위하여, 테스트 모드 신호들의 간격을 조절하여 지연부에서의 지연 시간을 세분화할 수 있지만, 정확한 지연 시간을 찾기는 여전히 어렵다.
도 4의 경우, 테스트 모드 신호의 발생을 위하여 휴즈를 절단(fuse cutting)하여야 하는 단점이 있다. 또한, 테스트 모드 신호를 세분화하기 위해서는 휴즈의 수를 증가시켜야 하는 문제점이 있다.
결과적으로, 종래의 경우에는 최적의 고전압을 출력하기 위한 정확한 발진 주기를 찾아내기 어렵다는 단점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명에서는 테스트 모드시, 고전압 발진기에 인가되는 클락신호의 주기를 조절함으로써, 고전압 펌프를 최적으로 동작시킬 수 있는 발진 주기를 검출할 수 있도록 한다.
본 발명에 따른 고전압 발진기의 발진 주기 조절 방법은, 고전압 검출기의 검출 신호를 이용하여 반도체 장치에 사용되는 고전압을 발생시키는 고전압 펌프의 펌핑 주기를 조절하기 위하여,
a) 테스트 모드 신호가 디스에이블 상태로 인가되는 정상 동작시,
상기 테스트 모드 신호와 디스에이블 상태의 외부 클럭 신호가 제공되는 단계;
상기 테스트 모드 신호와 무관하게 고전압 검출 신호와 피드백되는 발진신호의 상태에 따른 클럭 신호를 출력하는 단계;
상기 외부 클럭 신호와 무관하게 상기 클럭 신호를 상기 발진신호로서 고전압 펌프로 출력하는 단계; 및
상기 발진신호를 반전지연시켜서 피드백시키는 단계를 수행하고,
b) 테스트 모드 신호가 인에이블 상태로 인가되는 테스트 모드시,
상기 테스트 모드 신호와 인에이블 상태의 외부 클럭 신호가 제공되는 단계;
상기 테스트 모드 신호에 의하여 상기 고전압 검출 신호 및 피드백되는 상기 발진신호와 무관하게 고정된 레벨의 신호를 출력하는 단계;
상기 고정된 레벨의 신호에 의하여 상기 외부 클럭 신호를 상기 발진신호로서 상기 고전압 펌프로 출력하는 단계; 및
상기 발진 신호를 반전 지연시켜서 피드백하는 단계를 구비함으로써,
상기 테스트 모드시에 상기 외부 클럭 신호의 주파수를 조절하도록 구성된다.
삭제
삭제
삭제
또한, 본 발명의 고전압 발진기의 발진 주기 조절 방법은, 고전압 검출기의 검출 신호를 이용하여 반도체 장치에 사용되는 고전압을 발생시키는 고전압 펌프의 펌핑 주기를 조절하기 위하여,
a) 테스트 모드 신호가 디스에이블 상태로 인가되는 정상 동작시,
상기 테스트 모드 신호와 디스에이블 상태의 외부 클럭 신호가 제공되는 단계;
상기 테스트 모드 신호와 무관하게 고전압 검출 신호와 피드백되는 발진신호의 상태에 따른 클럭 신호를 출력하는 단계;
상기 외부 클럭 신호와 무관하게 상기 클럭 신호를 상기 발진신호로서 고전압 펌프로 출력하는 단계; 및
상기 발진신호를 반전지연시켜서 피드백시키는 단계를 수행하고,
b) 테스트 모드 신호가 인에이블 상태로 인가되는 테스트 모드시,
상기 테스트 모드 신호와 인에이블 상태의 외부 클럭 신호가 제공되는 단계;
상기 테스트 모드 신호에 의하여 상기 고전압 검출 신호 및 피드백되는 상기 발진신호와 무관하게 고정된 레벨의 신호를 출력하는 단계;
상기 고정된 레벨의 신호에 의하여 상기 외부 클럭 신호를 상기 발진신호로서 상기 고전압 펌프로 출력하는 단계;
상기 발진 신호를 반전 지연시켜서 피드백하는 단계;
상기 고전압 펌프로 출력되는 상기 반진신호의 주기를 검출하는 단계; 및
메탈 리비젼 작업으로 상기 반진신호의 고전압 발진기의 발진 주기를 조절하는 단계를 구비한다.
삭제
삭제
삭제
삭제
삭제
삭제
제 1 및 2 실시예에서, 상기 테스트 모드시, 상기 고전압 발진기는 테스트 모드 신호를 별도로 수신하며, 상기 테스트 모드 신호가 인에이블되어 있는 동안 상기 클락신호를 수신하여 상기 고전압 펌프로 직접 전달한다.
제 1 및 2 실시예에서, 상기 클락 신호는 테스트 모드시 사용되는 내부 패드를 통하여 상기 고전압 발진기에 인가된다.
제 1 및 제 2 실시예에서, 상기 반도체 장치는 패드와 상기 패드와 연결된 버퍼를 구비하며, 상기 클락 신호는 상기 패드 및 버퍼를 통하여 상기 고전압 발진기에 인가된다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 5는 본 발명의 제 1 실시예에 따른 고전압 발진기를 설명하는 도면이다.
도 5에서, 패드(51)는 외부로부터 입력되는 클락 신호를 수신하다. 패드(51)로 인가되는 외부 클락신호의 주기는 조절 가능하다. 여기서, 패드(51)는 어드레스 패드, 데이타 패드, 데이타 스트로브 패드, DM 패드 등을 포함한다. 버 퍼(500)는 외부 클락신호를 수신하여 내부 클락신호(oscext)를 출력한다. 신호(ppea)는 도 1에서 설명한 고전압 검출기로부터 출력된 신호이다. 고전압 발진기(510)는 소정 주기의 발진 신호(osc)를 출력한다.
테스트 모드 로직부(540)는 테스트 모드 신호(Tm_vpp)를 발생한다.
테스트 모드시, 테스트 모드 신호(Tm_vpp)는 하이 레벨로 되고, 정상 상태 동작시, 테스트 모드 신호(Tm_vpp)는 로우 레벨이 된다. 후술되겠지만, 테스트 모드시 고전압 발진기(510)로부터 출력되는 신호(osc)의 발진 주기는 버퍼(500)로부터 인가되는 신호(oscext)의 발진 주기와 동일하다. 이에 대하여, 테스트 모드 신호(Tm_vpp)가 로우 레벨인 정상 동작 모드에서, 고전압 발진기(510)는 고전압 검출기로부터 출력되는 신호(ppea)를 수신하여 일반적인 발진기의 기능을 수행한다.
고전압 펌프(520)는 발진 신호(osc)에 의하여 고전압(VPP)을 발생시키며, 이 고전압은 디램 회로(530)에 사용된다.
도 5에 도시된 고전압 발진기의 특징은 테스트 모드시 패드(51)를 통하여 인가되는 외부 클락의 주기를 조절하여 고전압 발진기로부터 출력되는 발진 신호의 주기를 직접 조절할 수 있다는 것이다. 이렇게 발진기의 주기를 자유로이 조절함으로써, 고전압 펌프(520)를 최적으로 동작시킬 수 있는 발진 주기를 검출할 수 있다. 최적의 발진 주기를 검출한 경우, 고전압 발진기를 구성하는 지연부(예컨대 도 6의 62)의 커패시터에 대하여 메탈 리비젼(metal revision) 작업을 수행함으로써 고전압 발진기의 발진 주기를 주기를 조절할 수 있다.
도 6은 도 5에 도시된 고전압 발진기의 구조의 일예이다.
도 6에 도시된 바와같이, 고전압 발진기는 NAND 게이트(60, 61)와, 지연부(62)와, 인버터(63, 64)를 포함한다. 여기서, 지연부(62)는 직렬 연결된 복수개의 인버터와 각 인버터단에 연결된 커패시터로 구성된다.
인버터(64)는 테스트 모드 신호(Tm_vpp)를 수신하여 반전시킨다. NAND 게이트(60)는 테스트 모드 신호(Tm_vpp)의 반전 신호와 고전압 검출기의 출력신호(ppea)를 수신한다. NAND 게이트(61)는 NAND 게이트(60)의 출력신호와 도 5에 도시된 버퍼(500)의 출력신호(oscext)를 수신한다. 지연부(62)에 인가된 NAND 게이트(61)의 출력신호(osc)는 소정 시간 지연된 후 인버터(63)에 인가된다. 인버터(63)의 출력신호는 NAND 게이트(60)에 인가된다.
동작에 있어서, 테스트 모드 신호(Tm_vpp)가 하이 레벨인 테스트 모드시, 낸드 게이트(60)의 출력신호는 항상 하이 레벨이므로, 낸드 게이트(61)로부터 출력되는 발진신호(OSC)는 버퍼(도 5의 500)의 출력 신호(oscext)와 동일하다. 따라서, 버퍼의 출력신호(oscext)의 주기를 조절하여 발진 신호(OSC)의 주기를 직접 조절할 수 있다. 고전압 펌프(520)에 인가되는 최적 주기의 발진 신호(OSC)를 검출하는 경우, 지연부(62)내의 커패시터에 대하여 메탈 리비젼 작업을 수행함으로써 정상 동작시 최적의 발진 신호를 출력할 수 있도록 할 수 있다.
정상 동작시, 테스트 모드 신호(Tm_vpp)는 로우 레벨이며, 버퍼의 출력신호(oscext)는 인가되지 않는다. 따라서, 고전압 검출기의 출력신호(ppee)가 하이 레벨인 경우, 일반적인 발진기와 마찬가지로 소정 주기의 발진 신호(OSC)를 출력한다. 전술한 바와같이, 정상 동작 모드시 출력되는 고전압 발진기의 발진 신 호의 주기는 상기 테스트 모드에서 검출한 최적 주기이다.
도 6에 도시된 고전압 발진기의 동작은 도 7을 참조하여 설명한다.
도 7은 도 6에 도시된 회로의 동작 파형도이다.
도 7에서, clk 신호는 도 5에 도시된 패드를 통하여 외부로부터 입력되는 클락신호를 나타낸다. <TM> 커맨드에 의하여 테스트 모드가 시작되고, <동작> 커맨드에 의하여 디램 회로는 고전압을 소모하는 동작을 수행한다. Tm_vpp 신호는 테스트 모드 신호로서, 테스트 모드시에 하이 레벨로 인에이블된다. oscext 신호는 도 5에 도시된 버퍼(500)로부터 출력된 신호이다. 외부클락신호(clk)의 주기는 조절가능하므로, oscext 신호의 주기도 이에 따라 조절된다. 발진신호(osc)는 고전압 발진기의 출력신호(osc)를 나타낸다. 발진신호(osc)이 주기는 oscext 신호의 주기에 따라 변한다. 따라서, 외부클락신호(clk)의 주기를 변화시키는 경우, 발진신호(osc)의 주기를 변화시킬 수 있다.
도 8은 본 발명의 제 2 실시예에 따른 고전압 발진기를 설명하는 도면이다.
도 8에서, 패드(81)는 반도체 장치의 내부에 테스트용으로 설치한 패드이다. 따라서, 본 발명의 제 2 실시예는 도 5와 달리, 버퍼를 사용할 필요가 없다. 즉, 내부 패드(81)를 통하여 클락신호를 직접 고전압 발진기에 인가한다. 고전압 발진기에 인가되는 클락신호(oscext)의 주기는 조절 가능하다.
도 8에 도시된 고전압 발진기(800), 고전압 펌프(810), 디램 회로(820), 테스트 모드 로직부(830)의 구성 및 동작은 도 5내지 7과 동일하다.
따라서, 제 2 실시예의 출력 파형은 도 7과 동일하며, 클락신호(oscext)의 주기를 조절하여 고전압 발진기로부터 출력되는 발진신호(osc)의 주기를 조절할 수 있다.
도 9는본 발명의 제 3 실시예에 따른 고전압 발진기를 설명하는 도면이다.
도 9에서, 패드(91)는 반도체 장치의 내부에 테스트용으로 설치한 패드이다. 이는 본 발명의 제 2 실시예와 동일하다. 클락신호는 내부 패드(91)를 통하여 고전압 발진기에 직접 인가된다.. 내부 패드(91)에 인가되는 클락신호의 주기를 조절할 수 있으므로 고전압 발진기로부터 출력되는 발진 신호(OSC)의 주기도 조절 가능하다.
도 9에 도시된 고전압 발진기(900), 고전압 펌프(910), 디램 회로(920)의 기본 구성 및 동작은 도 5내지 8과 동일하다. 제 3 실시예가 제 2 실시예와 다른 점은 휴즈 롬(930)을 사용하여 테스트 모드 신호(Tm_vpp)를 발생시킨다는 것이다. 즉, 테스트 모드시, 휴즈 롬(930)의 휴즈를 절단하여 하이 레벨의 테스트 모드 신호(Tm_vpp)를 발생시킨다. 휴즈 롬의 기능은 도 8에 도시된 테스트 모드 로직부(830)의 기능과 동일하다.
도 10은 본 발명의 제 4 실시예에 따른 고전압 발진기를 설명하는 도면이다.
도 10에서, 패드(101)는 외부로부터 입력되는 클락 신호를 수신하다. 패드(101)로 인가되는 외부 클락신호의 주기는 조절 가능하다. 여기서, 패드(101)는 어드레스 패드, 데이타 패드, 데이타 스트로브 패드, DM 패드 등을 포함한다. 버퍼 선택부(1000: buffer selector)는 외부 클락신호를 수신하여 내부 클락신호(oscext)를 출력한다. 신호(ppea)는 도 1에서 설명한 고전압 검출기로부 터 출력된 신호이다. 고전압 발진기(1100)는 소정 주기의 발진 신호(osc)를 출력한다. 휴즈 롬(1400)은 테스트 모드시에 테스트 모드 신호(Tm_vpp)를 발생시켜 버퍼(1000)와 고전압 발진기(1100)에 인가한다. 테스트 모드시, 테스트 모드 신호(Tm_vpp)는 하이 레벨로 인에이블된다. 발진 신호(osc)에 의하여 펌핑 동작을 수행하는 고전압 펌프(1200)는 고전압(VPP)을 발생시키며, 이 고전압은 디램 회로(1300)에 사용된다.
제 4 실시예와 제 1 실시예의 다른 점은 테스트 모드 신호(Tm_vpp)에 의하여 버퍼(1000)의 동작이 제어된다는 점이다. 즉, 제 1 실시예의 경우, 패드를 통하여 입력된 외부클락신호는 아무런 제약없이 버퍼를 통하여 고전압 발진기로 입력되었다. 그러나, 제 4 실시예의 경우, 테스트 모드 신호(Tm_vpp)에 의하여 버퍼 선택부가 인에이블 되는 경우에만 외부클락신호는 고전압 발진기에 인가될 수 있다.
나머지 동작은 다른 실시예와 동일하며, 고전압 발진기(1100)의 구성 및 동작은 도 6, 도 7의 경우와 동일하다.
즉, 동작에 있어서, 테스트 모드 신호가 인에이블되면, 버퍼(1000)와 고전압 발진기(1100)는 인에이블된다. 이 상태에서, 외부클락신호의 주기를 조절하여 고전압 발진기(1100)으로부터 출력되는 발진신호(osc)의 주기를 조절함으로써 최적의 고전압을 발생시킬 수 있다.
이상에서 설명한 바와같이, 본 발명에서는 테스트 모드시, 고전압 발진기에 인가되는 클락신호의 주기를 조절함으로써, 고전압 펌프를 최적으로 동작시킬 수 있는 발진 주기를 검출할 수 있다. 당업자는 메탈 리비젼 작업에 의하여 테스트 모드시 검출한 최적 발진 주기를 갖도록 발진기의 발진 주기를 조절할 수 있다.
본 발명에 따른 고전압 발진기는 디램용 고전압 발생기에 사용하기 위하여 제안된 것이나, 일반적인 반도체 장치에도 적용될 수 있다.
당업자는 본 발명의 실시예에 개시한 고전압 발진기의 회로를 다양하게 변경할 수 있을 것이다.
이상에서 알 수 있는 바와같이, 본 발명은 외부 클락신호의 주기를 조절하여 고전압 발진기로부터 출력되는 발진 주기를 조절하는 방법을 개시한다. 즉, 최적의 고전압을 발생할 수 있도록 클락신호의 주기를 최적으로 조절할 수 있다.

Claims (11)

  1. 고전압 검출기의 검출 신호를 이용하여 반도체 장치에 사용되는 고전압을 발생시키는 고전압 펌프의 펌핑 주기를 조절하는 고전압 발진기의 발진 주기 조절 방법에 있어서,
    a) 테스트 모드 신호가 디스에이블 상태로 인가되는 정상 동작시,
    상기 테스트 모드 신호와 디스에이블 상태의 외부 클럭 신호가 제공되는 단계;
    상기 테스트 모드 신호와 무관하게 고전압 검출 신호와 피드백되는 발진신호의 상태에 따른 클럭 신호를 출력하는 단계;
    상기 외부 클럭 신호와 무관하게 상기 클럭 신호를 상기 발진신호로서 고전압 펌프로 출력하는 단계; 및
    상기 발진신호를 반전지연시켜서 피드백시키는 단계를 수행하고,
    b) 테스트 모드 신호가 인에이블 상태로 인가되는 테스트 모드시,
    상기 테스트 모드 신호와 인에이블 상태의 외부 클럭 신호가 제공되는 단계;
    상기 테스트 모드 신호에 의하여 상기 고전압 검출 신호 및 피드백되는 상기 발진신호와 무관하게 고정된 레벨의 신호를 출력하는 단계;
    상기 고정된 레벨의 신호에 의하여 상기 외부 클럭 신호를 상기 발진신호로서 상기 고전압 펌프로 출력하는 단계; 및
    상기 발진 신호를 반전 지연시켜서 피드백하는 단계를 구비함으로써,
    상기 테스트 모드시에 상기 외부 클럭 신호의 주파수를 조절함으로써 상기 발진신호의 주파수를 조절하는 고전압 발진기의 발진 주기 조절 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 외부 클락 신호는 테스트 모드시 사용되는 내부 패드를 통하여 상기 고전압 발진기에 인가되는 것을 특징으로 하는 고전압 발진기의 발진 주기 조절 방법.
  4. 제 3 항에 있어서,
    상기 외부 클럭 신호는 패드와 그에 연결된 버퍼를 통하여 제공됨을 특징으로 하는 고전압 발진기의 발진 주기 조절 방법.
  5. 삭제
  6. 삭제
  7. 제 4 항에 있어서,
    상기 외부 클럭 신호는 상기 패드로써 반도체 장치에 사용되는 어드레스 패드, 데이타 패드, 데이타 마스크 패드 중 어느 하나를 통하여 제공됨을 특징으로 하는 고전압 발진기의 발진 주기 조절 방법.
  8. 고전압 검출기의 검출 신호를 이용하여 반도체 장치에 사용되는 고전압을 발생시키는 고전압 펌프의 펌핑 주기를 조절하는 고전압 발진기의 발진 주기 조절 방법에 있어서,
    a) 테스트 모드 신호가 디스에이블 상태로 인가되는 정상 동작시,
    상기 테스트 모드 신호와 디스에이블 상태의 외부 클럭 신호가 제공되는 단계;
    상기 테스트 모드 신호와 무관하게 고전압 검출 신호와 피드백되는 발진신호의 상태에 따른 클럭 신호를 출력하는 단계;
    상기 외부 클럭 신호와 무관하게 상기 클럭 신호를 상기 발진신호로서 고전압 펌프로 출력하는 단계; 및
    상기 발진신호를 반전지연시켜서 피드백시키는 단계를 수행하고,
    b) 테스트 모드 신호가 인에이블 상태로 인가되는 테스트 모드시,
    상기 테스트 모드 신호와 인에이블 상태의 외부 클럭 신호가 제공되는 단계;
    상기 테스트 모드 신호에 의하여 상기 고전압 검출 신호 및 피드백되는 상기 발진신호와 무관하게 고정된 레벨의 신호를 출력하는 단계;
    상기 고정된 레벨의 신호에 의하여 상기 외부 클럭 신호를 상기 발진신호로서 상기 고전압 펌프로 출력하는 단계;
    상기 발진 신호를 반전 지연시켜서 피드백하는 단계;
    상기 고전압 펌프로 출력되는 상기 반진신호의 주기를 검출하는 단계; 및
    메탈 리비젼 작업으로 상기 반진신호의 고전압 발진기의 발진 주기를 조절하는 단계;를 구비하는 고전압 발진기의 발진 주기 조절 방법.
  9. 삭제
  10. 제 8 항에 있어서,
    상기 외부 클락 신호는 테스트 모드시 사용되는 내부 패드를 통하여 상기 고전압 발진기에 인가되는 것을 특징으로 하는 고전압 발진기의 발진 주기 조절 방법.
  11. 제 8 항에 있어서,
    상기 외부 클럭 신호는 패드와 그에 연결된 버퍼를 통하여 제공됨을 특징으로 하는 고전압 발진기의 발진 주기 조절 방법.
KR1020030095667A 2003-12-23 2003-12-23 고전압 발진기의 발진 주기 조절 방법 KR100587067B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030095667A KR100587067B1 (ko) 2003-12-23 2003-12-23 고전압 발진기의 발진 주기 조절 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095667A KR100587067B1 (ko) 2003-12-23 2003-12-23 고전압 발진기의 발진 주기 조절 방법

Publications (2)

Publication Number Publication Date
KR20050064309A KR20050064309A (ko) 2005-06-29
KR100587067B1 true KR100587067B1 (ko) 2006-06-07

Family

ID=37255921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095667A KR100587067B1 (ko) 2003-12-23 2003-12-23 고전압 발진기의 발진 주기 조절 방법

Country Status (1)

Country Link
KR (1) KR100587067B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875664B1 (ko) * 2006-12-27 2008-12-26 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875664B1 (ko) * 2006-12-27 2008-12-26 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기

Also Published As

Publication number Publication date
KR20050064309A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
US6978402B2 (en) Semiconductor memory
JP4520394B2 (ja) Ｄｌｌ回路及びその試験方法
JP5017564B2 (ja) 半導体メモリ装置の内部電圧発生器
US20020043996A1 (en) Semiconductor device capable of generating highly precise internal clock
US20060176092A1 (en) Delay time adjusting method of delaying a phase of an output signal until a phase difference between an input signal and the output signal becomes an integral number of periods other than zero
JPH1174783A (ja) 内部クロック信号発生回路、および同期型半導体記憶装置
JP4944373B2 (ja) 遅延固定ループ回路
TWI533326B (zh) 半導體記憶體裝置之延遲鎖定迴路電路
US20080290918A1 (en) Dll circuit of semiconductor memory apparatus and method of delaying and locking clock in semiconductor memory apparatus
KR100471181B1 (ko) 소모 전력에 따라 동작 성능을 최적화할 수 있는 집적회로 장치
KR100902050B1 (ko) 전원 제어 장치 및 이를 포함하는 ｄｌｌ 회로
US7245176B2 (en) Apparatus for generating internal voltage in test mode and its method
JP2003203478A (ja) 半導体メモリ装置の動作タイミング制御回路及び動作タイミング制御方法
KR100587067B1 (ko) 고전압 발진기의 발진 주기 조절 방법
KR100892640B1 (ko) 반도체 집적 회로
KR100629389B1 (ko) 주파수 측정 회로 및 이를 이용한 반도체 메모리 장치
KR100350768B1 (ko) 내부 전원전압 발생장치
KR100945793B1 (ko) Ｄｌｌ 회로 및 이를 포함하는 반도체 집적 회로
JP2001319494A (ja) メモリ回路用の組込み自己試験装置
KR100875664B1 (ko) 반도체 소자의 내부전압 발생기
KR100933802B1 (ko) 반도체 메모리 소자와 그의 구동 방법
JP2008252864A (ja) 半導体装置及びその駆動方法
KR100596852B1 (ko) 내부 클럭신호 발생장치
KR100263482B1 (ko) 동기식 디램의 고전압 펄스 발생 회로
JPH11220366A (ja) 内部クロック信号生成回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee