KR100585153B1 - 다중 경로 지연 추정을 통하여 등화기 성능을 개선한 유무선 통신을 위한 수신기 및 방법 - Google Patents

다중 경로 지연 추정을 통하여 등화기 성능을 개선한 유무선 통신을 위한 수신기 및 방법 Download PDF

Info

Publication number
KR100585153B1
KR100585153B1 KR1020040061420A KR20040061420A KR100585153B1 KR 100585153 B1 KR100585153 B1 KR 100585153B1 KR 1020040061420 A KR1020040061420 A KR 1020040061420A KR 20040061420 A KR20040061420 A KR 20040061420A KR 100585153 B1 KR100585153 B1 KR 100585153B1
Authority
KR
South Korea
Prior art keywords
filtering
signal
value
delay distribution
rms
Prior art date
Application number
KR1020040061420A
Other languages
English (en)
Other versions
KR20060012780A (ko
Inventor
황성현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040061420A priority Critical patent/KR100585153B1/ko
Priority to JP2005223330A priority patent/JP2006050629A/ja
Priority to US11/197,222 priority patent/US7532692B2/en
Publication of KR20060012780A publication Critical patent/KR20060012780A/ko
Application granted granted Critical
Publication of KR100585153B1 publication Critical patent/KR100585153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/005—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03535—Variable structures
    • H04L2025/03547—Switching between time domain structures
    • H04L2025/03566—Switching between time domain structures between different tapped delay line structures
    • H04L2025/03585—Modifying the length
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0212—Channel estimation of impulse response
    • H04L25/0216—Channel estimation of impulse response with estimation of channel length

Abstract

다중 경로 지연 추정을 통하여 등화기 성능을 개선한 유무선 통신을 위한 수신기 및 방법이 개시된다. 상기 수신기는, 심볼 경계 정보 신호를 이용하여 수신 신호의 RMS 딜레이 분포 값을 추정하여, 상기 추정된 RMS 딜레이 분포 값으로부터 필터링 탭수 값과 필터링 스텝 사이즈 값을 결정하는 RMS 딜레이 분포 추정부, 상기 필터링 탭수 값과 상기 필터링 스텝 사이즈 값을 이용하여 필터링 계수들을 업데이트하여 출력하는 계수 업데이트부; 및 상기 필터링 계수들을 이용하여 상기 수신 신호의 왜곡을 보상하여 출력하는 등화기를 구비한다.

Description

다중 경로 지연 추정을 통하여 등화기 성능을 개선한 유무선 통신을 위한 수신기 및 방법{Wired/wireless communication receiver and method for improving equalizer by multipath delay spread estimation}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 수신 신호의 칩, 심볼, 프레임을 설명하기 위한 도면이다.
도 2는 다중 경로 채널의 RMS 파워 딜레이 프로파일을 나타내는 한 예시도이다.
도 3은 본 발명의 일실시예에 따른 유무선 통신을 위한 수신기를 나타내는 블록도이다.
도 4는 도 3의 RMS 딜레이 분포 추정부를 구체적으로 나타내는 블록도이다.
도 5는 RMS 딜레이 분포 추정부에서 추정된 RMS 딜레이 분포 값의 평균 및 분산 특성을 나타내는 그래프이다.
도 6은 RMS 딜레이 분포 추정부에서 추정된 RMS 딜레이 분포 값의 표준편차 및 RMS 딜레이 분포에 따른 상대 표준 편차를 나타내는 그래프이다.
도 7은 일반적인 단순 구조의 등화기를 나타내는 블록도이다.
도 8은 DFE 구조의 등화기와 계수 업데이트부의 관계를 나타내는 블록도이 다.
본 발명은 유무선 통신 시스템에 관한 것으로, 특히 개선된 등화기를 구비하는 유무선 통신을 위한 수신기 및 방법에 관한 것이다.
유무선 통신을 위한 LAN(Local Area Network)에 연결된 컴퓨터, 이동통신 단말기 등의 디바이스들은 통신용 신호를 이용하여 데이터를 송수신한다. 예를 들어, 이러한 통신용 신호로서 IEEE802.11에서 정의된 CCK(Complementary Code Keying) 신호는, 2.4GHz 대역에서 최대 11Mbps 정도의 전송 속도로 송수신 처리된다.
일반적으로, 송신기에서 송신된 신호는 다중 경로(multipath) 채널 환경을 통과하고, 다중 경로에서 페이딩(fading)된 신호가 수신기에서 수신된다. 다중 경로 페이딩 현상에 의하여 신호의 딜레이, 이로 인한 신호간 간섭이 발생되고, 이러한 신호간 간섭은 전송 에러를 발생시키며, 수신기 성능의 열화(degradation)를 가져온다. 따라서, 수신기에서는 다중 경로를 통해 발생된 신호의 왜곡, 간섭 및 에너지의 손실을 보상하기 위해 등화 기법(equalization)을 필요로 한다. CCK 신호와 같은 무선 LAN 신호에 대한 일반적인 전송 이론에 대하여는, 미국 특허, "US6,256,508", 및 미국 공개 특허, "US2002/0159422"에 잘 나타나 있다.
도 1은 수신 신호의 칩(chip), 심볼(symbol), 프레임(frame)을 설명하기 위한 도면이다. 도 1을 참조하면, 예를 들어, CCK 신호를 QPSK(Quadrature Phase- Shift Keying) 변조할 때, 하나의 심볼은 8 칩 코드로 구성될 수 있고, 각 칩은 4 가지 위상을 가지는 신호 성분들로 구성될 수 있다. 이와 같은 다수의 심볼들은 하나의 프레임을 구성한다. 이와 같은 신호 구성은 BPSK(Binary Phase-Shift Keying) 등 다른 변조 방식에 따라 다른 프로토콜을 가질 수 있다.
도 2에는 다중 경로 채널에서 수신된 신호의 RMS(Root Mean Square) 파워 딜레이 프로파일(power delay profile)의 한 예가 도시되어 있다. 다중 경로 채널을 거친 신호는 경로의 길이(Ts~8Ts)에 따라 서로 다른 딜레이 시간을 가지고 수신기에 도달되며, 수신 신호의 파워는 딜레이 시간에 따라 기하급수적으로(exponential) 감소할 수 있다. 수신 신호의 파워는 채널 임펄스 응답(CIR: Channel Impulse Response)의 크기로부터 계산될 수 있다. 예를 들어, 도 1의 각 칩을 구성하는 4가지 신호 성분들은 수신기에서 채널 임펄스 응답으로 나타난다.
수신기에서 요구되는 등화기는 일반적으로 FIR(Finite Impulse Response) 필터를 사용하며, 다중경로 지연에 의한 신호의 왜곡, 간섭 및 에너지의 손실을 보상한다. FIR 필터는, 주지된 바와 같이, 입력 신호를 샘플 시간 단위로 지연시킨 지연 신호들을 생성하고, 그 지연 신호들 각각에 소정 계수들을 승산한 다음, 그 승산된 신호들을 합산한다. 상기 지연 신호들 각각에 상기 소정 계수들을 승산하는 승산기들의 개수, 또는 상기 소정 계수들 개수가 FIR 필터의 탭(tap) 수이다. 딜레이가 큰 긴 다중 경로 채널 환경에서는 탭수의 증가에 따라 일반적으로 보상 성능은 더욱 개선된다. 그러나, 짧은 다중 경로 채널 환경에서는 등화기의 탭수가 증가한다고 해서 보상 성능도 이에 비례하여 항상 개선되는 것은 아니다. 즉, 짧은 다 중 경로 채널 환경에서 필터의 탭수가 필요 이상으로 증가하게 되면, 오히려 딜레이가 큰 쪽의 지연 신호들이 합성될 때 신호 간섭을 더욱 증대시켜서, 수신 신호 보상 성능을 악화시킬 수 있다는 문제점이 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는, 다중 경로 지연을 추정하여 채널 길이 환경에 따라 등화기의 탭수와 스텝 사이즈(step size)를 결정하여 신호 왜곡을 보상하는 유무선 통신을 위한 수신기를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 다중 경로 지연을 추정하여 신호 왜곡을 보상하는 유무선 통신을 위한 신호 수신 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 유무선 통신을 위한 수신기는, RMS 딜레이 분포 추정부, 계수 업데이트부, 및 등화기를 구비하는 것을 특징으로 한다. 상기 RMS 딜레이 분포 추정부는 심볼 경계 정보 신호를 이용하여 수신 신호의 RMS 딜레이 분포 값을 추정하여, 상기 추정된 RMS 딜레이 분포 값으로부터 필터링 탭수 값과 필터링 스텝 사이즈 값을 결정한다. 상기 계수 업데이트부는 상기 필터링 탭수 값과 상기 필터링 스텝 사이즈 값을 이용하여 필터링 계수들을 업데이트하여 출력한다. 상기 등화기는 상기 필터링 계수들을 이용하여 상기 수신 신호의 왜곡을 보상하여 출력한다. 상기 수신기는, 상기 RMS 딜레이 분포 추정부에 입력되는 상기 수신 신호를 지연시키고, 상기 지연된 신호를 상기 등화기에 입력되는 상기 수신 신호로서 출력하는 딜레이부를 더 구비할 수 있다. 상기 RMS 딜레이 분포 추정부는, 매 프레임마다 상기 필터링 탭수 값과 상기 필터링 스텝 사이즈 값을 결정하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 유무선 통신을 위한 신호 수신 방법은, 심볼 경계 정보 신호를 이용하여 수신 신호의 RMS 딜레이 분포 값을 추정하는 단계; 상기 추정된 RMS 딜레이 분포 값으로부터 필터링 탭수 값과 필터링 스텝 사이즈 값을 결정하는 단계; 상기 필터링 탭수 값과 상기 필터링 스텝 사이즈 값을 이용하여 필터링 계수들을 업데이트하는 단계; 및 상기 필터링 계수들을 이용하여 상기 수신 신호의 왜곡을 보상하여 출력하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 유무선 통신을 위한 수신기(300)를 나타내는 블록도이다. 도 3을 참조하면, 상기 수신기(300)는 RF(Radio Frequency) 모듈(module)(310), 아날로그-디지털 변환부(320), 수신 필터링부(receiving filter)(340), 반송파 위상 옵셋 보상기(carrier-wave phase offset compensation unit)(350), 옵션인(optional) 딜레이부(360), 등화기(370), 심볼 경계 검출부 (symbol boundary detection unit)(380), RMS 딜레이 분포 추정부(delay spread estimation unit)(390), 및 계수 업데이트부(395)를 포함한다.
상기 RF 모듈(310)은 할당된 채널로부터 CCK 등과 같은 유무선 통신을 위한 신호를 수신하여 기저 대역(baseband)의 아날로그 신호를 추출하고, 상기 아날로그-디지털 변환부(320)는 상기 RF 모듈(310)에서 추출된 아날로그 신호를 디지털 신호로 변환한다. 상기 수신 필터링부(340)는 다중 경로 페이딩(fading) 채널에서 손실된 신호 에너지를 보상하고, 수신 신호의 CIR(Channel Impulse Response) 특성을 개선하기 위하여, 상기 아날로그-디지털 변환부(320)에서 출력되는 디지털 신호를 필터링처리 한다.
상기 반송파 위상 옵셋 보상기(350)는 상기 수신 필터링부(340)의 출력에 나타난 위상 옵셋을 제거하여, 옵셋이 제거된 수신 신호(PCI)를 출력한다. 이를 위하여, 상기 반송파 위상 옵셋 보상기(350)는 FLL(Frequency-Locked Loop:주파수 동기 루프) 및 PLL(Phase-Locked Loop:위상 동기 루프)를 이용하여 위상 콘트롤 신호를 생성하는 위상 보상 로직(351), 및 상기 위상 콘트롤 신호와 상기 수신 필터링부(340)의 출력을 곱하는 승산 로직(352)을 구비한다. 도 3에 도시되지는 않았으나, 상기 위상 보상 로직(351)은 상기 등화기(370)의 출력 신호(EQO) 등 후속 로직의 출력 신호를 이용하여 상기 위상 콘트롤 신호를 생성할 수 있다.
상기 등화기(370)는 입력되는 신호(EQI)의 왜곡을 보상하여 출력한다. 상기 등화기(370)의 출력 신호(EQO)는 RS(Reed Solomon) 디코더 등으로 입력되고, 상기 디코더는 소정 알고리즘에 의한 디코딩 처리를 함으로써, 오디오 및 비디오를 위한 데이터를 생성한다.
상기 심볼 경계 검출부(380)는 상기 수신 필터링부(340)의 출력으로부터 심볼 경계 정보 신호(SBI)를 생성한다. 상기 수신 필터링부(340)의 출력 신호는, 도 1과 같이 심볼을 구성하는 칩들의 신호 성분들 각각에 대한 채널 임펄스 응답 신호로 나타나고, 이러한 채널 임펄스 응답 신호의 해석에 의하여 각 프레임의 시작 위치, 심볼의 시작 위치 등에 대한 타이밍 정보가 추출될 수 있다. 이러한 타이밍 정보의 생성에 대해서는 이 분야에서 통상의 지식을 가진 자에게 잘 알려져 있다.
한편, 위에서 기술한 바와 같이, 구조가 복잡한 실내 또는 실외환경과 같은 긴 채널의 다중경로 지연 환경에 대비하여 상기 등화기(370)로서 이용되는 필터들의 탭(tap)수는 필요이상 클 수가 있다. 따라서, 본 발명에서는 일반적인 실내환경과 같은 짧은 채널의 다중경로 지연 환경에서도 상기와 같이 탭수가 큰 등화기(370)가 최적화된 성능을 가지도록 상기 등화기(370)로서 이용되는 필터들의 탭수와 스텝 사이즈(step size)를 결정한다.
이를 위하여, 상기 RMS 딜레이 분포 추정부(390)는 상기 심볼 경계 정보 신호(SBI)를 이용하여 상기 반송파 위상 옵셋 보상기(350)에서 출력되는 신호(PCI)의 RMS(Root Mean Square) 딜레이 분포(delay spread) 값(στ)을 추정하고, 상기 추정된 RMS 딜레이 분포 값(στ)으로부터 필터링 탭수 값(TLV)과 필터링 스텝 사이즈 값(SSV)을 결정한다. 상기 반송파 위상 옵셋 보상기(350)에서 출력되는 신호(PCI)는 위와 같이 채널 임펄스 응답 신호로 나타나고, 상기 RMS 딜레이 분포 추정부(390)는 딜레이 시간에 따라 감소되는 상기 채널 임펄스 응답의 크기를 추정하고, 그로부터 RMS 딜레이 분포 파워를 계산하여 상기 RMS 딜레이 분포 값(στ)을 추출한다. 상기 RMS 딜레이 분포 추정부(390)는, 매 프레임마다 소정 심볼 동안(N 심볼)에 대하여 상기 필터링 탭수 값(TLV)과 상기 필터링 스텝 사이즈 값(SSV)을 결정하여, 현재 프레임에 적용한다. 상기 RMS 딜레이 분포 추정부(390)에 대해서는 도 4에서 좀더 자세히 설명된다. 상기 계수 업데이트부(395)는 상기 RMS 딜레이 분포 추정부(390)에서 결정된 상기 필터링 탭수 값(TLV)과 상기 필터링 스텝 사이즈 값(SSV)을 이용하여 필터링 계수들(W1~WL)을 업데이트하여 출력한다. 이에 따라, 상기 등화기(370)는 상기 업데이트된 필터링 계수들(W1~WL)을 이용하여 수신 신호(EQI)의 왜곡을 보상하여 출력한다.
도 3에서, 상기 RMS 딜레이 분포 추정부(390)가 소정 심볼 동안(N 심볼)에 대하여 상기 필터링 탭수 값(TLV)과 상기 필터링 스텝 사이즈 값(SSV)을 결정하기 때문에, 왜곡 보상될 수신 신호(PCI)를 소정 심볼 동안(N 심볼) 지연시킨 후, 상기 등화기(370)에 입력시키기 위하여 상기 딜레이부(360)가 필요하다. 상기 딜레이부(360)에서 지연된 신호는 상기 등화기(370)로 입력되면, 이에 따라 상기 등화기(370)는 상기 업데이트된 필터링 계수들(W1~WL)을 이용하여 소정 심볼 동안(N 심볼) 지연된 수신 신호(EQI)에 대하여 왜곡을 보상하여 출력한다. 상기 딜레이부(360)는 옵션으로서, 상기 딜레이부(360)가 없어도 전체적인 동작에는 큰 문제가 없으며, 상기 딜레이부(360)가 없는 경우에는 상기 등화기(370)는 상기 반송파 위상 옵셋 보상기(350)에서 출력되는 신호(PCI)를 왜곡을 보상하여 출력한다. 상기 등화기(370)에 대해서는 도 7 및 도 8에서 좀더 자세히 설명된다.
도 3의 RMS 딜레이 분포 추정부(390)의 구체적인 블록도가 도 4에 도시되어 있다. 도 4를 참조하면, 상기 RMS 딜레이 분포 추정부(390)는 CIR(Channel Impulse Response) 추정부(391), RMS 딜레이 분포 계산부(392), 및 결정부(decision unit)(393)를 포함한다.
상기 CIR 추정부(391)는 상기 심볼 경계 정보 신호(SBI)를 이용하여 수신 신호(PCI)로부터 딜레이 시간별(τk)로, N 심볼 동안 평균화된 임펄스 응답의 크기들(ak)을 추정한다. 예를 들어, 딜레이 없는 τ1에 해당하는 임펄스 응답의 크기가 각 심볼에 존재하므로, N 심볼에는 N 개의 τ1에 해당하는 임펄스 응답의 크기들이 존재한다. 이를 평균하면 τ1에서의 N 심볼 동안 평균화된 임펄스 응답의 크기 a1이 추정된다. 마찬가지 방법으로, 딜레이 시간 τk에서의 ak들이 추정될 수 있다. 이와 같은 임펄스 응답의 크기들(ak)을 추정하는 방법으로는, LMS(Least Mean Square), RLS(Recursive Least Square), MMSE(Minimum Mean Square Error), ZF(Zero Forcing) 방법 등이 있다.
도 4에서, 상기 RMS 딜레이 분포 계산부(392)는 RMS 파워 계산부(410), 제1 성분 계산부(420), 제2 성분 계산부(430), 제3 성분 계산부(440), 및 RMS 평균 딜레이 계산부(450)를 포함한다.
상기 파워 계산부(410)는 상기 CIR 추정부(391)에서 추정된 N 심볼 동안 평균화된 임펄스 응답의 크기들(ak)의 자승(square) 값들(ak 2)을 계산한다. 여기서 계산된 자승값들(ak 2)은 수신 신호(PCI)의 파워에 비례한다. 즉, 상기 파워 계산부(410)는 임펄스 응답의 크기들(ak)의 자승(square) 값들(ak 2)을 계산함으로써, 도 2와 같은 RMS 파워 딜레이 프로파일(power delay profile)을 추정한다. 도 2에서, 타임 인덱스는 RMS 딜레이 분포 값(στ)을 소정 딜레이 시간 Ts로 노멀라이즈(normalize)한 값이고, 이때의 RMS 딜레이 분포에 따른 파워가 도시되어 있다. 다중 경로 채널을 거쳐서 수신된 신호(PCI)는 경로의 길이에 따라 서로 다른 딜레이 시간(τk)을 가지며, 신호의 파워는 딜레이 시간(τk)에 따라 기하급수적으로(exponential) 감소할 수 있다. 이와 같은 다중 경로 채널 모델로서의 RMS 파워 딜레이 프로파일은 기하급수적 형태뿐만 아니라, 2-Ray 모델, D-K 모델, Saleh-Valenzuela 모델 등을 따른 다른 형태를 가질 수도 있다.
이에 따라, 상기 제1 성분 계산부(420)는 [수학식 1]과 같이 RMS 딜레이 분포 값(στ) 계산을 위한 제1 성분을 얻기 위하여, 딜레이 시간 순서 인덱스 k=1~N에 대하여 상기 자승(square) 값들(ak 2)을 합산한다. 상기 제2 성분 계산부(430)는 RMS 딜레이 분포 값(στ) 계산을 위한 제2 성분을 얻기 위하여, [수학식 2]와 같이 계산한다. 상기 제3 성분 계산부(440)는 RMS 딜레이 분포 값(στ) 계산을 위한 제3 성분을 얻기 위하여, [수학식 3]과 같이 계산한다.
[수학식 1]
Figure 112004034953585-pat00001
[수학식 2]
Figure 112004034953585-pat00002
[수학식 3]
Figure 112004034953585-pat00003
상기 RMS 평균 딜레이 계산부(450)는 위에서 계산된 상기 제1 성분, 제2 성분, 및 제3 성분으로부터, [수학식 4] 내지 [수학식 6]과 같이 RMS 딜레이 분포 값(στ)을 계산한다. [수학식 6]에서 E[]는 평균을 의미한다.
[수학식 4]
Figure 112004034953585-pat00004
[수학식 5]
Figure 112004034953585-pat00005
[수학식 6]
Figure 112004034953585-pat00006
이와 같이, 상기 RMS 딜레이 분포 계산부(392)가 추정한 상기 RMS 딜레이 분포 값(στ)의 통계적인 특성을 분석하기 위해, 기하급수(exponential) 채널에서 이상적인 채널 임펄스 응답 추정을 가정할 때, 소정 샘플 타임으로 노멀라이즈(normalize)된 딜레이 시간에 따른 상기 RMS 딜레이 분포 값(στ)의 평균(mean) 및 분산(variance)이 도 5에 도시되어 있다. 샘플링 주파수는 22MHz인 것으로 시뮬레이션(simulation)되었다. 평균 특성에서는 입력 RMS 딜레이 분포에 대하여 정확한 RMS 딜레이 분포 값(στ)을 추정함을 알 수 있다. 분산 특성에서는 입력 RMS 딜레이 분포가 증가할수록 분산도 함께 증가하며, 입력 RMS 딜레이 분포 10에서 약 0.62를 만족한다. 이와 같은 분산 특성의 의미를 파악하기 위하여, 표준 편차(standard deviation)와 RMS 딜레이 분포에 노멀라이즈된 상대 표준 편차(relative standard deviation to RMS delay spread)가 도 6에 도시되어 있다. RMS 딜레이 분포가 증가할수록 추정된 RMS 딜레이 분포 값(στ)의 표준편차도 증가하지만, 작은 RMS 딜레이 분포에서는 RMS 딜레이 분포에 노멀라이즈된 상대 표준 편차가 더 크고, 큰 RMS 딜레이 분포에서는 그 상대 표준 편차가 더 작음을 알 수 있다. 도 6에서, 입력 RMS 딜레이 분포가 10보다 작을 때 상기 상대 표준편차는 7%~23% 범위를 가지고, 이로부터 상기 RMS 딜레이 분포 계산부(392)는 긴 딜레이(longer delay)와 짧은 딜레이(shorter delay)를 충분히 판단할 수 있는 분별력이 있음을 확인할 수 있다.
이와 같이, 상기 RMS 딜레이 분포 계산부(392)가 N 심볼 동안 평균화된 임펄스 응답의 크기들(ak)을 이용하여 상기 RMS 딜레이 분포 값(στ)을 계산하면, 상기 결정부(393)는 상기 RMS 딜레이 분포 값(στ)으로부터 상기 필터링 탭수 값(TLV)과 상기 필터링 스텝 사이즈 값(SSV)을 결정한다. 상기 결정부(393)에 구비되는 스텝 사이즈 결정부(460)는 상기 RMS 딜레이 분포 값(στ)에 대응하는 레지스터 저장 값을 추출하여 상기 필터링 스텝 사이즈 값(SSV)으로 출력할 수 있다. 또한, 상기 결정부(393)에 구비되는 탭길이 결정부(470)는 상기 RMS 딜레이 분포 값(στ)에 대응하는 다른 레지스터 저장 값을 추출하여 상기 필터링 탭수 값(TLV)으로 출력할 수 있다.
한편, 도 7은 일반적인 단순 구조의 등화기(370)를 나타내는 블록도이다. 도 7을 참조하면, 상기 등화기(370)는 딜레이부(371), 승산부(372) 및 합산부(373)를 포함한다. 이와 같은 등화기(370)를 위한 필터 구조는 FIR(Finite Impulse Response) 필터로서 잘 알려져 있다. 상기 딜레이부(371)는 샘플 시간 단위로 입력 신호를 지연시키는 다수의 직렬 연결된 지연 회로들(371)을 구비하고, 수신 신호(EQI)를 상기 샘플 시간 단위로 지연시킨 다수의 지연 신호들을 생성한다. 상기 승산부(372)는 다수의 승산기들(372)을 구비하고, 상기 딜레이부(371)에서 생성된 상기 다수의 지연 신호들 각각에 필터링 계수들(W1~WL) 중 해당 필터링 계수와 승산한 다. 상기 승산부(372)에 구비되는 승산기들의 개수(L), 또는 상기 소정 계수들(W1~WL)의 개수(L)는 FIR 필터의 탭수이고, 탭수의 증가에 따라 성능은 더욱 개선된다.
상기 필터링 계수들(W1~WL)은 도 3의 계수 업데이트부(395)에서 출력되고, 상기 계수 업데이트부(395)는 RMS 딜레이 분포 추정부(390)에서 결정된 상기 필터링 탭수 값(TLV)과 상기 필터링 스텝 사이즈 값(SSV)을 이용하여 필터링 계수들(W1~WL)을 업데이트하여 출력한다. 상기 계수 업데이트부(395)는 상기 필터링 탭수 값(TLV)에 따라 필터링 계수들(W1~WL) 중 딜레이 큰 신호에 승산되는 일부 계수들을 제로("0")로 할 수 있고, 상기 스텝 사이즈 값(SSV)에 따라 제로가 아닌 계수들의 새로운 값을 결정할 수 있다. 새로운 각 필터링 계수는 업데이트 전 필터링 계수와 상기 스텝 사이즈 값(SSV)의 함수에 의하여 결정될 수 있다. 상기 합산부(373)는 상기 승산부(372)에서 승산된 값들을 합산하여 수신 신호(PCI)의 왜곡 보상된 신호(EQO)를 생성한다.
도 8은 DFE(Decision Feedback Equalizer) 구조의 등화기(370)와 계수 업데이트부(395)의 관계를 나타내는 블록도이다. 도 8을 참조하면, 상기 DFE 구조의 등화기(370)는 전방향 필터(feed-forward filter)(374), 감산부(375), 신호 결정부(376), 되먹임 필터(feed-back filter)(377), 에러(error) 계산부(378)를 포함한다.
상기 전방향 필터(374)는 계수 업데이트부(395)에서 출력되는 필터링 계수들 (W1~WL)을 이용하여 수신 신호(EQI)를 제1 FIR 필터링 처리하여 출력한다. 상기 전방향 필터(374)는 도 7과 같은 FIR 필터 구조를 가진다. 상기 감산부(375)는 상기 제1 FIR 필터링 처리된 신호에서 상기 되먹임 필터(377)에서 제2 FIR 필터링 처리된 신호를 감산하여 출력한다. 상기 신호 결정부(376)는 상기 감산부 출력과 임계치를 비교하고, 그 결과에 따른 논리 상태를 결정하여 상기 수신 신호(EQI)의 왜곡 보상된 신호(EQO)를 출력한다. 상기 되먹임 필터(377)는 계수 업데이트부(395)에서 출력되는 필터링 계수들(W1'~WL')을 이용하여 상기 신호 결정부(376) 출력을 상기 제2 FIR 필터링 처리하여 출력한다. 상기 되먹임 필터(377)도 역시 도 7과 같은 FIR 필터 구조를 가진다. 상기 에러 계산부(378)는 상기 감산부(375) 출력과 상기 신호 결정부(376) 출력의 차이를 에러 신호(ERR)로서 출력한다.
상기 전방향 필터(374)에서 이용되는 필터링 계수들(W1~WL)은 상기 되먹임 필터(377)에서 이용되는 필터링 계수들(W1'~WL')과 서로 같을 수 있고, 서로 다를 수도 있다. 도 8에서, 상기 계수 업데이트부(395)는 RMS 딜레이 분포 추정부(390)에서 결정된 필터링 탭수 값(TLV)과 필터링 스텝 사이즈 값(SSV) 이외에, 상기 에러 신호(ERR) 및 상기 왜곡 보상된 신호(EQO)를 이용하여 상기 필터링 계수들(W1~WL 및 W1'~WL')을 계산할 수 있다. 상기 계수 업데이트부(395)는 도 7에서와 마찬가지로 상기 필터링 탭수 값(TLV)에 따라 필터링 계수들(W1~WL) 중 딜레이 큰 신호에 승산되는 일부 계수들을 제로("0")로 할 수 있고, 상기 스텝 사이즈 값(SSV)에 따라 제로가 아닌 계수들의 새로운 값을 결정할 수 있다. 여기서 새로운 각 필터링 계수는 업데이트 전 필터링 계수, 상기 스텝 사이즈 값(SSV), 상기 에러 신호(ERR) 및 상기 왜곡 보상된 신호(EQO)의 함수에 의하여 결정될 수 있다.
위에서 기술한 바와 같이 본 발명에 따른 유무선 통신을 위한 수신기(300)는, 정의된 RMS 딜레이 분포를 바탕으로 프레임 단위로 다중 경로 지연에 의한 RMS 딜레이 분포 값(στ)을 추정하고, 추정된 RMS 딜레이 분포 값(στ)에 따라 등화기(370)를 동작시키기 위한 필터링 탭수와 필터링 스텝 사이즈를 결정함으로써, 채널 길이 환경에 따른 가변적 등화기(370) 동작에 의하여 수신된 신호의 왜곡을 보상한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 유무선 통신을 위한 수신기(300)에서는, 긴 다중경로 지연 환경, 예를 들어, 구조가 복잡한 실내 또는 일반적인 실외환경에 대비하여 많은 탭을 갖도록 설계된 등화기의 성능이, 짧은 다중경로 지연 환경, 예 를 들어, 일반적인 실내환경에서 저하되지 않기 때문에, 등화기 성능을 최적화할 수 있다는 효과가 있다.

Claims (20)

  1. 심볼 경계 정보 신호를 이용하여 수신 신호의 RMS 딜레이 분포 값을 추정하여, 상기 추정된 RMS 딜레이 분포 값으로부터 필터링 탭수 값과 필터링 스텝 사이즈 값을 결정하는 RMS 딜레이 분포 추정부;
    상기 필터링 탭수 값과 상기 필터링 스텝 사이즈 값을 이용하여 필터링 계수들을 업데이트하여 출력하는 계수 업데이트부; 및
    상기 필터링 계수들을 이용하여 상기 수신 신호의 왜곡을 보상하여 출력하는 등화기를 구비하는 것을 특징으로 하는 유무선 통신을 위한 수신기.
  2. 제 1항에 있어서, 상기 수신기는,
    상기 RMS 딜레이 분포 추정부에 입력되는 상기 수신 신호를 지연시키고, 상기 지연된 신호를 상기 등화기에 입력되는 상기 수신 신호로서 출력하는 딜레이부를 더 구비하는 것을 특징으로 하는 유무선 통신을 위한 수신기.
  3. 제 1항에 있어서, 상기 RMS 딜레이 분포 추정부는,
    매 프레임마다 상기 필터링 탭수 값과 상기 필터링 스텝 사이즈 값을 결정하는 것을 특징으로 하는 유무선 통신을 위한 수신기.
  4. 제 1항에 있어서, 상기 RMS 딜레이 분포 추정부는,
    상기 심볼 경계 정보 신호를 이용하여 상기 수신 신호로부터 딜레이 시간별로 소정 심볼 동안 평균화된 임펄스 응답의 크기들을 추정하는 CIR(Channel Impulse Response) 추정부;
    상기 소정 심볼 동안 평균화된 임펄스 응답의 크기들을 이용하여 상기 RMS 딜레이 분포 값을 계산하는 RMS 딜레이 분포 계산부; 및
    상기 RMS 딜레이 분포 값으로부터 상기 필터링 탭수 값과 상기 필터링 스텝 사이즈 값을 결정하는 결정부를 구비하는 것을 특징으로 하는 유무선 통신을 위한 수신기.
  5. 제 4항에 있어서, 상기 RMS 딜레이 분포 계산부는,
    수학식들,
    Figure 112006022789165-pat00007
    ,
    Figure 112006022789165-pat00008
    ,
    Figure 112006022789165-pat00009
    (여기서, E[]는 평균, k는 딜레이 시간 순서 인덱스, τk는 딜레이 시간, ak는 τk에서 N 심볼 동안 평균화된 임펄스 응답의 크기, στ는 추정된 RMS 딜레이 분포 값)
    로부터 상기 RMS 딜레이 분포 값을 계산하는 것을 특징으로 하는 유무선 통신을 위한 수신기.
  6. 제 1항에 있어서, 상기 등화기는,
    상기 수신 신호를 샘플 시간 단위로 지연시킨 다수의 지연 신호들을 생성하는 딜레이부;
    상기 다수의 지연 신호들 각각에 상기 필터링 계수들 중 해당 필터링 계수와 승산하는 승산부; 및
    상기 승산된 값들을 합산하여 상기 왜곡 보상된 신호를 생성하는 합산부를 구비하는 것을 특징으로 하는 유무선 통신을 위한 수신기.
  7. 제 1항에 있어서, 상기 등화기는,
    상기 필터링 계수들을 이용하여 상기 수신 신호를 제1 FIR(Finite Impulse Response) 필터링 처리하여 출력하는 전방향 필터;
    상기 제1 FIR 필터링 처리된 신호에서 제2 FIR 필터링 처리된 신호를 감산하여 출력하는 감산부;
    상기 감산부 출력과 임계치를 비교하여 논리 상태를 결정하여 상기 왜곡 보상된 신호를 출력하는 신호 결정부; 및
    상기 필터링 계수들을 이용하여 상기 신호 결정부 출력을 상기 제2 FIR 필터링 처리하여 출력하는 되먹임 필터를 구비하는 것을 특징으로 하는 유무선 통신을 위한 수신기.
  8. 제 7항에 있어서, 상기 등화기는,
    상기 감산부 출력과 상기 신호 결정부 출력의 차이를 에러 신호로서 출력하는 에러 계산부를 더 구비하는 것을 특징으로 하는 유무선 통신을 위한 수신기.
  9. 제 8항에 있어서, 상기 계수 업데이트부는,
    상기 필터링 탭수 값과 상기 필터링 스텝 사이즈 값 이외에, 상기 에러 신호 및 상기 왜곡 보상된 신호를 이용하여 상기 필터링 계수들을 계산하는 것을 특징으로 하는 유무선 통신을 위한 수신기.
  10. 제 9항에 있어서, 상기 전방향 필터에서 이용되는 필터링 계수들은,
    상기 되먹임 필터에서 이용되는 필터링 계수들과 서로 다른 것을 특징으로 하는 유무선 통신을 위한 수신기.
  11. 심볼 경계 정보 신호를 이용하여 수신 신호의 RMS 딜레이 분포 값을 추정하는 단계;
    상기 추정된 RMS 딜레이 분포 값으로부터 필터링 탭수 값과 필터링 스텝 사이즈 값을 결정하는 단계;
    상기 필터링 탭수 값과 상기 필터링 스텝 사이즈 값을 이용하여 필터링 계수들을 업데이트하는 단계; 및
    상기 필터링 계수들을 이용하여 상기 수신 신호의 왜곡을 보상하여 출력하는 단계를 구비하는 것을 특징으로 하는 유무선 통신을 위한 신호 수신 방법.
  12. 제 11항에 있어서, 상기 신호 수신 방법은,
    상기 RMS 딜레이 분포 값 추정에 이용되는 상기 수신 신호를 지연시키고, 상기 지연된 신호를 상기 왜곡 보상에 이용되는 상기 수신 신호로서 출력하는 단계를 더 구비하는 것을 특징으로 하는 유무선 통신을 위한 신호 수신 방법.
  13. 제 11항에 있어서, 상기 필터링 탭수 값과 상기 필터링 스텝 사이즈 값은,
    매 프레임마다 결정되는 것을 특징으로 하는 유무선 통신을 위한 신호 수신 방법.
  14. 제 11항에 있어서, 상기 RMS 딜레이 분포 값 추정 단계는,
    상기 심볼 경계 정보 신호를 이용하여 상기 수신 신호로부터 딜레이 시간별로 소정 심볼 동안 평균화된 임펄스 응답의 크기들을 추정하는 단계; 및
    상기 소정 심볼 동안 평균화된 임펄스 응답의 크기들을 이용하여 상기 RMS 딜레이 분포 값을 계산하는 단계를 포함하는 것을 특징으로 하는 유무선 통신을 위한 신호 수신 방법.
  15. 제 14항에 있어서, 상기 RMS 딜레이 분포 값은,
    수학식들,
    Figure 112006022789165-pat00010
    ,
    Figure 112006022789165-pat00011
    ,
    Figure 112006022789165-pat00012
    (여기서, E[]는 평균, k는 딜레이 시간 순서 인덱스, τk는 딜레이 시간, ak는 τk에서 N 심볼 동안 평균화된 임펄스 응답의 크기, στ는 추정된 RMS 딜레이 분포 값)
    로부터 계산되는 것을 특징으로 하는 유무선 통신을 위한 신호 수신 방법.
  16. 제 11항에 있어서, 상기 왜곡 보상 단계는,
    상기 수신 신호를 샘플 시간 단위로 지연시킨 다수의 지연 신호들을 생성하는 단계;
    상기 다수의 지연 신호들 각각에 상기 필터링 계수들 중 해당 필터링 계수와 승산하는 단계; 및
    상기 승산된 값들을 합산하여 상기 왜곡 보상된 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 유무선 통신을 위한 신호 수신 방법.
  17. 제 11항에 있어서, 상기 왜곡 보상 단계는,
    상기 필터링 계수들을 이용하여 상기 수신 신호를 제1 FIR 필터링 처리하여 출력하는 단계;
    상기 제1 FIR 필터링 처리된 신호에서 제2 FIR 필터링 처리된 신호를 감산하여 출력하는 단계;
    상기 감산된 결과와 임계치를 비교하여 논리 상태를 결정하여 상기 왜곡 보상된 신호를 출력하는 단계; 및
    상기 필터링 계수들을 이용하여 상기 왜곡 보상된 신호를 상기 제2 FIR 필터링 처리하여 출력하는 단계를 포함하는 것을 특징으로 하는 유무선 통신을 위한 신호 수신 방법.
  18. 제 17항에 있어서, 상기 왜곡 보상 단계는,
    상기 감산된 결과와 상기 왜곡 보상된 신호의 차이를 에러 신호로서 출력하는 단계를 더 포함하는 것을 특징으로 하는 유무선 통신을 위한 신호 수신 방법.
  19. 제 18항에 있어서, 상기 필터링 탭수 값과 상기 필터링 스텝 사이즈 값 이외에, 상기 에러 신호 및 상기 왜곡 보상된 신호가 상기 필터링 계수들 계산에 이용되는 것을 특징으로 하는 유무선 통신을 위한 신호 수신 방법.
  20. 제 19항에 있어서, 상기 제1 FIR 필터링에 이용되는 필터링 계수들은,
    상기 제2 FIR 필터링에서 이용되는 필터링 계수들과 서로 다른 것을 특징으로 하는 유무선 통신을 위한 신호 수신 방법.
KR1020040061420A 2004-08-04 2004-08-04 다중 경로 지연 추정을 통하여 등화기 성능을 개선한 유무선 통신을 위한 수신기 및 방법 KR100585153B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040061420A KR100585153B1 (ko) 2004-08-04 2004-08-04 다중 경로 지연 추정을 통하여 등화기 성능을 개선한 유무선 통신을 위한 수신기 및 방법
JP2005223330A JP2006050629A (ja) 2004-08-04 2005-08-01 多重経路遅延推定を通じて等化器の性能を改善した、有無線通信のための受信器及びその受信方法
US11/197,222 US7532692B2 (en) 2004-08-04 2005-08-04 Wired/wireless communication receiver and method for improving performance of equalizer through multipath delay spread estimation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040061420A KR100585153B1 (ko) 2004-08-04 2004-08-04 다중 경로 지연 추정을 통하여 등화기 성능을 개선한 유무선 통신을 위한 수신기 및 방법

Publications (2)

Publication Number Publication Date
KR20060012780A KR20060012780A (ko) 2006-02-09
KR100585153B1 true KR100585153B1 (ko) 2006-05-30

Family

ID=35757392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061420A KR100585153B1 (ko) 2004-08-04 2004-08-04 다중 경로 지연 추정을 통하여 등화기 성능을 개선한 유무선 통신을 위한 수신기 및 방법

Country Status (3)

Country Link
US (1) US7532692B2 (ko)
JP (1) JP2006050629A (ko)
KR (1) KR100585153B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0322685D0 (en) * 2003-09-27 2003-10-29 Koninkl Philips Electronics Nv Method of position determination
US7756200B2 (en) * 2007-03-22 2010-07-13 Zoran Corporation Combining least squares and least mean squares algorithms to determine equalizer tap values
US7936812B2 (en) * 2007-07-02 2011-05-03 Micron Technology, Inc. Fractional-rate decision feedback equalization useful in a data transmission system
KR100950642B1 (ko) * 2007-07-31 2010-04-01 삼성전자주식회사 직교 주파수 분할 다중 접속 시스템에서 채널 추정을 위한수신기 및 수신 방법
GB0806064D0 (en) * 2008-04-03 2008-05-14 Icera Inc Equalisation processing
US8411765B2 (en) * 2008-10-10 2013-04-02 Ziva Corporation Techniques and systems for wireless communications
US20100238980A1 (en) * 2009-03-23 2010-09-23 Cairns Douglas A Signal Reception with Adjustable Processing Delay Placement
EP2474102A4 (en) 2009-09-03 2016-06-22 Ziva Corp METHOD AND SYSTEMS FOR TEMPORARY CODING BASED COMMUNICATIONS
KR20110111805A (ko) 2010-04-05 2011-10-12 삼성전자주식회사 잔류 측파대 신호를 처리하는 수신기 및 그것의 등화 방법
US8537884B2 (en) * 2010-11-19 2013-09-17 Qualcomm Incorporated Single path detection and equalizer optimization
US8654914B2 (en) * 2011-11-28 2014-02-18 Uurmi Systems Pvt. Ltd System and method for adaptive time synchronization
US9178562B2 (en) * 2012-07-16 2015-11-03 Qualcomm Incorporated Method and apparatus to dynamically select UE processing capabilities based on channel impulse response estimates
US9479360B2 (en) 2014-06-27 2016-10-25 Samsung Electronics Co., Ltd Receiver apparatus and reception method in wireless communication system
US10524161B2 (en) * 2014-08-20 2019-12-31 Qualcomm Incorporated Delay spread estimation and utilization
CN104935538B (zh) * 2015-06-17 2018-02-27 江苏卓胜微电子股份有限公司 低复杂度的gfsk符号间干扰抵消处理方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1182836A2 (en) 1992-09-18 2002-02-27 Oki Electric Industry Company, Limited Adaptive equalising receiver and maximum likelihood sequence estimating receiver

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US176482A (en) * 1876-04-25 Improvement in bogie trucks for locomotives
JPS58161415A (ja) * 1982-03-18 1983-09-26 Ricoh Co Ltd 自動等化器
JPS60206232A (ja) * 1984-03-30 1985-10-17 Hitachi Denshi Ltd 自動等化方式
US5119401A (en) * 1989-11-17 1992-06-02 Nec Corporation Decision feedback equalizer including forward part whose signal reference point is shiftable depending on channel response
JPH06252699A (ja) * 1993-03-01 1994-09-09 Sony Corp 時分割多重化処理方式における自動等化器
JPH09294095A (ja) * 1996-04-26 1997-11-11 Oki Electric Ind Co Ltd 適応等化器
US5946351A (en) 1996-12-27 1999-08-31 At&T Corporation Tap selectable decision feedback equalizer
JPH11261461A (ja) * 1998-03-12 1999-09-24 Japan Radio Co Ltd データ復調装置
KR100452860B1 (ko) * 2000-06-20 2004-10-14 삼성전자주식회사 훈련 신호를 이용한 적응 등화기용 필터 탭 길이 조정장치 및 방법
US6807227B2 (en) 2000-10-26 2004-10-19 Rockwell Scientific Licensing, Llc Method of reconfiguration of radio parameters for power-aware and adaptive communications
EP1206091B1 (fr) * 2000-11-07 2007-01-10 STMicroelectronics N.V. Procédé et dispositif d'estimation de canal, en particulier pour un téléphone mobile cellulaire
US20020181575A1 (en) * 2001-05-29 2002-12-05 Koninklijke Philips Electronics N.V. Circuitry for Mitigating performance loss associated with feedback loop delay in decision feedback equalizer and method therefor
US7079601B2 (en) * 2001-06-19 2006-07-18 Telefonaktiebolaget Lm Ericsson (Publ) Efficient channel estimation in a digital communications system
US7133474B2 (en) * 2001-07-31 2006-11-07 Motorola, Inc. Method and system for timing recovery and delay spread estimation in a communication system
US7058144B2 (en) * 2001-08-07 2006-06-06 Conexant, Inc. Intelligent control system and method for compensation application in a wireless communications system
JP4565802B2 (ja) * 2002-11-06 2010-10-20 パナソニック株式会社 データ受信装置およびデータ受信方法
KR20060013633A (ko) * 2002-11-20 2006-02-13 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) 전송 채널의 동기화 및 추정
US7085317B2 (en) * 2003-02-18 2006-08-01 Qualcomm, Inc. Communication receiver with an adaptive equalizer length
US7388910B2 (en) * 2003-03-10 2008-06-17 Advanced Receiver Technologies, Llc Method and apparatus for single burst equalization of single carrier signals in broadband wireless access systems
US7676000B2 (en) * 2004-01-15 2010-03-09 Ittiam Systems (P) Ltd. Systems and methods for an adaptive rake receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1182836A2 (en) 1992-09-18 2002-02-27 Oki Electric Industry Company, Limited Adaptive equalising receiver and maximum likelihood sequence estimating receiver

Also Published As

Publication number Publication date
JP2006050629A (ja) 2006-02-16
KR20060012780A (ko) 2006-02-09
US20060029164A1 (en) 2006-02-09
US7532692B2 (en) 2009-05-12

Similar Documents

Publication Publication Date Title
US7532692B2 (en) Wired/wireless communication receiver and method for improving performance of equalizer through multipath delay spread estimation
US6944245B2 (en) Multi-pass interference reduction in a GSM communication system
EP0615347B1 (en) Adaptative equalizing receiver and maximum likelihood sequence estimation receiver
US7027503B2 (en) Receiver with a decision feedback equalizer and a linear equalizer
US7471749B2 (en) Channel parameters estimation in a receiver
JP2556179B2 (ja) ダイバーシティ受信方式
EP2048840B1 (en) Data demodulation using variable delay based adaptive filtering techniques
US20090034666A1 (en) IQ Imbalance Image Suppression
US20040259504A1 (en) Multiuser detection for wireless communications systems in the presence of interference
JP2005159467A (ja) 等化方法およびそれを利用した受信装置
US20050053129A1 (en) Sparse channel dual-error tracking adaptive filter/equalizer
JP3424723B2 (ja) 適応等化器
KR100604827B1 (ko) 에너지 손실을 보상하고 심볼간 간섭 및 칩간 간섭을동시에 제거하는 무선 랜을 위한 레이크 수신기 및 그 방법
US7277515B2 (en) Receiver for block code in near-minimum phase channel
US20060291595A1 (en) Communications channel symbol recovery by combining outputs at different decision delays
JPH10336083A (ja) アダプティブアレイ受信機
JP3424724B2 (ja) 干渉キャンセラ
Harteneck et al. Practical aspects of an HSDPA 14 Mbps terminal
US8605827B2 (en) Timing errors
JP2005159466A (ja) 等化方法およびそれを利用した受信装置
EP2048841B1 (en) Data demodulation using adaptive filtering techniques
JP4438914B2 (ja) 無線通信波の復調装置
Colonnese et al. Semiblind bussgang equalization for sparse channels
Kaya et al. Application of channel matched filters and direct coefficients calculation for low complexity high bit rate equalisation
JP2001036440A (ja) 最尤系列推定器、最尤系列推定方法及び受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee