JP2005159466A - 等化方法およびそれを利用した受信装置 - Google Patents

Abstract

【課題】 無線伝搬路の特性に応じて等化器の特性を変化させる。
【解決手段】 線形フィルタ部２０は、複数のタップを備えており、等化器入力信号２０２に等化処理を行ってフィルタ出力信号２０６を出力する。ＤＦＥ部２２は、複数のタップを備えており、フィルタ出力信号２０６と同一の信号であるＤＦＥ入力信号２０８に判定帰還にもとづいた等化処理を行って等化器出力信号２０４を出力する。ＬＭＳアルゴリズム部２４は、線形フィルタ部２０とＤＦＥ部２２のタップ係数を計算する。決定部２６は、予め所定のしきい値を記憶しており、入力した遅延スプレッド値２００をしきい値と比較する。遅延スプレッド値２００がしきい値以上であれば、ＤＦＥ部２２の動作を決定し、遅延スプレッド値２００がしきい値より小さければ、ＤＦＥ部２２の停止を決定する。
【選択図】 図４

Description

本発明は、等化技術に関し、特に無線伝搬路の特性に応じて等化処理に使用すべきタップを制御する等化方法およびそれを利用した受信装置に関する。

無線通信システムにおいて、無線伝搬路でのマルチパスフェージングによる波形歪を除去するための技術のひとつに適応等化器がある。このような適応等化器のひとつは、入力端子から受信信号を入力するトランスバーサル型の整合フィルタ、符号間干渉を除去する判定帰還型の等化器、出力端子で判定を行う復調器を含んで構成されている。また、整合フィルタに含まれた複数のタップにそれぞれ対応した複数のタップ係数は、相関器によって求められている。さらに相関器の出力は、タップ係数毎にループフィルタにて時間平均され、レベル検出器にも入力される。レベル検出器はタップ係数単位にループフィルタの出力レベルをしきい値と比較し、しきい値以上の出力レベルを有したタップ係数に対しては、当該タップ係数に対応したタップを整合フィルタで使用するように制御される。一方、レベル検出器でしきい値より小さい出力レベルを有したタップ係数に対しては、当該タップ係数に対応したタップを整合フィルタで使用しないように制御される。（例えば、特許文献１参照。）。
特開２００３−１６８９９９号公報

トランスバーサル型のフィルタと判定帰還型の等化器を組み合わせたタイプの適応等化器では、一般的にプリカーサ部分でのマルチパスの影響をトランスバーサル型の等化器で主として除去し、ポストカーサ部分の遅延したマルチパスの影響を判定帰還型の等化器で主として除去する。また、一般的に適応等化器で必要とされるタップ数は、無線伝搬路で生じる遅延波の遅延時間に依存する。すなわち、遅延波の遅延時間が大きくなれば、それと共にタップ数も増加すべきであって、これを前述のタイプの適応等化器に適用すれば、遅延波の遅延時間に応じて判定帰還型の等化器のタップ数が制御される方が望ましい。このような制御によると、遅延時間が短くなれば、適応処理に使用するタップ数が減少して、処理量の減少および消費電力の削減につながる。一方、遅延検波が長くなってもタップ数が増加するために、特性の劣化を防止できる。

また、タップ単位で動作あるいは停止を制御する場合、無線伝搬路や雑音電力は、時間と共に変化しており、タップ単位で動作あるいは停止を決定した時刻と実際に等化処理を行う時刻にずれがあれば、前述のような制御によって必ずしも特性の向上が得られなくなる。一方、特性を向上させるために、タップ単位で動作あるいは停止を厳密に制御する場合は、処理が複雑になる可能性がある。さらに、タップの動作あるいは停止の判断は、タップ単位での電力によるものではなく、複数のタップでの電力を統計処理などによって、ひとつのパラメータとして取り扱えれば、処理が簡易になる可能性がある。

本発明はこうした状況に鑑みてなされたものであり、その目的は、無線伝搬路の特性に応じて等化処理に使用すべきタップを判定するための処理を簡易にかつ正確にする等化方法及びそれを利用した受信装置を提供することにある。

本発明のある態様は、受信装置である。この装置は、伝搬路を介した信号を受信する受信部と、受信した信号を複数のタップに入力し、当該複数のタップに入力した信号を等化処理する等化処理部と、受信した信号から伝搬路の遅延スプレッドを推定する推定部と、推定した遅延スプレッドにもとづいて、複数のタップのうちの等化処理に使用すべきタップを決定する決定部とを備える。
以上の装置により、推定した遅延スプレッドに応じて、等化処理に使用すべきタップを決定するため、遅延スプレッドに応じた等化能力を設定することができる。

決定部は、推定した遅延スプレッドを予め定めたしきい値と比較し、当該比較の結果にもとづいて、複数のタップのうちの等化処理に使用すべきタップを決定してもよい。等化処理部は、受信した信号を複数のタップのうちの一部のタップに入力し、当該一部のタップに入力した信号を等化処理する前段等化部と、前段等化部から出力した信号を複数のタップのうちの残りのタップに入力し、当該残りのタップに入力した信号をさらに等化処理する後段等化部とを備え、決定部は、推定した遅延スプレッドにもとづいて、後段等化部の動作あるいは停止を決定してもよい。前段等化部に含まれた一部のタップは、線形フィルタを構成し、後段等化部に含まれた残りのタップは、判定帰還型の等化器を構成してもよい。後段等化部は、判定帰還形の等化器と共に線形フィルタも含んでもよい。

本発明の別の態様は、等化方法である。この方法は、伝搬路を介して受信した信号を等化処理すべき等化器が、受信した信号を等化処理する前段等化部と、前段等化部から出力された信号をさらに等化処理する後段等化部とを備えており、受信した信号から伝搬路の遅延スプレッドを推定し、推定した遅延スプレッドにもとづいて、後段等化部の動作あるいは停止を決定する。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、無線伝搬路の特性に応じて等化処理に使用すべきタップを判定するための処理を簡易にかつ正確にできる。

（実施例１）
本発明を具体的に説明する前に、概要を述べる。本発明の実施例１は、ＩＥＥＥ８０２．１１ｂ規格の無線ＬＡＮの受信装置に関する。受信装置は、等化処理を行うために線形フィルタと判定帰還型等化器（以下、「ＤＦＥ（Ｄｅｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚｅｒ）」という）を含み、線形フィルタから出力された信号が、ＤＦＥに入力される構成になっている。また、線形フィルタとＤＦＥは、共に複数のタップを配列した構成になっているが、ＤＦＥは線形フィルタよりも遅延時間の長い遅延波を除去できるように、線形フィルタとＤＦＥのタップ数が設定されている。

本実施例にかかる受信装置は、送信装置から無線伝搬路を介したバースト信号を受信すると、当該バースト信号の先頭部分において無線伝搬路の遅延スプレッドを推定する。これに続いて、推定した遅延スプレッドを予め設定したしきい値と比較し、遅延スプレッドがしきい値以上の場合はＤＦＥを動作させる。一方、遅延スプレッドがしきい値より小さい場合はＤＦＥを停止させ、線形フィルタからの出力信号を等化器全体の出力信号として出力する。以上の構成によって、無線伝搬路の遅延スプレッドが長い場合には、遅延波の残留歪成分を小さくするためにＤＦＥも使用し、無線伝搬路の遅延スプレッドが短い場合には、消費電力の低減を図るためにＤＦＥを停止させる。なお、線形フィルタあるいはＤＦＥから出力された信号には、ＣＣＫ復調や逆拡散処理などが施される。

本実施例の前提として、ＩＥＥＥ８０２．１１ｂ規格におけるＣＣＫ変調の概略を説明する。ＣＣＫ変調は、８ビットをひとつの単位（以下、この単位を「ＣＣＫ変調単位」とする）とし、この８ビットを上位からｄ１、ｄ２、・・・ｄ８と名づける。ＣＣＫ単位のうち、下位６ビットは、［ｄ３，ｄ４］、［ｄ５，ｄ６］、［ｄ７，ｄ８］単位でそれぞれＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）の信号点配置にマッピングされる。また、マッピングした位相をそれぞれ（φ２、φ３、φ４）とする。さらに、位相φ２、φ３、φ４から８種類の拡散符号Ｐ１からＰ８を以下の通り生成する。

一方、ＣＣＫ変調単位のうち、上位２ビットの［ｄ１，ｄ２］は、ＤＱＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ ｅｎｃｏｄｉｎｇ Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）の信号点配置にマッピングされ、ここではマッピングした位相をφ１とする。なお、φ１が被拡散信号に相当する。さらに、被拡散信号φ１と拡散符号Ｐ１からＰ８より、以下の通り８通りのチップ信号Ｘ０からＸ７を生成する。

送信装置は、チップ信号Ｘ０からＸ７の順に送信する（以下、チップ信号Ｘ０からＸ７によって構成される時系列の単位も「ＣＣＫ変調単位」という）。
なお、ＩＥＥＥ８０２．１１ｂ規格ではＣＣＫ変調の他に、ＤＢＰＳＫやＤＱＰＳＫの位相変調した信号が既知の拡散符号によって拡散されて送信される。以下、本実施例で示される受信信号は、原則としてチップ信号の形態であるものとする。

図１は、実施例１に係る受信装置１００の構成を示す。受信装置１００は、アンテナ１０、ＲＦ部１２、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌｌｅｒ）１４、遅延スプレッド推定部１６、等化器１８、復調部６０、制御部６２を含む。また信号として、遅延スプレッド値２００、等化器入力信号２０２、等化器出力信号２０４を含む。
アンテナ１０は、図示しない送信装置から送信された無線周波数のバースト信号を受信する。

ＲＦ部１２は、受信した無線周波数のバースト信号を中間周波数のバースト信号に周波数変換する。さらに、中間周波数のバースト信号を直交検波し、ベースバンドのバースト信号を出力する。一般にベースバンドのバースト信号は、同相成分と直交成分のふたつの成分によって示されるが、ここではそれらをまとめた形で図示する。

ＡＧＣ１４は、ベースバンドのバースト信号の振幅を図示しないＡＤ変換器のダイナミックレンジ内の振幅にするために、利得を自動的に制御する。ＡＤ変換器は、ベースバンドのアナログ信号をデジタル信号に変換し、複数ビットで構成された信号を出力する。なお、ＡＧＣ１４から出力される信号は、等化器入力信号２０２と示される。

遅延スプレッド推定部１６は、ベースバンドのバースト信号から遅延スプレッドを推定する。バースト信号の先頭部分は、既知の信号となっており、当該先頭部分において、受信したバースト信号と既知の信号から相関処理を行って、遅延プロファイルを推定する。さらに、推定した遅延プロファイルから遅延スプレッドを推定する。ここで遅延プロファイルから遅延スプレッドを推定する一例を図２によって示す。図２は、遅延スプレッド推定部１６で推定した遅延プロファイルを示しており、横軸は遅延時間で、縦軸は電力とする。最も電力の強い遅延成分に相当する遅延時間を「遅延時間０」にし、当該「遅延時間０」からの遅延時間差を「遅延時間Ｔ」、「遅延時間２Ｔ」のごとく示している。ここで、「Ｔ」は、遅延プロファイルの遅延成分を推定する時間分解能を示しており、通常はＡ／Ｄ変換のサンプリング周期に設定されている。また、「遅延時間０」より前に存在する、先行波に相当する遅延時間差を「遅延時間−Ｔ」、「遅延時間−２Ｔ」のごとく示している。

また、各遅延時間に対する遅延成分の電力を「Ｌｉ」のごとく示しており、例えば、「遅延時間０」に対する電力を「Ｌ０」としている。以上の表記を用いれば、遅延スプレッド推定部１６で推定される遅延スプレッドＳは、以下の通り示される。

以上のように推定された遅延スプレッドＳは遅延スプレッド値２００として出力される。

図１に戻る。等化器１８は、等化器入力信号２０２を入力して等化処理を行い、等化器出力信号２０４を出力する。なお、等化器１８の構成は後述するが、複数のタップを含んでおり、それらに対応した複数のタップ係数は、ＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅｓ）アルゴリズムによって推定される。さらに、複数のタップのうち、実際に等化処理において使用するタップは遅延スプレッド値２００にもとづいて決定される。

復調部６０は、等化器出力信号２０４を復調する。等化器出力信号２０４が位相変調および拡散処理された信号である場合は、逆拡散処理および遅延検波等を行い、等化器出力信号２０４がＣＣＫ変調された信号である場合は、ウォルシュ変換にもとづいたＣＣＫ復調を行う。
制御部６２は、受信装置１００のタイミング等を制御する。

この構成は、ハードウエア的には、任意のコンピュータのＣＰＵ、メモリ、その他のＬＳＩで実現でき、ソフトウエア的にはメモリのロードされた予約管理機能のあるプログラムなどによって実現されるが、ここではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。

図３は、実施例１に係る通信システムのバーストフォーマットを示す。このバーストフォーマットは、ＩＥＥＥ８０２.１１ｂ規格のＳｈｏｒｔＰＬＣＰに相当する。バースト信号は、図示のごとくプリアンブル、ヘッダ、データの領域を含む。さらに、プリアンブルは、ＤＢＰＳＫの変調方式で伝送速度１Ｍｂｐｓで通信され、ヘッダは、ＤＱＰＳＫの変調方式で伝送速度２Ｍｂｐｓで通信され、データは、ＣＣＫの変調方式で伝送速度１１Ｍｂｐｓで通信される。また、プリアンブルは、５６ビットのＳＹＮＣ、１６ビットのＳＦＤを含み、ヘッダは、８ビットのＳＩＧＮＡＬ、８ビットのＳＥＲＶＩＣＥ、１６ビットのＬＥＮＧＴＨ、１６ビットのＣＲＣを含む。一方、データに対応したＰＳＤＵの長さは、可変である。なお、プリアンブルが遅延プロファイルを推定するための既知の信号に相当する。

図４は、等化器１８の構成を示す。等化器１８は、線形フィルタ部２０、ＤＦＥ部２２、ＬＭＳアルゴリズム部２４、決定部２６、切替部２８を含む。また信号として、フィルタ出力信号２０６、ＤＦＥ入力信号２０８、タップ関連信号２１０を含む。
線形フィルタ部２０は、複数のタップを備えており、等化器入力信号２０２に等化処理を行ってフィルタ出力信号２０６を出力する。線形フィルタ部２０に配置された複数のタップの時間間隔は、チップ信号の時間間隔の１／２になっているものとする。また、複数のタップにそれぞれ対応したタップ係数は、バースト信号の先頭部分において、後述のＬＭＳアルゴリズム部２４で計算されて設定される。ここで、１度設定されたタップ係数は、当該バースト信号の期間中固定されているものとする。

ＤＦＥ部２２は、複数のタップを備えており、フィルタ出力信号２０６と同一の信号であるＤＦＥ入力信号２０８に対して、判定帰還にもとづいた等化処理を行って等化器出力信号２０４を出力する。ＤＦＥ部２２に配置された複数のタップの時間間隔は、チップ信号の時間間隔になっているものとする。また、複数のタップにそれぞれ対応したタップ係数は、バーストの先頭部分において線形フィルタ部２０のタップ係数が設定された後に、後述のＬＭＳアルゴリズム部２４で計算されて設定される。ここで、バースト信号期間中にわたって、タップ係数はＬＭＳアルゴリズム部２４で更新されるものとする。なお、このようなタップ係数の設定とタップ係数の更新に必要な信号は、タップ関連信号２１０によってＬＭＳアルゴリズム部２４とＤＦＥ部２２の間を伝送する。

ＬＭＳアルゴリズム部２４は、前述のごとく、線形フィルタ部２０とＤＦＥ部２２のタップ係数を計算する。線形フィルタ部２０に対するタップ係数は、等化器入力信号２０２と既知の信号にもとづいて計算し、ＤＦＥ部２２に対するタップ係数は、既知の信号あるいは等化器出力信号２０４と、ＤＦＥ入力信号２０８にもとづいて計算する。
決定部２６は、予め所定のしきい値を記憶しており、入力した遅延スプレッド値２００をしきい値と比較する。遅延スプレッド値２００がしきい値以上であれば、ＤＦＥ部２２の動作を決定し、遅延スプレッド値２００がしきい値より小さければ、ＤＦＥ部２２の停止を決定する。当該決定は、切替部２８に通知する。

切替部２８は、決定部２６でＤＦＥ部２２の停止を決定した場合に、ＤＦＥ部２２に信号を入力せず、すなわち実際にＤＦＥ部２２を動作させないようにする。具体的には、ＤＦＥ部２２を動作させる場合にフィルタ出力信号２０６をそのままＤＦＥ入力信号２０８としてＤＦＥ部２２に入力する。一方、ＤＦＥ部２２を停止させる場合にフィルタ出力信号２０６をそのまま等化器出力信号２０４としてＤＦＥ部２２をパスして出力する。

図５は、線形フィルタ部２０の構成を示す。線形フィルタ部２０は、遅延部３０と総称される第１遅延部３０ａ、第１１遅延部３０ｋ、第１２遅延部３０ｌ、第２２遅延部３０ｖ、保持部３２と総称される第１保持部３２ａ、第２保持部３２ｂ、第１１保持部３２ｋ、第１２保持部３２ｌ、第１３保持部３２ｍ、第２２保持部３２ｖ、第２３保持部３２ｗ、乗算部３４と総称される第１乗算部３４ａ、第２乗算部３４ｂ、第１１乗算部３４ｋ、第１２乗算部３４ｌ、第１３乗算部３４ｍ、第２２乗算部３４ｖ、第２３乗算部３４ｗ、総和部３６を含む。

遅延部３０は、等化器入力信号２０２を遅延させる。ふたつの遅延部３０の間が前述のタップに相当する。遅延部３０は図示のごとく２２個設けられているために、タップ数は２３に相当する。また、遅延部３０での遅延量は、チップ信号の時間間隔の１／２に設定されている。

保持部３２は、図示していない信号線を介して、ＬＭＳアルゴリズム部２４で計算されたタップ係数をそれぞれ保持する。前述のごとくタップ係数は一度保持部３２に設定されれば、バースト信号期間中固定される。
乗算部３４は、遅延部３０から出力された信号と保持部３２に保持されたタップ係数を乗算する。総和部３６は、乗算部３４での乗算結果を総和して、フィルタ出力信号２０６を出力する。

図６は、ＤＦＥ部２２の構成を示す。ＤＦＥ部２２は、遅延部４０と総称される第１遅延部４０ａ、第２遅延部４０ｂ、第３遅延部４０ｃ、第１０遅延部４０ｊ、保持部４２と総称される第１保持部４２ａ、第２保持部４２ｂ、第３保持部４２ｃ、第４保持部４２ｄ、第１１保持部４２ｋ、乗算部４４と総称される第１乗算部４４ａ、第２乗算部４４ｂ、第３乗算部４４ｃ、第４乗算部４４ｄ、第１１乗算部４４ｋ、総和部４６、判定部４８、加算部５０を含む。

遅延部４０は、ふたつの部分に分かれており、それらを第１遅延部４０ａ、第２遅延部４０ｂからなるフィードフォワードタップ部（以下、「ＦＦ部」という）と、第３遅延部４０ｃ、第１０遅延部４０ｊからなるフィードバックタップ部（以下、「ＦＢ部」という）と呼ぶ。ＦＦ部では、ふたつの遅延部４０の間が前述のタップに相当する。ＦＦ部の遅延部４０は図示のごとく２個設けられているために、タップ数は３となる。一方、ＦＢ部では、ひとつの遅延部４０が前述のタップに相当する。ＦＢ部の遅延部４０は図示のごとく８個設けられているために、タップ数は８となる。また、遅延部４０での遅延量は、チップ信号の時間間隔に設定されている。

保持部４２は、図示していない信号線を介して、ＬＭＳアルゴリズム部２４で計算されたタップ係数をそれぞれ保持する。前述のごとく保持部４２に保持されるべきタップ係数はバースト期間中にわたって更新される。
乗算部４４は、遅延部４０から出力された信号と保持部４２に保持されたタップ係数を乗算する。総和部４６は、乗算部４４での乗算結果を総和する。判定部４８は、総和部４６から出力された信号を判定する。判定した信号は、タップ関連信号２１０によって前述のＬＭＳアルゴリズム部２４に出力されると共に、第３遅延部４０ｃに入力される。

加算部５０は、総和部４６から出力された信号と判定部４８で判定した信号を減算して、誤差を求め、タップ関連信号２１０によって前述のＬＭＳアルゴリズム部２４に出力する。なお、総和部４６から出力された信号は、等化器出力信号２０４として出力される。

以上の構成による受信装置１００の動作を説明する。受信装置１００は、バースト信号を受信し、遅延スプレッド推定部１６はバースト信号に含まれたプリアンブルで遅延スプレッドを推定する。決定部２６は、推定した遅延スプレッドがしきい値以上であるためにＤＦＥ部２２の動作を決定する。当該バースト信号に含まれたプリアンブルの区間で、ＬＭＳアルゴリズム部２４は、線形フィルタ部２０のタップ係数を計算し、これに続いてＤＦＥ部２２のタップ係数を計算する。バースト信号のデータ区間では、線形フィルタ部２０がデータ信号を等化処理してフィルタ出力信号２０６を出力し、ＤＦＥ部２２がフィルタ出力信号２０６と同一のＤＦＥ入力信号２０８を等化処理して等化器出力信号２０４を出力する。また、バースト信号のデータ区間にわたって、ＬＭＳアルゴリズム部２４は、ＤＦＥ部２２のタップ係数を更新する。

本発明の実施例１によれば、推定した遅延スプレッドの値に応じてＤＦＥの動作を決定するため、遅延スプレッドが大きくてもＤＦＥによって遅延成分を除去でき、一方、遅延スプレッドが小さければＤＦＥが動作しないため、消費電力を削減できる。また、ＤＦＥの動作を遅延スプレッドによってのみ決定するため、ＤＦＥの動作の判断が容易になる。また、タップ単位で動作を制御せずＤＦＥ全体の動作を制御するため、制御が容易になる。

（実施例２）
本発明の実施例２は、実施例１と同様に、受信した信号から推定した遅延スプレッドにもとづいて、等化処理に使用すべきタップを決定する。しかしながら、実施例１と異なって、ＤＦＥ全体の動作あるいは停止を決定するのではなく、タップ単位で動作あるいは停止を決定する。

図７は、実施例２に係る等化器１８の構成を示す。図７の等化器１８は、図４の等化器１８からＤＦＥ部２２を除外した構成になっており、図５の線形フィルタ部２０と比べて第２遅延部３０ｂ、第２１遅延部３０ｕ、第３保持部３２ｃ、第３乗算部３４ｃが図示されている。ここで、遅延部３０、保持部３２、乗算部３４、総和部３６の動作は、これまでの説明と同様のため、説明を省略する。

決定部２６は、図４の決定部２６と同様に、予め所定のしきい値を記憶しており、入力した遅延スプレッド値２００をしきい値と比較する。しかしながら、ここで、しきい値は複数段階記憶されており、それらと入力した遅延スプレッド値２００の関係で、等化処理に使用すべきタップ数、すなわち遅延部３０、保持部３２、乗算部３４の数を調節する。この具体例を図８にもとづいて説明する。図８は、決定部２６にて使用されるしきい値を示す。図では、遅延スプレッドに対するしきい値を「Ａ」から「Ｅ」で示し、「Ａ」から「Ｅ」の順でしきい値が小さくなっているものとする。さらに図では、当該しきい値以上の場合に対応した遅延部３０の数も示している。すなわち、遅延スプレッド値２００がしきい値「Ａ」以上ならば、遅延部３０は、２２個使用されるため、第１遅延部３０ａから第２２遅延部３０ｖが使用される。また、遅延スプレッド値２００がしきい値「Ａ」より小さく「Ｂ」以上ならば、遅延部３０は、２１個使用されるため、第１遅延部３０ａから第２１遅延部３０ｕが使用される。

本発明の実施例２によれば、タップ単位でタップの動作あるいは停止を決定するため、無線伝搬路の特性に応じて等化器の動作を最適化できる。

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

本発明の実施例１と２において、受信装置１００は、ＩＥＥＥ８０２．１１ｂ規格に準拠した無線ＬＡＮに使用されている。しかしこれに限らず例えば、携帯電話システム、特に第３世代携帯電話システムやＩＥＥＥ８０２．１１ｂ規格以外のＩＥＥＥ８０２．１１ａ等の規格に準拠した無線ＬＡＮに使用されてもよい。本変形例によれば、様々な無線システムに本発明を適用できる。すなわち、送信側と受信側の間に位置する無線伝搬路の特性が変動する環境下で使用される無線システムに適用されればよい。

本発明の実施例１において、等化器１８として線形フィルタ部２０とＤＦＥ部２２の組合せを適用し、本発明の実施例２において、等化器１８として線形フィルタ部２０を適用した。しかしこれに限らず例えば、ＭＬＳＥ（Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ Ｓｅｑｕｅｎｃｅ Ｅｓｔｉｍａｔｉｏｎ）単独やこれとＤＦＥ部２２の組合せ等が等化器１８として適用されてもよい。本変形例によれば、様々なタイプの等化器を等化器１８として適用できる。すなわち、等化器１８として使用される等化器のタイプは、受信装置１００を使用すべき無線伝搬路の特性に応じて任意のものに選択されればよい。

本発明の実施例１において、遅延スプレッド値２００に応じてＤＦＥ部２２の動作あるいは停止を決定し、本発明の実施例２において、遅延スプレッド値２００に応じて、等化処理に使用すべきタップを決定している。しかしこれに限らず例えば、遅延スプレッド値２００に応じて、ＤＦＥ部２２の動作あるいは停止の決定と、等化処理に使用すべきタップの決定を組合せて実行してもよい。すなわち、図３の等化器１８のような構成において、第１のしきい値以上であれば、ＤＦＥ部２２の動作あるいは停止を決定し、第１のしきい値より小さい値で複数設定された複数のしきい値の間では、遅延スプレッド値２００と当該複数のしきい値との関係によって、等化処理に使用すべきタップを決定する。本変形例によれば、無線伝搬路の特性に応じて、より細かい設定が可能になる。すなわち、受信装置１００を使用すべき無線伝搬路の特性に応じて、設定されればよい。

本発明の実施例１と実施例２の組合せも有効であって、本変形例によれば、実施例１と実施例２の効果が得られる。

実施例１に係る受信装置の構成を示す図である。 図１の遅延スプレッド推定部で推定した遅延プロファイルを示す図である。 実施例１に係る通信システムのバーストフォーマットを示す図である。 図１の等化器の構成を示す図である。 図４の線形フィルタ部の構成を示す図である。 図４のＤＦＥ部の構成を示す図である。 実施例２に係る等化器の構成を示す図である。 図７の決定部にて使用されるしきい値を示す図である。

符号の説明

１０ アンテナ、 １２ ＲＦ部、 １４ ＡＧＣ、 １６ 遅延スプレッド推定部、 １８ 等化器、 ２０ 線形フィルタ部、 ２２ ＤＦＥ部、 ２４ ＬＭＳアルゴリズム部、 ２６ 決定部、 ２８ 切替部、 ３０ 遅延部、 ３２ 保持部、 ３４ 乗算部、 ３６ 総和部、 ４０ 遅延部、 ４２ 保持部、 ４４ 乗算部、 ４６ 総和部、 ４８ 判定部、 ５０ 加算部、 ６０ 復調部、 ６２ 制御部、 １００ 受信装置、 ２００ 遅延スプレッド値、 ２０２ 等化器入力信号、 ２０４ 等化器出力信号、 ２０６ フィルタ出力信号、 ２０８ ＤＦＥ入力信号、 ２１０ タップ関連信号。

Claims (6)

1. 伝搬路を介した信号を受信する受信部と、
   前記受信した信号を複数のタップに入力し、当該複数のタップに入力した信号を等化処理する等化処理部と、
   前記受信した信号から伝搬路の遅延スプレッドを推定する推定部と、
   前記推定した遅延スプレッドにもとづいて、前記複数のタップのうちの等化処理に使用すべきタップを決定する決定部と、
   を備えることを特徴とする受信装置。
2. 前記決定部は、前記推定した遅延スプレッドを予め定めたしきい値と比較し、当該比較の結果にもとづいて、前記複数のタップのうちの等化処理に使用すべきタップを決定することを特徴とする請求項１に記載の受信装置。
3. 前記等化処理部は、
   前記受信した信号を前記複数のタップのうちの一部のタップに入力し、当該一部のタップに入力した信号を等化処理する前段等化部と、
   前記前段等化部から出力した信号を前記複数のタップのうちの残りのタップに入力し、当該残りのタップに入力した信号をさらに等化処理する後段等化部とを備え、
   前記決定部は、前記推定した遅延スプレッドにもとづいて、前記後段等化部の動作あるいは停止を決定することを特徴とする請求項１または２に記載の受信装置。
4. 前記前段等化部に含まれた前記一部のタップは、線形フィルタを構成し、
   前記後段等化部に含まれた前記残りのタップは、判定帰還型の等化器を構成していることを特徴とする請求項３に記載の受信装置。
5. 前記後段等化部は、前記判定帰還形の等化器と共に線形フィルタも含むことを特徴とする請求項４に記載の受信装置。
6. 伝搬路を介して受信した信号を等化処理すべき等化器が、受信した信号を等化処理する前段等化部と、前記前段等化部から出力された信号をさらに等化処理する後段等化部とを備えており、前記受信した信号から伝搬路の遅延スプレッドを推定し、前記推定した遅延スプレッドにもとづいて、前記後段等化部の動作あるいは停止を決定する等化方法。

Images