JP2001177451A - データ受信装置 - Google Patents
データ受信装置Info
- Publication number
- JP2001177451A JP2001177451A JP35632499A JP35632499A JP2001177451A JP 2001177451 A JP2001177451 A JP 2001177451A JP 35632499 A JP35632499 A JP 35632499A JP 35632499 A JP35632499 A JP 35632499A JP 2001177451 A JP2001177451 A JP 2001177451A
- Authority
- JP
- Japan
- Prior art keywords
- tap
- delay
- waveform equalizer
- data
- weighters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】 受信信号の遅延広がりが大きい場合でも、優
れた受信性能を発揮することができるデータ受信装置を
提供することにある。 【解決手段】 受信信号が入力される複数段の遅延素子
からなるタップ付き遅延回路４１および各遅延素子のタ
ップ出力に重み付けをする複数の重み付け器Ｍａ〜Ｍｄ
を備え受信信号を波形等化して受信データとして出力す
る波形等化器４と、受信信号から伝搬路の遅延プロファ
イルを推定する遅延プロファイル推定器２と、遅延プロ
ファイル推定器の推定結果を用いて波形等化器で必要な
タップを判定する必要タップ算出器３とを備え、波形等
化器は必要タップ算出器で必要とされたタップの重み付
け器のみを変更するように動作する構成を有する。
れた受信性能を発揮することができるデータ受信装置を
提供することにある。 【解決手段】 受信信号が入力される複数段の遅延素子
からなるタップ付き遅延回路４１および各遅延素子のタ
ップ出力に重み付けをする複数の重み付け器Ｍａ〜Ｍｄ
を備え受信信号を波形等化して受信データとして出力す
る波形等化器４と、受信信号から伝搬路の遅延プロファ
イルを推定する遅延プロファイル推定器２と、遅延プロ
ファイル推定器の推定結果を用いて波形等化器で必要な
タップを判定する必要タップ算出器３とを備え、波形等
化器は必要タップ算出器で必要とされたタップの重み付
け器のみを変更するように動作する構成を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、移動通信システム
における移動局無線装置および基地局無線装置などに用
いられるデータ受信装置に関し、とくに受信信号の遅延
広がりが大きい環境下においても優れた受信性能を発揮
することができるデータ受信装置に関するものである。
における移動局無線装置および基地局無線装置などに用
いられるデータ受信装置に関し、とくに受信信号の遅延
広がりが大きい環境下においても優れた受信性能を発揮
することができるデータ受信装置に関するものである。
【０００２】
【従来の技術】図４は、従来のデータ受信装置を示すブ
ロック図で、入力端子１１に入力された受信信号が波形
等化器１２で波形等化され、出力端子１３から受信デー
タとして出力される構成となっている。
ロック図で、入力端子１１に入力された受信信号が波形
等化器１２で波形等化され、出力端子１３から受信デー
タとして出力される構成となっている。
【０００３】図５は、波形等化器１２の構成を示すブロ
ック図であり、判定帰還型等化器（ＤＦＥ）を示してい
る。この波形等化器１２は、入力端子１１から受信信号
が入力される複数ｎ段（ここでは３段）の遅延素子（遅
延時間Ｔｓ）からなる遅延回路２１と、各遅延素子のタ
ップ出力信号に重み付けをする乗算器構成の複数ｎ＋１
個の重み付け器Ｍａ〜Ｍｄからなるフィードフォワード
タップ２２と、重み付け器Ｍａ〜Ｍｄの各出力信号を加
算する加算器２３と、その加算結果からデータ判定を行
って出力端子１３から受信データとして出力する識別器
２４と、受信データまたは既知のトレーニング系列の一
方を選択する切替えスイッチ２５とを備えている。
ック図であり、判定帰還型等化器（ＤＦＥ）を示してい
る。この波形等化器１２は、入力端子１１から受信信号
が入力される複数ｎ段（ここでは３段）の遅延素子（遅
延時間Ｔｓ）からなる遅延回路２１と、各遅延素子のタ
ップ出力信号に重み付けをする乗算器構成の複数ｎ＋１
個の重み付け器Ｍａ〜Ｍｄからなるフィードフォワード
タップ２２と、重み付け器Ｍａ〜Ｍｄの各出力信号を加
算する加算器２３と、その加算結果からデータ判定を行
って出力端子１３から受信データとして出力する識別器
２４と、受信データまたは既知のトレーニング系列の一
方を選択する切替えスイッチ２５とを備えている。
【０００４】また、波形等化器１２は、切替えスイッチ
２５で選択した受信データまたはトレーニング系列が入
力される複数ｎ段の遅延素子（遅延時間Ｔｓ）からなる
タッ遅延回路２６と、各遅延素子のタップ出力信号に重
み付けをする乗算器構成の複数ｎ個の重み付け器Ｍｅ〜
Ｍｇからなるフィードバックタップ２７とを備え、重み
付け器Ｍｅ〜Ｍｇの各出力信号は重み付け器Ｍａ〜Ｍｄ
の各出力信号と共に加算器２３で加算される。
２５で選択した受信データまたはトレーニング系列が入
力される複数ｎ段の遅延素子（遅延時間Ｔｓ）からなる
タッ遅延回路２６と、各遅延素子のタップ出力信号に重
み付けをする乗算器構成の複数ｎ個の重み付け器Ｍｅ〜
Ｍｇからなるフィードバックタップ２７とを備え、重み
付け器Ｍｅ〜Ｍｇの各出力信号は重み付け器Ｍａ〜Ｍｄ
の各出力信号と共に加算器２３で加算される。
【０００５】さらに、波形等化器１２は、加算器２３の
出力と切替えスイッチ２５で選択した受信データまたは
トレーニング系列との差を求める誤差信号算出部２８
と、求めた誤差信号が最小となるように重み付け器Ｍａ
〜Ｍｇのタップ係数を更新するタップ係数更新部２９と
を備えている。
出力と切替えスイッチ２５で選択した受信データまたは
トレーニング系列との差を求める誤差信号算出部２８
と、求めた誤差信号が最小となるように重み付け器Ｍａ
〜Ｍｇのタップ係数を更新するタップ係数更新部２９と
を備えている。
【０００６】次に、波形等化器１２の動作について説明
する。受信信号が遅延回路２１の遅延素子にシンボル時
間Ｔｓ単位で順次入力されると、直接波および各遅延素
子の出力が重み付け器Ｍａ〜Ｍｄのタップ係数によって
重み付けされた後、加算器２３に入力される。
する。受信信号が遅延回路２１の遅延素子にシンボル時
間Ｔｓ単位で順次入力されると、直接波および各遅延素
子の出力が重み付け器Ｍａ〜Ｍｄのタップ係数によって
重み付けされた後、加算器２３に入力される。
【０００７】切替えスイッチ２５によって既知のトレー
ニング系列が選択されている時間帯では、加算器２３の
加算結果とトレーニング系列との差分が誤差信号算出部
２８で計算され、誤差信号としてタップ係数更新部２９
に入力される。タップ係数更新部２９では、誤差信号が
小さくなるように重み付け器Ｍａ〜Ｍｇの各タップ係数
を更新する。トレーニング系列はシンボル時間Ｔｓ間隔
でフィードバックタップ２７に順次入力される。
ニング系列が選択されている時間帯では、加算器２３の
加算結果とトレーニング系列との差分が誤差信号算出部
２８で計算され、誤差信号としてタップ係数更新部２９
に入力される。タップ係数更新部２９では、誤差信号が
小さくなるように重み付け器Ｍａ〜Ｍｇの各タップ係数
を更新する。トレーニング系列はシンボル時間Ｔｓ間隔
でフィードバックタップ２７に順次入力される。
【０００８】これがトレーニング時の動作である。トレ
ーニング時は、トレーニング系列を用いて伝搬路の周波
数特性の逆特性を推定しており、トレーニング終了時に
は重み付け器Ｍａ〜Ｍｇのタップ係数は時間軸上で伝搬
路周波数特性の逆特性に近づくことになる。
ーニング時は、トレーニング系列を用いて伝搬路の周波
数特性の逆特性を推定しており、トレーニング終了時に
は重み付け器Ｍａ〜Ｍｇのタップ係数は時間軸上で伝搬
路周波数特性の逆特性に近づくことになる。
【０００９】一方、切替えスイッチ２５によって受信デ
ータが選択されている時間帯では、加算器２３の加算結
果は識別器２４に入力される。識別器２４でデータ判定
が行われ判定されたデータは受信データとして出力端子
１３から出力される。
ータが選択されている時間帯では、加算器２３の加算結
果は識別器２４に入力される。識別器２４でデータ判定
が行われ判定されたデータは受信データとして出力端子
１３から出力される。
【００１０】また、加算器２３の加算結果と受信データ
との差分が誤差信号算出部２８で計算され、誤差信号と
してタップ係数更新部２９に入力される。タップ係数更
新部２９では、誤差信号が小さくなるように重み付け器
Ｍａ〜Ｍｇの各タップ係数を更新する。受信データはシ
ンボル時間Ｔｓ間隔でフイードバックタップ２７へ順次
入力される。
との差分が誤差信号算出部２８で計算され、誤差信号と
してタップ係数更新部２９に入力される。タップ係数更
新部２９では、誤差信号が小さくなるように重み付け器
Ｍａ〜Ｍｇの各タップ係数を更新する。受信データはシ
ンボル時間Ｔｓ間隔でフイードバックタップ２７へ順次
入力される。
【００１１】これがトラッキング時の動作である。トラ
ッキング時は、伝搬路の変動に追従して重み付け器Ｍａ
〜Ｍｇのタップ係数を少しずつ変化させるように動作す
るものである。
ッキング時は、伝搬路の変動に追従して重み付け器Ｍａ
〜Ｍｇのタップ係数を少しずつ変化させるように動作す
るものである。
【００１２】
【発明が解決しようとする課題】前述した波形等化器１
２は、フィードフォワードタップがｎ＋１タップ、フィ
ードバックタップがｎタップであり、この例では「ｎ＝
３」であるので、この場合に等化できる最大の遅延波の
遅延時間は３シンボルである。
２は、フィードフォワードタップがｎ＋１タップ、フィ
ードバックタップがｎタップであり、この例では「ｎ＝
３」であるので、この場合に等化できる最大の遅延波の
遅延時間は３シンボルである。
【００１３】このように、ｎシンボルの遅延波を等化す
るのに必要なタップ数は、フィードフォワードタップが
ｎ＋１タップ、フィードバックタップがｎタップである
から２ｎ＋１タップが必要となる。したがって、遅延波
の遅延時間が大きくなることは、タップ数が大きくなる
ことに相当する。
るのに必要なタップ数は、フィードフォワードタップが
ｎ＋１タップ、フィードバックタップがｎタップである
から２ｎ＋１タップが必要となる。したがって、遅延波
の遅延時間が大きくなることは、タップ数が大きくなる
ことに相当する。
【００１４】タップ係数更新部２９における計算量はア
ルゴリズムにもよるが、タップ数の１〜２乗に比例して
増大する。このため、従来のデータ受信装置では、遅延
波の遅延時間が大きい場合、波形等化器のタップ数をそ
れに応じて多くしなければならないため、タップ係数の
収束精度の低下、速度の低下、演算量の増大、消費電力
の増大等の課題があった。
ルゴリズムにもよるが、タップ数の１〜２乗に比例して
増大する。このため、従来のデータ受信装置では、遅延
波の遅延時間が大きい場合、波形等化器のタップ数をそ
れに応じて多くしなければならないため、タップ係数の
収束精度の低下、速度の低下、演算量の増大、消費電力
の増大等の課題があった。
【００１５】本発明は、このような従来の課題を解決す
るためになされたもので、少ない演算量および低消費電
力で波形等化器のタップ係数を高速で精度よく収束させ
ることにより、受信信号の遅延広がりが大きい場合で
も、優れた受信性能を発揮することができるデータ受信
装置を提供することにある。
るためになされたもので、少ない演算量および低消費電
力で波形等化器のタップ係数を高速で精度よく収束させ
ることにより、受信信号の遅延広がりが大きい場合で
も、優れた受信性能を発揮することができるデータ受信
装置を提供することにある。
【００１６】
【課題を解決するための手段】本発明のデータ受信装置
は、受信信号が入力される複数段の遅延素子からなるタ
ップ付き遅延回路および各遅延素子のタップ出力に重み
付けをする複数の重み付け器を備え受信信号を波形等化
し受信データとして出力する波形等化器と、受信信号か
ら伝搬路の遅延プロファイルを推定する遅延プロファイ
ル推定器と、遅延プロファイル推定器の推定結果を用い
て波形等化器で必要なタップを判定する必要タップ算出
器とを備え、波形等化器は必要タップ算出器で必要とさ
れたタップの重み付け器のみを変更するように動作する
構成を有する。
は、受信信号が入力される複数段の遅延素子からなるタ
ップ付き遅延回路および各遅延素子のタップ出力に重み
付けをする複数の重み付け器を備え受信信号を波形等化
し受信データとして出力する波形等化器と、受信信号か
ら伝搬路の遅延プロファイルを推定する遅延プロファイ
ル推定器と、遅延プロファイル推定器の推定結果を用い
て波形等化器で必要なタップを判定する必要タップ算出
器とを備え、波形等化器は必要タップ算出器で必要とさ
れたタップの重み付け器のみを変更するように動作する
構成を有する。
【００１７】この構成により、波形等化器のタップにお
いて有効に動作するタップを抽出して動作させることに
より、少ない演算量で波形等化器のタップ係数を精度良
く収束させることとなる。
いて有効に動作するタップを抽出して動作させることに
より、少ない演算量で波形等化器のタップ係数を精度良
く収束させることとなる。
【００１８】また、本発明のデータ受信装置の波形等化
器は、遅延回路の各タップ出力と複数の重み付け器との
間に複数のスイッチ素子からなるスイッチ回路を備え、
必要タップ算出器で必要とされたタップに対応するスイ
ッチ素子のみを閉制御するように動作する構成を有す
る。
器は、遅延回路の各タップ出力と複数の重み付け器との
間に複数のスイッチ素子からなるスイッチ回路を備え、
必要タップ算出器で必要とされたタップに対応するスイ
ッチ素子のみを閉制御するように動作する構成を有す
る。
【００１９】この構成により、波形等化器のタップにお
いて有効に動作するタップに対応するスイッチ素子のみ
を閉制御して重み付け器に接続することにより、等化動
作に支配的なタップのみを動作させることにより、少な
い演算量で波形等化器のタップ係数を精度良く収束させ
ることとなる。
いて有効に動作するタップに対応するスイッチ素子のみ
を閉制御して重み付け器に接続することにより、等化動
作に支配的なタップのみを動作させることにより、少な
い演算量で波形等化器のタップ係数を精度良く収束させ
ることとなる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図３を用いて説明する。
て、図１から図３を用いて説明する。
【００２１】図１は、本発明によるデータ受信装置の実
施の形態を示すブロック図である。本実施の形態による
データ受信装置は、受信信号が入力される入力端子１
と、遅延プロファイル推定器２と、必要タップ算出器３
と、受信信号を波形等化する波形等化器４と、受信デー
タを出力する出力端子５とを備えている。
施の形態を示すブロック図である。本実施の形態による
データ受信装置は、受信信号が入力される入力端子１
と、遅延プロファイル推定器２と、必要タップ算出器３
と、受信信号を波形等化する波形等化器４と、受信デー
タを出力する出力端子５とを備えている。
【００２２】図２は、波形等化器４の構成を示すブロッ
ク図である。ここでは、波形等化器４は判定帰還型等化
器（ＤＦＥ）としている。なお、ここでは波形等化器４
は３シンボル遅延までの遅延波を等化する能力を持つも
のとして説明する。
ク図である。ここでは、波形等化器４は判定帰還型等化
器（ＤＦＥ）としている。なお、ここでは波形等化器４
は３シンボル遅延までの遅延波を等化する能力を持つも
のとして説明する。
【００２３】波形等化器４は、入力端子１からの受信信
号が入力される複数３段の遅延素子（遅延時間Ｔｓ）か
らなるタップ付き遅延回路４１と、各タップ出力信号を
開閉するスイッチ素子Ｓａ〜Ｓｄからなるスイッチ回路
４２と、各タップ出力信号に重み付けをする乗算器構成
の複数４個の重み付け器Ｍａ〜Ｍｄからなるフィードフ
ォワードタップ４３と、重み付け器Ｍａ〜Ｍｄの各出力
信号を加算する加算器４４と、その加算結果からデータ
判定を行い出力端子５から受信データとして出力する識
別器４５と、受信データまたは既知のトレーニング系列
の一方を選択する切替えスイッチ４６とを備えている。
号が入力される複数３段の遅延素子（遅延時間Ｔｓ）か
らなるタップ付き遅延回路４１と、各タップ出力信号を
開閉するスイッチ素子Ｓａ〜Ｓｄからなるスイッチ回路
４２と、各タップ出力信号に重み付けをする乗算器構成
の複数４個の重み付け器Ｍａ〜Ｍｄからなるフィードフ
ォワードタップ４３と、重み付け器Ｍａ〜Ｍｄの各出力
信号を加算する加算器４４と、その加算結果からデータ
判定を行い出力端子５から受信データとして出力する識
別器４５と、受信データまたは既知のトレーニング系列
の一方を選択する切替えスイッチ４６とを備えている。
【００２４】また、波形等化器４は、切替えスイッチ４
６で選択した受信データまたはトレーニング系列が入力
される複数３段の遅延素子（遅延時間Ｔｓ）からなるタ
ップ付き遅延回路４７と、各タップ出力信号を開閉する
スイッチ素子Ｓｅ〜Ｓｇからなるスイッチ回路４８と、
各タップ出力信号に重み付けをする複数３個の重み付け
器Ｍｅ〜Ｍｇからなるフィードバックタップ４９とを備
え、重み付け器Ｍｅ〜Ｍｇの各出力信号は重み付け器Ｍ
ａ〜Ｍｄの各出力信号と共に加算器４４で加算される。
６で選択した受信データまたはトレーニング系列が入力
される複数３段の遅延素子（遅延時間Ｔｓ）からなるタ
ップ付き遅延回路４７と、各タップ出力信号を開閉する
スイッチ素子Ｓｅ〜Ｓｇからなるスイッチ回路４８と、
各タップ出力信号に重み付けをする複数３個の重み付け
器Ｍｅ〜Ｍｇからなるフィードバックタップ４９とを備
え、重み付け器Ｍｅ〜Ｍｇの各出力信号は重み付け器Ｍ
ａ〜Ｍｄの各出力信号と共に加算器４４で加算される。
【００２５】さらに、波形等化器４は、加算器４４の出
力と切替えスイッチ４６で選択した受信データまたはト
レーニング系列との差を求める誤差信号算出部５０と、
求めた誤差信号が最小となるように重み付け器Ｍａ〜Ｍ
ｇのタップ係数を更新するタップ係数更新部５１とを備
え、タップ係数更新部５１には必要タップ算出器３で算
出した必要タップ情報が入力される。
力と切替えスイッチ４６で選択した受信データまたはト
レーニング系列との差を求める誤差信号算出部５０と、
求めた誤差信号が最小となるように重み付け器Ｍａ〜Ｍ
ｇのタップ係数を更新するタップ係数更新部５１とを備
え、タップ係数更新部５１には必要タップ算出器３で算
出した必要タップ情報が入力される。
【００２６】図３は、遅延プロファイル推定器２から得
られる遅延プロファイルの一例を示す特性図で、横軸は
直接波の到達時刻を「ｔ＝０」とした場合の複数の遅延
波の到来時刻を示しており、綻軸は各到来波の推定受信
レベルを示している。
られる遅延プロファイルの一例を示す特性図で、横軸は
直接波の到達時刻を「ｔ＝０」とした場合の複数の遅延
波の到来時刻を示しており、綻軸は各到来波の推定受信
レベルを示している。
【００２７】次に、本実施の形態によるデータ受信装置
の動作について説明する。まず、トレーニング系列に相
当する受信信号が遅延プロファイル推定器２に入力さ
れ、伝搬路の遅延プロファイルが推定される。
の動作について説明する。まず、トレーニング系列に相
当する受信信号が遅延プロファイル推定器２に入力さ
れ、伝搬路の遅延プロファイルが推定される。
【００２８】伝搬路の遅延プロファイルの推定には、既
知のトレーニング系列と受信信号の相関処理、あるいは
送信シンボル系列が既知であることを用いて適応フィル
タで同定する等の方法がある。本実施の形態では、遅延
プロファイル推定器２によって、図３に示すような遅延
プロファイルが得られたものとする。
知のトレーニング系列と受信信号の相関処理、あるいは
送信シンボル系列が既知であることを用いて適応フィル
タで同定する等の方法がある。本実施の形態では、遅延
プロファイル推定器２によって、図３に示すような遅延
プロファイルが得られたものとする。
【００２９】遅延プロファイル推定器２によって得られ
た遅延プロファイルは、必要タップ算出器３に入力され
る。必要タップ算出器３では、得られた遅延プロファイ
ルに応じて波形等化器４の中の重み付け器Ｍａ〜Ｍｇの
うち、タップ係数を更新する必要のあるものが算出され
る。これが必要タップ情報として波形等化器４のタップ
係数更新部５１に入力される。
た遅延プロファイルは、必要タップ算出器３に入力され
る。必要タップ算出器３では、得られた遅延プロファイ
ルに応じて波形等化器４の中の重み付け器Ｍａ〜Ｍｇの
うち、タップ係数を更新する必要のあるものが算出され
る。これが必要タップ情報として波形等化器４のタップ
係数更新部５１に入力される。
【００３０】タップ係数更新部５１はこの必要タップ情
報に基づいて重み付け器Ｍａ〜Ｍｇに付随するスイッチ
素子Ｓａ〜Ｓｇのうち更新が必要な重み付け器のタップ
に付随するスイッチ素子をＯＮ（閉）にセットする。そ
の上で波形等化器４を作動し、受信データを出力する。
報に基づいて重み付け器Ｍａ〜Ｍｇに付随するスイッチ
素子Ｓａ〜Ｓｇのうち更新が必要な重み付け器のタップ
に付随するスイッチ素子をＯＮ（閉）にセットする。そ
の上で波形等化器４を作動し、受信データを出力する。
【００３１】必要タップ算出器３からの必要タップ情報
は、例えば、図３に示す遅延プロファイルの場合、直接
波Ａと遅延波Ｃの受信レベルが大きいため、この２つに
着目して算出される。
は、例えば、図３に示す遅延プロファイルの場合、直接
波Ａと遅延波Ｃの受信レベルが大きいため、この２つに
着目して算出される。
【００３２】このとき、直接波Ａの位置を重み付け器Ｍ
ｄのタップとして設定すれば、直接波Ａと遅延波Ｃとの
間には２Ｔｓの時間差があるので、更新の必要なタップ
はフィードフォワードタップ４３の重み付け器Ｍｂ、Ｍ
ｄと、フィードバックタップ４９の重み付け器Ｍｆであ
る。
ｄのタップとして設定すれば、直接波Ａと遅延波Ｃとの
間には２Ｔｓの時間差があるので、更新の必要なタップ
はフィードフォワードタップ４３の重み付け器Ｍｂ、Ｍ
ｄと、フィードバックタップ４９の重み付け器Ｍｆであ
る。
【００３３】従って、スイッチ回路４２、４８の複数の
スイッチ素子Ｓａ〜Ｓｇのうち、これら３つの重み付け
器Ｍｂ、Ｍｄ、Ｍｆに付随するスイッチ素子Ｓｂ、Ｓ
ｄ、Ｓｆのみがタップ係数更新部５１によってＯＮにセ
ットされ、その他のスイッチ素子Ｓａ、Ｓｃ、Ｓｅ、Ｓ
ｇはＯＦＦ（開）にセットされる。図２に示すスイッチ
素子Ｓａ〜Ｓｇはこのときの様子を示している。
スイッチ素子Ｓａ〜Ｓｇのうち、これら３つの重み付け
器Ｍｂ、Ｍｄ、Ｍｆに付随するスイッチ素子Ｓｂ、Ｓ
ｄ、Ｓｆのみがタップ係数更新部５１によってＯＮにセ
ットされ、その他のスイッチ素子Ｓａ、Ｓｃ、Ｓｅ、Ｓ
ｇはＯＦＦ（開）にセットされる。図２に示すスイッチ
素子Ｓａ〜Ｓｇはこのときの様子を示している。
【００３４】各スイッチ素子Ｓａ〜ＳｇのＯＮ／ＯＦＦ
が設定されたのち、受信信号は遅延回路４１の複数の遅
延素子にシンボル時間単位で順次入力される。各遅延素
子からはＯＮとなっているスイッチ素子のみのデータが
出力される。すなわち、重み付け器Ｓｂ、Ｓｄからタッ
プ係数によって重み付けされた出力が加算器４４に入力
される。
が設定されたのち、受信信号は遅延回路４１の複数の遅
延素子にシンボル時間単位で順次入力される。各遅延素
子からはＯＮとなっているスイッチ素子のみのデータが
出力される。すなわち、重み付け器Ｓｂ、Ｓｄからタッ
プ係数によって重み付けされた出力が加算器４４に入力
される。
【００３５】トレーニング系列が受信されている時間帯
では、加算器４４の加算結果と既知のトレーニング系列
との差分が誤差信号算出部５０で算出される。この算出
結果はタップ係数更新部５１に入力される。タップ係数
更新部５１は、誤差出力が小さくなるように重み付け器
Ｍｂ、Ｍｄ、Ｍｆのタップ係数を更新する。一方、既知
のトレーニング系列は、シンボル時間間隔でフィードバ
ックタップ４９へ順次入力される。これがトレーニング
時の動作である。
では、加算器４４の加算結果と既知のトレーニング系列
との差分が誤差信号算出部５０で算出される。この算出
結果はタップ係数更新部５１に入力される。タップ係数
更新部５１は、誤差出力が小さくなるように重み付け器
Ｍｂ、Ｍｄ、Ｍｆのタップ係数を更新する。一方、既知
のトレーニング系列は、シンボル時間間隔でフィードバ
ックタップ４９へ順次入力される。これがトレーニング
時の動作である。
【００３６】トレーニング時は、トレーニング系列を用
いて伝搬路の周波数特性の逆特性を推定する。このと
き、従来のデータ受信装置によれば、重み付け器Ｍａ〜
Ｍｇの全てのタップを用いていたため、タップ係数の収
束が遅く、結果として伝搬路周波数特性の逆特性の推定
精度が低くなっていた。また演算量も多く、低消費電力
化のネックとなっていた。
いて伝搬路の周波数特性の逆特性を推定する。このと
き、従来のデータ受信装置によれば、重み付け器Ｍａ〜
Ｍｇの全てのタップを用いていたため、タップ係数の収
束が遅く、結果として伝搬路周波数特性の逆特性の推定
精度が低くなっていた。また演算量も多く、低消費電力
化のネックとなっていた。
【００３７】これに対し、本実施の形態によるデータ受
信装置は、遅延回路４１の全てのタップではなく、必要
なタップのみを抽出して動作させるため、伝搬路周波数
特性の逆特性の推定精度を向上させることが出来る。
信装置は、遅延回路４１の全てのタップではなく、必要
なタップのみを抽出して動作させるため、伝搬路周波数
特性の逆特性の推定精度を向上させることが出来る。
【００３８】また、これは、演算量の削減と装置の低消
費電力化にもつながる。例えば、タップ係数更新部５１
でタップ係数を収束させるアルゴリズムとして、タップ
数の２乗に比例したものを採用した場合には、従来は７
タップ用いていたものが、本実施の形態では３タップで
済むため、演算量および消費電力は５分の１経度に抑え
られることになる。
費電力化にもつながる。例えば、タップ係数更新部５１
でタップ係数を収束させるアルゴリズムとして、タップ
数の２乗に比例したものを採用した場合には、従来は７
タップ用いていたものが、本実施の形態では３タップで
済むため、演算量および消費電力は５分の１経度に抑え
られることになる。
【００３９】また、このデータ受信装置をＬＳＩ（大規
模集積回路）で実現するにあたっては、装置内の波形等
化器の動作タップ数が少ないことにより、ＬＳＩ内の数
値演算器での演算が安定するといった利点もある。
模集積回路）で実現するにあたっては、装置内の波形等
化器の動作タップ数が少ないことにより、ＬＳＩ内の数
値演算器での演算が安定するといった利点もある。
【００４０】次に、データ系列が受信されている時間帯
では、加算器４４の加算結果は識別器４５に入力され、
識別器４５ではデータ判定が行われる。判定されたデー
タは受信データとして出力端子５から出力される。
では、加算器４４の加算結果は識別器４５に入力され、
識別器４５ではデータ判定が行われる。判定されたデー
タは受信データとして出力端子５から出力される。
【００４１】さらに、加算器４４の加算結果と受信デー
タとの差分が誤差信号算出部５０で計算され、タップ係
数更新部５１に入力される。タップ係数更新部５１で
は、誤差出力が小さくなるように、重み付け器Ｍｂ、Ｍ
ｄ、Ｍｆのタップ係数を更新する。一方、受信データ
は、シンボル時間間隔でフィードバックタップ４９へ順
次入力される。
タとの差分が誤差信号算出部５０で計算され、タップ係
数更新部５１に入力される。タップ係数更新部５１で
は、誤差出力が小さくなるように、重み付け器Ｍｂ、Ｍ
ｄ、Ｍｆのタップ係数を更新する。一方、受信データ
は、シンボル時間間隔でフィードバックタップ４９へ順
次入力される。
【００４２】これがトラッキング時の動作である。トラ
ッキング時もトレーニング時と同様に、従来装置と比較
して伝搬路変動への追従精度が向上し、演算量の削減と
低消費電力化につながる。
ッキング時もトレーニング時と同様に、従来装置と比較
して伝搬路変動への追従精度が向上し、演算量の削減と
低消費電力化につながる。
【００４３】ところで、大ゾーン方式の移動通信システ
ムや伝送速度が高速な移動通信システムでは、基地局と
移動局との間に複数の電波の伝搬路が存在する場合、そ
れらの経路差によって符号間干渉が生じるといったマル
チパスフェージングの影響が無視できない。とくにデー
夕伝送速度が高速なシステムでは、遅延波の遅延時間が
極端に大きくなる場合が考えられる。
ムや伝送速度が高速な移動通信システムでは、基地局と
移動局との間に複数の電波の伝搬路が存在する場合、そ
れらの経路差によって符号間干渉が生じるといったマル
チパスフェージングの影響が無視できない。とくにデー
夕伝送速度が高速なシステムでは、遅延波の遅延時間が
極端に大きくなる場合が考えられる。
【００４４】従来のデータ受信装置を遅延波の遅延時間
が大きい移動通信システムに適用すると、前述したよう
に重み付け器としてのタップを多く備える必要があっ
た。このため、性能、演算量、消費電力の面で不利であ
った。
が大きい移動通信システムに適用すると、前述したよう
に重み付け器としてのタップを多く備える必要があっ
た。このため、性能、演算量、消費電力の面で不利であ
った。
【００４５】しかし、本発明によるデータ受信装置を移
動局無線装置、基地局無線装置、これら移動局無線装置
および基地局無線装置を備える移動通信システムに用い
る場合には、必要最小限の重み付け器のタップのみを動
作させるため、このような不利な面が克服される。
動局無線装置、基地局無線装置、これら移動局無線装置
および基地局無線装置を備える移動通信システムに用い
る場合には、必要最小限の重み付け器のタップのみを動
作させるため、このような不利な面が克服される。
【００４６】この結果、大ゾーン方式の移動通信システ
ムや伝送レートが高速な移動通信システム等のように、
到来波の遅延広がりがシンボル時間と比較して大きくな
るようなシステム環境において、高品質な移動局無線装
置および基地局無線装置の実現と、移動通信システムを
構築することができる。
ムや伝送レートが高速な移動通信システム等のように、
到来波の遅延広がりがシンボル時間と比較して大きくな
るようなシステム環境において、高品質な移動局無線装
置および基地局無線装置の実現と、移動通信システムを
構築することができる。
【００４７】なお、本実施の形態では、フィードフォワ
ードタップの時間間隔を１シンボル時間とする波形等化
器で説明を行ったが、フィードフォーワードタップの時
間間隔をシンボル時間の分数間隔として構成するフラク
ショナル構造にても同様の効果が得られる。
ードタップの時間間隔を１シンボル時間とする波形等化
器で説明を行ったが、フィードフォーワードタップの時
間間隔をシンボル時間の分数間隔として構成するフラク
ショナル構造にても同様の効果が得られる。
【００４８】
【発明の効果】以上のように本発明によれば、遅延プロ
ファイル推定器から得られる伝搬路の遅延プロファイル
に基づき、波形等化器において等化動作に支配的となる
タップのみを動作させることで、不要なタップによる演
算誤差が少なくなるため、タップ係数が高速に精度良く
最適値に収束し、受信性能の高いデータ受信装置が得ら
れるという効果がある。
ファイル推定器から得られる伝搬路の遅延プロファイル
に基づき、波形等化器において等化動作に支配的となる
タップのみを動作させることで、不要なタップによる演
算誤差が少なくなるため、タップ係数が高速に精度良く
最適値に収束し、受信性能の高いデータ受信装置が得ら
れるという効果がある。
【図１】本発明によるデータ受信装置の実施の形態を示
すブロック図
すブロック図
【図２】図１に示す波形等化器の構成を示すブロック図
【図３】遅延プロファイル推定器から得られる遅延プロ
ファイルの一例を示す特性図
ファイルの一例を示す特性図
【図４】従来のデータ受信装置のブロック図
【図５】図４に示す波形等化器の構成を示すブロック図
１ 入力端子 ２ 遅延プロファイル推定器 ３ 必要タップ算出器 ４ 波形等化器 ５ 出力端子 ４１、４７ 遅延回路 ４２、４８ スイッチ回路 ４３ フィードフォワードタップ ４４ 加算器 ４５ 識別器 ４６ 切替えスイッチ ４９ フィードバックタップ ５０ 誤差信号算出部 ５１ タップ係数更新部 Ｍａ〜Ｍｇ 重み付け器 Ｓａ〜Ｓｇ スイッチ素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋山 健 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内 Ｆターム(参考） 5J023 DA03 DB05 DC05 DD05 5K046 AA05 BA06 BB05 EE06 EF15 EF19 EF46
Claims (2)
- 【請求項１】 受信信号が入力される複数段の遅延素子
からなるタップ付き遅延回路および前記各遅延素子のタ
ップ出力に重み付けをする複数の重み付け器を備え前記
受信信号を波形等化し受信データとして出力する波形等
化器と、 前記受信信号から伝搬路の遅延プロファイルを推定する
遅延プロファイル推定器と、 前記遅延プロファイル推定器の推定結果を用いて前記波
形等化器で必要なタップを判定する必要タップ算出器と
を備え、 前記波形等化器は前記必要タップ算出器で必要とされた
タップの前記重み付け器のみを変更するように動作する
ことを特徴とするデータ受信装置。 - 【請求項２】 前記波形等化器は、前記遅延回路の各タ
ップ出力と前記複数の重み付け器との間に複数のスイッ
チ素子からなるスイッチ回路を備え、前記必要タップ算
出器で必要とされたタップに対応する前記スイッチ素子
のみを閉制御するように動作することを特徴とする請求
項１記載のデータ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35632499A JP2001177451A (ja) | 1999-12-15 | 1999-12-15 | データ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35632499A JP2001177451A (ja) | 1999-12-15 | 1999-12-15 | データ受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001177451A true JP2001177451A (ja) | 2001-06-29 |
Family
ID=18448476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35632499A Pending JP2001177451A (ja) | 1999-12-15 | 1999-12-15 | データ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001177451A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005050867A1 (ja) * | 2003-11-20 | 2005-06-02 | Sanyo Electric Co., Ltd | 等化方法およびそれを利用した受信装置 |
| JP2006518164A (ja) * | 2003-02-18 | 2006-08-03 | クゥアルコム・インコーポレイテッド | 適応イコライザー長を有した通信受信機 |
| JP2007074159A (ja) * | 2005-09-05 | 2007-03-22 | Sharp Corp | 通信装置、通信方法、無線通信システムおよび無線通信方法 |
| JP2008519572A (ja) * | 2004-11-05 | 2008-06-05 | インターデイジタル テクノロジー コーポレーション | デュアルモードアクティブタップマスク発生器およびパイロット基準信号振幅制御ユニットを有する適応等化器 |
| US7912120B2 (en) | 2004-11-05 | 2011-03-22 | Interdigital Technology Corporation | Method and apparatus for estimating and correcting baseband frequency error in a receiver |
| JP2011523518A (ja) * | 2008-04-03 | 2011-08-11 | イセラ・インコーポレーテッド | 等化処理 |
| US8135351B2 (en) | 2003-02-18 | 2012-03-13 | Qualcomm Incorporated | Systems and methods for improving channel estimation |
| US8422544B2 (en) | 2003-02-18 | 2013-04-16 | Qualcomm Incorporated | Communication receiver with an adaptive equalizer |
| US9197459B1 (en) | 2014-05-14 | 2015-11-24 | Denso Corporation | Decision feedback equalizer |
-
1999
- 1999-12-15 JP JP35632499A patent/JP2001177451A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176808A (ja) * | 2003-02-18 | 2011-09-08 | Qualcomm Inc | 適応イコライザー長を有した通信受信機 |
| JP2006518164A (ja) * | 2003-02-18 | 2006-08-03 | クゥアルコム・インコーポレイテッド | 適応イコライザー長を有した通信受信機 |
| US8615200B2 (en) | 2003-02-18 | 2013-12-24 | Qualcomm Incorporated | Systems and methods for improving channel estimation |
| US8422544B2 (en) | 2003-02-18 | 2013-04-16 | Qualcomm Incorporated | Communication receiver with an adaptive equalizer |
| US8135351B2 (en) | 2003-02-18 | 2012-03-13 | Qualcomm Incorporated | Systems and methods for improving channel estimation |
| JP4728216B2 (ja) * | 2003-02-18 | 2011-07-20 | クゥアルコム・インコーポレイテッド | 適応イコライザー長を有した通信受信機 |
| JP2005159466A (ja) * | 2003-11-20 | 2005-06-16 | Sanyo Electric Co Ltd | 等化方法およびそれを利用した受信装置 |
| WO2005050867A1 (ja) * | 2003-11-20 | 2005-06-02 | Sanyo Electric Co., Ltd | 等化方法およびそれを利用した受信装置 |
| US8265130B2 (en) | 2004-11-05 | 2012-09-11 | Interdigital Technology Corporation | Adaptive equalizer with a dual-mode active taps mask generator and a pilot reference signal amplitude control unit |
| US8111788B2 (en) | 2004-11-05 | 2012-02-07 | Interdigital Technology Corporation | Apparatus for estimating and correcting baseband frequency error in a receiver |
| US7912120B2 (en) | 2004-11-05 | 2011-03-22 | Interdigital Technology Corporation | Method and apparatus for estimating and correcting baseband frequency error in a receiver |
| JP2008519572A (ja) * | 2004-11-05 | 2008-06-05 | インターデイジタル テクノロジー コーポレーション | デュアルモードアクティブタップマスク発生器およびパイロット基準信号振幅制御ユニットを有する適応等化器 |
| JP4564430B2 (ja) * | 2005-09-05 | 2010-10-20 | シャープ株式会社 | 通信装置、通信方法、無線通信システムおよび無線通信方法 |
| JP2007074159A (ja) * | 2005-09-05 | 2007-03-22 | Sharp Corp | 通信装置、通信方法、無線通信システムおよび無線通信方法 |
| JP2011523518A (ja) * | 2008-04-03 | 2011-08-11 | イセラ・インコーポレーテッド | 等化処理 |
| US9197459B1 (en) | 2014-05-14 | 2015-11-24 | Denso Corporation | Decision feedback equalizer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5875691B2 (ja) | チャネル予測方法および装置 | |
| JP4579472B2 (ja) | Ｄｃオフセット補償を伴う等化 | |
| KR101477482B1 (ko) | 통신 채널들용 적응성 이퀄라이저 | |
| CA2097152C (en) | Adaptive-sequence-estimation apparatus employing diversity combining/selection | |
| Ziegler et al. | Estimation of time-varying digital radio channels | |
| EP0615347B1 (en) | Adaptative equalizing receiver and maximum likelihood sequence estimation receiver | |
| JPH0795107A (ja) | 適応型最尤系列推定装置 | |
| JPH10508445A (ja) | チャネル予測方法及び装置 | |
| JPH06197032A (ja) | 適応型等化器 | |
| GB2414147A (en) | Equaliser comprising a first filter for adapting filter coefficients and a second filter for equalising data using the adapted coefficients | |
| JPH1198066A (ja) | 復調器及び復調方法 | |
| US20070104265A1 (en) | Equalizer and Equalizing Method thereof | |
| JPH04208707A (ja) | 適応等化器 | |
| CN111064683A (zh) | 一种改进的恒模均衡算法 | |
| JP2001177451A (ja) | データ受信装置 | |
| WO2000044108A1 (fr) | Egalisateur adaptatif et procede d'egalisation adaptative | |
| AU2005203278A1 (en) | Method for calculating filter coefficients for an equaliser in a communication receiver | |
| WO2003058845A2 (en) | Robust low complexity multi-antenna adaptive minimum mean square error equalizer | |
| US7693490B2 (en) | Multi-equalization method and apparatus | |
| US20020054655A1 (en) | Method and apparatus for reducing multipath distortion in a wirless LAN system | |
| JP4189389B2 (ja) | 等化装置および等化方法 | |
| EP1166512A1 (en) | Adaptive filter equalisation techniques | |
| JP6783201B2 (ja) | タップ係数の更新方法および判定帰還型等化回路 | |
| JPH08331025A (ja) | 適応干渉キャンセル受信機 | |
| Riera-Palou et al. | Variable length equalizers for broadband mobile systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |