KR100804462B1 - 직렬 연결된 양방향 등화기 - Google Patents

직렬 연결된 양방향 등화기 Download PDF

Info

Publication number
KR100804462B1
KR100804462B1 KR1020060043297A KR20060043297A KR100804462B1 KR 100804462 B1 KR100804462 B1 KR 100804462B1 KR 1020060043297 A KR1020060043297 A KR 1020060043297A KR 20060043297 A KR20060043297 A KR 20060043297A KR 100804462 B1 KR100804462 B1 KR 100804462B1
Authority
KR
South Korea
Prior art keywords
equalizer
signal
dfe
output
unit
Prior art date
Application number
KR1020060043297A
Other languages
English (en)
Other versions
KR20070110612A (ko
Inventor
한동석
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020060043297A priority Critical patent/KR100804462B1/ko
Publication of KR20070110612A publication Critical patent/KR20070110612A/ko
Application granted granted Critical
Publication of KR100804462B1 publication Critical patent/KR100804462B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03312—Arrangements specific to the provision of output signals
    • H04L25/03318—Provision of soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 직렬 연결된 양방향 등화기를 제공하기 위한 것으로, 수신 데이터를 입력받고, 훈련신호를 이용하여 수신 데이터를 등화시키는 제 1 등화부와; 상기 제 1 등화부와 직렬로 연결되고, 훈련신호를 이용하여 상기 제 1 등화부에서 출력된 신호를 등화시키는 제 2 등화부와; 상기 제 1 등화부와 상기 제 2 등화부로 훈련신호를 공급하는 계수값 처리부;를 포함하여 구성함으로서, 순방향 등화기와 역방향 등화기를 직렬 연결하여 디지털 통신의 수신 성능을 향상시킬 수 있게 되는 것이다.
등화기, DFE, FF, 비터비, 훈련신호, 순방향 등화기, 역방향 등화기

Description

직렬 연결된 양방향 등화기{Serial connected bi-directional equalizer}
도 1은 일반적인 이산시간 채널 모델을 보인 블록구성도이다.
도 2는 종래 DEF의 구조를 보인 블록구성도이다.
도 3은 종래 BAD 등화기의 구조를 보인 블록구성도이다.
도 4는 본 발명의 일실시예에 의한 직렬 연결된 양방향 등화기의 블록구성도이다.
도 5는 도 4에 대한 브라질 B 채널의 진폭응답을 보인 그래프이다.
도 6은 도 4에 대한 브라질 C 채널의 진폭응답을 보인 그래프이다.
도 7은 도 4에 대한 브라질 D 채널의 진폭응답을 보인 그래프이다.
도 8은 도 5의 브라질 B 채널의 SER 곡선을 보인 그래프이다.
도 9는 도 6의 브라질 C 채널의 SER 곡선을 보인 그래프이다.
도 10은 도 7의 브라질 D 채널의 SER 곡선을 보인 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 제 1 등화부 20 : 제 1 순서 반전부
30 : 제 2 등화부 40 : 제 2 순서 반전부
50 : 계수값 처리부 51 ; 훈련신호 생성부
52 : 제 2 순서 반전부 53 : 제 1 결정부
54 : 제 1 선택부 55 : 제 2 결정부
56 : 제 2 선택부
[1] S. Qureshi, "Adaptive equalization," IEEE Commun. Mag., vol. 20, no.2, pp. 9-16, Mar. 1982.
[2] P. Monsen, "Feedback equalization for fading dispersive channels," IEEE Trans. Inf. Theory, vol. 17, pp. 56-64, Jan. 1971.
[3] S. Ariyavisitakul, "A decision feedback equalizer with time-reversal structure," IEEE J. Sel. Areas Commun., vol. 10, pp. 599-613, Apr. 1992.
[4] J. Balakrishnan and C. R. Johnson Jr., "Bidirectional decision feedback equalizer: infinite length results," in Proc. Asilomar Conf. on Signals, Systems, and Computers, Nov. 2001, pp. 1450-1454.
[5] C. S. McGahey, A. C. Singer, and U. Madhow, "Bad: a bi-directional arbitrated decision feedback equalizer," in Proc. of CISS2000, Mar. 2000.
[6] G. Bauch and V. Franz, "Iterative equalization and decoding for the GSM-system," in Proc. VTC, May 1998, pp. 2262-2266.
[7] N. Al-Dhahir and J. Cioffi, "MMSE decision-feedback equalizers: finite length results," IEEE Trans. Inf. Theory, vol. 41, pp. 961-975, Jul. 1995.
[8] Y. Wu, X. Wang, R. Citta, B. Ledoux, S. Lafleche, and B. Caron, "An ATSC DTV receiver with improved robustness to multipath and distributed transmission environments," IEEE Trans. Broadcast., vol. 50, pp. 32-41, Mar. 2004.
본 발명은 직렬 연결된 양방향 등화기(Bi-directional equalizer)에 관한 것으로, 특히 순방향 등화기(Forward equalizer)와 역방향 등화기(Reverse Equalizer)를 직렬 연결하여 디지털 통신의 수신 성능을 향상시키기에 적당하도록 한 직렬 연결된 양방향 등화기에 관한 것이다.
일반적으로 디지털 통신 시스템에서 필연적으로 발생하는 페이딩(Fading) 현상은 통신 신호의 품질에 절대적인 영향을 주는 요소이다. 이러한 통신 채널에서 발생하는 문제점을 해결하기 위해 채널 부호화 기법을 사용하거나 또는 수신기에서 채널 등화 기법을 사용한다.
그래서 등화기(Equalizer)는 디지털 통신 시스템의 수신기에서 수신성능을 높이기 위하여 사용되는 장치로서, 등화기는 디지털 통신 시스템에서 필연적으로 발생하는 페이딩 현상이나 신호간 간섭(ISI: InterSymbol Interference)에 의해 심볼 에러가 발생하여 이상적인 특성에서 벗어난 왜곡된 수신신호를 처리하여 채널의 특성을 보상함으로써 수신측에서의 심볼 검출시 발생되는 오류를 감소시키는 기능 을 하게 된다.
이와 같은 등화기는 수신단에서 수신되는 신호의 크기와 딜레이 특성을 보상함으로써 송신되는 신호의 전력을 증가시키거나 채널 대역폭을 바꾸지 않고도 통신로의 품질을 높일 수 있는 장점을 가진다.
그리고 등화기는 그 구조에 따라 크게 선형 등화기와 비선형 등화기로 나누어진다(종래기술의 문헌정보 [1], 이하에서는 번호만을 표시함). 대표적인 비선형 등화기로는 결정궤환등화기(decision feedback equalizer, DFE)가 있다([2]). DFE는 등화된 출력을 이용하여 심볼을 복원한 후 다시 등화기에서 등화시키는 피드백 방식을 사용함으로써 우수한 등화 성능을 보인다. 그러나 복원된 심볼이 정확하지 않을 경우, 오류 전파의 문제를 야기하므로 선형 등화기에 비해 성능이 오히려 나빠지는 단점을 가지고 있다. 이러한 오류 전파의 문제를 해결하기 위하여 DFE에 대하여 다양한 연구가 시도되어 왔고, 그 중 괄목할 만한 결과는 F-DFE(Forward Decision Feedback Equalizer, 순방향 DFE)와 R-DFE(Reverse Decision Feedback Equalizer, 역방향 DFE)를 병렬 연결하여, 수신 신호를 F-DFE에 적용함과 동시에 수신된 신호의 순서를 반전시켜 R-DFE에 적용하는 구조의 등화기이다.
특히, 아리야비시타쿨(Ariyavisitakul)은 F-DFE와 R-DFE를 병렬로 사용하여 두 개의 DFE 출력을 선택적으로 사용하는 구조를 제안하였다([3]). 이는 정상적인 신호를 사용하는 F-DFE와 순서가 역전된 신호를 사용하는 R-DFE의 결과 중 MSE(mean square error)가 낮은 쪽의 신호를 선택하는 방법이다.
또한, 발라크리쉬난(Balakrishnan) 등은 병렬 연결된 F-DFE와 R-DFE의 출력 에 대해 MSE를 최소화하는 방향으로 다이버시티 결합하는 구조를 제안하여 성능의 향상을 꾀하였다([4]).
또한 맥가헤이(McGahey) 등은 아리야비시타쿨과 같이 병렬 연결된 두개의 DFE를 사용하면서 두 출력의 판정값을 예측된 채널 전달함수를 통과하게 하여 수신된 신호와 근접한 판정신호를 선택하는 BAD(Bi-directional Arbitrated Decision feedback equalizer) 알고리즘을 제안하였다([5]). 이 알고리즘은 기존의 등화기에 비하여 그 성능을 획기적으로 향상시키는 결과를 가져왔다. 그러나, BAD 알고리즘은 통신채널에 대한 정확한 채널 예측을 필요로 하였고, 또한 단지 하드(hard)한 결정 출력을 제공하는 문제점이 있었다. 나아가, BAD 알고리즘은 이진 변조 방식에서는 우수한 성능을 보이지만, 다중-레벨 변조 방식에서는 성능이 저하되는 문제점 또한 있었다. 이는 F-DFE와 R-DFE로부터 하드하게 결정된 출력이 최종 출력의 선택을 위해 사용되어졌기 때문이다.
이에, 본 발명에서는 BAD 알고리즘의 문제점을 해소하기 위하여 F-DFE의 출력을 이어지는 R-DFE의 입력으로 사용하는 직렬 접속된 양방향 DFE(Serial connected Bi-directional Decision Feedback Equalizer, SB-DFE)를 제안하기에 이르렀다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 순방향 등화기와 역방향 등화기를 직렬 연결하여 디지털 통신의 수신 성능을 향상시킬 수 있는 직렬 연결된 양방향 등화기를 제공하는데 있 다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 직렬 연결된 양방향 등화기는,
수신 데이터를 입력받고, 훈련신호를 이용하여 수신 데이터를 등화시키는 제 1 등화부와; 상기 제 1 등화부와 직렬로 연결되고, 훈련신호를 이용하여 상기 제 1 등화부에서 출력된 신호를 등화시키는 제 2 등화부와; 상기 제 1 등화부와 상기 제 2 등화부로 훈련신호를 공급하는 계수값 처리부;를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.
이하, 상기와 같은 본 발명, 직렬 연결된 양방향 등화기의 기술적 사상에 따른 일실시예를 도면을 참조하여 설명하면 다음과 같다.
도 4는 본 발명의 일실시예에 의한 직렬 연결된 양방향 등화기의 블록구성도이다.
이에 도시된 바와 같이, 수신 데이터를 입력받고, 훈련신호를 이용하여 수신 데이터를 등화시키는 제 1 등화부(10)와; 상기 제 1 등화부(10)와 직렬로 연결되고, 훈련신호를 이용하여 상기 제 1 등화부(10)에서 출력된 신호를 등화시키는 제 2 등화부(30)와; 상기 제 1 등화부(10)와 상기 제 2 등화부(10)로 훈련신호를 공급하는 계수값 처리부(50);를 포함하여 구성된 것을 특징으로 한다.
상기 직렬 연결된 양방향 등화기는, 상기 제 1 등화부(10)에서 출력된 신호의 순서를 역으로 바꾸어 상기 제 2 등화부(30)로 전달하는 제 1 순서 반전부(20) 와; 상기 제 2 등화부(30)에서 출력된 순서를 역으로 바꾸어 출력시키는 제 2 순서 반전부(40);를 더 포함하여 구성된 것을 특징으로 한다.
상기 계수값 처리부(50)는, 훈련신호를 생성하는 훈련신호 생성부(51)와; 상기 훈련신호 생성부(51)에서 출력된 훈련신호의 순서를 역으로 바꾸어 출력시키는 제 3 순서 반전부(52)와; 상기 제 1 등화부(10)에서 출력되는 신호를 입력받아 소프트 결정을 수행하는 제 1 결정부(53)와; 상기 훈련신호 생성부(51)에서 생성된 훈련신호를 입력받고, 상기 제 1 결정부(53)에서 소프트 결정된 신호를 입력받아 선택하여 상기 제 1 등화부(10)로 전달하는 제 1 선택부(54)와; 상기 제 2 등화부(30)에서 출력되는 신호를 입력받아 소프트 결정을 수행하는 제 2 결정부(55)와; 상기 제 3 순서 반전부(52)에서 순서 반전된 훈련신호를 입력받고, 상기 제 2 결정부(55)에서 소프트 결정된 신호를 입력받아 선택하여 상기 제 2 등화부(30)로 전달하는 제 2 선택부(56);를 포함하여 구성된 것을 특징으로 한다.
상기 제 1 등화부(10) 및 상기 제 2 등화부(10)는, 각각 F-DFE와 R-DFE 중에서 어느 하나로 구성된 것을 특징으로 한다.
상기 제 1 등화부(10) 및 상기 제 2 등화부(10)는, 각각 선형 또는 비선형 등화기로 구성된 것을 특징으로 한다.
상기 제 1 등화부(10)는, 등화된 신호
Figure 112006033602059-pat00001
를 생성하여 출력하는 것을 특징으로 한다.
상기 제 1 등화부(10)는, 등화된 후 최적의 출력
Figure 112006033602059-pat00002
을 다음과 같이 생성하고,
Figure 112006033602059-pat00003
여기서
Figure 112006033602059-pat00004
은 MMSE(minimum mean-square error) 조건에 기초한 최적 출력 SNR(signal to noise ratio)이고,
Figure 112006033602059-pat00005
는 최적 순방향 필터의 계수이며,
Figure 112006033602059-pat00006
는 행렬의 전치(transpose) 인 것을 특징으로 한다.
상기 제 1 등화부(10)에서 출력되는 신호에서 프리커서 항목은, 상기 제 2 등화부(30)에 의해 제거되도록 하는 것을 특징으로 한다.
이와 같이 구성된 본 발명에 의한 직렬 연결된 양방향 등화기의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 발명은 순방향 등화기와 역방향 등화기를 직렬 연결하여 디지털 통신의 수신 성능을 향상시키고자 한 것이다.
종래의 양방향 DFE는 일반적인 DFE와 비교하여 하드웨어의 복잡성이 크게 증가하지 않으면서도 매우 향상된 비트오율 성능을 보이고 있다([3], [4], [5]). 반복 등화 기법을 사용하는 터보 등화기([6])는 송신기의 채널 부호 기법의 하나로 사용되는 인터리빙 기법을 활용하여 우수한 등화 성능을 보인다. 그러나 매우 복잡한 심볼 결정 알고리즘을 따르기 때문에 계산량이 매우 복잡한 단점을 가진다. 본 발명은 채널 부호화의 인터리버를 활용하고 복잡한 MAP(maximum a posteriori probability) 검파기를 사용한 터보 등화기([6])와는 달리 간단한 구조를 가진다.
이러한 본 발명의 구성 및 동작에 대해 좀더 상세히 설명하면 다음과 같다.
1. 시스템 모델 및 역방향 DFE
도 1은 일반적인 이산시간 채널 모델을 보인 블록구성도이다.
본 발명에서 고려된 통신 채널은 도 1에 도시한 바와 같은 이산 시간 모델이다. 그래서 분산이 1인 신호간 독립이고 동일한 분포를 가지는 i.i.d.(independent and identically distributed) 특성을 가지는 데이터 패킷
Figure 112006033602059-pat00007
이 전송된다고 가정한다.
이 신호가 임펄스 응답이
Figure 112006033602059-pat00008
인 이산 채널을 통과하여 수신기에 평균이 0이고 분산이
Figure 112006033602059-pat00009
인 부가성 백색 가우스 잡음(Additive White Gaussian Noise, AWGN)
Figure 112006033602059-pat00010
이 첨가될 때, 수신 신호(received sequence)는 다음의 수학식 1과 같이 표현된다.
Figure 112006033602059-pat00011
도 2는 종래 DEF의 구조를 보인 블록구성도이다.
그래서 일반적으로 DFE는 도 2에서와 같은 피드백 구조를 가진다. 즉, DFE는 피드포워드 필터(Feedforward Transversal Filter), 피드백 필터(Feedback Transversal Filter), 심볼 판정기(Symbol-by-symbol Detector)로 구성된다. 피드포워드 필터는 수신된 신호를 입력으로 사용하고, 피드백 필터는 판정된 등화기 출력
Figure 112006033602059-pat00012
을 입력으로 사용한다. 피드포워드 필터와 피드백 필터의 출력이 더해져서 다음의 수학식 2와 같은 등화된 최종 출력 신호 z[n]을 얻게 된다.
Figure 112006033602059-pat00013
여기서,
Figure 112006033602059-pat00014
와
Figure 112006033602059-pat00015
은 각각 피드포워드와 피드백 필터의 계수이다.
MMSE(minimum mean-square error) 조건을 이용한 적응 LMS(least mean square) 알고리즘을 이용하면 이산 시각 n 때의 DEF 계수는 다음의 수학식 3 및 수학식 4에서와 같이 갱신된다.
Figure 112006033602059-pat00016
Figure 112006033602059-pat00017
여기서, μ1, μ2는 순방향과 역방향 필터의 수렴 속도를 결정짓는 단계 상수이다. e[n]은 등화기 출력에서의 에러로서, 알고 있는 신호가 입력되는 훈련 기간(Training Period) 동안에는
Figure 112006033602059-pat00018
이 되고, 훈련 신호가 없는 구간 동안에는
Figure 112006033602059-pat00019
의 블라인드 방법으로 에러를 예측하게 된다.
2. BAD( Bi -directional Arbitrated Decision feedback equalizer) 알고리즘
도 3은 종래 BAD 등화기의 구조를 보인 블록구성도이다. 이러한 도 3은 맥가헤이(McGahey) 등이 제안한 BAD 등화기를 보인 것이다.
BAD 등화기는, 도 3에서와 같이, F-DFE와 수신 신호의 입력 순서를 반전시킨 R-DFE를 병렬로 연결하여 동작시킨다. 또한 R-DFE의 출력 순서는 다시 반전시켜 신호의 순서를 정상화시킨다.
그리고 두 개의 DFE의 출력
Figure 112006033602059-pat00020
과
Figure 112006033602059-pat00021
은 각각 동일한 예측 채널 필터
Figure 112006033602059-pat00022
를 거쳐 다음의 수학식 5 및 수학식 6에서와 같이
Figure 112006033602059-pat00023
와
Figure 112006033602059-pat00024
을 생성한다.
Figure 112006033602059-pat00025
Figure 112006033602059-pat00026
BAD 등화기에서 가장 중요한 역할을 하는 것은 중재기(arbitrator)로서 다음의 수학식 7 내지 9에서와 같은 기준에 따라 최종 신호
Figure 112006033602059-pat00027
을 결정한다.
Figure 112006033602059-pat00028
Figure 112006033602059-pat00029
Figure 112006033602059-pat00030
여기서,
Figure 112006033602059-pat00031
는 출력
Figure 112006033602059-pat00032
및
Figure 112006033602059-pat00033
으로부터 추정하려는 최종 신호 을 결정하기 위해 순방향 및 역방향 DFE의 재생성된 입력신호를 통해 결정된 신호의 신뢰성을 찾기 위한 윈도우의 크기이다. 얻기 위한 최종 신호 이외에 주변 신호를 함께 이용함으로써 AWGN의 평균이 0인 특성을 이용하여 잡음의 영향을 최소화할 수 있다. 이에 따라 최종 수신 신호
Figure 112006033602059-pat00035
은 수학식 9에서와 같이 얻을 수 있다.
이와 같이 순방향과 역방향 DFE를 동작시키면, 순방향 DFE의 결정신호의 오류와 역방향 DFE 결정신호의 오류의 위치가 달라 터보 등화기([6])와 같은 효과를 얻을 수 있다.
그러나, BAD 알고리즘의 경우에는 통신 채널의 특성을 정확히 알아야만 하기 때문에 정확한 채널 예측을 필요로 하는 문제점이 있었다. 또한 BAD 알고리즘은 하 드한 결정(hard decision) 출력만을 생성하기 때문에 소프트한 결정(soft decision)의 비터비(Viterbi) 디코더와는 함께 사용할 수 없는 한계도 있었다.
3. 직렬 연결된 양방향 등화기( SB - DFE )
도 4는 본 발명의 일실시예에 의한 직렬 연결된 양방향 등화기의 블록구성도이다.
여기서 도 4에서는 제 1 등화부(10)는 F-DFE로 설정하고, 제 2 등화부(30)는 R-DFE 설정한 예를 보였다. 그러나 제 1 등화부(10)를 R-DFE로 설정하고, 제 2 등화부(30)를 F-DFE로 설정하는 것도 가능하다. 또한 제 1 등화부(10)와 제 2 등화부(30)를 DFE 방식이 아닌 FF(feedforward) 방식으로 설정하는 등 다른 방식의 등화기를 적용하는 것도 가능하다. 본 발명에 대한 상세한 설명에서는 제 1 등화부(10)는 F-DFE로 설정하고, 제 2 등화부(30)는 R-DFE 설정한 예를 중심으로 설명한다.
먼저 F-DFE인 제 1 등화부(10)는 수신신호를 입력받은 다음 첫 번째로 등화된 출력인
Figure 112006033602059-pat00036
를 생성한다. 그러면 F-DFE에서 출력되는 패킷은 제 1 순서 반전부(20)에서 입력 신호의 순서가 역으로 바뀌어진 다음 R-DFE인 제 2 등화부(30)로 들어간다. 그리고 패킷은 R-DFE(30)에 의해 다시 등화된다.
R-DFE(30)에서 출력된 패킷은 다시 제 2 순서 반전부(40)에서 순서가 역으로 바뀐 다음 최종적으로 등화된 신호인
Figure 112006033602059-pat00037
로 생성된다.
최종 출력인
Figure 112006033602059-pat00038
는 소프트 디코딩(soft decoding)을 수행하는 비터비 디코더로 입력되도록 사용될 수 있다.
또한 훈련신호 생성부(51)에서 생성된 훈련신호(Training Sequence)는 F-DFE(10)와 R-DFE(30) 모두에서 적응(adaptation)을 위해 사용된다.
페이로드 데이터 주기 동안의 등화를 위하여 블라인드 등화(blind equalization)는 훈련신호 대신 각각의 DFE(10)(30)의 하드한 결정 출력(hard decided output)을 적응을 위해 사용한다. 적응 알고리즘은 수학식 3 및 수학식 4와 동일하다.
수신 데이터가 제 1 등화부(10)인 F-DFE에 의해 등화된 후 최적의 출력
Figure 112006033602059-pat00039
는 다음의 수학식 10과 같이 표현할 수 있다.
Figure 112006033602059-pat00040
여기서
Figure 112006033602059-pat00041
은 MMSE(minimum mean-square error) 조건에 기초한 최적 출력 SNR(signal to noise ratio)이고,
Figure 112006033602059-pat00042
는 최적 순방향 필터 의 계수이며,
Figure 112006033602059-pat00043
는 행렬의 전치(transpose)이다. 그래서 프리커서 항목(precursor terms)은 DFE에 의해 제거될 수 없다. 프리커서 항목은 순서 반전과 다음의 DFE에 의해 제거된다.
SB-DFE의 장점은 병렬 DFE 구조에서 필요로 했던 채널 추정(estimation)과 중재(arbitration)를 더 이상 요구하지 않는다는 점이다. 게다가 최종 출력은 소프트 결정 디코딩에 사용될 수 있고, 더욱더 향상된 성능을 보여줄 수 있게 된다.
선형 등화기는 SB-DFE의 프론트엔드(front end)에서 F-DFE 대신에 오류 전파 현상을 감소시키도록 일방향으로 사용될 수 있다. 그러나 선형 등화기는 수신 신호에서 다중 경로를 제거하는 동안 채널 보다 더 긴 다중 경로를 항상 생성한다. 그래서 이는 동일한 성능을 위해 DFE 보다 더 긴 탭(tap)을 가진 필터를 요구하게 된다. 다음의 R-DFE는 프론트(front)에서 선형 등화기로 순서 반전됨에 따라 발생하는 긴 프리-고스트(pre-ghost)를 경험하게 된다. 이는 등화기의 성능을 나빠지게 하는 요소이다.
SB-DFE와 BAD는 두 개의 DFE를 사용하기 때문에 계산 부담이 DFE의 두 배가 된다. 그러나 BAD는 F-DFE와 R-DFE 사이의 신뢰할 만한 결정 출력을 위해 채널 추정과 MSE 계산을 수행하기 때문에 부가적인 복잡성이 요구된다. 반면에 본 발명에 의한 SB-DFE는 이러한 부가적인 복잡성이 요구되지 않는다.
4. 성능 분석
본 발명에서 제안한 직렬 연결된 양방향 등화기의 우수성을 보이기 위해 ATSC(Advanced Television Systems Committee) DTV(Digital Television) 방송에 사용되는 8-VSB(Vestigial Side-Band, 잔류측대역) 변조를 위한 종래의 일반적인 F-DFE와 BAD의 성능을 함께 비교하였다.
고려된 채널은 DTV의 수신 성능 평가를 위해 사용되는 브라질 테스트 채널([8])이다. 브라질 채널은 A부터 E 까지의 다섯 개의 모델로 구성된다. 이 중에서 심각한 페이딩을 생성하는 세 개의 채널인 B, C, D 채널은 성능 평가를 위해 사용된다. 이러한 브라질 B, C, D 채널들의 지연과 감쇄 특성은 다음의 표 1에 보였다.
채널 B (지연[μs]/감쇄[dB] 채널 C (지연[μs]/감쇄[dB] 채널 D (지연[μs]/감쇄[dB]
경로1 0.0 / 0.0 0.0 / 2.8 0.15 / 0.1
경로2 0.3 / 12.0 0.089 / 0.0 0.63 / 3.8
경로3 3.5 / 4.0 0.419 / 3.8 2.22 / 2.6
경로4 4.4 / 7.0 1.506 / 0.1 3.05 / 1.3
경로5 9.5 / 15.0 2.322 / 2.5 5.86 / 0.0
경로6 12.7 / 22.0 2.799 / 1.3 5.93 / 2.8
또한 도 5는 도 4에 대한 브라질 B 채널의 진폭응답을 보인 그래프이고, 도 6은 도 4에 대한 브라질 C 채널의 진폭응답을 보인 그래프이며, 도 7은 도 4에 대한 브라질 D 채널의 진폭응답을 보인 그래프이다. 여기서 채널 B는 12.7μs에서 상대적으로 긴 지연 경로에 의해 클로즈드 널(closed nulls)을 생성한다. 그러나 널은 다른 채널의 널과 피상적으로 비교된다. 채널 C는 다중 경로가 매우 밀집되어 있고 그들의 증폭이 매우 유사하기 때문에 매우 강한 레일리 페이딩 채널(Rayleigh fading channel)을 보여준다. 채널 D는 또한 레일리 페이딩 채널을 보여준다. 이러한 C 채널과 D 채널은 전형적인 실내조건을 대표한다.
260414 심볼은 SB-DFE와 BAD에서 블록 처리된다. 이러한 필드에서 마지막의 몇 개 심볼은 다음 필드의 등화를 위해 재사용된다. 10414640 심볼에서 40 필드 전체는 성능 평가를 위해 사용된다. 피드포워드와 피드백 필터의 길이는 각각 500 탭이다. BAD 시스템에서 중재기의 윈도우 크기는 300으로 설정되고, 이러한 설정은 몬테카를로(Monte Carlo) 시뮬레이션에 기반하여 최고의 성능을 제공한다. 완전한 채널 평가기는 BAD를 위해 고려되어야 한다. 스텝 크기는 모든 등화기에 대해 10-4이다.
SNR에 따르는 SER(Symbol Error Rates)은 성능 평가를 위해 고려되어야 한다. 8-VSB HDTV(High Definition TeleVision, 고화질 텔레비전) 시스템에서, 20%의 SER을 생성하는 SNR은 TOV(threshold of visibility)라고 부른다([7]). TOV는 성능 평가를 위해서는 중요한 항목이다. SNR이 TOV 보다 더 클 때, 스크린의 화상은 비터비와 리드 솔로몬(Reed-Solomon) 디코더 등에 의한 채널 디코딩 처리에 의해 구현된다.
도 8은 도 5의 브라질 B 채널의 SER 곡선을 보인 그래프이다.
그래서 도 8에서와 같이, 브라질 B 채널에서 SB-DFE의 TOV는 18.3dB이고, BAD의 TOV는 19dB이며, F-DFE의 TOV는 19.3dB이다. 그러므로 SB-DFE는 B 채널에서 F-DFE에 비해 1dB의 이득을 획득하며, BAD 시스템에 비해 0.7dB의 이득을 획득함을 알 수 있다.
도 9는 도 6의 브라질 C 채널의 SER 곡선을 보인 그래프이다.
그래서 도 9에서와 같이, 브라질 C 채널에서 SB-DFE의 TOV는 14.7dB이고, BAD의 TOV는 16dB이며, F-DFE의 TOV는 16dB이다. 그러므로 SB-DFE는 C 채널에서 F-DFE와 BAD 시스템에 비해 1.3dB의 이득을 획득함을 알 수 있다.
도 10은 도 7의 브라질 D 채널의 SER 곡선을 보인 그래프이다.
그래서 도 10에서와 같이, 브라질 D 채널에서 SB-DFE의 TOV는 16.4dB이고, BAD의 TOV는 17.8dB이며, F-DFE의 TOV는 18.0dB이다. 그러므로 SB-DFE는 B 채널에서 F-DFE에 비해 1.4dB의 이득을 획득하며, BAD 시스템에 비해 1.6dB의 이득을 획득함을 알 수 있다.
이와 같이 SB-DFE는 C 채널과 D 채널과 같은 강한 페이딩에서 큰 성능 향상을 보임을 알 수 있다.
SNR이 증가함에 따라 BAD의 성능은 크게 증가한다. 그러나 이러한 성능 증가는 BAD가 하드 결정 출력만을 생성하기 때문에 중요하지 않게 된다. BAD가 낮은 SNR에서 심각한 성능 하락을 보이는 것은 BAD의 하드 결정에서의 심볼 오류의 가능성에 기인한다. 성능 평가에서의 불완전한 채널 평가 때문에 BAD 시스템의 성능 하락은 더욱 커지는데, 이 때문에 SB-DFE의 SNR 이득은 성능 평가에서 얻은 결과 보다 더 클 것이다.
이처럼 본 발명은 순방향 등화기와 역방향 등화기를 직렬 연결하여 디지털 통신의 수신 성능을 향상시키게 되는 것이다.
이상에서 살펴본 바와 같이, 본 발명에 의한 직렬 연결된 양방향 등화기는 순방향 등화기와 역방향 등화기를 직렬 연결하여 디지털 통신의 수신 성능을 향상시킬 수 있는 효과가 있게 된다.
이상에서 본 발명의 바람직한 실시예에 한정하여 설명하였으나, 본 발명은 이에 한정되지 않고 다양한 변화와 변경 및 균등물을 사용할 수 있다. 따라서 본 발명은 상기 실시예를 적절히 변형하여 응용할 수 있고, 이러한 응용도 하기 특허청구범위에 기재된 기술적 사상을 바탕으로 하는 한 본 발명의 권리범위에 속하게 됨은 당연하다 할 것이다.

Claims (8)

  1. 삭제
  2. 수신 데이터를 입력받고, 훈련신호를 이용하여 수신 데이터를 등화시키는 제 1 등화부와;
    상기 제 1 등화부와 직렬로 연결되고, 훈련신호를 이용하여 상기 제 1 등화부에서 출력된 신호를 등화시키는 제 2 등화부와;
    상기 제 1 등화부와 상기 제 2 등화부로 훈련신호를 공급하는 계수값 처리부와;
    상기 제 1 등화부에서 출력된 신호의 순서를 역으로 바꾸어 상기 제 2 등화부로 전달하는 제 1 순서 반전부와;
    상기 제 2 등화부에서 출력된 순서를 역으로 바꾸어 출력시키는 제 2 순서 반전부;를 포함하는 것을 특징으로 하는 직렬 연결된 양방향 등화기.
  3. 청구항 2에 있어서, 상기 계수값 처리부는,
    훈련신호를 생성하는 훈련신호 생성부와;
    상기 훈련신호 생성부에서 출력된 훈련신호의 순서를 역으로 바꾸어 출력시키는 제 3 순서 반전부와;
    상기 제 1 등화부에서 출력되는 신호를 입력받아 소프트 결정을 수행하는 제 1 결정부와;
    상기 훈련신호 생성부에서 생성된 훈련신호를 입력받고, 상기 제 1 결정부에서 소프트 결정된 신호를 입력받아 선택하여 상기 제 1 등화부로 전달하는 제 1 선택부와;
    상기 제 2 등화부에서 출력되는 신호를 입력받아 소프트 결정을 수행하는 제 2 결정부와;
    상기 제 3 순서 반전부에서 순서 반전된 훈련신호를 입력받고, 상기 제 2 결정부에서 소프트 결정된 신호를 입력받아 선택하여 상기 제 2 등화부로 전달하는 제 2 선택부;를 포함하여 구성된 것을 특징으로 하는 직렬 연결된 양방향 등화기.
  4. 청구항 2 또는 청구항 3에 있어서, 상기 제 1 등화부 및 상기 제 2 등화부는,
    각각 F-DFE와 R-DFE 중에서 어느 하나로 구성된 것을 특징으로 하는 직렬 연결된 양방향 등화기.
  5. 청구항 2 또는 청구항 3에 있어서, 상기 제 1 등화부 및 상기 제 2 등화부는,
    각각 선형 또는 비선형 등화기로 구성된 것을 특징으로 하는 직렬 연결된 양방향 등화기.
  6. 청구항 2 또는 청구항 3에 있어서, 상기 제 1 등화부는,
    등화된 신호
    Figure 112007055068061-pat00044
    를 생성하여 출력하는 것을 특징으로 하는 직렬 연결된 양방향 등화기.
  7. 청구항 2 또는 청구항 3에 있어서, 상기 제 1 등화부는,
    등화된 후 최적의 출력
    Figure 112007055068061-pat00045
    을 다음과 같이 생성하고,
    Figure 112007055068061-pat00046
    여기서
    Figure 112007055068061-pat00047
    은 MMSE(minimum mean-square error) 조건에 기초한 최적 출력 SNR(signal to noise ratio)이고,
    Figure 112007055068061-pat00048
    는 최적 순방향 필터의 계수이며,
    Figure 112007055068061-pat00049
    는 행렬의 전치인 것을 특징으로 하는 직렬 연결된 양방향 등화기.
  8. 청구항 7에 있어서, 상기 제 1 등화부에서 출력되는 신호에서 프리커서 항목은,
    상기 제 2 등화부에 의해 제거되도록 하는 것을 특징으로 하는 직렬 연결된 양방향 등화기.
KR1020060043297A 2006-05-15 2006-05-15 직렬 연결된 양방향 등화기 KR100804462B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060043297A KR100804462B1 (ko) 2006-05-15 2006-05-15 직렬 연결된 양방향 등화기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060043297A KR100804462B1 (ko) 2006-05-15 2006-05-15 직렬 연결된 양방향 등화기

Publications (2)

Publication Number Publication Date
KR20070110612A KR20070110612A (ko) 2007-11-20
KR100804462B1 true KR100804462B1 (ko) 2008-02-20

Family

ID=39089811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060043297A KR100804462B1 (ko) 2006-05-15 2006-05-15 직렬 연결된 양방향 등화기

Country Status (1)

Country Link
KR (1) KR100804462B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102224640B1 (ko) * 2019-09-04 2021-03-08 국방과학연구소 오류 전파 검출에 기반하는 양방향 등화 장치 및 그 방법, 그 방법을 프로세서가 수행하도록 하기 위한 명령어를 포함하는 컴퓨터 판독 가능한 기록매체 및 컴퓨터 프로그램

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050018794A1 (en) 2003-07-22 2005-01-27 Xiangguo Tang High speed, low-cost process for the demodulation and detection in EDGE wireless cellular systems
KR20050041678A (ko) * 2003-10-31 2005-05-04 엘지전자 주식회사 잔류측파대 디지털 텔레비전 시스템용 결정궤환 등화기의초기화 방법 및 장치
JP2005159466A (ja) 2003-11-20 2005-06-16 Sanyo Electric Co Ltd 等化方法およびそれを利用した受信装置
KR20060039961A (ko) * 2004-11-04 2006-05-10 에스케이 텔레콤주식회사 칩 등화 기법을 이용한 위성 방송 수신 성능 개선 방법 및장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050018794A1 (en) 2003-07-22 2005-01-27 Xiangguo Tang High speed, low-cost process for the demodulation and detection in EDGE wireless cellular systems
KR20050041678A (ko) * 2003-10-31 2005-05-04 엘지전자 주식회사 잔류측파대 디지털 텔레비전 시스템용 결정궤환 등화기의초기화 방법 및 장치
JP2005159466A (ja) 2003-11-20 2005-06-16 Sanyo Electric Co Ltd 等化方法およびそれを利用した受信装置
KR20060039961A (ko) * 2004-11-04 2006-05-10 에스케이 텔레콤주식회사 칩 등화 기법을 이용한 위성 방송 수신 성능 개선 방법 및장치

Also Published As

Publication number Publication date
KR20070110612A (ko) 2007-11-20

Similar Documents

Publication Publication Date Title
EP1497916B1 (en) Decision feedback equalizer
US7668264B2 (en) Apparatus and method of decision feedback equalization in terrestrial digital broadcasting receiver
KR100539248B1 (ko) 결정 피드백 이퀄라이저 및 피드백 필터 계수 업데이트 방법
EP1038365B1 (en) Method and device for improving DFE performance in a Trellis-coded system
KR100728257B1 (ko) 채널 특성 변화를 이용한 판정 궤환 등화 장치 및 그 방법
JP2011035919A (ja) Ｈｄｔｖ受信器用連結等化器／トレリス復号器アーキテクチャ
CA2482815C (en) Kalman-viterbi joint channel equalizer
Zhu et al. Single carrier frequency domain equalization with noise prediction for broadband wireless systems
Balakrishnan et al. Time-reversal diversity in decision feedback equalization
KR100804462B1 (ko) 직렬 연결된 양방향 등화기
US7382826B2 (en) Method and apparatus for the control of a decision feedback equalizer
Oh et al. Bidirectional equalizer arbitrated by Viterbi decoder path metrics
Ghosh Co-channel interference cancellation for hdtv receivers
Han Serially connected bi-directional DFE suitable for 8-VSB modulation
Kim et al. Fast initialization of equalizers for VSB-based DTV transceivers in multipath channel
Mak et al. Detection of trellis-coded modulation on time-dispersive channels
Wong et al. Trellis-based conflict resolution for bidirectional decision-feedback equalization
Jeong et al. Turbo equalizations for broadband transmission on category 6 cable
Georgoulakis et al. An efficient decision feedback equalizer for the ATSC DTV receiver
Park et al. An efficient equalizer architecture using tap allocation memory for HDTV channel
Elgenedy et al. Iterative Bi-directional Kalman-DFE equalizer for the high data rate HF waveforms in the HF channel
Oh et al. Bidirectional DFE Arbitrated by Viterbi Decoder Path Metrics
Wang et al. Diversity combining with novel fixed delay MD decoder for fast time-varying fading channels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150710

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee