KR101506747B1 - 효율적인 신호 보간을 위한 방법 및 장치 - Google Patents

Abstract

하나 이상의 실시예들에서, 오버샘플링 방법 및 대응하는 오버샘플링 회로는 오버샘플링된 신호의 다운스트림 프로세싱에 의해 사용되지 않는 오버샘플링된 신호에서의 샘플링 위상들을 결정하고 그리고 사용되지 않는 샘플링 위상들에 대응하는 오버샘플링된 신호에 대한 출력값들의 산출을 스킵함으로써 오버샘플링된 신호를 효율적으로 생성한다. 통신 수신기 실싱예에서, 사용되지 않는 샘플링 위상들을 결정하는 것은 오버샘플링된 신호가 도출되는 수신된 통신 신호의 현재 추정되는 다중경로 지연들에 대해, 오버샘플링된 신호에서 어떤 샘플링 위상들이 공지된 프로세싱 지연 할당 제약들을 갖는 다운스트림 프로세싱 회로에 의해 사용되지 않을지를 결정하는 것을 포함한다. 공지된 지연 할당 제약들은 예를 들어 레이크 핑커 배치 제약들 또는 채널 이퀄라이저 탭 탭 배치 제약들을 포함한다.

신호 보간, 나이퀘스트 기준, 다운스트림 프로세싱, 레이트 수신기 회로.

Description

효율적인 신호 보간을 위한 방법 및 장치{METHOD AND APPARATUS FOR EFFICIENT SIGNAL INTERPOLATION}

본 발명은 일반적으로 신호 프로세싱(processing)에 관한 것으로서, 특히 신호 보간 프로세싱에 관한 것이다.

통상적인 디지털 통신 수신기는 기저대역 수신 아날로그 신호들을 자체의 "프론트 종단(front-end)" 회로들로 출력할 때에 대응하는 이산 시간 시퀀스(sequence)의 양자화된 값들로 변환한다. 기본 나이퀘스트 기준(fundamental Nyquist criterion)에 따르면, 자체의 최대 주파수 2배 이상의 기저대역 아날로그 신호를 샘플링함으로써 결과 이산-시간 시퀀스가 정보의 손실 없이 아날로그 기저대역 신호를 모델링(modeling)하도록 한다.

그러나, 필터링(filtering) 등과 같은 실제의 디지털 신호 프로세싱(processing) 알고리즘들은 아날로그 기저대역 신호가 오버샘플링(oversampling)되는 경우(이산-시간 시퀀스를 생성하기 위해서 사용되는 샘플링 속도가 나이퀘스트 속도 이상임을 의미한다)에 더 용이하게 구현될 수 있다. 예를 들어, 광대역 CDMA(WCDMA) 신호 프로세싱의 맥락에서, 실제 최소 샘플 속도는 "칩(chip)" 당 1.22 샘플과 같고, 이는 수신된 신호에서 0.82 칩당 하나의 이산-시간 샘플로 변환 된다. 그러나, 3/4 칩당 하나의 샘플이 보다 실제적인 "디지털 친화적" 최소 샘플링 레퍼런스(reference)를 제공하는데, 왜냐하면 상기 레퍼런스가 디지털 프로세싱 구현 고려 사항으로 제공되기 때문이다. 상기 최소에 대하여, 수신기 오버샘플링 속도는 1/2 칩당 하나의 샘플에서 2×오버샘플링("OS2"), 또는 1/4 칩당 하나의 샘플에서 4×오버샘플링("OS4")을 포함한다.

수신기 아키텍쳐(architecture) 및 동작은 적어도 부분적으로 바람직한 오버샘플링 파라미터들을 결정한다. 예를 들어, WCDMA 시스템에서 공동 수신기 설계를 나타내는 레이크(Rake) 수신기 구조들을 고려하자. 레이크 수신기는 수신기가 이용가능한 신호 에너지를 최대로 이용하기 위해서 수신된 신호의 다중경로 카피(copy)들을 역확산하고 결합한다. 간소화된 모델에서, 레이크 수신기에서의 각각의 역확산 "핑거(finger)"는 수신된 신호― 샘플링된 이산-시간 시퀀스에 의해 표현되는 ―를 적절하게 지연(delay)된 레퍼런스 역확산 시퀀스와 상관시키는 것에 기초하여, 하나의 무선 전파 경로에 대응하는 송신 신호의 한 카피를 프로세싱할 수 있다. 그리고 나서 레이크 수신기는 일련의 결합 가중치를 이용하여 각각의 핑거에서의 상관 결과들(역확산 값들)을 합한다.

간소화로써, 개별 레이크 핑거들의 지연 간격은 나이퀘스트 최소를 따르고 "실제적인" WCDMA 레이크 수신기 어플리케이션에서, 3/4 칩의 최소 거리는 최소 핑거 배치에 대한 편리한 선택을 나타낸다고 가정할 수 있다. 그 최소 분리 및 핑거 배치에 기반한 비 그리드(non-grid)를 가정함으로써, 핑거들은 1/4 칩의 배수인 임의의 지연에 이를 수 있다. 그리드-기반 핑커 배치에 있어서, 핑거들이 개별 물리적 경로 지연과 정합하도록 배치되는 대신에 신호 에너지의 영역들을 포괄하도록 배치되는 경우, 핑거 지연들은 3/4 칩의 배수에 이른다.

그럼에도, 1/4 칩 간격에 대응하는 샘플들은 3/4 칩 최소 간격이 허용되도록 생성되어야 한다. 희망하는 OS4 샘플들을 획득하는 하나의 방법은 OS2 시퀀스를 업샘플링하고(OS2 시퀀스의 매 초 샘플에 대해 영(zero)을 삽입하는 것) 그리고 OS4 속도에서 소정의 수효의 필터 탭(tap)들로 구성된 유한 임펄스 응답(Finite Impulse Response: FIR) 필터를 적용하는 것을 포함한다. 결과적인 OS4 스퀀스는 OS2 시퀀스와 비교하여 추가적인 정보를 담고 있지 않더라도, 이는 간소한 레이크 구조의 사용으로 수신된 부호 시퀀스의 최상의 복조를 달성하도록 한다.

그러나, 그리드 기반 핑거 배치가 사용될 때, 1/4 칩의 모든 배수들에 대응하는 모든 샘플들이 역확산 시에 반드시 필요한 것이 아님을 당업자는 인식할 것이다. 궁극적으로 사용되지 않는 샘플들을 획득하기 위해 OS2 시퀀스를 보간하는 것은 불필요한 프로세싱의 소모를 의미하며 수신기 전력을 소비한다. 물론, 다른 그리드 간격/위상 파라미터들에 대해 그리고 또한 비 그리드 배치에 있어서도 동일한 문제가 발생한다.

유사한 문제들이 칩 이퀄라이저(equalizer) 및 다른 부분적 이격 이퀄라이저 구조들에서 발생한다. 채널 이퀄라이저들은, 부호 간 간섭(Inter-Symbol- Interference)(ISI)으로 인해서 발생되는, 수신 CDMA에서의 코드 직교성(code orthogonality)에 대한 손실을 보상하기 위해 다중 경로 채널 특성(경로 지연 및 계수)의 정보를 사용한다. 그러나, 모든 지연들이 소정의 (탭) 지연 분해능에 대해 사용되는 것은 아니다. 전파 채널 탭들이 이격되는 정도를 인지하는 것은 채널 평가 프로세싱으로부터 인지되기 때문에, 수신기로 하여금 감소된 수효의 이퀄라이저 채널 탭들을 선택하여 동등화(equilization) 프로세싱을 하도록 한다. 즉, 특정 다중 채널 실현을 위해서 감소된 탭 채널 이퀄라이저를 공식화할 수 있고 이 감소된 수효의 탭들은 오버 샘플링된 기저대역 신호로부터 샘플들의 제한된 하위 세트에만 대응한다. 예를 들어, (1, 1.25, 1.5, 1.75, 2.0, 2.25,...)에서의 가능한 동등화 탭들 및 (0, 1, 2 및 3) 위상을 갖는 4×오버샘플링된 신호를 가정하자. 게다가, 현재 채널 조건들에 대해서, ×.25에서의 이퀄라이저 탭들이 사용되지 않는다("x"는 1, 2,...와 같다)고 가정하자. 이 경우에, 오버샘플링된 신호에서의 "위상 1" 샘플들은 불필요하고 보간 필터에서의 그것들을 계산하는 것은 수신기 프로세싱의 낭비를 의미한다.

보다 일반적으로, 많은 오버샘플링 신호 생성 어플리케이션들은 지연-기반 프로세싱을 포함하지만, 여기서는 특정 지연들에 대응하는 오버샘플링된 신호 샘플들이 사용되고 다른 프로세싱 지연들에 대응하는 다른 샘플들이 사용되지 않는다. 출력값들을 산출하는 것은 수신기 프로세싱의 낭비를 의미하는데, 왜냐하면 상기 출력값들은 과샘플링된 신호의 후속 프로세싱에 대해 관심이 없는 지연들에 어느 정도 대응하기 때문이다.

오버샘플링된 어플리케이션들에서, 오버샘플링된 신호의 다운스트림(downstream) 프로세싱에 사용되지 않는 오버샘플링된 신호에서 출력값들을 산출하는 것은 수신기 전력 및 계산 주기의 낭비를 의미한다. 따라서, 본원에 기술된 하나 이상의 회로들 및 대응하는 방법 실시예들은 관심있는 프로세싱 지연들에서의 변화에 기반하여 오버샘플링하는 프로세스의 동적 적응을 구현한다.

예로서, 본원에 기술된 하나 이상의 실시예들에서, 무선 통신 장치 내의 오버샘플링 회로는 자체의 기능에 따라 상기 오버샘플링된 신호의 다운스트림 프로세싱, 예를 들면 레이크 수신기 또는 칩 이퀄라이저 프로세싱이 특정한 오버샘플링된 값들을 요구하도록 상기 기능을 적응시킨다. 보간 기반 오버샘플링에 대해, 이와 같은 동작은 보간 필터 응답 길이를 합리적으로 감소시키면서도 감소된 길이에서 필터 성능을 최적화한다.

대체로, 본원에 기술된 방법 및 대응하는 회로 구현예에 따르면, 적응성 보간 프로세스는 다운스트림 신호 프로세싱에 대해 관심있는 지연 값들에 따라 프로세스에 의해서 실행되는 오버샘플링된 동작들의 세트를 적응시킨다. 특히, 상기 적응성 보간 프로세스는 사용되지 않는 프로세싱 지연들에 대응하는 오버샘플링된 스트림에서의 출력값의 산출을 스킵(skip)한다.

적어도 하나의 실시예에서, 오버샘플링된 신호를 효율적으로 산출하는 방법은 상기 오버샘플링된 신호의 다운스트림 프로세싱에 의해 사용되지 않는 오버샘플링된 신호에서 샘플링 위상들을 결정하는 단계, 및 상기 사용되지 않는 샘플링 위상들에 대응하는 상기 오버샘플링된 신호들에 대한 출력값들의 산출을 스킵하는 단계를 포함한다. 하나 이상의 이와 같은 실시예에서 상기 오버샘플링된 신호가 도출하는 입력 데이터 스트림에서 이미 존재하는 상기 오버샘플링된 신호에 대한 출력값들의 산출을 스킵하는 단계에 의해 부가적인 효율이 획득된다.

상기 방법 중 하나 이상의 실시예에서, 상기 오버샘플링된 신호의 다운스트림 프로세싱에 의해 사용되지 않는 상기 오버샘플링된 신호에서 샘플링 위상들을 결정하는 단계는, 상기 오버샘플링된 신호가 도출되는 수신된 통신 신호의 현재 추정 다중 경로 지연들에 관해서, 상기 오버샘플링된 신호에서 어떤 샘플링 위상들이 공지된 프로세싱 지연 할당 제약을 갖는 다운스트림 프로세싱 회로에 의해 사용되지 않을 것인지를 결정하는 단계를 포함한다. 다운스트림 프로세싱 회로는 예를 들어, 레이크 핑거 배치들을 제한했던 레이크 수신기, 또는 제한된 채널 동등화 필터 탭 배치들을 제한했던 채널 이퀄라이저를 포함한다.

상기 방법은 상기 사용되지 않는 샘플링 위상들을 식별하는 오버샘플링 제어기를 포함하는 오버샘플링 회로 및 상기 사용되지 않는 위상들에 대한 출력값들의 산출을 스킵하도록 상기 오버샘플링 제어기에 의해 동작하도록 제어되는 오버샘플링된 신호 생성기를 포함한다. 그러므로, 대응하는 무선 통신 장치의 한 실시예는 수신된 신호로부터 도출되는 입력 데이터 샘플들로부터 오버샘플링된 신호를 생성하도록 구성된 오버샘플링된 신호 생성기, 규정된 프로세싱 지연 정렬에서 오버샘플링된 신호를 프로세싱하도록 구성된 수신 신호 프로세싱 회로, 및 오버샘플링 제어기를 포함한다. 상기 오버샘플링 제어기는, 상기 수신 신호 프로세싱 회로에 의해 사용되지 않는 보간 신호의 샘플링 위상들을 식별하고, 그리고 상기 사용되지 않는 샘플링 위상들에 대응하는 상기 오버샘플링된 신호에서 출력값들의 산출을 스킵하기 위해 상기 오버샘플링된 신호 생성기 필터를 제어하도록 구성된다. 무선 통신 장치는 광대역 코드 분할 다중 접속(WCDMA) 또는 다른 유형의 무선 통신 네트워크에서 사용하기 위한 이동 통신 단말기와 같은, 이동 단말기의 전체 또는 부분을 포함할 수 있다.

물론, 본 발명은 상술한 특징 및 이점으로 제한되는 것은 아니다. 실제로, 당업자는 다음의 상세한 설명을 판독하고 첨부한 도면들을 관찰하여 추가적인 특징 및 이점을 인식할 것이다.

도 1은 다운스트림 프로세싱 회로들의 맥락으로 도시된 오버샘플링 회로의 한 실시예의 블록이다.

도 2는 예를 들어, 도 1의 오버샘플링 회로에서 구현될 수 있는 오버샘플링 프로세싱 로직의 한 실시예의 논리 흐름도이다.

도 3은 예를 들어, 도 2의 프로세싱 로직에 의해 생성된 오버샘플링된 신호에서 사용되지 않는 샘플 위상들을 결정하기 위한 프로세싱 로직의 한 실시예의 논리 흐름도이다.

도 4는 예를 들어, 도 1에 도시된 오버샘플링 회로의 실시예를 포함하는 무선 통신 장치의 상이한 실시예들의 블록도이다.

도 6 내지 8은 보간 기반 신호 오버샘플에 사용될 수 있는, 보간 필터 설계의 한 실시예에 관련된 신호 스펙트럼의 그래프이다.

도 1은 오버샘플링 회로(10)를 도시하며, 이는 오버샘플링 제어기(12)를 포 함하고 부가적으로 오버샘플링된 신호 생성기(14)를 포함하거나 또는 관련된다. 동작 시에, 오버샘플링된 신호 생성기(14)는 오버샘플링 제어기(12)에 의한 제어에 반응하여 오버샘플링된 신호를 생성하고, 다운스트림 회로(16)는 오버샘플링된 신호를 프로세싱한다.

도 2는 오버샘플링 회로(10)에 의해 구현되는 오버샘플링 프로세싱의 한 실시예를 구현하는 프로세싱 로직을 도시한다. 이와 같은 프로세싱은 하드웨어, 소프트웨어, 또는 이들의 임의의 조합으로 구현될 수 있고, 상기 프로세싱이 후속 동작을 암시하더라도, 적어도 일부의 프로세싱 동작은 동시에 수행될 수 있고 그리고 도시된 프로세싱은 더욱 큰 프로세싱 동작의 단지 일부만을 포함할 수 있음이 이해되어야 한다.

그것을 염두에 두면, 도 2의 프로세싱은, 오버샘플링 제어기(12)에 의해 오버샘플링된 신호(오버샘플링된 신호 생성기(14)에 의해 출력된)에서의 샘플링 위상들을 결정하는 단계를 시작하며(단계 100), 이때, 상기 샘플링 위상들은 오버 샘플링된 신호의 다운스트림 프로세싱에 의해서 사용되지 않는다. 프로세싱은 오버샘플링된 신호 생성기(14)를 구성하는 오버샘플링 제어기(12)에 의해 계속해서 사용되지 않는 위상들에 대응하는 오버샘플링된 신호에 대한 출력값의 생성을 스킵한다(단계 102).

이후에 본원에서 더 자세히 설명되겠지만, 오버샘플링된 신호 생성기(14)는 무선 수신된 신호의 샘플들을 포함한 입력 데이터 스트림으로부터 상기 오버샘플링된 신호를 도출할 수 있다. 이 맥락에서, 사용되지 않는 샘플 위상들은 또한 "관심이 없는 샘플 위상"으로 칭해지며 신호 프로세싱 지연 배열 제한 및 수신된 신호의 현재 다중경로 지연들에 따라 좌우된다. 도 3은 대응 프로세싱을 폭넓게 도시하며, 전력 지연 프로파일(Power Delay Profile)로 표현되는 것과 같이, 상기 프로세싱은 수신된 신호에 대한 다중경로 지연 정보를 획득함으로써 시작된다(단계 104). 프로세싱은 계속해서 다중경로 지연 정보 및 레이크 수신기 또는 이와 같은 어플리케이션들에서의 채널 동기화 회로를 포함할 수 있는 다운스트림 프로세싱 회로(16)의 프로세싱 지연 배열 제한들에 기반하여 사용되지 않는 샘플링 위상들을 결정한다(단계 106).

도 4는 오버샘플링 회로(10)의 실시예를 포함하는 무선 통신 장치(30)의 한 실시예를 도시하여 통신 신호 프로세싱 어플리케이션의 맥락을 더욱 상세하게 설명한다. 도시된 무선 통신 장치(30)는 오버샘플링 회로(10)의 실시예를 포함하고 부가하여 안테나(32), 프런트 종단 회로들(34), 아날로그 대 디지털 컨버터(ADC)/필터 회로들(36), 버퍼(38), 레이트 수신기 회로(40), 디코더(42), 및 지연 추정기(44), 채널 추정기(46), 및 (신호) 품질 추정기(48)를 포함한다.

당업자는 도 4가 비제한 기능성 회로 배열을 나타내고, 통신 신호 프로세싱의 맥락에서, 오버샘플링 회로(10)는 다른 회로 배열들을 갖는 무선 통신 장치들에 포함될 수 있음을 인식할 것이다. 예를 들어, 송신 관련 회로들은 도시되지 않을지라도, 이와 같은 회로들은 무선 통신 장치(30)가 이동 단말기, PDA, 랩탑/팜탑(laptop/palmtop) 컴퓨터 또는 그에 내장된 통신 카드, 또는 다른 그와 같은 쌍방 디바이스를 포함하는 것과 같이, 무선 통신 장치에 포함될 수 있다. 본원에서 논의되는 적어도 하나의 실시예에서는, 통신 장치(30)가 예를 들어 WCDMA 표준에 기반한 무선 통신 네트워크에서 사용되도록 구성된 이동 또는 기지국 송수신기를 포함한다.

추가적으로, 당업자는 도시된 회로 배열이 물리적인 회로의 구현보다는 "기능성" 회로 소자들을 표현할 수 있음을 인식해야만 한다. 예를 들어, 무선 통신 장치(30)는 중요한 전용 또는 프로그램 가능 디지털 신호 프로세싱 리소스(resource)들을 가지는 기저대역 프로세서를 포함할 수 있으면, 여기서 상기 리소스들은 일부의 또는 전체의 디지털 기저대역 프로세싱을 수행하도록 구성된다. 그와 같이, 레이크 수신기 회로(40), 지연 추정 회로(44), 채널 추정 회로(46), 및 품질 추정 회로(48) 중 전부 또는 일부는 하나 이상의 이와 같은 기저대역 프로세서들 내에서 하드웨어, 소프트웨어 또는 이들의 어떤 결합을 통해서 구현될 수 있다. 유사하게, 오버샘플링 회로(10)의 전부 또는 일부는 기저대역 프로세서에서 구현될 수 있다.

상기 조건들을 염두에 두면, 도시된 무선 통신 장치(30)의 동작은 다음과 같다. 프런트 종단 회로들(34)은, 안테나(32)에 충돌하는 안테나 수신 신호들, 예를 들어 가정하면 3.84Mcps의 칩 속도 및 0.22의 초과 대역폭을 갖는 수신 WCDMA 통신 신호에 대해 아날로그 필터링, 증폭, 및 필요시에는 다운 변환을 제공한다. 차례대로, ADC/필터 회로들(36)은 프런트 종단 회로들(34)에 의해 출력되는 기저대역 아날로그 신호에 대응하는 값들의 이산 시간 시퀀스- 데이터 스트림-을 산출한다. 2배의 칩 속도로 취해지면, ADC/필터 회로들(36)에 의해 출력된 오버샘플링된 데이터 스트림은 OS2 데이터로서 칭해질 수 있다.

그와 같이, OS2 데이터는 오버샘플링 회로(10)에 대한 입력 데이터 스트림으로서 역할을 한다. 여기서, 오버샘플링된 신호 생성기(14)는 보간 필터로서 구성되고 오버샘플링 제어기(12)는 그에 대응하여 보간 필터 제어기로서 구성된다. 그러므로 오버샘플링된 신호 생성기(14)는 입력 OS2 데이터 스트림의 보간 프로세싱을 통해 자체의 출력 오버샘플링 신호를 생성하고, 본원에서의 내용에 따라, 레이크 수신기 회로(40)에 의해 사용되지 않는 샘플링 위상들에 대응하는 오버샘플링된 신호들의 출력값들에 대한 산출을 스킵, 즉 보간 프로세싱을 생략하도록 오버샘플링 제어기(12)에 의해 구성된다.

2배로 오버샘플링하도록 구성되면, 오버샘플링된 신호 발생기(14)는 OS2 신호를 OS4 신호로 업샘플링(upsampling)한다. 즉, 도시된 예에서, 오버샘플링된 신호 생성기(14)는 입력 OS2 신호에 계수 2를 곱하여 오버샘플링하여, 그로 인해 자체의 출력으로서 OS4 신호를 생성한다. OS2에서 OS4까지의 오버샘플링의 맥락에서, 입력 OS2를 x_k,로, OS4로 업샘플링된 이의 카피는 y_l로 표시할 수 있다.

식 (1)

목표 OS4 신호를 z_l이라고 하면, 오버샘플링된 신호 생성기(14)에 의해 구현되는 보간 필터 hi로서 업샘플링된 신호 y_l을 컨볼빙(convolving)하여:

식 (2)

가 산출된다.

이 일반적인 모델에서, 필터 h_i는 실수이고 총 2N_l + 1의 탭들을 갖는다. 실제 상관 합들의 수는 적절한 필터 설계를 가함으로써 시작부터 감소될 수 있다. i = ±2,±4,...에 대해 h_i = 0(오버샘플링 속도의 정수 배수인 인덱스에서 필터 임펄스 응답은 영과 같다) 및

을 필요로 함으로써, 오든 우수 l에 대해 z_l = y_l을 보증한다. 즉, 보간 연산의 절반은 즉시 생략될 수 있다. 효율에 대해 일반적인 점에서와 같이, 오버샘플링된 신호 생성기(14)는 오버샘플링된 신호가 도출되는 입력 데이터 스트림에서 이미 존재하는 오버샘플링된 신호에 대한 출력값의 산출을 스킵하도록 구성될 수 있다.

인덱스 l에 의해 표시되는 샘플 위상들 중 어느 것이 실제 관심이 있는 것인지의 여부를 결정하는데 있어서, 지연 추정은 OS2 데이터 상에서 수행될 수 있다. 이 절차에서, 예를 들어 지연 추정 회로(44)는 OS2 신호로부터 전력 지연 프로파일(PDP)를 계산한다. 차례대로, 오버샘플링 제어기(12)는 OS2 PDP를 예를 들어 보간에 의해 OS4 시간 비율(time scale)로 변환하고 이로 인해 OS4 시간 비율 상에 가능한 레이크 핑거 지연 배치의 목록을 산출한다(물론, 다른 실시예에서, PDP 프로세싱은 일부 다른 프로세싱 소자에서 수행될 수 있다). 이 지연들을 d_n으로 표시할 수 있다. 2개의 추가적인 언급이 이 프로세싱에 적용된다. 우선, OS2 데이터는 양호한 품질 지연 추정치의 산출을 가능하게 한다 - 즉, 모든 정보가 신호 내에 존재한다. 둘째로, PDP의 보간은 비교적 낮은 복잡성 연산이며, 일반적으로 변화하는 전파 채널 조건들을 추적하기 위해서 PDP 업데이팅에 필요한 것보다 더욱 자주 수행될 필요가 없다.

오버샘플링 제어기(12)는 핑거 지연들의 리스트로부터 레이크-기반 프로세싱을 다운스트림하는데 관심있는 OS4 샘플링 위상들을 결정한다. 다른 방식으로 고려하면, 오버샘플링 제어기(12)는 레이크 수신기 회로(40)에 의해서 사용되지 않는 오버샘플링된 신호 생성기(14)로써 산출된 OS4 신호에서 샘플링 위상들을 결정한다. 더욱 폭넓게, 다양한 다운스트림 프로세싱 시나리오에 있어서, 오버샘플링 제어기(12)는 수신된 신호의 현재 추정된 다중경로 지연들에 대해서, 다운스트림 프로세싱과 관련된 공지된 프로세싱 지연 할당 제한에 기반하여, 관련된 다운스트림 프로세싱에 의해 사용되는 오버샘플링된 신호 생성기(14)로써 생성된 오버샘플링된 신호에서 샘플링 위상들을 결정한다.

도시된 예에 대해 프로세싱 지연 제한들을 조사하는데 있어서, 상이한 레이크 핑거들의 지연들, 모듈의 칩 주기(OS4를 위한 4 샘플들), p_n = d_n mod4를 관찰할 수 있다. 샘플링 위상들 P의 세트는 역확산을 위한 레이크 수신기 회로(40)가

로서 주어지는 경우 OS4에서 이용 가능해야만 한다. 특정 레이크 핑거 구성에 대해서, 일부 위상들은 리스트 P에 존재하지 않을 것이다. 이와 같은 경우에, 예를 들어, OS4 샘플 위상(1 및/또는 3)은 그 사용되지 않는 위상들에 대한 보간 연산들을 스킵하도록 오버샘플링된 신호 생성기(14)를 구성한다. 즉, 오버샘플링된 신호 생성기(14)는 사용되지 않는 샘플링 위상들에 대응하는 출력값들의 산출을 스킵한다.

예로서, 3/4 칩 고정 그리드 핑거 배치가 사용된다고 가정하고, 레이크 수신기 회로(40)에서 단 몇 개의 레이크 핑거들만이 오버샘플링된 신호 생성기(14)에서의 OS4 신호를 역확산하는데 사용된다고 더 가정하자. 그 경우에, 레이크 수신기 회로(40)는 모든 샘플링 위상들에 대응하는 OS4 신호에서의 출력값을 사용할 수 없다. 즉, 일부 OS4 신호는 레이크 수신기 회로(40)에서는 필요가 없고, 오버샘플링 제어기(12)는 이 조건을 인식하고 사용되지 않는 샘플링 위상들에 대응하는 출력값들의 보간을 스킵하도록 오버샘플링된 신호 생성기(14)를 구성한다.

다른 예에서, 1-칩-간격으로 고정된 그리드가 레이크 수신기 회로(40)에 대한 프로세싱 지연 배열 제한으로서 사용된다. 그 경우에, 레이크 핑거 위상들이 OS4 비율에서 우수인 경우, 레이크 수신기 회로(40)에 필요한 OS4 값들은 이미 OS2 신호로부터 이용 가능하다. 그와 같이, 오버샘플링된 신호 생성기(14)는 자체의 입력 신호에 이미 존재하는 오버샘플링된 신호에서 OS4 값의 발생을 스킵하도록, 즉, 보간 프로세싱을 스킵하도록 구성된다.

사용되지 않는 샘플링 위상들에 대한 출력값을 스킵하기 위해 그리고/또는 자체의 입력 신호에 이미 존재하는 값들의 산출을 피하기 위해 오버샘플링된 신호 생성기(14)를 구성한다는 것에 있어서는, 공동 무선 통신 프로세싱 어플리케이션에서, 지연 추정 회로(44)는 "상대적으로" 드물게 활성화되는 것이 이해되어야 한다. 유사하게, 레이크 추정 회로(44)에서의 레이크 핑커 위치들은 상대적으로 적게 변화된다. 그와 같으므로, 오버샘플링된 신호 생성기(14)를 설정하여 출력값들이 어떤 샘플링 위상들로 산출되도록 제어하는 것은 일반적으로 과도하게 자주 실행될 필요가 없다. 예를 들어, 오버샘플링된 신호 생성기(14)의 구성은 수신된 통신 신호의 여러 프레임당 한 번씩 업데이트될 수 있다.

그러나, 본원의 내용은 또한 레이크 동작 핑커 선택 결정, 또는 "일반적인" 레이크 핑거 하부세트 결합 결정이 오버샘플링된 신호 생성기(14)의 오버샘플링 구성을 동적으로 전환하는데 사용되는 실시예들을 고려하는 것이 이해되어야 한다. 이와 같은 결정들, 및 오버샘플링 제어기(12)에 의한 오버샘플링 생성기(14)의 대응 구조의 업데이트들은 수신된 신호에 대한 멀티-슬롯 프레임을 가정할 때, 매 여러 프레임들 당 한번, 예를 들면 슬롯(slot) 당 한번보다 훨씬 더 자주 발생할 수 있다. 일반화된 레이크 수신기는 착색 간섭을 제약하는 동안, 희망 신호 에너지의 수집을 최대로 하기 위해 수신된 신호의 지연 프로파일 내에 상대적으로 아주 많은 수의 핑거들을 위치시키고, 더 작은 하부세트의 핑거들을 결합시키는 것을 주목하라.

도 5를 참조하면, 무선 통신 장치(30)의 다른 실시예를 도시한다. 여기서, 버퍼 회로(38)가 오버샘플링 회로(10)의 전방에 위치되므로 오버샘플링 회로(10)에는 수신된 신호, 즉, 버퍼링된 OS2 신호로부터 도출되는 버퍼링된 샘플들이 제공된다. 대조적으로, 도 4에 도시된 실시예는 오버샘플링 회로(10)에 의해 출력된 오버샘플링된 신호를 버퍼링, 즉, OS4 신호가 버퍼(38)에 수용된다. 그 맥락에서, 레이크 수신기 회로(40)는 수신된 신호에 포함되는 희망 CDMA 코드 채널(들)을 역확산하고 결합하는데 버퍼링된 OS4 신호를 사용했다.

그와 같이, 오버샘플링은 데이터 가치가 있는 각각의 버퍼들에 대해서, 한 번씩 발생한다. 비록 그럴지라도, 다운스트림 프로세싱에 필요하지 않은 오버샘플링된 신호에서 출력값들의 산출을 스킵하기 위해서 오버샘플링된 신호 생성기(14)를 구성하는 것은 불필요한 계산 연산을 생략함으로써 연산 효율을 증가시킨다. 그러나, 도 5의 실시예에서, 복잡성을 감소시켜서 최소로 오버샘플링하는 것은 프로세싱 효율에, 궁극적으로, 무선 통신 장치(30)의 전력 소비에 대해서 상당히 현저한 효과를 제공한다.

특히, 도시되어 있는 구성에서는, OS4 신호 대신에 OS2 신호가 버퍼링된다. OS4 신호의 출력값들에서 OS2 신호에서의 입력값들에 대해 2배임을 가정하면, 버퍼(38)의 요구되는 크기는 최대 반까지 감소될 것이다. 더욱 중요하게, 오버샘플링 회로(10)는 플라이(fly) 상에서 버퍼링된 OS2 신호를 보간하도록 구성되며, 이로 인해 OS4 신호는 수신된 신호에서 관심있는 (코드) 채널 당 한번 레이크 수신기 회로(40)에 제공된다.(플라이 상에서 보간이 필요한 만큼 수행된다.) 이 방식으로, OS4 신호에서 불필요한 출력값들의 산출을 합리적으로 스킵함으로써 얻게 되는 효율은 역확산하는 개별 코드 채널들의 수효에 의해서 배가된다.

물론, 상기 예들은 레이크 수신기 실시예의 맥락에서 제시되었으나 보간 프로세싱 이익은 채널 동기화 회로들과 같은, 아주 다양한 다운스크림 프로세싱 회로들에 적용될 수 있다. 일반화된 레이크 수신기에서와 상당히 유사하게, 채널 이퀄라이저는 채널 왜곡 및 착색 간섭에 대해 보상하여 신호 품질을 최대로 하는 가중치들을 결합한 탭을 사용해서 수신된 신호의 상이한 지연된 버전들을 결합하기 위해 필터 탭들을 사용한다. 채널 이퀄라이저의 지연 배열 제한들, 즉, 필터 탭 지연 배치 제한들을 인지함으로써, 그리고 현재 추정된 수신된 신호의 다중경로 지연에 대해서, 오버샘플링된 제어기(12)는 채널 동기화에 사용되지 않는 오버샘플링된 신호 생성기(14)에 의해 생성되는 오버샘플링된 신호의 샘플링 위상들을 결정할 수 있다.

오버샘플링된 신호 생성기(14)에 의한 오버샘플링 프로세싱의 하나 이상의 실시예들에 대한 구현 세목들을 참조하면, 오버샘플링된 신호 y_l은 Y(f)로서 표시되는 스펙트럼을 갖는다. 수신된 WCDMA 통신 신호의 동일한 OS2 내지 OS4를 가정하면, 도 6은 Y(f)의 스펙트럼을 도시한다. 보간 기반 오버샘플링의 목적은 스펙트럼의 고주파수를 절반으로 제약하는 것이다.

상기 고주파수를 절반으로 이상적으로 제약하면, 도 7에 도시된 OS4 신호 스펙트럼 G(f)를 얻는다. 목표하는 스펙트럼은 Y(f)의 통과 대역에 대한 1의 이득 및 정디 대역에 대한 0의 이득을 갖는 임의의 보간 필터로부터 발생된다. 상기 h_i에 대한 제약들은 소위 나이퀘스트 응답, 즉, 지점 주위로 180도의 회전 대칭을 갖는 필터를 또한 나타낸다.(WCDMA 신호 예에 대해, 이는 f = 3.84MHz, 이득 = 1.0임을 의미한다.) 이와 같은 필터의 한 예는 적절한 초과 대역폭을 갖는 RC 필터지만, 당업자는 이와 같은 필터의 어떤 실제적인(유한) 유사 필터는 주파수 도메인(domain)에서 일부 왜곡을 발생시킴을 인식할 것이다.

그러므로, 오버샘플링된 신호 생성기(14)의 보간 필터 실시예들에서, 보간 필터는 유한 필터를 갖도록 구성될 수 있으므로, 여기서 필터 탭 계수들은 희망하는 필터 응답을 최적화하는 비용 함수를 최소화하도록 결정된다. 예를 들어, 보간되는 주파수 응답 Z(f) = Y(f)H(f)의 제곱 에러가 되도록 비용 함수를 선택할 수 있다:

식 (3)

도 8은 Z(f) - G(f)의 절대값을 도시한다.

상기 제약들이 주어지면, 설계 프로세스는 h = [...,0, h₃, 0, h₁, 0, 1, h₁, 0, h₃, 0,...] 형태의 필터를 조사한다. 비용 함수의 제한된 최소화는 희망하는 FIR 필터에 대한 값을 산출한다. 여기서, 계수들 h₃, h₅ 등은 자유 변수들이고, 제 1 계수 h₁는

, 즉,

하도록 제한된다. 최소 프로세스 이전에, 계수들 h_i는 대응 불완전 RC 필터 계수들로 초기화될 것이다. 이 방법을 사용하면, 긴 "효율적인 " 길이이지만 적절한 수의 실제 탭들을 갖는 보간 필터들이 작은 수의 자유 파라미터들을 사용함으로써 설계될 수 있는데, 예를 들어 길이 7의 필터 버전은 단지 하나의 자유 변수를 갖는다.

물론, 필터 길이는 필터 왜곡 성능에 관련되고 영(0)의 왜곡은 비현실적으로 무한 필터 길이와 같다. 상술한 수치의 값의 맥락에서, 가장 단순한 길이-3 필터(구현하기 위한 출력 OS4 샘플당 2개의 승산 및 누산(multiply-and-accumulate: MSC)들, 자유 변수 없음)는 약 -10.6dB의 왜곡을 야기하는데 반해, 길이-7 필터(출 력 샘플 당 MAC들, 1개의 자유 변수)는 약 -19.7dB이며 길이-11 필터(출력 샘플당 6MAC들, 2개의 자유 변수들)은 -27.4dB이다.

상술한 필터 응답 최적화 예가 OS2부터 OS4까지(2× 보간)의 WCDMA 신호를 보간하는 특정 경우를 언급할지라도, 당업자는 유사한 절차들이 OS2에서 OS8까지(4× 보간)에 대해서와 같이, 다른 경우들에 적용되는 것을 바로 인식할 것이다. 폭넓게, 최적화 방법은 어느 곳에서나 필터 구조 제약이 보간율의 정수배인 인덱스에서 영(0)이 되는 필터 응답으로 일반화하여 적용한다.

상술한 필터 응답 최적화 내용이 오버샘플링된 신호 발생기(14)에 적용되는지의 여부와는 상관없이, 낮은 신호 품질에서 동작할 때 필터 왜곡에 의해 야기되는 추가 신호 저하는 수신된 간섭 컴포넌트에 비해 무시할 수 있음에 주의해야 한다. 그러므로, 낮은 순차, 및 낮은 품질 보간 필터가 적용될 수 있어서 추가 전력을 절약한다. 그러므로, 본원에서의 내용은 오버샘플링 제어기(12)가 신호 품질의 함수로써 오버샘플링된 신호 생성기(14)에서의 효율적인 보간 필터의 길이를 적응하도록 구성될 수 있다는 것이다.

하나 이상의 실시예들에서, 오버샘플링된 신호 생성기(14)는 프로그램 가능 또는 그렇지 않으면 구성 가능한 수의 동작 탭들을 갖는 보간 필터로서 구현된다. 그러한 구성에서, 오버샘플링 제어기(12)는 신호 품질 정보, 예를 들어 품질 신호 대 잡음 및 간섭 비율(SINR)을 품질 추정 회로(48)로부터 수신하고 순서대로, 오버샘플링된 신호 생성기(14)의 보간 필터 길이를 조정한다. 특히, 오버샘플링 제어기(12)는 더 높은 신호 품질들에 대해 오버샘플링된 신호 생성기(14)에 대해서 오 버샘플링된 신호 생성기(14)에 의해 사용되는 보간 필터 길이를 증가시킨다.

상기를 염두에 두면, 본원에서의 내용은 오버샘플링된 신호의 다운스트림 프로세싱에 의해 사용되지 않는 오버샘플링된 신호에서 샘플링 위상들을 결정하고 사용되지 않는 샘플링 위상들에 대응하는 오버샘플링된 신호에 대한 출력값들의 산출을 스킵함으로써 오버샘플링된 신호를 효율적으로 생성하는 방법 및 대응 회로를 개시한다. 통신 수신기 어플리케이션에서, 오버샘플링된 신호는 수신된 통신 신호 샘플들로부터 도출되고, 사용되지 않는 위상들은 수신된 신호의 현재 추정된 다중경로 지연들에 대하여, 오버샘플링된 신호의 다운스트림 프로세싱과 관련된 공지된 프로세싱 지연 할당 제약들에 의해서 결정될 수 있다. 물론, 이 내용들은 본원에 개시된 것과 같이 효율적인 신호 오버샘플링의 비제한적인 예의 역할을 한다.

그와 같이, 본 발명은 상술한 설명 및 첨부한 초면에 의해 제한되지 않는다. 대신, 본 발명은 청구항들 및 법률적 등가물들에 의해서만 제한된다.

Claims (24)

1. 오버샘플링된 신호를 효율적으로 생성하는 방법에 있어서,

   오버샘플링된 데이터 스트림을 수신하는 단계와,

   상기 오버샘플링된 신호를 생성하도록 상기 오버샘플링된 데이터 스트림을 업샘플링하는 단계와,

   상기 오버샘플링된 신호의 다운스트림 프로세싱에 의해 사용되지 않는 상기 오버샘플링된 신호의 샘플링 위상을 결정하는 단계(100)와,

   사용되지 않는 위상에 대응하는 상기 오버샘플링된 신호에 대한 출력값의 산출을 스킵하는 단계(102)를 포함하는 것을 특징으로 하는 오버샘플링된 신호를 효율적으로 생성하는 방법.
2. 제 1 항에 있어서,

   상기 오버샘플링된 신호가 도출되는 입력 데이터 스트림에서 이미 존재하는 상기 오버샘플링된 신호에 대한 출력값의 산출을 스킵하는 단계를 더 포함하는 것을 특징으로 하는 오버샘플링된 신호를 효율적으로 생성하는 방법.
3. 제 1 항에 있어서,

   상기 오버샘플링된 신호가 도출되는 입력 데이터 스트림과 관련된 신호 품질 추정의 함수로서 상기 오버샘플링된 신호를 생성하는데 사용되는 보간 필터의 필터 길이를 제어하는 단계를 더 포함하는 것을 특징으로 하는 오버샘플링된 신호를 효율적으로 생성하는 방법.
4. 제 1 항에 있어서,

   보간 필터의 원하는 응답을 최적화하는 비용 최소화 함수에 기초하여 상기 오버샘플링된 신호를 생성하는데 사용되는 보간 필터에 대한 필터 탭 계수를 계산하는 단계를 더 포함하는 것을 특징으로 하는 오버샘플링된 신호를 효율적으로 생성하는 방법.
5. 제 1 항에 있어서,

   상기 오버샘플링된 신호의 다운스트림 프로세싱에 의해 사용되지 않는 상기 오버샘플링된 신호에서 샘플링 위상을 결정하는 단계는, 상기 오버샘플링된 신호가 도출되는 수신된 통신 신호의 현재 추정된 다중경로 지연에 대해, 상기 오버샘플링된 신호의 어떤 샘플링 위상이 알려진 프로세싱 지연 할당 제약을 갖는 다운스트림 프로세싱 회로에 의해 사용되지 않을 것인지를 결정하는 단계를 포함하는 것을 특징으로 하는 오버샘플링된 신호를 효율적으로 생성하는 방법.
6. 제 5 항에 있어서,

   상기 수신된 통신 신호의 상기 현재 추정된 다중경로 지연의 업데이트에 응답하여 사용되지 않는 샘플링 위상의 결정을 업데이트하는 단계를 더 포함하는 것을 특징으로 하는 오버샘플링된 신호를 효율적으로 생성하는 방법.
7. 제 1 항에 있어서,

   수신된 WCDMA 신호의 샘플을 버퍼링하고, 버퍼링된 샘플을 사용하여 필요한 기준에 따라 상기 오버샘플링된 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 오버샘플링된 신호를 효율적으로 생성하는 방법.
8. 오버샘플링된 신호를 효율적으로 생성하는 오버샘플링 회로(10)로서,

   상기 오버샘플링 회로(10)는

   오버샘플링된 데이터 스트림을 수신하고,

   상기 오버샘플링된 데이터 스트림을 업샘플링하여 상기 오버샘플링된 신호를 생성하고,

   상기 오버샘플링된 신호의 다운스트림 프로세싱에 의해 사용되지 않는 상기 오버샘플링된 신호의 샘플링 위상을 결정하며,

   상기 사용되지 않는 샘플링 위상에 대응하는 상기 오버샘플링된 신호에 대한 출력값의 산출을 스킵하도록 구성된 하나 이상의 프로세싱 회로(12, 14)를 포함하는 것을 특징으로 하는 오버샘플링 회로.
9. 제 8 항에 있어서,

   상기 하나 이상의 포로세싱 회로는 상기 사용되지 않는 샘플링 위상을 결정하도록 구성된 오버샘플링 제어기(12), 및 상기 사용되지 않는 샘플링 위상에 대응하는 상기 오버샘플링된 신호에 대한 출력값의 산출을 스킵하도록 상기 오버샘플링 제어기(12)에 의해 동작 가능하게 제어되는 오버샘플링된 신호 생성기(14)를 포함하는 것을 특징으로 하는 오버샘플링 회로.
10. 제 9 항에 있어서,

    상기 오버샘플링된 신호를 처리하도록 구성되고, 상기 오버샘플링 제어기(12) 및 상기 오버샘플링된 신호 생성기(14) 중 하나 이상에 통신 가능하게 결합된 다운스트림 프로세싱 회로를 더 포함하는 것을 특징으로 하는 오버샘플링 회로.
11. 제 9 항에 있어서,

    상기 오버샘플링 제어기(12)는 보간 필터 제어기를 포함하고, 상기 오버샘플링된 신호 생성기(14)는 보간 필터를 포함하는 것을 특징으로 하는 오버샘플링 회로.
12. 제 8 항에 있어서,

    상기 하나 이상의 프로세싱 회로(12, 14)는 상기 오버샘플링된 신호가 도출되는 입력 데이터 스트림에 이미 존재하는 상기 오버샘플링된 신호에 대한 출력값의 보간을 스킵하도록 구성되는 것을 특징으로 하는 오버샘플링 회로.
13. 제 8 항에 있어서,

    상기 하나 이상의 프로세싱 회로(12, 14)는 상기 오버샘플링된 신호가 도출되는 입력 데이터 스트림과 관련된 신호 품질 추정의 함수로서 상기 오버샘플링된 신호를 생성하는데 사용되는 보간 필터의 필터 길이를 제어하도록 구성되는 것을 특징으로 하는 오버샘플링 회로.
14. 제 8 항에 있어서,

    상기 하나 이상의 프로세싱 회로(12, 14)는 보간 필터의 원하는 응답을 최적화하는 비용 최소화 함수에 기초하여 상기 오버샘플링된 신호를 생성하는데 사용되는 보간 필터에 대한 필터 탭 계수를 계산하도록 구성되는 것을 특징으로 하는 오버샘플링 회로.
15. 제 8 항에 있어서,

    상기 하나 이상의 프로세싱 회로(12, 14)는 상기 오버샘플링된 신호가 도출되는 수신된 통신 신호의 현재 추정된 다중경로 지연, 및 상기 오버샘플링된 신호를 처리하도록 구성된 다운스트림 프로세싱 회로와 관련된 알려진 프로세싱 지연 할당 제약에 기초하여 상기 오버샘플링된 신호의 다운스트림 프로세싱에 의해 사용되지 않는 상기 오버샘플링된 신호의 샘플링 위상을 결정하도록 구성되고, 상기 하나 이상의 프로세싱 회로는 수신된 통신 신호의 현재 추정된 다중경로 지연의 업데이팅에 응답하여 사용되지 않는 샘플링 위상의 결정을 업데이트하도록 구성되는 것을 특징으로 하는 오버샘플링 회로.
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제

Images