KR100581429B1 - 유기 반도체소자의 제조방법 - Google Patents

유기 반도체소자의 제조방법 Download PDF

Info

Publication number
KR100581429B1
KR100581429B1 KR1020037015452A KR20037015452A KR100581429B1 KR 100581429 B1 KR100581429 B1 KR 100581429B1 KR 1020037015452 A KR1020037015452 A KR 1020037015452A KR 20037015452 A KR20037015452 A KR 20037015452A KR 100581429 B1 KR100581429 B1 KR 100581429B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
monomer
semiconductor device
layer
manufacturing
Prior art date
Application number
KR1020037015452A
Other languages
English (en)
Other versions
KR20040000508A (ko
Inventor
쿠보타마코토
코바야시모토카즈
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20040000508A publication Critical patent/KR20040000508A/ko
Application granted granted Critical
Publication of KR100581429B1 publication Critical patent/KR100581429B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof

Abstract

본 발명에 의하면, 임의의 구성을 지닌 유기 반도체소자를 용이하게 제조할 수 있는 유기 반도체소자의 제조방법이 제공된다.
게이트절연층, 게이트전극, 소스전극, 드레인전극 및 유기반도체층으로 이루어진 유기 반도체소자의 제조방법은,
1) 도전성 폴리머전구체의 모노머층을 형성하는 공정;
2) 상기 모노머층을 주어진 온도에서 유지하는 공정; 및
3) 상기 모노머층의 소망의 위치에 산화제용액을 도포해서 소망의 전도도를 지닌 폴리머층을 얻는 공정을 구비한 것을 특징으로 한다.

Description

유기 반도체소자의 제조방법{METHOD OF PRODUCING ORGANIC SEMICONDUCTOR DEVICE}
본 발명은 유기 반도체소자의 제조방법에 관한 것이다.
근년, 유기 반도체소자를 이용하는 IC기술에 사람들의 관심이 집중되고 있다. 그의 주된 이점은, 간이한 제조프로세스공정(저렴한 비용)과, 가요성 기판과의 적합성이며, 이들 이점으로부터, 유기 반도체소자의 용도는, 플라스틱회로, 전자태그, 표시용 구동회로, 메모리용 키 디바이스(key devices)로서 기대되고 있다.
일반적으로, 유기 반도체소자는, 기판, 게이트전극, 게이트절연막, 소스전극, 드레인전극 및 유기 반도체막으로 구성되어 있고, 박막 전계효과트랜지스터 (FET) 등으로서 이용된다. 게이트전극에 인가된 전압(게이트전압: VG)이 변경되면, 게이트절연막과 유기반도체막간의 계면의 전하가 과잉으로 되거나 부족으로 되어, 소스전극과 유기 반도체와 드레인전극간에 흐르는 드레인-소스전류치(Ids)가 변화되어 절환가능하게 된다.
여기서 이용되는 용어 "유기 반도체"란, 탄소 혹은 탄소 동소체를 함유하고, 전하캐리어의 이동도가 실온(20℃)에서 적어도 10-3㎠/Vsec인 재료를 망라하는 것으 로 한다.
지난 10여년동안, 유기 반도체 박막트랜지스터(TFT)를 이용하는 IC기술이 제안되어 왔고, 이들 회로의 주된 이점은, 가공용이성과 가요성 기판과의 적합성에 있어서의 기대로부터 유래되고, 이들 이점은, 스마트카드, 전자태그 및 디스플레이 등의 용도에 적합한 저렴한 IC기술에의 용도로 기대되고 있다.
이제까지의 연구개발의 결과에 관한 보고로서는, F. Garnier 등의 Science, Vol. 265, pp. 1684-1686; H. Koezuka 등의 Applied Physics Letters, Vol. 62(15), pp. 1794-1796; H. Fuchigami 등의 Applied Physics Letters, Vol. 63(10), pp. 1372-1374; G. Horowitz 등의 Applied Physics Journal, Vol. 70(1), pp. 469-475; 및 G. Horowitz 등의 Synthetic Metals, Vols. 42-43, pp. 1127-1130 등을 들 수 있다. 이들 문헌에 개시된 소자, 즉, 디바이스는, 초기 단계에 개발된 비정질 실리콘 및 다결정 TFT구조와 달리, 활성물질로서 고분자나 올리고머를 사용한다.
유기 고분자 디바이스는, 무기반도체디바이스에 비해서 간단한 가공처리와 그에 따른 저렴한 비용이라고 하는 상당한 이점을 지닌다. 또한, 유기 고분자 디바이스는, 가공성과 가소성이 우수한 고분자 기판과 적합성을 지니므로, 가요성 구조를 지닌 디바이스를 용이하게 형성할 수 있다. 이러한 경우, 기판과의 열팽창계수의 적합성에 기인해서, 접합계면에 대한 응력은, 무기반도체/고분자기판에 대한 응력보다도 작다.
디바이스에 사용되는, 반도체로서의 특성을 발휘하는 공지의 유기화합물로서 는, 프탈로시아닌계 등의 저분자화합물, π-공액(conjugated) 올리고머류, 폴리티오펜 등의 π-공액 고분자화합물 등을 들 수 있다. 이들 유기 반도체화합물은, 무기반도체와 마찬가지로 원자가대(valence band), 전도대 및 금지대로 이루어진 밴드(band)구조를 형성하고, 화학적 혹은 물리적 수단에 의한 산화 혹은 환원(도핑)이 전하를 담지하는 캐리어를 형성한다. 이러한 유기 반도체 화합물은, 각종 디바이스에 적용가능하며, 지금까지 여러 보고서가 발행되어 있다.
유기 반도체소자를 이용하는 회로는, 집적밀도의 향상의 과제를 지니고, 유기반도체막과 전자의 미세패턴화가 요구되고 있다. 그러나, 인쇄나 광패턴화를 이용하는 종래의 제조방법은 제작스크린과 금속마스크의 비용과 수고가 많이 필요하므로, 다양한 용도에 최적화된 각종 설계회로를 저렴한 비용으로 소량 생산하는 응용에는 적합하지 않다.
본 발명은 상기 문제점에 비추어 이루어진 것이고, 따라서, 본 발명의 목적은, 소망의 구성을 지닌 유기 반도체소자를 용이하게 제작할 수 있는 유기 반도체소자의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은, 게이트절연층, 게이트전극, 소스전극, 드레인전극 및 유기반도체층으로 이루어진 유기 반도체소자의 제조방법에 있어서,
1) 도전성 폴리머전구체의 모노머층을 형성하는 공정;
2) 상기 모노머층을 주어진 온도에서 유지하는 공정; 및
3) 상기 모노머층의 소망의 위치에 산화제용액을 도포해서 소망의 전도도를 지닌 폴리머층을 얻는 공정을 구비한 것을 특징으로 하는 유기 반도체소자의 제조방법을 제공한다.
이하, 본 발명을 실시하기 위한 최량의 형태에 대해서 설명한다.
본 발명에 의해 얻어진 TFT의 일반적인 구성은 도 1에 표시되어 있다. TFT는, 게이트전극(1), 게이트절연층(2), 소스전극(3), 유기 반도체재료(4) 및 드레인전극(5)을 지닌다.
이하, 본 발명에 대해 도 1을 참조해서 설명하지만, 본 발명의 특징은, 임의의 구성을 지닌 유기 반도체소자를 제작하는 데 있으므로, 소자의 구성 및 형태는 도 1에 표시한 것으로 한정되는 것은 아니다.
예를 들면, 도 2에 표시한 바와 같이, 소자는, 게이트절연막(2)이 유리, 실리콘, 플라스틱 등의 종래의 기판재료(6)상에 형성되어, 게이트전극(1)이 해당 기판상의 게이트절연막(2)과 접촉하도록 하는 구성을 지니거나; 혹은 도 3에 표시한 바와 같이, 게이트전극이 유기반도체층(4)의 상부에 배치되어 있어도 된다.
게이트절연막(2)에 대해서는, 약 10-12S/㎝이하의 전도도를 지닌 유기재료 혹은 무기재료를 사용한다.
유기절연재료의 예로서는, 폴리이미드, 폴리에스테르, 폴리메틸메타크릴레이트(PMMA) 등을 들 수 있다. 본 발명에 있어서의 게이트절연막은, 도 2에 표시한 바와 같이 기판(6)상에 도포된 유기절연막이어도 되고, 또는 도 1에 표시한 바와 같이 기판(구조재료)으로서 단일의 유기절연재료를 이용해도 된다.
게이트절연층(2)은, 잘 알려진 종래의 방법을 이용해서, 이산화규소(SiO2), 질화규소(Si3N4), 산화알루미늄(Al2O3) 등의 무기재료로 형성하는 것도 가능하다.
본 발명에 있어서 사용되는 모노머는, 도전성 폴리머의 전구체모노머이고, 산화제는, 중합촉매로서 작용해서 일정온도에서 모노머층과 산화제용액을 접촉시킴으로써 도전성 수지층을 얻게 한다. 해당 도전성 수지층은, 소자에 있어서 유기반도체(4) 또는 소스/드레인전극(3), (5)으로서 사용될 수 있다.
도전성 폴리머의 전구체 모노머의 예로서는, 피롤형 화합물(이하, 간단히 "피롤화합물"이라 칭함), 티오펜형 화합물(이하, 간단히 "티오펜화합물"이라 칭함), 아닐린형 화합물(이하, 간단히 "아닐린화합물"이라 칭함) 등을 들 수 있다.
하지만, 통상, 전도도의 제어가능성, 막의 접착강도 및 패터닝정확도 등의 관점에서 무치환 피롤이 특히 바람직한 재료이다.
무치환 피롤의 폴리머를 포함하는 폴리피롤화합물의 전도도는, 중합동안 반응온도에 의해 특히 넓은 영역에서 제어될 수 있으므로, 폴리피롤화합물은, 본 발명에 있어서의 반도체부나 전극부를 선택적으로 형성하기 위한 재료로서 가장 적합하다.
피롤모노머에 산화제가 첨가되면 중합반응이 개시된다. 이 때, 반응온도가 낮으면, 피롤의 중합이 피롤의 2위치 및 5위치에서 진행되어, 예를 들면, 전도도가 높은 공액이중결합의 긴 사슬을 지닌 폴리머가 얻어진다. 한편, 반응온도가 높으 면, 중합이 2위치와 5위치이외에 3위치 및 4위치에서도 진행되므로, 예를 들면, 중간 또는 높은 저항을 지닌 공액이중결합의 짧은 사슬을 지닌 폴리머가 얻어진다.
반응온도와 전도도간의 상관은 피롤모노머의 치환도, 산화제용액의 종류 및 농도에 따라 다르더라도, 무치환 피롤이 모노머로서 이용되고, 0.25mol/L의 염화철(III) 수용액이 산화제용액으로서 이용되면, 전극용도에 적합한 10S·㎝-1이상의 전기전도도를 지닌 도체영역의 폴리머가, 약 -50℃ 내지 0℃의 반응온도의 저온영역에서 얻어지고; 10-5 내지 10-2S·㎝-1의 전기전도도를 지닌 반도체영역의 폴리머가, 약 15℃ 내지 약 70℃의 반응온도의 고온영역에서 얻어진다.
무치환 피롤의 경우에서와 마찬가지로, 다른 피롤화합물을 본 발명에서 사용할 경우, 전도도는 중합부위에 따라 다르므로, 치환체의 위치에 크게 주의를 기울일 필요가 있다. 이러한 특성을 이용함으로써, 얻어진 폴리머의 전도도를 낮출 수 있고, 또는 보다 정확하게 제어할 수 있다.
상기 목적을 위해 본 발명에 적합한 피롤화합물로서는, 3,5-치환피롤류(예를 들면, 3,5-디메틸피롤 등), 3,4-치환피롤류(예를 들면, 4-메틸피롤-3-카르복시메틸 등), N-치환피롤류(예를 들면, N-메틸피롤 등), 3-치환피롤류(예를 들면, 3-메틸피롤, 3-옥틸피롤 등) 등을 들 수 있다.
티오펜화합물로서 적합한 화합물로서는, 3-알킬티오펜류, 3,4-디알킬티오펜류, 3-알콕시티오펜류, 3,4-디알콕시티오펜류, 3-클로로티오펜류, 3,4-디클로로티오펜류 등을 들 수 있다.
본 발명에 있어서의 아닐린화합물로서는, 무치환 아닐린 및 그의 치환화합물, 여기에 마찬가지의 구조를 지닌 6원고리 방향족 화합물 등을 들 수 있고, 그의 예로서는, 아닐린, 톨루이딘, 클로로아닐린, 벤지딘 등을 들 수 있다.
얻어진 폴리머의 강도 및 전도도를 제어하기 위해서, 전술한 바와 같이 피롤화합물, 티오펜화합물 및 아닐린화합물을 조합해서 사용할 수 있고; 다른 도전성 폴리머나 중합가능한 모노머를 개질의 목적으로 필요에 따라 첨가해도 된다.
전술한 바와 같은 모노머에의 산화제의 첨가는, 화학적 산화중합을 일으켜, 폴리피롤, 폴리아닐린, 폴리티오펜 등의 공액이중결합을 지닌 도전성 폴리머를 형성한다.
용액중에서 수행되던 종래의 화학적 산화중합에 있어서는, 도전성 폴리머가 분체형태로 얻어졌고, 폴리머골격이 공액이중결합으로 형성되었으므로, 고체 표면상에 균일한 막을 형성하는 것이 곤란하였다. 게다가, 이러한 중합에 적합한 산화제는 이온성이었고, 또 모노머를 용해시키기 위한 유기용매에 대한 용해도가 낮았으므로, 반응이 불균일하여, 폴리머의 전도도를 저하시켰다.
그러나, 본 발명에 있어서는, 이온성 산화제의 용액을 미리 형성된 모노머막에 도포하므로, 산화제와 모노머와의 혼합도가 양호하여 막형상 폴리머를 용이하게 형성할 수 있다고 하는 이점이 얻어진다.
모노머층을 도포하는 방법은, 특히 제한되지 않고, 모노머자체 혹은 모노머용액을, 스핀코팅법, 캐스트법, 스프레이법, 독터블레이트법, 다이캐스트법, 침지법, 프린트법 등의 통상 사용되는 도포법을 이용해서 도포한다. 이들 방법중, 스핀도포법, 캐스트법 및 스프레이법이 바람직한 방법이다. 용제를 사용할 경우, 해당 용제는, 사용되는 모노머의 용해성 및 안정성을 고려해서 선택한다. 모노머 도포층에 후에 도포된 산화제용액과의 상용성이 나쁜 용제가 함유되어 있으면, 해당 용제는, 도포후에 건조에 의해 제거하고, 이 때, 모노머층의 중합을 개시시키는 가열은 피해야만 한다.
모노머층의 두께는 특히 제한되는 것은 아니지만, 해당 두께는, 30nm 내지 3,000nm가 바람직하다. 모노머층이 30nm보다 얇으면, 산화제용액이 목적으로 하는 장소이외의 장소에 부착되어 버려 얻어진 폴리머막에 결함이 형성되기 쉽다고 하는 문제가 발생되고; 모노머층의 두께가 3,000nm보다도 두꺼우면, 산화제와 모노머의 혼합이 불충분해지고, 비용이 증가된다고 하는 문제가 생긴다.
모노머층은 후술하는 바와 같이 소망의 장소에 산화제용액을 도포함으로써 용이하게 패턴화할 수 있으나, 도포할 재료의 표면 전체에 모노머재료가 도포되는 것을 피하기 위해, 잉크젯시스템(즉, 잉크젯방식)을 이용한 패터닝을 행하면서 모노머층에의 토출과 도포를 행하는 것도 가능하다. 이 때, 모노머용액의 점도는, 모노머용액이 잉크젯방식의 기록헤드로부터 토출될 수 있도록 1 - 30cp정도로 조정한다. 잉크젯방식은, 피에조 젯 방식이나 버블 젯 방식이어도 된다.
산화제용액중의 산화제의 종류 및 농도는, 모노머층의 재료와 두께에 따라 적절하게 선택한다. 그러나, 산화제의 농도가 지나치게 높으면(예를 들면, 1mol/L이상), 재현성이 나쁘고 불균일한 폴리머막이 형성될 경우가 있으며; 따라서, 이것은 피해야 한다.
산화제용액용의 용제는, 산화반응되기 어려운 동시에 산화제를 용해시킬 수 있는 용제로부터 선택하며, 그 예로서는, 아세토니트릴; 물; 메탄올, 에탄올, 프로판올, 부탄올, 펜탄올, 헥산올, 옥탄올, 에틸렌글리콜 등의 지방족 알콜류; 디에틸에테르, 디부틸에테르 등의 에테르류; 클로로포름, 디클로로메탄, 1,1-디클로로에탄, 1,1-디클로로에틸렌 등의 할로겐화 탄화수소류; 벤젠, 4-클로로피리딘 등의 방향족 화합물 및 그의 유도체; N,N-디메틸포름아미드, N,N-디메틸아스테트아미드 등의 비프로톤성 극성 용제; 아세트산 메틸, 아세트산 에틸 등의 에스테르류; 니트로메탄, 니트로에탄, 니트로벤젠 등의 니트로화합물 등을 들 수 있다.
모노머가 피롤화합물 혹은 티오펜화합물일 경우, 적절한 산화제로서는, 염화철(III), 브롬화 철(III), 요드화철(III), 과염소산철(III) 등의 철(III)염류(제 2철 염류); 3염화루테늄, 3브롬화 루테늄, 3요드화루테늄, 3과염소산루테늄 등의 류테늄 (III)염류; 5염화몰리브덴, 5브롬화 몰리브덴 등의 몰리브덴(V)염류; 염화알루미늄, 염화알루미늄/염화구리(II), 4염화티탄 등의 무기할로겐화물류 뿐만 아니라; 염산(염화수소산), 황산, 불산(불화수소산), 과염소산, 트리클로로아세트산, 트리플루오로아세트산, 인산 등의 프로톤산 등을 들 수 있다.
이들 산화제중에서, 반응성, 경제성 및 취급용이성의 관점에서, 모노머가 피롤화합물일 경우, 산화제는, 일반식: FemXn(식중, X는 Cl-, Br-, I-, ClO4 -, BF4 -, PF6 -, SbF6 -, CH3C6H4SO 3 -, CF3SO3 -, ZrF6 2-, TiF 6 2- 또는 SiF6 -이고; m 및 n은 독립적으로 1 내지 3의 정수임)으로 표시되는 철(III)화합물의 수용액이 바람직하다.
구체적으로는, FeCl3, FeBr3, FeI3, Fe(ClO4)3, Fe(BF4)3, Fe(PF6)3, Fe(SbF6)3, Fe(CH3C6H4SO3)3, Fe(CF3SO3) 3, Fe2(ZrF6)3, Fe2(TiF6)3 또는 Fe2(SiF6)3의 수용액을 이용하는 것이 바람직하다. 특히, 염화철(III)(FeCl3)의 수용액을 이용하는 것이 바람직하다.
모노머가 아닐린화합물인 경우, 산화제로서는, 크롬산염류(IV), 디크롬산염류(VII), 과망간산염류(VII) 등을 들 수 있다.
산화제의 사용량은 통상 모노머 1몰에 대해 0.01 내지 100몰이지만, 산화제의 약 2몰 내지 약 3몰이 모노머 1몰에 대해 사용될 경우 정량적인 중합반응이 일어난다. 공기중의 산소, 과산화수소 또는 오존 등의 산소라디칼원이 보조산화제로서 사용될 경우, 이에 따라 화학적 산화제의 사용량은 감소될 수 있다.
목적에 따라 산화제용액에, 도전성 조제, 안정화제, 계면활성제, 소포제, UV흡수제, 염료, 안료 등의 소량의 비산화성 성분을 첨가해도 된다.
폴리머의 전도도를 올리기 위해, 특히 초기전도도와 숙성안정성을 올리기 위해, 모노머 중합용의 도펀트를 조합해서 사용하는 것도 필요에 따라 가능하다. 도펀트는, pH 1 내지 5, 바람직하게는, pH 1 내지 3의 조건하에 사용한다. 적합한 도펀트로서는, 예를 들면, p-톨루엔술폰산, 벤젠술폰산, 모노클로로벤젠술폰산, 디클로로벤젠 술폰산, 트리클로로벤젠 술폰산, 트리플루오로메탄술폰산, 안트라퀴논 술폰산, 안트라퀴논 디술폰산, 나프탈렌 술폰산, 나프탈렌 디술폰산, 나프탈렌 트리술폰산, 나프토퀴논 술폰산, 이소프로필나프탈렌 술폰산, 도데실벤젠 술폰산, 기타 방향족 술폰산류, 그의 알칼리금속(예를 들면, 나트륨, 칼륨)염 또는 테트라에틸암모늄염; 또는 퍼클로르산 및 그의 알칼리금속염 혹은 테트라에틸암모늄염; 염산, 황산, 질산, 설포살리실산 등을 들 수 있다. 특히, 방향족 술폰산 혹은 그의 알칼리금속염이 바람직하다.
통상 단일의 도펀트가 첨가된다고 해도, 도펀트의 혼합물을 첨가해도 된다. 도펀트의 사용량은, 통상, 모노머의 양의 0.1 내지 3배(몰비로)이나, 그 양은 이것으로 한정되는 것은 아니다. 그러나, 산화제와 마찬가지로, 도펀트를 과잉량 사용하면 재현성이 나쁜 불균일한 폴리머막이 형성되게 되므로, 이것은 피해야만 한다.
산화제용액을 도포하는 방법은, 해당 산화제용액이 소망의 장소에 높은 정확도로 도포될 수 있는 한 한정되지 않지만, 잉크젯방식을 이용하는 것이 바람직하다. 잉크젯방식을 이용함으로써, 소망의 양의 산화제용액을 소망의 장소에 토출해서 도포할 수 있고, 이러한 도포는, 가정용 프린터로서 사용되는 것과 같은 소형의 기계를 이용해서 행할 수 있다. 그 때, 산화제용액은, 잉크젯방식의 기록헤드로부터 토출될 수 있게 약 1 내지 30cp의 점도를 지니도록 조정한다. 잉크젯방식은, 피에조 젯 방식이나 버블 젯 방식이어도 된다.
잉크 젯 방식을, 산화제용액의 도포에 사용할 경우, 상기 첨가제나 도펀트는, 반드시 해당 산화제용액중에 용해 혹은 분산시킬 필요는 없으나, 산화제용액의 토출 및 도포와 동시에 토출과 도포를 수행하도록 개별의 잉크탱크에 보관할 수 있다.
산화제용액을 모노머층의 소망의 장소에 도포할 경우, 그 구성성분은, 그의 반응성을 제어하도록 주어진 온도에서 유지하는 것이 가능하다. 이와 같이 해서 얻어진 폴리머의 전도도는 임의로 제어가능하므로, 본 발명은, 이러한 현상을 이용해서, 필요에 따라 매질저항의 유기반도체부(4) 혹은 도전성 전극부(3), (5)를 선택적으로 형성하는 것이 가능하다.
반응온도와 전도도간의 상관은, 사용된 모노머의 종류 및 사용된 산화제용액의 종류와 농도에 의존한다. 예를 들면, 무치환 피롤과 0.25mol/L의 염화철(III) 수용액을 사용할 경우, 전술한 바와 같이 반응온도를 변경함으로써, 전기전도도가 10S/㎝-1이상인 도체영역의 폴리머와, 전기전도도가 10-5 내지 10-2S/㎝ -1인 반도체영역의 폴리머의 어느 한 쪽을 선택적으로 형성할 수 있다.
얻어진 폴리머의 전도도가 소자의 전극으로서 사용하기에 불충분하다면, 해당 폴리머에 더욱 화학적 및 전기화학적으로 도핑을 행하여 그의 전도도를 보다 향상시킬 수 있다.
산화제의 도포소에서의 모노머의 중합이 종결되어, 유기반도체부(4) 및 도전성 전극부(3), (5)가 얻어진 후, 산화제용액이 도포되지 않은 모노머부와, 과잉의 산화제는 용제 등을 이용해서 세정·제거해야만 한다.
소자에 있어서의 소자전극(3)과 드레인전극(5)은, 반드시 모노머층과 산화제와의 반응에 의해 제작할 필요는 없으나, 종래의 금속전극, 카본전극 혹은 도전성 폴리머전극을 이용함으로써 제작해도 된다.
도 1은, 게이트절연층, 게이트전극, 소스전극, 드레인전극 및 유기반도체층으로 이루어진 유기 반도체소자의 일부를 개략적으로 표시한 수직단면확대도;
도 2는 게이트절연층, 게이트전극, 소스전극, 드레인전극 및 유기반도체층으로 이루어진 유기 반도체소자의 일부를 개략적으로 표시한 수직단면확대도;
도 3은 게이트절연층, 게이트전극, 소스전극, 드레인전극 및 유기반도체층으로 이루어진 유기 반도체소자의 일부를 개략적으로 표시한 수직단면확대도;
도 4는 본 발명의 실시예 1 내지 3에서 사용된 기판의 구성을 일례를 표시한 수직단면도이고, 또한, 한쪽면에 두께 약 1㎛의 이산화규소막을 지닌 도전성 실리콘기판의 일부를 개략적으로 표시한 확대도;
도 5는 본 발명의 실시예 1 내지 3에 있어서의 유기 반도체소자의 제작에 사용된 패턴의 일례를 개략적으로 표시한 평면도
도 6은 본 발명의 실시예 1에 있어서의 유기 반도체부를 형성하기 위한 산화제용액의 도포 공정을 개략적으로 표시한 수직단면확대도;
도 7은 본 발명의 실시예 2에 있어서의 전극부를 형성하기 위한 산화제용액의 도포 공정을 개략적으로 표시한 수직단면확대도;
도 8은 본 발명의 실시예 2에 있어서의 유기 반도체부를 형성하기 위한 산화제용액의 도포 공정을 개략적으로 표시한 수직단면확대도.
이하, 본 발명을, 실시예를 참조해서 구체적으로 설명하나, 본 발명은 이들 실시예의 범위내로 한정되는 것은 아니다.
(실시예 1)
도 4는, 한쪽면에 두께 약 1㎛의 이산화규소막을 지닌, 시판되고 있는 도전성 실리콘기판의 개략적인 수직단면도이다. 소자는, 게이트전극(1)으로서 기판의 도전성 실리콘부를 이용하고, 게이트절연막(2)으로서 이산화규소부를 이용한다.
상기 기판상에 스핀코팅에 의해 무치환된 피롤의 20중량% 에탄올용액을 도포한다. 얻어진 모노머층의 막두께는 약 200nm이다.
기판 전체를 70℃로 가열해서 유지한 후, 시판중인 소프트웨어를 이용해서 미리 설계한 패턴(이 예는 도 5에 표시되어 있음)을 따라서, 모노머층상에 피에조 젯 방식(piezo-jet system)을 이용해서 산화제로서 0.25mol/L의 염화철(III) 수용액을 토출해서 프린트하였다. 도 6은 이 공정의 개략도이다. 프린트직후 중합반응이 신속하게 일어나, 유기반도체로서 이용하게 될 검게된 폴리머막이 얻어졌다.
미반응모노머를 에탄올로 세정하여 제거한 후, 피에조 젯 방식을 이용해서, PEDOT(폴리-에틸렌디옥시티오펜)(나가세켐텍스사 제품: 상품명: 데나트론 P-502S; 농도: 3.0중량%)의 수용액을 도전성 폴리머로서 도포하여 소스/드레인전극을 형성하였다.
얻어진 유기 반도체소자는 도 1에 표시한 바와 같은 구성을 지녔으며, 소스와 드레인간의 채널길이의 측정치는 51㎛였다.
(실시예 2)
실시예 1과 마찬가지 절차를 행함으로써, 한쪽면에 이산화규소를 지닌 도전성 실리콘기판상에 무치환 피롤의 모노머층을 형성하였다.
기판 전체를 0℃로 가열해서 유지한 후, 실시예 1과 마찬가지 패턴을 놓고, 피에조 젯 방식을 이용해서 산화제로서 0.25mol/L의 염화철(III)수용액을 토출해서 프린트하였다. 도 7은 이 공정의 개략도이다. 도포 직후 중합반응이 신속하게 일어나, 십여초내에 소스/드레인전극으로서 이용될 검게된 폴리머막이 얻어졌다.
다음에, 기판 전체를 70℃로 가열해서 유지한 후, 피에조 젯 방식을 이용해서 상기 염화철(III)의 수용액을 토출해서 프린트하여, 이전에 형성된 소스/드레인전극부에 인접한 유기반도체를 형성하였다. 이 때의 정렬은, 잉크젯헤드상에 설치된 광학 검출기를 이용해서 행하였다. 도 8은 이 공정의 개략도를 표시한 것이다.
미반응 모노머를 에탄올로 세정해서 제거하였다.
얻어진 유기 반도체소자는 도 1에 표시한 바와 같은 구성을 지녔으며, 소스와 드레인간의 채널길이의 측정치는 48㎛였다.
(실시예 3)
실시예 1과 마찬가지로, 게이트전극(1)으로서 도 4에 표시한 이산화규소막을 지닌 기판의 도전성 실리콘부를 이용하고, 게이트절연막(2)으로서 이산화규소부를 이용해서 소자를 구축하였다.
모노머로서의 무치환피롤의 10중량% 에탄올용액과 산화제로서의 0.25mol/L의 염화철(III)수용액을, 도포용의 피에조 젯 프린터의 별도의 잉크탱크 내에 보관하였다.
전체의 도전성 실리콘기판을 0℃에서 유지한 후, 실시예 1과 마찬가지 패턴을 따라서, 모노머용액(토출량: 1.5㎕/㎠) 및 산화제용액(토출량: 4㎕/㎠)을 동일 개소에 동시에 토출해서 프린트하였다. 도포직후, 중합반응이 신속하게 일어나, 십여초내에 유기반도체로서 이용될 검게된 폴리머막이 얻어졌다.
다음에, 기판 전체를 70℃로 가열해서 유지한 후, 피에조 젯 방식을 이용해서 상기 모노머용액과 산화제용액을 토출해서 프린트하여, 이전에 형성된 유기반도체부분에 인접한 소스/드레인전극부를 형성하였다. 이 때의 정렬은, 잉크젯헤드상에 설치된 광학 검출기를 이용해서 행하였다.
얻어진 유기 반도체소자는 도 1에 표시한 바와 같은 구성을 지녔으며, 소스와 드레인간의 채널길이의 측정치는 50㎛였다.
(실시예 4)
실시예 1과 마찬가지로, 게이트전극(1)으로서 도 4에 표시한 이산화규소막을 지닌 기판의 도전성 실리콘부를 이용하고, 게이트절연막(2)으로서 이산화규소부를 이용해서 소자를 구축하였다.
기판상에, 3-헥실티오펜의 15중량% 에탄올용액을 스핀코팅에 의해 도포하였다. 얻어진 모노머층의 막두께는 약 150nm였다.
기판 전체를 50℃로 가열해서 유지한 후, 실시예 1과 마찬가지 패턴을 따라서, 피에조 젯 방식을 이용해서 산화제로서 0.20mol/L의 묽은 황산수용액을 토출해서 프린트하였다. 프린트직후 중합반응이 신속하게 일어나, 유기반도체로서 이용될 검게된 폴리머막이 얻어졌다.
미반응 모노머를 에탄올로 세정하여 제거한 후, 피에조 젯 방식을 이용해서, PEDOT(폴리-에틸렌디옥시티오펜)(나가세켐텍스사 제품: 상품명: 데나트론 P-502S; 농도: 3.0중량%)의 수용액을 도전성 폴리머로서 도포하여 소스/드레인전극을 형성하였다.
얻어진 유기 반도체소자는 도 1에 표시한 바와 같은 구성을 지녔으며, 소스와 드레인간의 채널길이의 측정치는 54㎛였다.
실시예 1 내지 4에서 제작된 유기 반도체소자의 캐리어 이동도, 전기전도도 및 온/오프(on/off)비를 일괄해서 하기 표 1에 표시한다. 실시예 1 내지 4의 소자는, 모두, 게이트전극에 인가된 전압(게이트전압: VG)의 변화에 수반해서 소스전극과 유기반도체와 드레인전극간에 흐르는 전류의 드레인-소스전류치(Ids)가 변화하였으며, 유기 반도체소자로서의 기능을 지니는 절환특성을 보였다.
캐리어이동도 전기전도도 온/오프비
실시예 1 1.0-4.9 ×10-3㎠/Vs 3-8 ×10-6S/㎝ 35-90
실시예 2 0.7-2.0 ×10-2㎠/Vs 1-4 ×10-5S/㎝ 30-150
실시예 3 1.0-3.5 ×10-2㎠/Vs 5-9 ×10-5S/㎝ 40-200
실시예 4 0.8-2.1 ×10-3㎠/Vs 1-3 ×10-6S/㎝ 10-30
표 1에 표시한 캐리어이동도(μ)는 다음 식을 이용해서 계산하였다:
Ids =(WCi/2L)μ(VG-V0)2
(식중, W는 채널폭, L은 채널길이, Ci는 게이트절연막의 (단위면적당의) 용량임).
포화영역에 있어서의 드레인-소스전류(Ids)의 제곱근과 게이트전압(VG)간의 관계로부터, 겉보기 역치전압(V0)은, 측정치를 이용해서 Ids=0에 외삽함으로써 결정된다. 포화영역에서의 Ids는, 드레인-소스전압(Vds)과 주어진 VG에서의 드레인-소스전류간의 관계를 관측함으로써 구해진다. 포화영역에서의 Ids란, 드레인-소스전압이 상승할 경우에도 더이상 증가하지 않는 Ids를 의미한다. 포화영역에서의 Ids는 VG와 함께 변화한다. V0를 구하는 방법은 당업자에게는 잘 알려져 있다.
표 1에 표시한 전도도는 다음식을 이용해서 구하였다:
σ= CiV0μ/d
(식중, Ci는 절연층의 용량, V0는 겉보기 역치전압, μ는 캐리어이동도, d는 유기 반도체폴리머막의 두께임).
온/오프비는, VG(게이트전압)가 0일 때 흐르는 드레인전류에 대한, 게이트전압(VG)이 드레인전압(VD)보다도 큰 포화상태에서 흐르는 드레인전류의 비이다.
이상의 설명으로부터 알 수 있는 바와 같이, 본 발명에 의하면, 게이트절연층, 게이트전극, 소스전극, 드레인전극 및 유기반도체층으로 이루어진 유기 반도체소자가 제조된다. 이 제조방법에 의하면, 임의의 구성을 지닌 유기 반도체소자를 저렴한 비용으로 용이하게 제작할 수 있다.

Claims (6)

  1. 게이트절연층, 게이트전극, 소스전극, 드레인전극 및 유기반도체층으로 이루어진 유기 반도체소자의 제조방법에 있어서,
    1) 도전성 폴리머전구체의 모노머층을 형성하는 공정;
    2) 상기 모노머층을 일정한 온도에서 유지하는 공정; 및
    3) 상기 모노머층의 일부에 산화제용액을 도포해서 도체 또는 반도체로 이루어진 폴리머층을 얻는 공정을 구비한 것을 특징으로 하는 유기 반도체소자의 제조방법.
  2. 제 1항에 있어서, 상기 공정 2)는, 형성된 폴리머층의 전도도를 반응온도에 의해 제어해서 반도체층부 또는 소스/드레인전극부의 어느 한쪽을 선택적으로 형성하는 공정을 포함하는 것을 특징으로 하는 유기 반도체소자의 제조방법.
  3. 제 1항에 있어서, 상기 산화제용액은, 잉크젯 방식을 이용해서 패턴형상으로 도포하는 것을 특징으로 하는 유기 반도체소자의 제조방법.
  4. 제 1항에 있어서, 상기 모노머층은, 잉크젯 방식을 이용해서 패턴형상으로 도포되는 것을 특징으로 하는 유기 반도체소자의 제조방법.
  5. 제 1항에 있어서, 상기 모노머가 피롤화합물로 이루어지고, 상기 산화제용액이, 일반식: FemXn(식중, X는 ClO4 -, BF4 - , PF6 -, SbF6 -, CH3C6H4 SO3 -, CF3SO3 -, ZrF6 2-, TiF6 2- 또는 SiF6 -이고; m 및 n은 독립적으로 1 내지 3의 정수임)으로 표시되는 철(III)화합물의 수용액인 것을 특징으로 하는 유기 반도체소자의 제조방법.
  6. 제 1항에 있어서, 상기 모노머가 티오펜화합물을 포함하는 것을 특징으로 하는 유기 반도체소자의 제조방법.
KR1020037015452A 2002-02-06 2003-02-04 유기 반도체소자의 제조방법 KR100581429B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00029793 2002-02-06
JP2002029793A JP2003234473A (ja) 2002-02-06 2002-02-06 有機半導体素子の製造方法
PCT/JP2003/001096 WO2003067680A1 (en) 2002-02-06 2003-02-04 Method of producing organic semiconductor device

Publications (2)

Publication Number Publication Date
KR20040000508A KR20040000508A (ko) 2004-01-03
KR100581429B1 true KR100581429B1 (ko) 2006-05-17

Family

ID=27677894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037015452A KR100581429B1 (ko) 2002-02-06 2003-02-04 유기 반도체소자의 제조방법

Country Status (7)

Country Link
US (1) US7026231B2 (ko)
EP (1) EP1472750A1 (ko)
JP (1) JP2003234473A (ko)
KR (1) KR100581429B1 (ko)
CN (1) CN100355103C (ko)
AU (1) AU2003244352A1 (ko)
WO (1) WO2003067680A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003274733A1 (en) * 2002-10-16 2004-05-04 Canon Kabushiki Kaisha Manufacturing process for fuel cell, and fuel cell apparatus
EP1563554B1 (de) * 2002-11-19 2012-01-04 PolyIC GmbH & Co. KG Organisches elektronisches bauelement mit gleichem organischem material für zumindest zwei funktionsschichten
ATE492912T1 (de) * 2003-04-01 2011-01-15 Canon Kk Organische halbleiteranordnung
US7163734B2 (en) 2003-08-26 2007-01-16 Eastman Kodak Company Patterning of electrically conductive layers by ink printing methods
JP2005079204A (ja) * 2003-08-28 2005-03-24 Canon Inc 電界効果型トランジスタおよびその製造方法
JP2005149796A (ja) * 2003-11-12 2005-06-09 Canon Inc 固体高分子電解質膜および固体高分子型燃料電池
JP4401826B2 (ja) * 2004-03-10 2010-01-20 キヤノン株式会社 電界効果型トランジスタおよびその製造方法
JP4557755B2 (ja) * 2004-03-11 2010-10-06 キヤノン株式会社 基板、導電性基板および有機電界効果型トランジスタの各々の製造方法
JPWO2005098927A1 (ja) * 2004-03-31 2008-03-06 コニカミノルタホールディングス株式会社 Ｔｆｔシートおよびその製造方法
JP2006019673A (ja) * 2004-06-04 2006-01-19 Mitsui Chemicals Inc 半導体材料の改質方法，薄膜および半導体素子
JP4731840B2 (ja) * 2004-06-14 2011-07-27 キヤノン株式会社 電界効果型トランジスタおよびその製造方法
JP4951868B2 (ja) * 2005-03-18 2012-06-13 凸版印刷株式会社 薄膜トランジスタの製造方法
JP2008021814A (ja) * 2006-07-13 2008-01-31 Hitachi Ltd 電界効果トランジスタ、有機薄膜トランジスタおよび有機トランジスタの製造方法
DE102007052522A1 (de) * 2007-11-01 2009-05-07 H.C. Starck Gmbh Verfahren zur Beschichtung von unpolaren Polyaromaten enthaltenden Schichten
TW200945648A (en) * 2008-04-23 2009-11-01 Ind Tech Res Inst Oganic thin film transistor and pixel and method for manufacturing the same and display panel
KR102003530B1 (ko) 2011-07-08 2019-10-17 헤레우스 프레셔스 메탈스 게엠베하 운트 코. 카게 적층체의 제조 공정 및 이로부터 얻어지는 적층체
US20130025745A1 (en) * 2011-07-27 2013-01-31 Texas Instruments Incorporated Mask-Less Selective Plating of Leadframes
EP3413367A4 (en) * 2016-02-03 2019-01-30 Nissan Chemical Corporation TRANSPORT VARNISH
JP6035662B1 (ja) * 2016-04-05 2016-11-30 エーアイシルク株式会社 導電性高分子導電体の製造方法及び製造装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710401A (en) * 1984-09-04 1987-12-01 Rockwell International Corporation Method of printing electrically conductive images on dielectric substrates
US5385956A (en) * 1992-07-15 1995-01-31 Dsm N.V. Method for the preparation of a polymer composition containing an electrically conductive polymer
JP3098661B2 (ja) * 1993-07-28 2000-10-16 キヤノン株式会社 研磨剤組成物及びそれを用いる研磨方法
US6605236B1 (en) * 1994-01-03 2003-08-12 Xerox Corporation Conductive polymeric composites, articles and processes for the preparation thereof
US6117554A (en) * 1997-05-30 2000-09-12 Poly-Med, Inc. Modulated molecularly bonded inherently conductive polymers on substrates with conjugated multiple lamellae and shaped articles thereof
DE69905860T2 (de) 1999-05-20 2003-11-06 Agfa Gevaert Nv Verfahren zum Strukturieren einer Schicht aus leitfähigem Polymer
BR0011888A (pt) * 1999-06-21 2004-03-09 Univ Cambridge Tech Processo para formar um dispositivo eletrônico, dispositivo eletrônico, circuito lógico, visor de matriz ativa, e, transistor de polímero
JP2002009290A (ja) * 2000-06-21 2002-01-11 Fuji Xerox Co Ltd 有機電子素子の製造方法、および、該製造方法により製造された有機電子素子
US7629017B2 (en) * 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features

Also Published As

Publication number Publication date
EP1472750A1 (en) 2004-11-03
CN100355103C (zh) 2007-12-12
WO2003067680A1 (en) 2003-08-14
US20040152230A1 (en) 2004-08-05
AU2003244352A1 (en) 2003-09-02
CN1522473A (zh) 2004-08-18
JP2003234473A (ja) 2003-08-22
US7026231B2 (en) 2006-04-11
KR20040000508A (ko) 2004-01-03

Similar Documents

Publication Publication Date Title
KR100581429B1 (ko) 유기 반도체소자의 제조방법
US6740900B2 (en) Organic thin-film transistor and manufacturing method for the same
JP2005535120A (ja) 有機電子デバイス
JP2006295165A (ja) 薄膜トランジスタ及び薄膜トランジスタの作製方法
JP4572501B2 (ja) 有機薄膜トランジスタの製造方法
JP4977968B2 (ja) 電子素子の製造方法
Lee et al. Flexible all-polymer field effect transistors with optical transparency using electrically conducting polymers
KR101462526B1 (ko) 유기 반도체 재료 및 전계 효과 트랜지스터 그리고 그의 제조 방법
US8809484B2 (en) Extended isoindigo polymers and semiconductor compositions
EP3425687B1 (en) Organic semiconductor composition, organic thin film comprising same, and use thereof
JP5314941B2 (ja) 有機トランジスタ
US7563860B2 (en) Semiconductors and electronic devices generated therefrom
JP2004055649A (ja) 有機薄膜トランジスタ及びその製造方法
WO2008144756A1 (en) Organic electrodes and electronic devices
JP2005158765A (ja) 電界効果型有機トランジスタおよびその製造方法
US7615607B2 (en) Semiconductor polymers
US8154013B2 (en) Organic thin-film transistors
KR101176397B1 (ko) 유기 트랜지스터
JP2004281477A (ja) 有機薄膜トランジスタおよびその製造方法
JPH0732253B2 (ja) 電界効果トランジスタの製造方法
JP2010074088A (ja) 有機半導体装置、有機半導体装置の製造方法、電子デバイス、電子機器および絶縁層形成組成物
US7705111B2 (en) Poly(alkynylthiophene)s
JP7156769B2 (ja) 有機半導体組成物、有機薄膜及び有機薄膜トランジスタ
JP2005085945A (ja) 電界効果型有機トランジスタおよびその製造方法
WO2008144759A2 (en) Organic electrodes and electronic devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130425

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee