KR100575220B1 - 고속 측정 대응 프로브 장치 - Google Patents

고속 측정 대응 프로브 장치 Download PDF

Info

Publication number
KR100575220B1
KR100575220B1 KR1020000056633A KR20000056633A KR100575220B1 KR 100575220 B1 KR100575220 B1 KR 100575220B1 KR 1020000056633 A KR1020000056633 A KR 1020000056633A KR 20000056633 A KR20000056633 A KR 20000056633A KR 100575220 B1 KR100575220 B1 KR 100575220B1
Authority
KR
South Korea
Prior art keywords
pin electronics
probe device
contactor
interposer
speed measurement
Prior art date
Application number
KR1020000056633A
Other languages
English (en)
Other versions
KR20010030499A (ko
Inventor
이이노신지
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20010030499A publication Critical patent/KR20010030499A/ko
Application granted granted Critical
Publication of KR100575220B1 publication Critical patent/KR100575220B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명에 따르면, 프로브 장치 본체와, 상기 프로브 장치 본체의 내부에 장착된 접촉기와, 상기 접촉기와 상기 프로브 장치의 외부에 배치된 테스터 사이의, 검사용 신호의 전송로 중에 배치되어, 복수의 전자 회로부를 구비하는 핀 일렉트로닉스―이 핀 일렉트로닉스의 전자 회로부의 적어도 일부는 집적 회로에 의해 형성되어 있음―와, 상기 핀 일렉트로닉스와 상기 접촉기를 전기적으로 접속하는 인터포우저와, 상기 핀 일렉트로닉스를 냉각하는 냉각 수단을 구비한, 피검사체의 전기적 특성을 검사하는 고속 측정용 프로브 장치가 개시되어 있다.

Description

고속 측정 대응 프로브 장치{HIGH-SPEED PROBING APPARATUS}
도 l은 본 발명의 고속 프로브 장치의 제 1 실시예와 테스터와의 관계를 나타내는 개념도,
도 2는 도 1에 도시된 고속 프로브 장치의 주요부를 나타내는 구성도,
도 3은 도 2에 도시된 고속 프로브 장치의 인터포우저를 포함하는 접촉기를 나타내는 측면도,
도 4a는 도 2에 도시된 고속 프로브 장치의 핀 일렉트로닉스를 확대하여 도시한 상평면도,
도 4b는 도 2에 도시된 고속 프로브 장치의 핀 일렉트로닉스를 확대하여 도시한 단면도,
도 4c는 도 2에 도시된 고속 프로브 장치의 핀 일렉트로닉스를 확대하여 도시한 하평면도,
도 5는 본 발명의 고속 프로브 장치의 다른 실시예에 있어서의 도 4b에 상당하는 핀 일렉트로닉스의 단면도,
도 6은 본 발명의 고속 프로브 장치의 또 다른 실시예에 있어서의 도 4b에 상당하는 핀 일렉트로닉스의 단면도,
도 7은 도 6에 도시된 고속 프로브 장치에 있어서의 신호의 흐름을 나타내는 개념도,
도 8a는 도 1에 도시된 고속 프로브 장치의 접촉기와 유지 기구와의 관계를 나타내는 단면도,
도 8b는 도 8a에 도시된 접촉기의 평면도.
도면의 주요 부분에 대한 부호의 설명
10 : 고속 프로브 장치 11 : 접촉기
12 : 인터포우저 13 : 핀 일렉트로닉스
14 : 냉각 자켓 15 : 인터페이스 보드
16 : 패턴 발생기 17 : 커넥터
18 : 패키지 19 : 유지 기구
32 : 드라이버부 33 : 비교부
34 : 드라이버부 35 : 다이나믹 로드부
본 발명은 고속 측정 대응 프로브 장치에 관한 것이다. 더욱 상세하게는, 예컨대 1 GHz 이상의 주파수 대역의 고속 디바이스를 검사할 수 있는 프로브 장치에 관한 것이다.
종래의 프로브 장치는, 예컨대 웨이퍼를 반송하는 기구와, 웨이퍼의 반송과정에서, 웨이퍼를 사전 정렬하는 로더실과, 이 로더실로부터 보내져 온 웨이퍼의 전기적 특성을 검사하는 프로버실을 구비하고 있다. 로더실에는, 웨이퍼를 반송하는 기구로서의 핀셋 및, 사전 정렬 기구로서의 서브척이 마련된다. 핀셋에 의해 웨이퍼가 반송되는 동안에, 그 서브척에 있어서, 웨이퍼의 오리엔테이션 플랫을 기준으로 하여, 웨이퍼는 사전 정렬된다. 프로버실에는, 메인 척 및 정렬기구가 마련된다. 웨이퍼가 탑재된 메인척은, 정렬 기구와 공동으로 X, Y, Z 및 θ 방향으로 이동함에 따라, 웨이퍼(W)를 메인 척의 윗쪽에 배치된 프로브 카드의 프로브 침에 대하여 정렬한다. 정렬된 웨이퍼를 Z 방향으로 상승시켜, 웨이퍼 상에 형성된 IC의 측정 대응 전극에 프로브 침을 전기적으로 접촉시킨다. 테스트 헤드와 해당 전극이 프로브 침을 거쳐서 접속된 상태에서, 각 IC의 전기적 특성이 검사된다.
테스트 헤드는, 핀 일렉트로닉스(pin electronics)를 구비하고 있다. 이 핀 일렉트로닉스는, 드라이버부, 비교부 및 다이나믹 로드부를 구비한다. 테스터(도시생략함)의 제어 하에서, 패턴 발생기는 테스트용의 패턴 신호를 발생한다. 핀 일렉트로닉스는, 이 테스트용의 패턴 신호와, 디바이스 측으로부터 수신하는 테스트 결과 패턴 신호를, 테스터와 프로브 카드사이에서 송수신하기 위한 인터페이스로서도 기능한다.
프로브 카드는, 프로버실의 헤드 플레이트에 장착된 퍼포먼스 보드에 대하여 착탈 가능하게 장착되어 있다. 프로브 카드는, 접촉기로서 이용되는 복수의 프로브 와, 이들 프로브를 지지하고 프로브에 접속되는 인쇄 회로 기판을 갖는 본체를 갖추고 있다. 프로브 카드는, 웨이퍼의 종류에 따라 교환되어, 사용된다.
종래의 프로브 장치에 있어서는, 핀 일렉트로닉스와 프로브와의 사이에, 퍼포먼스 보드, 포고핀 링 및 프로브 카드 본체를 구비하고 있기 때문에, 핀 일렉트로닉스와 프로브 사이의 전송 라인은 길다. 이 때문에, l㎓를 넘는 주파수의 테스트용 패턴 신호를 정확하고 고속으로 전송할 수 없어, 이러한 고속 디바이스를 실질적으로 검사할 수가 없는 문제점이 있었다.
또한, 종래의 프로브 장치를 이용하여, ㎓ 대의 고속 디바이스를 검사하는 경우에는, 프로브 등의 임피던스를 정합하기 곤란하고, 또한 전송 라인의 선 길이의 최대값이 3㎜ 이상으로 되면, 노이즈 등의 영향이 커지게 되는 결과, 해당 디바이스를 검사하기 곤란하다.
또한, 세라믹(유전율ε:약4) 등의 유전체에 의한, 길이 50㎜의 전송 라인에 있어서는, 신호의 상승 시간은 2나노초(㎱)가 된다. 이 결과, 예컨대, ㎓ 대역으로 50Ω으로 임피던스 정합된 핀 일렉트로닉스에 있어서, 그 전송 라인이 25㎜ 정도가 되면, 노이즈 등의 영향이 커진다. 그리고, 종래의 핀 일렉트로닉스에 있어서는, 그 전송 라인의 길이를 25mm 이내로 하는 것은 실질적으로 불가능하다.
따라서, 핀 일렉트로닉스가 테스트 헤드에 내장되어 있는 종래의 프로브 장치에 있어서는, 핀 일렉트로닉스와 프로브 사이의 전송 라인이 길어서, 고속의 디바이스는 검사될 수 없다. 가령, 퍼포먼스 보드, 포고핀 링 및 프로브 카드를 생략하여, 프로브를 핀 일렉트로닉스에 직접 접속한 구성으로서도, 전송 라인의 손실 등으로 인해서, 현재 크기의 핀 일렉트로닉스에 의해, 다수 핀을 갖는 ㎓ 대의 디바이스를 검사하는 것은 어렵다.
본 발명은, 상기 문제점을 해결하기 위한 것으로 본 발명에 따르면, ㎓ 대의 디바이스를 높은 신뢰성으로 확실히 검사할 수 있는 고속 측정 대응 프로브 장치가 제공된다.
본 발명의 제 1 관점에 기초하여, 프로브 장치 본체와, 해당 프로브 장치 본체의 내부에 장착된 접촉기와, 해당 접촉기와 해당 프로브 장치의 외부에 배치된 테스터의 사이의, 검사용 신호의 전송로 중에 배치되어, 복수의 전자 회로부를 구비하는 핀 일렉트로닉스―이 핀 일렉트로닉스의 복수의 전자 회로부는 적어도 하나의 집적 회로에 의해 형성되어 있음―와, 해당 핀 일렉트로닉스와 상기 접촉기를 전기적으로 접속하는 인터포우저와, 해당 핀 일렉트로닉스를 냉각하는 냉각 수단을 구비하여, 피검사체의 전기적 특성을 검사하는 고속 측정 대응 프로브 장치가 제공된다.
이 고속 측정 대응 프로브 장치에 있어서, 해당 핀 일렉트로닉스의 전자 회로부에는, 콘트롤러부, 비교부 및 드라이버부가 포함되고 있고, 이들 콘트롤러부, 비교부 및 드라이버부는 적어도 하나의 집적 회로에 의해 형성되어 있는 것이 바람직하다.
또한, 이 고속 측정 대응 프로브 장치에 있어서, 해당 핀 일렉트로닉스는, 상 패키지와, 하 패키지를 구비하고, 해당 냉각 수단은, 양 패키지의 주변 둘레 사이에 배치되는 것이 바람직하다.
또한, 이 고속 측정 대응 프로브 장치에 있어서, 해당 인터포우저는, 그 양면으로부터 돌출한 접촉 핀을 갖는 것이 바람직하다.
또한, 이 고속 측정 대응 프로브 장치에 있어서, 해당 핀 일렉트로닉스의 드라이버부는, 적어도 하나의 집적 회로에 의해 형성되어 있고, 해당 드라이버부는, 다른 전자 회로부보다도 해당 냉각 수단에 접근하여 배치되는 것이 바람직하다.
또한, 이 고속 측정 대응 프로브 장치에 있어서, 해당 핀 일렉트로닉스의 비교부는, 적어도 하나의 집적 회로에 의해 형성되어 있고, 해당 비교부는, 다른 전자 회로보다도 해당 인터포우저에 접근하여 배치되는 것이 바람직하다.
본 발명의 제 2 관점에 따라서, 프로브 장치 본체와, 해당 프로브 장치 본체의 내부에 장착되는 접촉기와, 해당 접촉기와 해당 프로브 장치의 외부에 배치된 테스터 사이의, 검사용 신호의 전송로 중에 배치되어, 복수의 전자 회로부를 구비하는 핀 일렉트로닉스―이 핀 일렉트로닉스의 복수의 전자 회로부는 적어도 하나의 집적 회로에 의해 형성되어 있음―와, 검사용 신호를 형성하기 위한, 전자 회로부를 구비하는 패턴 발생기와, 상기 패턴 발생기와 상기 핀 일렉트로닉스를 전기적으로 접속하는 인터페이스 보드와, 해당 핀 일렉트로닉스와 상기 접촉기를 전기적으로 접속하는 인터포우저와, 해당 핀 일렉트로닉스를 냉각하는 냉각 수단을 구비하는, 피검사체의 전기적 특성을 검사하는 고속 측정 대응 프로브 장치가 제공된다.
이 고속 측정 대응 프로브 장치의 해당 패턴 발생기의 전자 회로부는, 적어 도 하나의 집적 회로에 의해 형성되어 있는 것이 바람직하다.
또한, 이 고속 측정 대응 프로브 장치의 해당 핀 일렉트로닉스의 전자 회로부에는, 콘트롤러부, 비교부 및 드라이버부가 포함되고 있고, 이들 콘트롤러부, 비교부 및 드라이버부는, 적어도 하나의 집적 회로에 의해 형성되어 있는 것이 바람직하다.
또한, 이 고속 측정 대응 프로브 장치의 해당 핀 일렉트로닉스의 드라이버부는, 적어도 하나의 집적 회로에 의해 형성되어 있고, 해당 드라이버부는, 다른 전자 회로부보다도 해당 냉각 수단에 접근하여 배치되는 것이 바람직하다.
또한, 이 고속 측정 대응 프로브 장치의 해당 핀 일렉트로닉스의 비교부는, 적어도 하나의 집적 회로에 의해 형성되어 있고, 해당 비교부는, 다른 전자 회로보다도 해당 인터포우저에 접근하여 배치되는 것이 바람직하다.
또한, 이 고속 측정 대응 프로브 장치의 해당 인터포우저는, 그 양면으로부터 돌출한 접촉핀을 갖는 것이 바람직하다.
본 발명의 다른 목적 및 이점은, 이하의 명세서에 기재되어, 그 일부는 해당 개시로부터 자명해지거나 또는 본 발명의 실행에 의해서 얻어질 것이다. 본 발명의 해당 목적 및 이점은, 여기에 특히 지적되는 수단과 조합에 의해 실현되고, 얻어진다.
첨부한 도면은 명세서의 일부와 연휴하고 또한 일부를 구성하며, 본 발명의 바람직한 실시예를 도시한다. 그리고, 해당 도면은 상술한 일반적인 기술과 이하에 기술하는 바람직한 실시예에 관한 상세한 설명에 의해, 본 발명의 설명에 이바지하는 것이다.
이하, 도 1∼도 8에 도시된 실시예에 근거하여, 본 발명이 설명된다.
본 실시예의 고속 측정 대응 프로브 장치(이하, 간단히「고속 프로브 장치」라고 칭함) (10)에 있어서는, 예컨대 도 1에 도시된 바와 같이, ① 종래의 테스트 헤드, 퍼포먼스 보드, 포고핀 링 및 프로브 카드는 생략되고, ② 핀 일렉트로닉스와 디바이스 사이의 전송 라인이 생략되며, ③ 핀 일렉트로닉스 자체의 전송 라인의 길이가 단축되어 있다.
이 고속 프로브 장치(10)는, 도 1, 도 2에 도시된 바와 같이, 피검사체(웨이퍼) 상에 형성된 디바이스의 복수의 검사용 전극과 접촉하기 위한, 교환 가능한 접촉기(11)와, 복수의 전자 회로부가 하나 또는 복수의 집적 회로에 의해 형성되어 있는 핀 일렉트로닉스(13)와, 이 접촉기(11)와 핀 일렉트로닉스를 접속하는 인터포우저(12)와, 이 핀 일렉트로닉스(13)를 냉각하는 냉각 수단(예컨대, 냉각 자켓)(14)을 구비하고 있다. 이 핀 일렉트로닉스의 복수의 전자 회로부 내의 대부분이, 되도록이면 적은 집적 회로에 의해 형성되는(가능한 한 모든 전자 회로가 하나의 집적 회로에 의해 형성되는 것이 바람직하다) 것에 의해, 핀 일렉트로닉스 자체의 전송 라인의 길이는 단축될 수 있다.
이 고속 프로브 장치(10)는, 또한 패턴 발생기(16)와, 해당 패턴 발생기(16)와 핀 일렉트로닉스(13)를 접속하는 인터페이스 보드(15)를 구비할 수 있다. 인터페이스 보드(15)와 테스터(T)는, 신호 케이블 라인(L) 및 커넥터(17)에 의해 접속된다.
상기 접촉기(11)는, 예컨대 도 3에 도시된 바와 같이, 다층 배선 구조 기판(1lA)과, 복수의 프로브(1lB)와, 단자 전극(11C)을 갖고 있다. 다층 배선 구조 기판(1lA)은, 실리콘 웨이퍼와 열팽창율이 가까운 재질(예컨대, 질화알루미늄)의 세라믹에 의해 형성될 수 있다. 복수의 프로브(1lB)는, 디바이스의 전극 패드에 대응하여, 다층 배선 구조 기판(1lA)의 하면에 매트릭스 형상으로 형성될 수 있다. 또한, 프로브(1lB)의 구조를, CVD 법 등에 의해 형성되는 범프 형상으로 함으로써, 이후 디바이스의 전극 패드의 피치가 좁게 되는 상황에서도, 대응 가능하다. 단자 전극(11C)은, 이들 프로브(llB)에 각각 전기적으로 접속되어 있어 기판(1lA)의 상면에 형성될 수 있다.
상기 인터포우저(12)는, 예컨대 도 8a, 8b에 도시된 바와 같이, 복수의 제 l 접속 단자(12B)와 복수의 제 2 접속 단자(12C)를 갖고 있다. 복수의 제 1 접속 단자(12B)는, 상기 접촉기(11)의 상면에 배치된 단자 전극(11C)에 대응하여 기판(12A)의 하면에 매트릭스 형상으로 배치되는 것이 바람직하다. 복수의 제 2 접속 단자(12C)는, 접속 단자(12B)에 대응하여 기판(12A)의 상면에 배치되는 것이 바람직하다. 이 인터포우저(12)는, 테스터의 종류에 대응하여 교환 가능하게 되는 것이 바람직하다. 접촉기(11)의 선단부의 길이는, 예컨대 3㎜ 이하로 설정됨으로써, GHz 대의 신호를 거의 왜곡이 없는 상태로 전송할 수 있다. 도 8은 접촉기(11)의 유지 기구도 설명한다.
상기 핀 일렉트로닉스(13)는, 예컨대 드라이버부(32), 비교부(33), 콘트롤러부(34) 및 다이나믹 로드부(35)(도 2)와, 테스터 측에서의 전극 패드(18C)(예컨대 1 채널당 12개) 및 전극 패드(18D)(예컨대 1 채널당 1개)를 가질 수 있다(도 4B). 전극 패드는, 1 개의 디바이스마다 2000개 정도에 달한다. 핀 일렉트로닉스(13)의 드라이버부는, 패턴 발생기(16)로부터의 테스트 패턴 신호를 규정 전압치로 변환한 후, 디바이스측으로 출력한다. 비교부는, 디바이스로부터의 테스트 결과 패턴 신호를 기준 패턴 신호(기대값)과 비교함으로써 디바이스의 양부의 판정 신호를 형성한다. 이 판정 신호는, 테스터측으로 보내진다. 핀 일렉트로닉스(13)에 있어서, 드라이버부, 비교부, 다이나믹 로드부의 모두 혹은 그 일부, 및 이들에 부속되는 다수의 전극 패드를, 하나의 VLSI로서 형성함으로써, 전송 라인이 단축되어, 신호의 상승 시간은 짧게 되고, 전송 손실 등이 감소되어, ㎓대의 고속 신호는 적은 왜곡으로, 효율적으로 전송될 수 있다.
본 실시예에 있어서의 핀 일렉트로닉스(13)는, 하나의 VLSI로서 형성되어 있지만, 핀 일렉트로닉스(13)는, 드라이버부, 비교부 등의 각 기능에 의거하여, 복수 종류의 디바이스에 의해 형성될 수도 있다. 이들 디바이스는 MCM(Multi Chip Module)로서 구성될 수 있다.
상기 핀 일렉트로닉스(13)는, 도 4a∼4c에 도시된 바와 같이, 세라믹 또는 합성 수지(예컨대, 에폭시계 수지)에 의해서 형성된 패키지(18)에 의해 밀봉되어 있다. 패키지(18)는, 도 4b에 도시된 바와 같이, 상 패키지(18A)와 하 패키지(18B)로 구성될 수 있고, 상 패키지(18A)의 하면에 핀 일렉트로닉스(13)가 실장된다. 도 4a, 4b에 도시된 바와 같이, 상 패키지(18A)의 상면에는 매트릭스 형상으로 배열된 복수의 전극 패드(예컨대, 4,000∼10,000개)(18C)가 형성된다. 이들의 전극 패드(18C)는, 인터페이스 보드(15)에 전기적으로 접속되어 있다(도 2 참조). 도 4b, 4c에 도시된 바와 같이, 하 패키지(18B)의 하외면의 주변부에는, 복수열에 걸쳐 배열된 복수의 전극 패드(예컨대, 2,000∼5,000개)(18D)가 형성될 수 있다. 이들 전극 패드(18D)는, 인터포우저(12)의 제 2 접속 단자(12C)(도 8 참조)에 전기적으로 접촉한다.
상기 핀 일렉트로닉스(13)는, 고밀도로 집적된 드라이버부 등의 능동 소자로부터 다량의 열이 발생하기 때문에, 상술한 바와 같이, 냉각 자켓(14)에 의해 냉각되는 것이 바람직하다. 이 냉각 자켓(14)은, 상 패키지(18A)와 하 패키지(18B)의 주변 사이에 배치되는 것이 바람직하다. 이 냉각 자켓(14)은, 냉각수 등의 냉매가 순환하는 냉매 유로를 구비하여, 검사시에 핀 일렉트로닉스(13)는 항상 냉각된다.
도 4에서는, 복수의 전자 회로부가 하나의 VLSI로서 형성된 핀 일렉트로닉스(13)가 설명되었지만, 도 5, 도 6에 도시된 바와 같이, 핀 일렉트로닉스(13)는 복수의 전자 회로부로 분할되더라도 좋다. 도 5에 도시된 바와 같이 핀 일렉트로닉스(13)에 있어서는, 발열량이 큰 복수의 드라이버부는, 드라이버 소자(13A)로서 하나의 집적 회로에 의해 형성되고, 또한 다른 콘트롤러부나 비교부 등을 갖는 능동 소자(13B)로부터 분리된다. 이 드라이버 소자(13A)는 냉각 자켓(14)에 의해서 냉각되어 있다. 이 구조에 의해, 냉각 자켓(14)은 드라이버 소자(13A)를 집중적으로 냉각하는 동시에, 콘트롤러부로 불필요한 열이 전달되는 것이 방지되어, 검사의 신뢰성이 더욱 높아질 수 있다. 도 6에 도시된 핀 일렉트로닉스(13)는, 드라이버 소자(13A) 이외에, 능동 소자(13B)를 비교 소자(13C)와 콘트롤러 소자를 포함하는 제 2 능동 소자(13D)와 분리한 소자를 구비하고 있다. 분리된 비교 소자(13C)는, 가능한 한 접촉기(11) 가까이 배치됨으로써 비교 소자(13C)와 접촉기(11) 사이의 고속 전송 라인은 단축될 수 있고, 또한, 열의 영향도 받기 어렵게 되기 때문에, 프로브(1lB)의 임피던스 정합이 이루어지지 않은 상태에서도, 테스트 패턴 신호로의 노이즈 등의 악영향은 경감될 수 있다. 도 6에 도시된 핀 일렉트로닉스(13)를 이용한 프로브 장치의 신호의 흐름이, 도 7에 도시된다.
상기 패턴 발생기(16)는, 클럭 회로를 포함해서 VLSI로서 하나의 집적 회로에 형성되어 있다. 이 패턴 발생기(16)는, 상기 패키지(18)의 전극 패드(18C)를 거쳐서, 핀 일렉트로닉스(13)에 전기적으로 접속되어 있다. 이 패턴 발생기(16)는, 테스터(T)의 지령 신호에 근거하여 클럭 회로의 타이밍에 따른 테스트 패턴 신호를 발생하고, 해당 신호는 핀 일렉트로닉스(13)로 송신된다. 이 패턴 발생기(16)는, 핀 일렉트로닉스(13)와 같이 MCM으로서 구성될 수도 있다.
상기 접촉기(11)는, 도 2, 도 8a에 도시된 바와 같이, 원반 형상의 프레임으로서 형성된 유지 기구(19)에 의해, 착탈 가능하게 유지된다. 접촉기(11)는, 도 8a, 8b에 도시된 바와 같이, 프레임(1lD)과 일체화하여 형성될 수도 있다. 이 프레임(1lD)의 상면에는, 동도 a, b에 도시된 바와 같이, 단면이 혀(舌) 형상인 밀봉 부재(1lE)가 마련될 수 있다. 이 밀봉 부재(1lE)는 유지 기구(19)에 접촉한다. 밀봉 부재(1lE)의 외측에는, 선단이 원추 형상으로 형성된 복수의 위치 결정용 돌기(1lF)가 형성된다. 이들의 위치 결정용 돌기(1lF)를 거쳐서, 접촉기(11)는 유지기구(19)에 대하여 위치가 결정된다. 또한, 도 2에 도시된 유지 기구도 도 8에 도시된 것에 준하여 구성될 수 있다.
도 8a에 도시된 바와 같이, 유지 기구(19)는, 접촉기(11)의 밀봉 부재(1lE)가 유지 기구(19)에 접촉하는 위치의 내측에, 진공 배기 기구(도시하지 않음)에 접속된 구멍(19A)을 구비하고 있다. 진공 배기 기구는, 구멍(19A)을 거쳐서 밀봉 부재(1lE)가 유지 기구(19)에 접촉하는 위치의 내측 공간 내의 공기를 배기한다. 이 배기에 의해 형성된 흡착력에 의해, 접촉기(11)는 유지 기구(19)에 흡착, 고정된다. 이 경우, 유지 기구(19)에 형성된 복수의 구멍(19B) 내에, 상기 위치 결정 돌기(1lF)가 박힌다. 유지 기구(19)의 중앙에는, 중앙 구멍(19C)이 형성된다. 이 중앙 구멍(19C) 내에, 인터포우저(접속 시트)(12)가 장착된다. 이 인터포우저는, 예컨대, 상하 양면에 포고핀이 돌출하는 접촉기(양면 포고 접촉기), 또는 상하면에 대하여 수직 방향에만 전류를 흘리는 전기 접속체에 의해 형성된, 접촉기(11)와 핀 일렉트로닉스(13)사이의 인터페이스이다. 따라서, 유지 기구(19)내에 접촉기(11)가 흡착되어 고정되면, 접촉기(11)는 인터포우저(12)를 거쳐서 핀 일렉트로닉스(13)와 전기적으로 접속된다. 또한, 도 8a, 8b에서, (21)은 접촉기(11)를 유지 기구(19)에 장착하기 위한 로크 기구이다.
접촉기(11)가 유지 기구(19)에 대하여 착탈되는 경우에는, 예컨대 본 출원인에 의해서 특허 출원 평성 제 11-022985 호 공보에서 제안된 접촉기의 자동 교환 기구가 이용될 수 있다. 인터포우저(12)는, 이방성 전도성 시트이더라도 좋다.
다음에, 동작이 설명된다. 자동 교환 기구(도시하지 않음)에 의해, 유지 기구(19)에 대하여 접촉기(11)가 장착된다. 도 8에 도시된 바와 같이, 접촉기(l1)의 밀봉 부재(1lE)는 유지 기구(19)에 접촉한다. 제어 장치의 제어 하에서, 진공 배기 기구가 구동되어, 밀봉 부재(1lE)의 내측의 공간은 감압 상태가 되어, 접촉기(11)는 유지 기구(19)에 흡착되어 유지된다. 접촉기(l1)는 인터포우저(12)를 거쳐서 핀 일렉트로닉스(13)와 전기적으로 접속된다.
접촉기(11)가 프로브 장치(10)에 장착된 후, 웨이퍼(W)를 탑재한 메인 척(31)(도 1)의 이동에 의해, 웨이퍼는 접촉기(11)에 대하여 정렬된다. 그 후, 웨이퍼의 전기적 특성이 검사된다. 메인 척이 오버 드라이브되어, 접촉기(11)에 웨이퍼가 전기적으로 접촉되면, 도 1, 도 2에 도시된 바와 같이, 테스터(T)의 지령 하에서, 패턴 발생기(16)가 테스트 패턴 신호를 발생한다. 이 신호는, 도 7에 도시된 바와 같이, 핀 일렉트로닉스(13)로 송신된다. 핀 일렉트로닉스(13)에서는, 콘트롤러부의 제어 하에서, 드라이버부가 테스트 패턴 신호를 접촉기(11)로 송신한다.
이 때, 드라이버부는 발열한다. 본 실시예에서는, 도 4에 도시된 바와 같이, 핀 일렉트로닉스(13)는 냉각 자켓(14)에 의해서 직접 냉각되기 때문에, 또는 도 5, 도 6에 도시된 바와 같이 드라이버 소자(l3A)가 냉각 자켓(14)에 의해서 직접 냉각되기 때문에, 핀 일렉트로닉스(13)의 드라이버부 또는 드라이버 소자(13A)의 온도상승은 억제되어, 테스터로의 발열의 영향이 방지된다. 핀 일렉트로닉스(13) 내의 전송 라인은, 종래와 비교하여, 각별히 짧게 되어 있기 때문에, 테스트 패턴 신호의 상승 시간이 종래와 비교하여 각별히 짧게 되어, ㎓ 대의 테스트 패턴 신호도 확실히 접촉기(11)로 고속 전송될 수 있다.
접촉기(11)는, 테스트 패턴 신호를 프로브(1lB)를 거쳐서 디바이스에 보내고, 혹은 디바이스로부터의 테스트 결과 패턴 신호를 받는다. 해당 신호는, 인터포우저(12)를 거쳐서 핀 일렉트로닉스(13)의 비교부로 송신된다. 비교부는, 기준 패턴 신호와 테스트 결과 패턴 신호를 비교하여, 테스트 결과 패턴 신호의 양부, 디바이스의 양부를 판정하고, 그 판정 결과의 신호는 테스터(T)로 송신된다.
이 때, 접촉기(11)의 선단부의 거리가 3㎜ 이하로 설정되어 있기 때문에, 이 부분의 임피던스 정합이 얻어지지 않더라도, 테스트 패턴 신호 및 테스트 결과 패턴 신호는 크게 왜곡되지 않고 정확히 송수신될 수 있다.
본 발명은 상기 실시예에 하등 제한되는 것이 아니라, 본 발명의 요지에 반하지 않는 한 필요에 따라서 각 구성 요소를 적절히 변경할 수 있다.
추가적인 특징 및 변경은, 해당 기술 분야의 당업자에게는 착상될 수 있다. 이러한 이유로, 본 발명은 넓은 관점으로 이루어지는 것으로, 특정의 상세한 및 여기에 개시된 예시적인 실시예로 한정되는 것이 아니다. 따라서, 첨부된 청구항에 정의된 넓은 발명 개념 및 그 균등물의 해석과 범위를 벗어나지 않고, 여러 가지의 변경을 할 수 있다.
이상 설명한 바와 같이, 본 실시예에 의하면, 핀 일렉트로닉스(13)의 복수의 전자 회로부는 하나 또는 복수의 집적 회로에 의해 형성되고, 핀 일렉트로닉스(13)와 접촉기(11)가 인터포우저(12)를 거쳐 전기적으로 접속되어, 핀 일렉트로닉스(13)를 냉각하는 냉각 자켓(14)이 마련된다. 이 결과, 핀 일렉트로닉스(13)의 전송 라인은 짧게 되어, ㎓ 대의 고속 디바이스로의 테스트 패턴 신호 및 테스트 결과 패턴 신호는 정확히 고속 전송될 수 있다. 핀 일렉트로닉스(13)가 냉각 자켓(14)에 의해 냉각되기 때문에, 긴 시간에 걸쳐 신뢰성이 높은 검사가 확실히 행하여질 수 있다. 또한, 임피던스 정합을 얻기 어려운 접촉기(11)와 인터포우저(12)의 사이의 전송 라인이 짧기 때문에, 테스트 패턴 신호 및 테스트 결과 패턴 신호는 정확하게 또한 고정밀도로 송수신될 수 있다.
본 실시예에 의한 핀 일렉트로닉스는, 접촉기(11)와, 그 전자 회로부가 적어도 하나의 집적 회로에 의해 형성된 핀 일렉트로닉스(13)와, 이 접촉기(11)와 핀 일렉트로닉스(13)를 접속하기 위한 인터포우저(12)와, 이 핀 일렉트로닉스(13)를 냉각하는 냉각 자켓(14)과, 핀 일렉트로닉스(13)와 인터페이스 보드(15)를 거쳐서 접속되고, 또한 하나의 집적 회로로 형성된 패턴 발생기(16)를 구비하고 있기 때문에, 패턴 발생기(16)와 핀 일렉트로닉스(13)사이의 전송 라인이 짧아, 테스트 패턴 신호는 보다 정확하고 또한 고정밀도로 고속 전송될 수 있다.
본 실시예에 의하면, 핀 일렉트로닉스(13)의 드라이버부를 드라이버 소자(13A)로서 다른 전자 회로부와 분리하여, 이 드라이버 소자(13A)를 냉각 자켓(14)으로 냉각함으로써, 발열하는 드라이버부는 집중적으로 냉각되어, 핀 일렉트로닉스(13)의 다른 부위로의 열적 영향은 확실히 경감될 수 있다.
본 실시예에 의하면, 핀 일렉트로닉스(13)의 비교부를 비교 소자(13C)로서 분리하여, 이 비교 소자(13C)를 인터포우저(12) 측에 배치함으로써, 비교 소자(13C)와 접촉기(11) 사이의 고속 전송 라인이 짧게 되어, 프로브(1lB)의 임피던스 정합을 취하지 않은 상태에서도, 테스트 패턴 신호로의 노이즈 등의 악영향을 경감할 수 있다.

Claims (26)

  1. 피검사체의 전기적 특성을 검사하는 고속 측정 대응 프로브 장치로서,
    프로브 장치 본체와,
    해당 프로브 장치 본체의 내부에 장착된 접촉기와,
    해당 접촉기와 해당 프로브 장치의 외부에 배치된 테스터와의 사이의, 검사용 신호의 전송로 중에 배치되어, 복수의 전자 회로부를 구비하는 핀 일렉트로닉스―상기 핀 일렉트로닉스의 복수의 전자 회로부는 적어도 하나의 집적 회로에 의해 형성되어 있음―를 구비하며,
    상기 고속 측정 대응 프로브 장치는, l ㎓를 초과하는 주파수의 검사용 신호를 전송할 수 있는
    고속 측정 대응 프로브 장치.
  2. 제 1 항에 있어서,
    상기 핀 일렉트로닉스의 전자 회로부에는, 콘트롤러부, 비교부 및 드라이버부가 포함되어 있고,
    상기 콘트롤러부, 비교부 및 드라이버부는 적어도 하나의 집적 회로에 의해 형성되어 있는 고속 측정 대응 프로브 장치.
  3. 제 1 항에 있어서,
    상기 핀 일렉트로닉스를 냉각시키는 냉각 수단을 더 구비하는 고속 측정 대응 프로브 장치.
  4. 제 3 항에 있어서,
    상기 핀 일렉트로닉스는, 상 패키지와, 하 패키지를 구비하고,
    상기 핀 일렉트로닉스는, 상기 상 패키지와, 상기 하 패키지에 의해 봉지되며,
    상기 냉각 수단은, 양 패키지의 주변 둘레 사이에 배치되는 고속 측정 대응 프로브 장치.
  5. 제 1 항에 있어서,
    핀 일렉트로닉스와 접촉기를 전기적으로 접속하는 인터포우저를 더 구비하는 고속 측정 대응 프로브 장치.
  6. 제 5 항에 있어서,
    상기 인터포우저는, 그 양면으로부터 돌출한 접촉 핀을 갖는 고속 측정 대응 프로브 장치.
  7. 제 3 항에 있어서,
    상기 핀 일렉트로닉스의 드라이버부는, 적어도 하나의 집적 회로에 의해 형성되어 있고,
    상기 드라이버부는, 다른 전자 회로부보다도 상기 냉각 수단에 접근하여 배치되는 고속 측정 대응 프로브 장치.
  8. 제 5 항에 있어서,
    상기 핀 일렉트로닉스의 비교부는, 적어도 하나의 집적 회로에 의해 형성되어 있고,
    상기 비교부는, 다른 전자 회로부보다도 상기 인터포우저에 접근하여 배치되는 고속 측정 대응 프로브 장치.
  9. 제 1 항 또는 제 2 항에 있어서,
    검사용 신호를 형성하기 위한 전자 회로부를 구비하는 패턴 발생기와,
    상기 패턴 발생기와 상기 핀 일렉트로닉스를 전기적으로 접속하는 인터페이스 보드
    를 더 구비하는 고속 측정 대응 프로브 장치.
  10. 제 9 항에 있어서,
    상기 패턴 발생기의 전자 회로부는, 적어도 하나의 집적 회로에 의해 형성되어 있는 고속 측정 대응 프로브 장치.
  11. 피검사체의 전기적 특성을 검사하는 고속 측정 대응 프로브 장치로서,
    프로브 장치 본체와,
    해당 프로브 장치 본체의 내부에 장착된, 교환 가능한 접촉기와,
    해당 접촉기와 상기 프로브 장치의 외부에 배치된 테스터와의 사이의, 검사용 신호의 전송로 중에 배치되어, 복수의 전자 회로부를 구비하는 핀 일렉트로닉스―상기 핀 일렉트로닉스의 복수의 전자 회로부는 적어도 하나의 집적 회로에 의해 형성되어 있음―와,
    해당 핀 일렉트로닉스와 상기 접촉기를 전기적으로 접속하며, 교환 가능한 인터포우저
    를 구비하는 고속 측정 대응 프로브 장치.
  12. 제 11 항에 있어서,
    상기 핀 일렉트로닉스의 전자 회로부에는, 콘트롤러부, 비교부 및 드라이버부가 포함되어 있고,
    상기 콘트롤러부, 비교기부 및 드라이버부는, 적어도 하나의 집적 회로에 의해 형성되어 있는 고속 측정 대응 프로브 장치.
  13. 제 12 항에 있어서,
    상기 핀 일렉트로닉스를 냉각시키는 냉각 수단을 더 구비하는 고속 측정 대응 프로브 장치.
  14. 제 13 항에 있어서,
    상기 핀 일렉트로닉스는, 상 패키지와, 하 패키지를 구비하고,
    상기 핀 일렉트로닉스는, 상기 상 패키지와, 상기 하 패키지에 의해 봉지되며,
    상기 냉각 수단은, 양 패키지의 주변 둘레 사이에 배치되는 고속 측정 대응 프로브 장치.
  15. 제 11 항에 있어서,
    상기 인터포우저는, 그 양면으로부터 돌출한 접촉 핀을 갖는 고속 측정 대응 프로브 장치.
  16. 제 13 항에 있어서,
    상기 핀 일렉트로닉스의 드라이버부는, 적어도 하나의 집적 회로에 의해 형성되어 있고,
    상기 드라이버부는, 다른 전자 회로부보다도 상기 냉각 수단에 접근하여 배치되는 고속 측정 대응 프로브 장치.
  17. 제 12 항에 있어서,
    상기 핀 일렉트로닉스의 비교부는, 적어도 하나의 집적 회로에 의해 형성되어 있고,
    상기 비교부는, 다른 전자 회로부보다도 상기 인터포우저에 접근하여 배치되는 고속 측정 대응 프로브 장치.
  18. 제 11 항 또는 제 12 항에 있어서,
    검사용 신호를 형성하기 위한 전자 회로부를 구비하는 패턴 발생기와,
    상기 패턴 발생기와 상기 핀 일렉트로닉스를 전기적으로 접속하는 인터페이스 보드
    를 더 구비하는 고속 측정 대응 프로브 장치.
  19. 제 18 항에 있어서,
    상기 패턴 발생기의 전자 회로부는, 적어도 하나의 집적 회로에 의해 형성되어 있는 고속 측정 대응 프로브 장치.
  20. 제 3 항에 있어서,
    상기 냉각 수단은 냉매가 순환하는 냉매 유로를 갖는 냉각 자켓인 고속 측정 대응 프로브 장치.
  21. 제 5 항에 있어서,
    상기 인터포우저는 교환 가능한 고속 측정 대응 프로브 장치.
  22. 제 5 항에 있어서,
    상기 접촉기와 상기 인터포우저와의 사이는 감압되고, 해당 감압에 의해서 접촉기와 인터포우저가 접촉하는 고속 측정 대응 프로브 장치.
  23. 제 5 항에 있어서,
    상기 인터포우저는 이방성 도전성 시트인 고속 측정 대응 프로브 장치.
  24. 제 11 항에 있어서,
    상기 인터포우저는 이방성 도전성 시트인 고속 측정 대응 프로브 장치.
  25. 제 11 항에 있어서,
    상기 접촉기와 상기 인터포우저와의 사이는 감압되고, 해당 감압에 의해서 접촉기와 인터포우저가 접촉하는 고속 측정 대응 프로브 장치.
  26. 제 13 항에 있어서,
    상기 냉각 수단은 냉매가 순환하는 냉매 유로를 갖는 냉각 자켓인 고속 측정 대응 프로브 장치.
KR1020000056633A 1999-09-29 2000-09-27 고속 측정 대응 프로브 장치 KR100575220B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27735899A JP4376370B2 (ja) 1999-09-29 1999-09-29 高速測定対応プローブ装置
JP99-277358 1999-09-29

Publications (2)

Publication Number Publication Date
KR20010030499A KR20010030499A (ko) 2001-04-16
KR100575220B1 true KR100575220B1 (ko) 2006-05-02

Family

ID=17582420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000056633A KR100575220B1 (ko) 1999-09-29 2000-09-27 고속 측정 대응 프로브 장치

Country Status (4)

Country Link
US (1) US6545493B1 (ko)
JP (1) JP4376370B2 (ko)
KR (1) KR100575220B1 (ko)
TW (1) TW465001B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891385B2 (en) 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
US7064953B2 (en) 2001-12-27 2006-06-20 Formfactor, Inc. Electronic package with direct cooling of active electronic components
AU2002361863A1 (en) * 2001-12-27 2003-07-24 Formfactor, Inc. Cooling assembly with direct cooling of active electronic components
JP2004233155A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd プローブカードおよび半導体チップの検査方法
JP2004317382A (ja) * 2003-04-18 2004-11-11 Sony Corp 半導体装置
JP4355543B2 (ja) * 2003-09-11 2009-11-04 株式会社アドバンテスト 半導体試験システム
TWI274166B (en) * 2004-06-18 2007-02-21 Unitest Inc Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices
US7375542B2 (en) * 2004-06-30 2008-05-20 Teradyne, Inc. Automated test equipment with DIB mounted three dimensional tester electronics bricks
KR100969030B1 (ko) * 2004-08-20 2010-07-09 현대자동차주식회사 클램프 어셈블리 구조
US20060214284A1 (en) * 2005-03-24 2006-09-28 Stuart Haden Apparatus and method for data capture
US7495458B2 (en) * 2006-05-17 2009-02-24 Texas Instruments Incorporated Probe card and temperature stabilizer for testing semiconductor devices
US7557592B2 (en) * 2006-06-06 2009-07-07 Formfactor, Inc. Method of expanding tester drive and measurement capability
US7501844B2 (en) * 2006-12-14 2009-03-10 Verigy (Singapore) Pte. Ltd. Liquid cooled DUT card interface for wafer sort probing
KR100799128B1 (ko) * 2007-08-14 2008-01-29 주식회사 파이컴 전기 검사 장치
JP5294982B2 (ja) * 2009-05-21 2013-09-18 株式会社日本マイクロニクス 電気的接続装置
JP2011089891A (ja) * 2009-10-22 2011-05-06 Micronics Japan Co Ltd 電気的接続装置及びこれを用いる試験装置
JP6374642B2 (ja) * 2012-11-28 2018-08-15 株式会社日本マイクロニクス プローブカード及び検査装置
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862075A (en) * 1988-09-01 1989-08-29 Photon Dynamics, Inc. High frequency test head using electro-optics
JP3219844B2 (ja) * 1992-06-01 2001-10-15 東京エレクトロン株式会社 プローブ装置
KR100248571B1 (ko) * 1992-08-31 2000-03-15 히가시 데쓰로 프로우브 장치
JP3066784B2 (ja) * 1992-12-14 2000-07-17 東京エレクトロン株式会社 プローブカード及びその製造方法
JPH0792479B2 (ja) * 1993-03-18 1995-10-09 東京エレクトロン株式会社 プローブ装置の平行度調整方法
US5559446A (en) * 1993-07-19 1996-09-24 Tokyo Electron Kabushiki Kaisha Probing method and device
US5610529A (en) * 1995-04-28 1997-03-11 Cascade Microtech, Inc. Probe station having conductive coating added to thermal chuck insulator
US6060891A (en) * 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
US6181145B1 (en) * 1997-10-13 2001-01-30 Matsushita Electric Industrial Co., Ltd. Probe card
US6111421A (en) * 1997-10-20 2000-08-29 Tokyo Electron Limited Probe method and apparatus for inspecting an object
US6380755B1 (en) * 1998-09-14 2002-04-30 Tokyo Electron Limited Testing apparatus for test piece testing method contactor and method of manufacturing the same

Also Published As

Publication number Publication date
TW465001B (en) 2001-11-21
KR20010030499A (ko) 2001-04-16
US6545493B1 (en) 2003-04-08
JP4376370B2 (ja) 2009-12-02
JP2001102418A (ja) 2001-04-13

Similar Documents

Publication Publication Date Title
KR100575220B1 (ko) 고속 측정 대응 프로브 장치
KR100309889B1 (ko) 프로우브장치
US7138818B2 (en) Massively parallel interface for electronic circuit
KR101497529B1 (ko) Rf 집적회로 테스트 방법 및 시스템
JP2630509B2 (ja) 回路試験用プローブ装置
US7719298B2 (en) Full-wafer test and burn-in mechanism
US7538566B2 (en) Electrical test system including coaxial cables
JP4104740B2 (ja) 半導体装置をテストするためのプローブカード
US7102372B2 (en) Apparatus and method for testing conductive bumps
KR100632484B1 (ko) 수직 완충형 프로브카드
JP4183859B2 (ja) 半導体基板試験装置
KR100632485B1 (ko) 완충형 프로브카드
US20040135594A1 (en) Compliant interposer assembly for wafer test and "burn-in" operations
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
JP2768310B2 (ja) 半導体ウェハ測定治具
JP2976321B2 (ja) プローブ装置
US20020075023A1 (en) Method for electrically testing a wafer interposer
US11579187B1 (en) Test carrier and electronic component testing apparatus
US20240027523A1 (en) Automatic test equipment
US20240027521A1 (en) Automatic test equipment
TW202411657A (zh) 自動試驗裝置及其介面裝置
KR20040018871A (ko) 수직식 프로브 장치
JP2005064313A (ja) プローブカード、プローブ装置及び半導体装置の製造方法
TW202409586A (zh) 自動試驗裝置及其介面裝置
JPH0750325A (ja) プローブ装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee