KR100569566B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100569566B1
KR100569566B1 KR1020030093923A KR20030093923A KR100569566B1 KR 100569566 B1 KR100569566 B1 KR 100569566B1 KR 1020030093923 A KR1020030093923 A KR 1020030093923A KR 20030093923 A KR20030093923 A KR 20030093923A KR 100569566 B1 KR100569566 B1 KR 100569566B1
Authority
KR
South Korea
Prior art keywords
photoresist
photoresist film
film
layer
semiconductor device
Prior art date
Application number
KR1020030093923A
Other languages
English (en)
Other versions
KR20050062922A (ko
Inventor
이정석
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030093923A priority Critical patent/KR100569566B1/ko
Publication of KR20050062922A publication Critical patent/KR20050062922A/ko
Application granted granted Critical
Publication of KR100569566B1 publication Critical patent/KR100569566B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 반도체기판의 피식각층 상부에 포토레지스트 조성물을 도포하는 단계와, 상기 포토레지스트 조성물에 50 내지 100℃의 온도에서 전자빔 경화(E-beam curing) 공정을 수행하여 포토레지스트막을 형성하되, 상기 포토레지스트막의 하부로부터 8 내지 12%의 높이까지는 활성화된 전자(activated electron)가 존재하는 변질층이 되도록 형성하는 단계와, 상기 포토레지스트막 및 변질층을 선택적으로 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체소자의 제조방법을 개시한다.

Description

반도체소자의 제조방법{Method for Manufacturing of Semiconductor Device}
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 제조방법을 도시한 공정 단면도.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 제조방법을 도시한 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
10, 110 : 피식각층 12, 112 : 유기 난반사방지막
14, 114 : 포토레지스트막 116 : 변질층
18, 118 : 포토레지스트 패턴
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 포토리소그래피 공정을 수행하여 포토레지스트 패턴으로 마스크를 형성할 때에 포토레지스트막과 그 하부막 간의 결합력을 약화시킴으로써, 포토레지스트 패턴 형성을 위한 레지스트 현상공정에서 노광 된 부분의 포토레지스트막이 완전히 제거되도록 하는 반도체소자의 제조방법에 관한 것이다.
100㎚ 이하 디바이스급의 경우, 마스크 공정의 마진을 향상시키기 위하여 통 상적으로 포토레지스트막의 두께는 낮추되, 후속의 마스크 패턴 형성을 위한 식각공정을 위해 단단한 성질을 갖는 포토레지스트막을 사용하고 있다. 그러나, 상기 포토레지스트막은 단단한 성질을 가지는 한편, 현상공정 등의 포토리소그래피 공정 후 마스크 패턴 상에 찌꺼기(scum)성의 푸팅(footing)을 발생시켜 패턴의 재연성을 저하시키는 문제점이 있다.
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 제조방법을 도시한 공정 단면도이다.
도 1a를 참조하면, 반도체기판의 피식각층(10) 상부에 유기 난반사방지막 조성물을 도포한 후 베이크하여 유기 난반사방지막(12)을 형성한다.
다음, 유기 난반사방지막(12) 상부에 포토레지스트 조성물을 4500 내지 5500Å의 두께로 도포한 후 100 내지 200℃의 온도에서 10 내지 50초간 소프트 베이크하여 포토레지스트막(14)을 형성하는데, 이렇게 형성된 포토레지스트막(14)은 소프트 베이크 되었기 때문에 단단한 성질을 갖는다.
도 1b를 참조하면, 포토레지스트막(14)에 선택적으로 노광 및 현상공정을 수행하여 포토레지스트 패턴(18)을 형성한다. 그 결과, 포토레지스트 패턴(18)과 그 하부의 유기 난반사방지막(12)과의 접촉면의 경우, 현상공정에서 노광된 부분의 포토레지스트막이 완전히 제거되지 못하기 때문에 포토레지스트 패턴(18)의 측벽이 슬로프 모양으로 형성되며 그 하부에 찌꺼기성 푸팅현상("F"로 표시됨)이 발생한다.
상술한 바와 같이, 푸팅현상은 포토레지스트막(14)과 그 하부막간에 강한 흡착력이 작용하고, 또한 포토레지스트막(14) 자체 내의 탄소기, 산소기, 아민기 또는 -CH 등의 결합력이 강하게 작용하기 때문에 나타나는 현상으로, 후속의 노광 및 현상공정에 의해 하부막 상부의 포토레지스트막(14)이 완전히 제거되지 못하고 잔류하여 슬로프 모양의 포토레지스트 패턴(18)이 발생하는 문제가 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 포토레지스트막과 그 하부막의 결합력이 강하여 노광 및 현상공정에 의해 노광된 부분의 포토레지스트막이 완전히 제거되지 못하기 때문에 발생하는 찌꺼기성 푸팅현상을 방지하기 위하여, 포토레지스트막 하부를 변질층으로 형성함으로써 포토레지스트막과 그 하부막간의 결합력을 약화시키는 반도체소자의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조방법은
(a) 반도체기판의 피식각층 상부에 포토레지스트 조성물을 도포하는 단계와,
(b) 상기 포토레지스트 조성물에 50 내지 100℃의 온도에서 전자빔 경화(E- beam curing) 공정을 수행하여 포토레지스트막을 형성하되, 상기 포토레지스트막의 하부로부터 8 내지 12%의 높이까지는 활성화된 전자(activated electron)가 존재하는 변질층이 되도록 형성하는 단계 및
(c) 상기 포토레지스트막 및 변질층을 선택적으로 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
삭제
삭제
본 발명에서는 포토레지스트 조성물을 도포한 후 고온에서 소프트 베이크공정을 수행하는 대신, 50 내지 100℃의 온도에서 전자빔 경화공정을 수행하여 포토레지스트막을 형성하는 것으로, 상기 포토레지스트막의 하부로부터 8 내지 12%의 높이까지는 활성화된 전자가 존재하는 변질층이 되도록, 에너지를 조절하여 전자빔 경화공정을 수행함으로써 포토레지스트막과 그 하부막간의 결합력을 약화시킨다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 제조방법을 도시한 공정 단면도이다.
도 2a를 참조하면, 반도체기판의 피식각층(110) 상부에 유기 난반사방지막 조성물을 도포한 후 베이크하여 유기 난반사방지막(112)을 형성한다. 이때, 피식각층은 금속층, 절연막, 도전막 및 이들 중 적어도 둘이상 조합된 적층막 중 선택된 어느 하나인 것이 바람직하다.
다음, 유기 난반사방지막(112) 상부에 포토레지스트 조성물을 4500 내지 5500Å의 두께로 도포한다.
도 2b를 참조하면, 상기 포토레지스트 조성물에 50 내지 100℃의 온도에서 10 내지 50초간 전자빔 경화(E-beam curing) 공정을 수행함으로써, 방전을 통해 전자를 발생시키고 이를 포토레지스트 조성물 내에 주입시키는 방법으로 포토레지스트막을 형성한다.
여기서, 전자빔 경화공정을 수행할 때에는 포토레지스트막의 하부로부터 8 내지 12%의 높이까지, 바람직하게는 하부로부터 약 500Å의 높이까지 활성화된 전자가 존재하는 변질층이 되도록 형성한다. 이때, 아르곤(Ar) 또는 헬륨(He)과 같이 화학적으로 안정한 가스 분위기 하에서, 압력을 100 내지 800Torr 사이의 값으로 하며 5 내지 80KeV의 범위의 에너지를 갖는 전자빔을 주사하는 것이 바람직하다.
본 발명에서는 고온에서 베이크하는 공정을 수행하지 않고 50 내지 100℃에서 전자빔 경화공정을 수행하기 때문에 온도에 의한 포토레지스트막의 손실이 발생을 방지한다.
또한, 활성화된 전자는 포토레지스트막(114) 내에 안정적으로 존재하고 있는 탄소기, 산소기, 아민기 또는 -CH 등의 결합상태를 약화시키는 역할을 한다. 즉, 상기 격자간에는 평상시 안정적인 상태의 일정한 결합력이 유지되지만, 후속의 노광 및 현상공정 시에는 그 결합이 약화됨으로써 노광된 포토레지스트막(114)이 모두 제거될 수 있다.
도 2c를 참조하면, 포토레지스트막(114) 및 변질층(116)을 선택적으로 노광 및 현상하여 포토레지스트 패턴(118)을 형성한다.
상술한 바와 같이, 본 발명에서는 전자빔 주사를 통해 활성화된 전자가 포토레지스트막(114) 내의 탄소기, 산소기, 아민기 또는 -CH 등의 결합을 일정부분 약화시킴으로써, 이후 노광 및 현상공정에서 노광된 부위의 포토레지스트막(114)이 원활하게 제거될 수 있도록 하기 때문에 찌꺼기성 푸팅현상이 방지되고, 식각시 패턴의 재연성이 증가하게 된다. 즉, 하부의 유기 난반사방지막(114)과 접촉하는 부분의 포토레지스트막(114)이 변질층(116)으로 되어 깨끗하게 제거되기 때문에 슬로프 모양의 찌꺼기성 푸팅현상이 발생하지 않고 포토레지스트 패턴(118)의 측벽이 수직한 모양으로 형성된다.
삭제
이상에서 설명한 바와 같이, 본 발명에서는 포토레지스트 조성물을 도포한 후 고온에서 소프트 베이크공정을 수행하는 대신, 50 내지 100℃의 온도에서 전자빔 경화공정을 수행하되, 포토레지스트막의 하부로부터 8 내지 12%의 높이까지는 활성화된 전자가 존재하는 변질층이 형성되도록 에너지를 조절하여 전자빔 경화공정을 수행함으로써 포토레지스트막과 하부막간의 흡착력을 약화시킬 수 있어 슬로프 모양의 찌꺼기성 푸팅현상이 발생하지 않은 수직한 모양의 마스크 패턴을 얻을 수 있다.

Claims (5)

  1. (a) 반도체기판의 피식각층 상부에 포토레지스트 조성물을 도포하는 단계;
    (b) 상기 포토레지스트 조성물에 50 내지 100℃의 온도에서 전자빔 경화(E- beam curing) 공정을 수행하여 포토레지스트막을 형성하되, 상기 포토레지스트막의 하부로부터 8 내지 12%의 높이까지는 활성화된 전자(activated electron)가 존재하는 변질층이 되도록 형성하는 단계; 및
    (c) 상기 포토레지스트막 및 변질층을 선택적으로 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 (b) 단계의 전자빔 경화 공정은 아르곤(Ar) 또는 헬륨(He)의 분위기 하에서, 압력을 100 내지 800Torr로 하여, 5 내지 80KeV의 에너지를 가진 전자빔을 주사하는 공정인 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 피식각층은 금속층, 절연막, 도전막 및 이들 중 적어도 둘이상 조합된 적층막 중 선택된 어느 하나인 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 (a) 단계는 피식각층 상부에 포토레지스트 조성물을 도포하기 전, 피식각층 상부에 유기 난반사방지막을 더 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 삭제
KR1020030093923A 2003-12-19 2003-12-19 반도체소자의 제조방법 KR100569566B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030093923A KR100569566B1 (ko) 2003-12-19 2003-12-19 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030093923A KR100569566B1 (ko) 2003-12-19 2003-12-19 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20050062922A KR20050062922A (ko) 2005-06-28
KR100569566B1 true KR100569566B1 (ko) 2006-04-10

Family

ID=37254823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093923A KR100569566B1 (ko) 2003-12-19 2003-12-19 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100569566B1 (ko)

Also Published As

Publication number Publication date
KR20050062922A (ko) 2005-06-28

Similar Documents

Publication Publication Date Title
JPH10199864A (ja) 反射防止膜のエッチング方法
US20010046632A1 (en) Novel dry development process for a bi-layer resist system
TW201705269A (zh) 藉由雙頻率電容耦合式電漿利用極紫外線光阻劑之溝槽與孔的圖案化
KR100898590B1 (ko) 반도체 소자 제조 방법
KR20000022632A (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
US20060105574A1 (en) Process for defining integrated circuits in semiconductor electronic devices
KR100569566B1 (ko) 반도체소자의 제조방법
JPH10135210A (ja) 半導体装置の多層配線形成方法
US6919147B2 (en) Production method for a halftone phase mask
JPH10209135A (ja) 積層有機膜の選択的食刻方法
JPH0794467A (ja) ドライエッチング方法
KR20100081514A (ko) 반도체 소자의 제조 방법
KR100197664B1 (ko) 반도체 소자의 미세패턴 형성방법
JP2003140362A (ja) レジストパターンの強化方法
KR100570057B1 (ko) 반도체 소자의 제조 방법
KR100682167B1 (ko) 금속 배선 형성 방법
KR100187370B1 (ko) 반도체장치의 패턴형성방법
KR100524618B1 (ko) 포토레지스트 두께 증가 방법
KR100281142B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH05175159A (ja) 半導体素子の製造方法
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR100467496B1 (ko) 반도체 소자 제조 방법
KR20020043961A (ko) 반도체소자의 미세패턴 제조방법
KR100663015B1 (ko) 금속배선 및 그 형성 방법
KR100192932B1 (ko) 반도체소자의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee