KR100565330B1 - 영상 데이터 처리 장치 - Google Patents

Abstract

본 발명은 카메라로 입력된 영상 이미지를 하드와이어 로직을 이용하여 카메라가 구비된 장치의 표시부에 전달함과 동시에 NTSC 인코더로 전달하여 티브이 수상기로 영상을 전달받을 수 있고, 처리 속도를 향상시킬 수 있는 영상 데이터 처리 장치에 관한 것으로, 표시부를 구비한 영상 데이터 처리 장치에 있어서, 외부에서 입력된 소정의 데이터를 기 설정된 주사 방식으로 연결된 티브이(TV)로 출력하는 NTSC(National Television Standards Committee) 인코더와; 상기 표시부에 표시될 소정의 데이터를 저장하는 제1메모리부와; 상기 NTSC 인코더로 출력될 소정의 데이터를 저장하는 제2메모리부와; 상기 제1메모리부에 저장된 소정의 데이터를 수신하여 상기 표시부로 출력하는 중앙 처리 장치(CPU)와; 카메라로 입력된 영상 데이터를 변환하여 상기 제1메모리부에 저장한 후 그 저장된 데이터를 상기 중앙 처리 장치로 출력하고, 상기 제2메모리부에 저장된 데이터를 NTSC 인코더로 출력하는 FPGA(Field Programmable Gate Array)를 포함하여 구성함으로써, 카메라가 구비된 장치의 중앙 처리 장치 부하를 줄일 수 있고, 카메라로 입력된 영상을 장치의 표시부와 TV에서 동시에 표시할 수 있는 효과가 있다.

Description

영상 데이터 처리 장치{APPARATUS FOR PROCESSING VIDEO DATA}

도1은 본 발명에 따른 영상 데이터 처리 장치에 대한 구성을 도시한 블록도.

도2는 도1에 도시한 FPGA 내부의 일 실시예 블록도.

**도면의 주요부분에 대한 부호의 설명**

10:카메라 20:중앙 처리 장치(CPU)

30:표시부 40:FPGA

41,42:카운터 50:제1메모리부

60:제2메모리부 70:NTSC 인코더

본 발명은 영상 데이터 처리 장치에 관한 것으로, 특히 카메라로 입력된 영상 이미지를 하드와이어 로직을 이용하여 카메라가 구비된 장치의 표시부에 전달함과 동시에 NTSC 인코더로 전달하여 티브이 수상기로 영상을 전달받을 수 있고, 처리 속도를 향상시킬 수 있는 영상 데이터 처리 장치에 관한 것이다.

일반적으로, 이동 통신 단말기에 구비된 카메라 또는 디지털 카메라에서 입력된 영상 데이터는 각 장치에 구비된 중앙 처리 장치(CPU)에서 직접 액세스하여 취득한 후 구비된 표시부에 표시된다. 하지만, 이렇게 입력된 영상을 티브이(TV)로 출력할 수 있는 NTSC(National Television Standards Committee) 인코더의 활용이 없었다. 즉, 입력 영상을 처리함에 있어서 입력 영상 자체를 중앙 처리 장치의 특정 인터페이스를 통하여 취득한 후 표시부에 직접 출력함으로써 실제 중앙 처리 장치가 처리할 수 있는 한계를 분명히 구분하지 못할 뿐만 아니라 범용적으로 사용되어지는 NTSC 인코더를 이용하여 입력 영상을 TV 수신기에 적절히 디스플레이하지 못하였다.

종래에는 상기와 같이 카메라로 입력된 영상을 TV에 표시하기 위해 TV와 연결할 수 있는 인터페이스를 구비하고, 소프트웨어적인 처리에 의해 입력된 영상을 TV로 전달하여 표시하였다.

하지만, 이러한 소프트웨어적인 처리 방법때문에 장치의 중앙 처리 장치(CPU) 부하가 가중되는 현상이 발생한다.

상기와 같이 종래 카메라로 입력된 영상을 카메라가 구비된 장치의 표시부 뿐만 아니라 TV에 표시하기 위해 소프트웨어적인 처리를 하였는데, 이 방법은 카메라가 구비된 장치의 중앙 처리 장치에 부하를 가중시키는 문제점이 있었다.

따라서, 이와 같은 문제점을 감안한 본 발명은 카메라가 구비된 장치의 표시부로 출력될 데이터를 저장하는 제1메모리부와, NTSC 인코더를 통해 티브이로 출력될 데이터를 저장하는 제2메모리부와, 내부에 구비된 하드와이어 로직(hardwire logic)을 통해 카메라로 입력된 영상 데이터를 변환하여 제1메모리부에 저장하고, 제2메모리부에 저장된 데이터를 NTSC 인코더로 출력하는 FPGA(Field Programmable Gate Array)를 구비함으로써, 카메라가 구비된 장치의 중앙 처리 장치 부하를 줄일 수 있고, 카메라로 입력된 영상을 장치의 표시부와 TV에서 동시에 표시할 수 있는 영상 데이터 처리 장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 표시부를 구비한 영상 데이터 처리 장치에 있어서, 외부에서 입력된 소정의 데이터를 기 설정된 주사 방식으로 연결된 티브이(TV)로 출력하는 NTSC(National Television Standards Committee) 인코더와; 상기 표시부에 표시될 소정의 데이터를 저장하는 제1메모리부와; 상기 NTSC 인코더로 출력될 소정의 데이터를 저장하는 제2메모리부와; 상기 제1메모리부에 저장된 소정의 데이터를 수신하여 상기 표시부로 출력하는 중앙 처리 장치(CPU)와; 카메라로 입력된 영상 데이터를 변환하여 상기 제1메모리부에 저장한 후 그 저장된 데이터를 상기 중앙 처리 장치로 출력하고, 상기 제2메모리부에 저장된 데이터를 NTSC 인코더로 출력하는 FPGA(Field Programmable Gate Array)를 포함하여 구성한 것을 특징으로 한다.

또한, 상기 제2메모리부는 상기 제1메모리부에 저장된 데이터를 복사하여 저장한 것을 특징으로 한다.

상기와 같은 특징을 갖는 본 발명 영상 데이터 처리 장치에 대한 바람직한 실시예를 첨부한 도면을 참고하여 설명한다.

도1은 본 발명에 따른 영상 데이터 처리 장치에 대한 일 실시예 구성을 도시 한 블록도이다. 도시된 바와 같이, 표시부(30)로 출력될 소정의 데이터를 저장하는 제1메모리부(50)와, 외부에서 입력된 소정의 데이터를 연결된 티브이(TV)로 소정의 주사 방식으로 출력하는 NTSC(National Television Standards Committee) 인코더(70)와, 상기 NTSC 인코더(70)로 출력될 소정의 데이터를 저장하는 제2메모리부(60)와, 상기 제1메모리부(50)에 저장된 소정의 데이터를 수신하여 상기 표시부(30)로 출력하는 중앙 처리 장치(CPU)(20), 내부에 구비된 하드와이어 로직(hardwire logic)을 통해 카메라(10)로 입력된 영상 데이터를 변환하여 제1메모리부(50)에 저장한 후 그 저장된 데이터를 상기 중앙 처리 장치(20)로 출력하고, 제2메모리부(60)에 저장된 데이터를 NTSC 인코더(70)로 출력하는 FPGA(Field Programmable Gate Array)(40)를 포함하여 구성한다. 이때, 상기 제2메모리부(60)에 저장된 데이터는 제1메모리부(50)에 저장된 데이터를 복사한 것이다.

또한, 상기 카메라(10)와 FPGA(40), 제2메모리부(60) 그리고 NTSC 인코더(70)로 연결되는 로직(logic)은 완전히 하드웨어로만 구성되기 때문에 실시간으로 구동된다.

상기와 같은 구성을 갖는 본 발명에 대한 동작을 설명하면 다음과 같다.

도1에 도시한 경로 A는 카메라(10)로 입력된 영상이 FPGA(40), 제2메모리부(60), NTSC 인코더(70)로 출력되어 외부에서 연결된 TV(미도시)에 표시되는 경로를 도시한 것으로, 카메라(10)로 영상이 입력되면, 그 입력된 영상 데이터를 FPGA(40)에서 소정 형식의 데이터로 변환하여 제1메모리부(50)에 저장한다. 제2메모리부(60)는 제1메모리부(10)에 저장된 데이터를 복사하여 저장하고, 그 저 장된 데이터를 FPGA(40)를 통해 NTSC 인코더(70)로 출력한다.

NTSC 인코더(70)는 제2메모리부(60)에 저장된 데이터를 수신하고, 장치와 연결된 티브이로 출력하여 카메라(10)로 입력된 영상을 티브이에 표시한다.

이때, 본 발명의 장치와 연결된 티브이는 일반적으로 비월 주사 방식으로 영상 데이터를 표시하기 때문에 NTSC 인코더(70)는 블랭크(Blank) 및 필드(Field) 신호를 이용하여 제2메모리부(60)에 저장된 데이터를 처음과 중간을 번갈아 가면서 읽어 내려간다. 즉, 카메라(10)로 입력된 영상 데이터를 FPGA(40)의 내부 하드와이어 로직으로 구성한 카운터(41)를 통해 소정의 데이터로 변환하고, 그 변환된 데이터를 제1메모리부(50)로 저장한다. 제1메모리부(50)에 저장된 데이터는 제2메모리부(60)로 복사되어 저장되고, 그 저장된 제2메모리부(60)의 데이터는 NTSC 인코더(70)에서 출력한 블랭크 신호와 필드 신호가 카운터(42)를 거치면서 제2메모리부(60)에 저장된 데이터의 처음과 중간을 읽어들임으로써, 비월 주사 방식으로 메모리에 저장된 데이터를 티브이로 출력한다.

또한, 장치에 구비된 표시부(30)로의 출력은 도1에 도시된 경로 B와 같이, 제1메모리부(50)에 저장된 데이터를 FPGA(40)를 통해 중앙 처리 장치(20)에서 읽어들이고, 그 읽어들인 데이터를 표시부(30)에 표시한다.

이와 같이 본 발명은 카메라로 입력된 영상 데이터가 FPGA와 제1메모리부 그리고 중앙 처리 장치를 통해 표시부로 표시될 뿐만 아니라 하드웨어적으로 연결된 제2메모리부와 FPGA 그리고 NTSC 인코더를 통해 장치와 연결된 티브이에도 동시에 표시되기 때문에 중앙 처리 장치의 처리 능력에 따른 적절한 프레임 레이트(frame rate)를 결정할 수 있을 뿐만 아니라 큰 사이즈의 이미지 프로세싱에 필요한 중앙 처리 장치 내부의 메모리(SRAM) 용량에 의존할 필요가 없어진다. 즉, 큰 사이즈의 영상이 입력되더라도 중앙 처리 장치의 내부 메모리 크기와 상관없이 외부 메모리(제1메모리부)의 크기만 늘리면 해결할 수 있다.

또한, 본 발명은 장치와 연결된 티브이로의 데이터 출력을 중앙 처리 장치가 아닌 FPGA의 내부 로직을 통한 하드웨어로 수행하기 때문에 중앙 처리 장치의 부하를 줄일 수 있는 장점이 있다.

상기에서 상세히 설명한 바와 같이 본 발명은 카메라가 구비된 장치의 표시부로 출력될 데이터를 저장하는 제1메모리부와, NTSC 인코더를 통해 티브이로 출력될 데이터를 저장하는 제2메모리부와, 내부에 구비된 하드와이어 로직(hardwire logic)을 통해 카메라로 입력된 영상 데이터를 변환하여 제1메모리부에 저장하고, 제2메모리부에 저장된 데이터를 NTSC 인코더로 출력하는 FPGA(Field Programmable Gate Array)를 구비함으로써, 카메라가 구비된 장치의 중앙 처리 장치 부하를 줄일 수 있고, 카메라로 입력된 영상을 장치의 표시부와 TV에서 동시에 표시할 수 있는 효과가 있다.

Claims (3)

1. 표시부를 구비한 영상 데이터 처리 장치에 있어서,

   외부에서 입력된 소정의 데이터를 기 설정된 주사 방식으로 연결된 티브이(TV)로 출력하는 NTSC 인코더와; 상기 표시부에 표시될 소정의 데이터를 저장하는 제1메모리부와; 상기 NTSC 인코더로 출력될 소정의 데이터를 저장하는 제2메모리부와; 상기 제1메모리부에 저장된 소정의 데이터를 수신하여 상기 표시부로 출력하는 중앙 처리 장치(CPU)와; 카메라로 입력된 영상 데이터를 변환하여 상기 제1메모리부에 저장한 후 그 저장된 데이터를 상기 중앙 처리 장치로 출력하고, 상기 제2메모리부에 저장된 데이터를 NTSC 인코더로 출력하는 FPGA(Field Programmable Gate Array)를 포함하여 구성한 것을 특징으로 하는 영상 데이터 처리 장치.
2. 제1항에 있어서, 상기 제2메모리부는 상기 제1메모리부에 저장된 데이터를 복사하여 저장한 것을 특징으로 하는 영상 데이터 처리 장치.
3. 제1항에 있어서, 상기 NTSC 인코더는 상기 FPGA로 블랭크(blank) 신호와 필드(Field) 신호를 출력하고, 그 신호들을 이용하여 제2메모리부에 저장된 데이터의 처음과 중간을 번갈아 가면서 읽어들이는 것을 특징으로 하는 영상 데이터 처리 장치.

Images