JP2001099627A - 画像処理システムおよびその構成方法 - Google Patents
画像処理システムおよびその構成方法Info
- Publication number
- JP2001099627A JP2001099627A JP36491499A JP36491499A JP2001099627A JP 2001099627 A JP2001099627 A JP 2001099627A JP 36491499 A JP36491499 A JP 36491499A JP 36491499 A JP36491499 A JP 36491499A JP 2001099627 A JP2001099627 A JP 2001099627A
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- fpga
- memory
- camera
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 多種の商品バリエーションに対応しうる共通
設計を可能にする。 【解決手段】 １台のカメラ１１、モニタ１２およびキ
ーパッド１３を備えるほか、モニタ１２に対する表示用
のメモリ１４１と、ケーブル１５を介してパソコンＰＣ
と接続されるコネクタ１４２と、このコネクタ１４２を
介してパソコンＰＣからロードされるコンフィギュレー
ションデータおよびソフトデータ記憶用のＦＲＯＭ１４
３と、１台のカメラ１１の撮像により得られる画像デー
タ記憶用のＳＤＲＡＭ１４４と、ＦＰＧＡ１４５と、Ｆ
ＲＯＭ１４３に記憶のソフトデータに従って画像処理装
置１４全般の制御などを行うＣＰＵ１４６とで成る画像
処理装置１４を備えた。そして、ＦＰＧＡ１４５に、複
数台のカメラ１１、モニタ１２、キーパッド１３および
メモリ１４１の各制御用の回路と、複数台のカメラ１１
から得られる複数画像分の画像データ記憶用の回路とに
構成可能なものを使用する。
設計を可能にする。 【解決手段】 １台のカメラ１１、モニタ１２およびキ
ーパッド１３を備えるほか、モニタ１２に対する表示用
のメモリ１４１と、ケーブル１５を介してパソコンＰＣ
と接続されるコネクタ１４２と、このコネクタ１４２を
介してパソコンＰＣからロードされるコンフィギュレー
ションデータおよびソフトデータ記憶用のＦＲＯＭ１４
３と、１台のカメラ１１の撮像により得られる画像デー
タ記憶用のＳＤＲＡＭ１４４と、ＦＰＧＡ１４５と、Ｆ
ＲＯＭ１４３に記憶のソフトデータに従って画像処理装
置１４全般の制御などを行うＣＰＵ１４６とで成る画像
処理装置１４を備えた。そして、ＦＰＧＡ１４５に、複
数台のカメラ１１、モニタ１２、キーパッド１３および
メモリ１４１の各制御用の回路と、複数台のカメラ１１
から得られる複数画像分の画像データ記憶用の回路とに
構成可能なものを使用する。
Description
【０００１】
【発明の属する技術分野】本発明は、工業用途の生産設
備として、生産工程上の製品の良否判定などに使用され
る画像処理システムおよびその構成方法に関するもので
ある。
備として、生産工程上の製品の良否判定などに使用され
る画像処理システムおよびその構成方法に関するもので
ある。
【０００２】
【従来の技術】図６は従来の画像処理システムの一例を
示す構成図で、この画像処理システムは、１台のカメラ
１１と、モニタ１２と、操作入力用のキーパッド１３
と、これら１台のカメラ１１、モニタ１２およびキーパ
ッド１３が接続される画像処理装置ＰＡ１４とを備えて
いる。
示す構成図で、この画像処理システムは、１台のカメラ
１１と、モニタ１２と、操作入力用のキーパッド１３
と、これら１台のカメラ１１、モニタ１２およびキーパ
ッド１３が接続される画像処理装置ＰＡ１４とを備えて
いる。
【０００３】この画像処理装置ＰＡ１４は、モニタ１２
に対する表示用のメモリ１４１と、ソフトデータ記憶用
メモリとしてのＦＲＯＭ１４３と、１台のカメラ１１の
撮像により得られる画像データ記憶用メモリとしてのＳ
ＤＲＡＭ１４４と、１台のカメラ１１、モニタ１２、キ
ーパッド１３およびメモリ１４１の各制御用の回路、お
よび１台のカメラ１１から得られる画像データ記憶用の
回路を有するＣＭＯＳ−ＩＣ構成のコントロール回路１
４５ｐと、ＦＲＯＭ１４３に記憶のソフトデータに従っ
て画像処理装置ＰＡ１４全般の制御などの処理を行うも
のであって、例えば、コントロール回路１４５ｐに記憶
の画像データに対し画像処理を実行して所定の測定を行
い、この測定結果を利用して外観などの所定の検査を行
う処理を実行するＣＰＵ１４６とを備えている。
に対する表示用のメモリ１４１と、ソフトデータ記憶用
メモリとしてのＦＲＯＭ１４３と、１台のカメラ１１の
撮像により得られる画像データ記憶用メモリとしてのＳ
ＤＲＡＭ１４４と、１台のカメラ１１、モニタ１２、キ
ーパッド１３およびメモリ１４１の各制御用の回路、お
よび１台のカメラ１１から得られる画像データ記憶用の
回路を有するＣＭＯＳ−ＩＣ構成のコントロール回路１
４５ｐと、ＦＲＯＭ１４３に記憶のソフトデータに従っ
て画像処理装置ＰＡ１４全般の制御などの処理を行うも
のであって、例えば、コントロール回路１４５ｐに記憶
の画像データに対し画像処理を実行して所定の測定を行
い、この測定結果を利用して外観などの所定の検査を行
う処理を実行するＣＰＵ１４６とを備えている。
【０００４】上記画像処理システムは１台のカメラ１１
を搭載する構成になっているが、工業用途の生産設備と
しての画像処理システムでは、複数台のカメラを搭載す
るシステム構成が標準となっている。
を搭載する構成になっているが、工業用途の生産設備と
しての画像処理システムでは、複数台のカメラを搭載す
るシステム構成が標準となっている。
【０００５】図７は複数台のカメラを搭載する従来の画
像処理システムの一例を示す図で、この画像処理システ
ムは、複数台のカメラ１１と、モニタ１２と、キーパッ
ド１３と、これら複数台のカメラ１１、モニタ１２およ
びキーパッド１３が接続される画像処理装置ＰＡ２４と
を備えている。
像処理システムの一例を示す図で、この画像処理システ
ムは、複数台のカメラ１１と、モニタ１２と、キーパッ
ド１３と、これら複数台のカメラ１１、モニタ１２およ
びキーパッド１３が接続される画像処理装置ＰＡ２４と
を備えている。
【０００６】この画像処理装置ＰＡ２４は、モニタ１２
に対する表示用のメモリ１４１と、ソフトデータ記憶用
のＦＲＯＭ２４３と、複数台のカメラ１１の撮像により
得られる画像データ記憶用の複数のＳＤＲＡＭ１４４
と、複数台のカメラ１１、モニタ１２、キーパッド１３
およびメモリ１４１の各制御用の回路、および複数台の
カメラ１１から得られる画像データ記憶用の回路を有
し、ＣＭＯＳ−ＩＣにより成るコントロール回路２４５
ｐと、ＦＲＯＭ２４３に記憶のソフトデータに従って画
像処理装置ＰＡ２４全般の制御などの処理を行うもので
あって、例えば、コントロール回路２４５ｐに記憶の各
画像データに対し画像処理を実行して所定の測定を行
い、これら測定結果を利用して外観などの所定の検査を
行う処理を実行するＣＰＵ２４６とを備えている。
に対する表示用のメモリ１４１と、ソフトデータ記憶用
のＦＲＯＭ２４３と、複数台のカメラ１１の撮像により
得られる画像データ記憶用の複数のＳＤＲＡＭ１４４
と、複数台のカメラ１１、モニタ１２、キーパッド１３
およびメモリ１４１の各制御用の回路、および複数台の
カメラ１１から得られる画像データ記憶用の回路を有
し、ＣＭＯＳ−ＩＣにより成るコントロール回路２４５
ｐと、ＦＲＯＭ２４３に記憶のソフトデータに従って画
像処理装置ＰＡ２４全般の制御などの処理を行うもので
あって、例えば、コントロール回路２４５ｐに記憶の各
画像データに対し画像処理を実行して所定の測定を行
い、これら測定結果を利用して外観などの所定の検査を
行う処理を実行するＣＰＵ２４６とを備えている。
【０００７】これにより、例えば、一の検査対象物の複
数面に対する画像処理による外観検査などが一度で可能
になる。
数面に対する画像処理による外観検査などが一度で可能
になる。
【０００８】なお、特開平９−１０１２６８号公報に
は、被検査対象物の検査画像データを複数のウィンドウ
に分割して１プレーンとし、プレーンを構成するウィン
ドウ単位で欠陥の有無を判断する欠陥検査装置であっ
て、同一の検査画像データについて互いにずれたウィン
ドウを有する複数のプレーンを設定するプレーン設定手
段を有し、同一検査画像データを複数のプレーンに基づ
いて判断するものが開示されている。
は、被検査対象物の検査画像データを複数のウィンドウ
に分割して１プレーンとし、プレーンを構成するウィン
ドウ単位で欠陥の有無を判断する欠陥検査装置であっ
て、同一の検査画像データについて互いにずれたウィン
ドウを有する複数のプレーンを設定するプレーン設定手
段を有し、同一検査画像データを複数のプレーンに基づ
いて判断するものが開示されている。
【０００９】
【発明が解決しようとする課題】一般的に従来の画像処
理システムでは、画像処理装置は、ＣＰＵおよび複数の
ＣＭＯＳ−ＩＣなどを備え、カメラ毎にメモリ（ＳＤＲ
ＡＭ）を搭載する構成になっている。このような構成で
は、部品点数が増えると、基板サイズの大型化および実
装コストの上昇を招き、コストパフォーマンスが低下す
るので、部品価格を引き下げることでコストダウンが図
られる場合がある。
理システムでは、画像処理装置は、ＣＰＵおよび複数の
ＣＭＯＳ−ＩＣなどを備え、カメラ毎にメモリ（ＳＤＲ
ＡＭ）を搭載する構成になっている。このような構成で
は、部品点数が増えると、基板サイズの大型化および実
装コストの上昇を招き、コストパフォーマンスが低下す
るので、部品価格を引き下げることでコストダウンが図
られる場合がある。
【００１０】例えば、図６の構成の画像処理システムで
は、カメラを１台しか必要としなくても、画像処理装置
に対して、複数台のカメラを備える画像処理システムの
画像処理装置とあまり差のないコストがかかるために、
１台のカメラで十分であるというユーザのニーズに合わ
せてコントロール回路を作成し、１台のカメラおよび１
枚の画像メモリ用に基板を作成するなどしてコストダウ
ンが図られる。この場合、図７の構成の画像処理システ
ムでは、例えば、複数台のカメラの各々に対して１枚の
画像メモリを割り当てる構成に基板が作成されることに
なる。
は、カメラを１台しか必要としなくても、画像処理装置
に対して、複数台のカメラを備える画像処理システムの
画像処理装置とあまり差のないコストがかかるために、
１台のカメラで十分であるというユーザのニーズに合わ
せてコントロール回路を作成し、１台のカメラおよび１
枚の画像メモリ用に基板を作成するなどしてコストダウ
ンが図られる。この場合、図７の構成の画像処理システ
ムでは、例えば、複数台のカメラの各々に対して１枚の
画像メモリを割り当てる構成に基板が作成されることに
なる。
【００１１】しかしながら、上記のコストダウンでは、
商品のバリエーションを増やすと、勢いコストが上昇す
るという問題がある。つまり、商品のバリエーションを
増やすと、上記コストダウンを図ることができないの
で、１台のカメラで十分であるというユーザ用の画像処
理システムのコストが高くなるなどの問題が生じてしま
うのである。
商品のバリエーションを増やすと、勢いコストが上昇す
るという問題がある。つまり、商品のバリエーションを
増やすと、上記コストダウンを図ることができないの
で、１台のカメラで十分であるというユーザ用の画像処
理システムのコストが高くなるなどの問題が生じてしま
うのである。
【００１２】本発明は、上記事情に鑑みてなされたもの
であり、多種の商品バリエーションに対応しうる共通設
計が可能な画像処理システムおよびその構成方法を提供
することを目的とする。
であり、多種の商品バリエーションに対応しうる共通設
計が可能な画像処理システムおよびその構成方法を提供
することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に請求項１記載の発明の画像処理システムは、少なくと
も１台のカメラと、このカメラから得られる画像データ
記憶用の回路に少なくとも構成されるＦＰＧＡを有し、
このＦＰＧＡに記憶の画像データを利用して所定の測定
を行う画像処理装置とを備えるのである。
に請求項１記載の発明の画像処理システムは、少なくと
も１台のカメラと、このカメラから得られる画像データ
記憶用の回路に少なくとも構成されるＦＰＧＡを有し、
このＦＰＧＡに記憶の画像データを利用して所定の測定
を行う画像処理装置とを備えるのである。
【００１４】この構成では、ＦＰＧＡを使用して画像処
理装置を構成したので、この画像処理装置は少なくとも
１台のカメラを備える画像処理システム用に使用可能と
なるから、多種の商品バリエーションに対応しうる共通
設計が可能になる。
理装置を構成したので、この画像処理装置は少なくとも
１台のカメラを備える画像処理システム用に使用可能と
なるから、多種の商品バリエーションに対応しうる共通
設計が可能になる。
【００１５】なお、請求項１記載の画像処理システムに
おいて、前記画像処理装置は外部コンピュータからロー
ドされるコンフィギュレーションデータ記憶用の第１メ
モリを備え、前記ＦＰＧＡは、前記第１メモリに記憶の
コンフィギュレーションデータにより、前記少なくとも
１台のカメラから得られる画像データ記憶用の回路に少
なくとも構成される場合（請求項２）、画像処理装置
は、第１メモリに記憶させるべきコンフィギュレーショ
ンデータを変更するだけで、少なくとも１台のカメラを
備える画像処理システム用に使用可能となるから、多種
の商品バリエーションに対応しうる共通設計が可能にな
る。
おいて、前記画像処理装置は外部コンピュータからロー
ドされるコンフィギュレーションデータ記憶用の第１メ
モリを備え、前記ＦＰＧＡは、前記第１メモリに記憶の
コンフィギュレーションデータにより、前記少なくとも
１台のカメラから得られる画像データ記憶用の回路に少
なくとも構成される場合（請求項２）、画像処理装置
は、第１メモリに記憶させるべきコンフィギュレーショ
ンデータを変更するだけで、少なくとも１台のカメラを
備える画像処理システム用に使用可能となるから、多種
の商品バリエーションに対応しうる共通設計が可能にな
る。
【００１６】また、請求項２記載の画像処理システムに
おいて、前記カメラを１台備え、前記ＦＰＧＡは、前記
第１メモリに記憶のコンフィギュレーションデータによ
り、前記１台のカメラから得られる画像データ記憶用の
回路に少なくとも構成され、前記画像処理装置は、前記
ＦＰＧＡに記憶の画像データに対し画像処理を実行して
前記測定を行い、この測定結果を利用して所定の検査を
行う処理を実行するＣＰＵと、前記検査結果に応じて前
記ＦＰＧＡに記憶の画像データを記憶する第２メモリと
を備える構成でもよい（請求項３）。この構成では、画
像処理装置は、第１メモリに記憶させるべきコンフィギ
ュレーションデータを変更するだけで、複数台のカメラ
を備える画像処理システム用に使用可能となるから、多
種の商品バリエーションに対応しうる共通設計が可能に
なる。
おいて、前記カメラを１台備え、前記ＦＰＧＡは、前記
第１メモリに記憶のコンフィギュレーションデータによ
り、前記１台のカメラから得られる画像データ記憶用の
回路に少なくとも構成され、前記画像処理装置は、前記
ＦＰＧＡに記憶の画像データに対し画像処理を実行して
前記測定を行い、この測定結果を利用して所定の検査を
行う処理を実行するＣＰＵと、前記検査結果に応じて前
記ＦＰＧＡに記憶の画像データを記憶する第２メモリと
を備える構成でもよい（請求項３）。この構成では、画
像処理装置は、第１メモリに記憶させるべきコンフィギ
ュレーションデータを変更するだけで、複数台のカメラ
を備える画像処理システム用に使用可能となるから、多
種の商品バリエーションに対応しうる共通設計が可能に
なる。
【００１７】また、請求項２記載の画像処理システムに
おいて、前記カメラを複数台備え、前記ＦＰＧＡは、前
記第１メモリに記憶のコンフィギュレーションデータに
より、前記複数台のカメラから得られる画像データ記憶
用の回路に少なくとも構成され、前記画像処理装置は、
前記ＦＰＧＡに記憶の各画像データに対し画像処理を実
行して前記測定を行い、これら測定結果を利用して所定
の検査を行うＣＰＵと、前記検査結果に応じて前記ＦＰ
ＧＡに記憶の画像データを複数画像分記憶する第２メモ
リとを備える構成でもよい（請求項４）。この構成で
は、画像処理装置は、第１メモリに記憶させるべきコン
フィギュレーションデータを変更するだけで、１台を含
む所望台数のカメラを備える画像処理システム用に使用
可能となるから、多種の商品バリエーションに対応しう
る共通設計が可能になる。
おいて、前記カメラを複数台備え、前記ＦＰＧＡは、前
記第１メモリに記憶のコンフィギュレーションデータに
より、前記複数台のカメラから得られる画像データ記憶
用の回路に少なくとも構成され、前記画像処理装置は、
前記ＦＰＧＡに記憶の各画像データに対し画像処理を実
行して前記測定を行い、これら測定結果を利用して所定
の検査を行うＣＰＵと、前記検査結果に応じて前記ＦＰ
ＧＡに記憶の画像データを複数画像分記憶する第２メモ
リとを備える構成でもよい（請求項４）。この構成で
は、画像処理装置は、第１メモリに記憶させるべきコン
フィギュレーションデータを変更するだけで、１台を含
む所望台数のカメラを備える画像処理システム用に使用
可能となるから、多種の商品バリエーションに対応しう
る共通設計が可能になる。
【００１８】また、請求項３または４記載の画像処理シ
ステムにおいて、前記画像処理装置は前記画像データ記
憶用の個別メモリを複数枚搭載可能に予め構成され、前
記第２メモリは前記画像処理装置に搭載される個別メモ
リにより構成される場合（請求項５）、例えば、複数枚
の欠陥画像などの必要な画像が保存可能となる。
ステムにおいて、前記画像処理装置は前記画像データ記
憶用の個別メモリを複数枚搭載可能に予め構成され、前
記第２メモリは前記画像処理装置に搭載される個別メモ
リにより構成される場合（請求項５）、例えば、複数枚
の欠陥画像などの必要な画像が保存可能となる。
【００１９】また、請求項５記載の画像処理システムに
おいて、前記画像処理装置は前記カメラを複数台前記Ｆ
ＰＧＡに接続可能に予め構成されて成る場合（請求項
６）、画像処理装置は、第１メモリに記憶させるべきコ
ンフィギュレーションデータを変更するだけで、所望台
数のカメラを備える画像処理システム用に使用可能とな
るから、多種の商品バリエーションに対応しうる共通設
計が可能になる。
おいて、前記画像処理装置は前記カメラを複数台前記Ｆ
ＰＧＡに接続可能に予め構成されて成る場合（請求項
６）、画像処理装置は、第１メモリに記憶させるべきコ
ンフィギュレーションデータを変更するだけで、所望台
数のカメラを備える画像処理システム用に使用可能とな
るから、多種の商品バリエーションに対応しうる共通設
計が可能になる。
【００２０】さらに、請求項１〜６のいずれかに記載の
画像処理システムにおいて、前記画像処理装置は、外部
コンピュータからロードされるソフトデータ記憶用の個
別メモリを第３メモリとして複数枚搭載可能に予め構成
され、前記第３メモリとして搭載された個別メモリに記
憶のソフトデータに従って、前記ＦＰＧＡに記憶の画像
データに対し画像処理を実行して前記測定を行う構成で
もよい（請求項７）。この構成では、第３メモリとして
搭載された個別メモリを切り替えるだけで、測定の切替
えが可能になって多種多様な測定が可能になるので、多
種の商品バリエーションに対応しうる共通設計が可能に
なる。
画像処理システムにおいて、前記画像処理装置は、外部
コンピュータからロードされるソフトデータ記憶用の個
別メモリを第３メモリとして複数枚搭載可能に予め構成
され、前記第３メモリとして搭載された個別メモリに記
憶のソフトデータに従って、前記ＦＰＧＡに記憶の画像
データに対し画像処理を実行して前記測定を行う構成で
もよい（請求項７）。この構成では、第３メモリとして
搭載された個別メモリを切り替えるだけで、測定の切替
えが可能になって多種多様な測定が可能になるので、多
種の商品バリエーションに対応しうる共通設計が可能に
なる。
【００２１】請求項８記載の発明の画像処理システムの
構成方法は、少なくとも１台のカメラと、このカメラか
ら得られる画像データを利用して所定の測定を行う画像
処理装置とにより成る画像処理システムを構成する方法
であって、ＦＰＧＡを、前記カメラから得られる画像デ
ータ記憶用の回路に少なくとも構成し、前記ＦＰＧＡに
記憶の画像データを利用して前記測定を行うように前記
画像処理装置を構成するものである。
構成方法は、少なくとも１台のカメラと、このカメラか
ら得られる画像データを利用して所定の測定を行う画像
処理装置とにより成る画像処理システムを構成する方法
であって、ＦＰＧＡを、前記カメラから得られる画像デ
ータ記憶用の回路に少なくとも構成し、前記ＦＰＧＡに
記憶の画像データを利用して前記測定を行うように前記
画像処理装置を構成するものである。
【００２２】この方法では、画像処理装置は、ＦＰＧＡ
に記憶の画像データを利用して測定を行うように構成さ
れるので、少なくとも１台のカメラを備える画像処理シ
ステム用に使用可能となるから、多種の商品バリエーシ
ョンに対応しうる共通設計が可能になる。
に記憶の画像データを利用して測定を行うように構成さ
れるので、少なくとも１台のカメラを備える画像処理シ
ステム用に使用可能となるから、多種の商品バリエーシ
ョンに対応しうる共通設計が可能になる。
【００２３】なお、請求項８記載の画像処理システムの
構成方法において、前記ＦＰＧＡを前記カメラから得ら
れる画像データ記憶用の回路に少なくとも構成するため
のコンフィギュレーションデータ記憶用の第１メモリを
前記画像処理装置に具備し、外部コンピュータを用いて
前記コンフィギュレーションデータを前記第１メモリに
記憶させる場合（請求項９）、画像処理装置は、第１メ
モリに記憶させるべきコンフィギュレーションデータを
変更するだけで、少なくとも１台のカメラを備える画像
処理システム用に使用可能となるから、多種の商品バリ
エーションに対応しうる共通設計が可能になる。
構成方法において、前記ＦＰＧＡを前記カメラから得ら
れる画像データ記憶用の回路に少なくとも構成するため
のコンフィギュレーションデータ記憶用の第１メモリを
前記画像処理装置に具備し、外部コンピュータを用いて
前記コンフィギュレーションデータを前記第１メモリに
記憶させる場合（請求項９）、画像処理装置は、第１メ
モリに記憶させるべきコンフィギュレーションデータを
変更するだけで、少なくとも１台のカメラを備える画像
処理システム用に使用可能となるから、多種の商品バリ
エーションに対応しうる共通設計が可能になる。
【００２４】
【発明の実施の形態】図１は本発明の画像処理システム
に係る第１実施形態の構成図で、この図を用いて以下に
第１実施形態の説明を、本発明の画像処理システムの構
成方法に係る実施形態の説明とともに行う。
に係る第１実施形態の構成図で、この図を用いて以下に
第１実施形態の説明を、本発明の画像処理システムの構
成方法に係る実施形態の説明とともに行う。
【００２５】図１に示す画像処理システム１０は、例え
ば検査対象物（図示せず）の撮像を行うＴＶカメラなど
のデジタル式のカメラ１１を１台備えるとともに、ＣＲ
ＴまたはＬＣＤなどにより成るモニタ１２と、操作入力
用のキーパッド１３と、これら１台のカメラ１１、モニ
タ１２およびキーパッド１３が接続される画像処理装置
１４とを備えている。
ば検査対象物（図示せず）の撮像を行うＴＶカメラなど
のデジタル式のカメラ１１を１台備えるとともに、ＣＲ
ＴまたはＬＣＤなどにより成るモニタ１２と、操作入力
用のキーパッド１３と、これら１台のカメラ１１、モニ
タ１２およびキーパッド１３が接続される画像処理装置
１４とを備えている。
【００２６】この画像処理装置１４は、モニタ１２に対
する表示用のメモリ１４１と、ＲＳ２３２Ｃケーブルま
たはネットワーク接続用ケーブルなどのケーブル１５を
介してパソコンＰＣ（外部コンピュータ）と接続される
コネクタ１４２と、このコネクタ１４２を介してパソコ
ンＰＣからロードされるコンフィギュレーションデータ
およびソフトデータ記憶用であって、例えば不揮発性の
フラッシュメモリにより成るＦＲＯＭ１４３（第１メモ
リおよび第３メモリ）と、１台のカメラ１１の撮像によ
り得られる画像データ記憶用であって、例えば揮発性の
ＳＲＡＭまたは（同期式）ＤＲＡＭなどにより成るＳＤ
ＲＡＭ１４４（第２メモリ）とを備えているほか、ＦＰ
ＧＡ (field programmable gate array)１４５とＣＰＵ
１４６とを備えている。
する表示用のメモリ１４１と、ＲＳ２３２Ｃケーブルま
たはネットワーク接続用ケーブルなどのケーブル１５を
介してパソコンＰＣ（外部コンピュータ）と接続される
コネクタ１４２と、このコネクタ１４２を介してパソコ
ンＰＣからロードされるコンフィギュレーションデータ
およびソフトデータ記憶用であって、例えば不揮発性の
フラッシュメモリにより成るＦＲＯＭ１４３（第１メモ
リおよび第３メモリ）と、１台のカメラ１１の撮像によ
り得られる画像データ記憶用であって、例えば揮発性の
ＳＲＡＭまたは（同期式）ＤＲＡＭなどにより成るＳＤ
ＲＡＭ１４４（第２メモリ）とを備えているほか、ＦＰ
ＧＡ (field programmable gate array)１４５とＣＰＵ
１４６とを備えている。
【００２７】ＦＰＧＡ１４５は、ＦＲＯＭ１４３に記憶
のコンフィギュレーションデータにより所望の回路に構
成されるものであって、そのコンフィギュレーションデ
ータにより、１台のカメラ１１、モニタ１２、キーパッ
ド１３およびメモリ１４１の各制御用の回路と、１台の
カメラ１１から得られる画像データ記憶用の回路とを備
える。ただし、ＦＰＧＡ１４５には、複数台のカメラ１
１、モニタ１２、キーパッド１３およびメモリ１４１の
各制御用の回路と、複数台のカメラ１１から得られる複
数画像（フレーム）分の画像データ記憶用の回路とに構
成可能なものが使用される。
のコンフィギュレーションデータにより所望の回路に構
成されるものであって、そのコンフィギュレーションデ
ータにより、１台のカメラ１１、モニタ１２、キーパッ
ド１３およびメモリ１４１の各制御用の回路と、１台の
カメラ１１から得られる画像データ記憶用の回路とを備
える。ただし、ＦＰＧＡ１４５には、複数台のカメラ１
１、モニタ１２、キーパッド１３およびメモリ１４１の
各制御用の回路と、複数台のカメラ１１から得られる複
数画像（フレーム）分の画像データ記憶用の回路とに構
成可能なものが使用される。
【００２８】ＣＰＵ１４６は、ＦＲＯＭ１４３に記憶の
ソフトデータに従って画像処理装置１４全般の制御など
の処理を行うものであって、例えば、ＦＰＧＡ１４５に
記憶の画像データに対し画像処理を実行して所定の測定
を行い、この測定結果を利用して外観などの所定の検査
を行う処理を実行する。ここで、上記測定および検査は
画像処理システムの仕様によって当然に相違するのであ
るが、例えば、位置または形状などの各種測定が行わ
れ、一の画像データに対して複数項目の測定および複数
項目の検査が行われる場合もある。また、ＣＰＵ１４６
は、その検査結果で例えば不良になった画像データを後
の検討などのためにＳＤＲＡＭ１４４に記憶する処理を
行う。さらに、ＣＰＵ１４６は、ＩＳＰ(in system pro
gramming)機能により、コネクタ１４２を介したパソコ
ンＰＣからのデータをＳＤＲＡＭ１４４に一旦蓄積し、
指定されたＦＲＯＭ１４３に書き込む処理を実行する。
ソフトデータに従って画像処理装置１４全般の制御など
の処理を行うものであって、例えば、ＦＰＧＡ１４５に
記憶の画像データに対し画像処理を実行して所定の測定
を行い、この測定結果を利用して外観などの所定の検査
を行う処理を実行する。ここで、上記測定および検査は
画像処理システムの仕様によって当然に相違するのであ
るが、例えば、位置または形状などの各種測定が行わ
れ、一の画像データに対して複数項目の測定および複数
項目の検査が行われる場合もある。また、ＣＰＵ１４６
は、その検査結果で例えば不良になった画像データを後
の検討などのためにＳＤＲＡＭ１４４に記憶する処理を
行う。さらに、ＣＰＵ１４６は、ＩＳＰ(in system pro
gramming)機能により、コネクタ１４２を介したパソコ
ンＰＣからのデータをＳＤＲＡＭ１４４に一旦蓄積し、
指定されたＦＲＯＭ１４３に書き込む処理を実行する。
【００２９】次に、上記構成の画像処理システム１０を
検査対象物の検査システムとして機能させるための構成
手順を説明する。例えば、上記各部品を実装後、ケーブ
ル１５を介してパソコンＰＣと画像処理装置１４とを接
続し、コネクタ１４２を介したパソコンＰＣから、コン
フィギュレーションデータおよびソフトデータを、ＣＰ
Ｕ１４６経由でＳＤＲＡＭ１４４に一旦蓄積した後、Ｆ
ＲＯＭ１４３にロードする。この後、画像処理装置１４
からケーブル１５およびパソコンＰＣを切り離す。
検査対象物の検査システムとして機能させるための構成
手順を説明する。例えば、上記各部品を実装後、ケーブ
ル１５を介してパソコンＰＣと画像処理装置１４とを接
続し、コネクタ１４２を介したパソコンＰＣから、コン
フィギュレーションデータおよびソフトデータを、ＣＰ
Ｕ１４６経由でＳＤＲＡＭ１４４に一旦蓄積した後、Ｆ
ＲＯＭ１４３にロードする。この後、画像処理装置１４
からケーブル１５およびパソコンＰＣを切り離す。
【００３０】これにより、ＦＰＧＡ１４５は、１台のカ
メラ１１、モニタ１２、キーパッド１３およびメモリ１
４１の各制御用の回路と、１台のカメラ１１から得られ
る画像データ記憶用の回路とを備えるものとなる。ま
た、ＣＰＵ１４６は、ＦＲＯＭ１４３に記憶のソフトデ
ータに従って、ＦＰＧＡ１４５に記憶の画像データに対
し画像処理を実行して測定を行い、この測定結果を利用
して検査を行う処理を実行するとともに、その検査結果
で例えば不良になった画像データをＳＤＲＡＭ１４４に
記憶する処理を行うものとなる。
メラ１１、モニタ１２、キーパッド１３およびメモリ１
４１の各制御用の回路と、１台のカメラ１１から得られ
る画像データ記憶用の回路とを備えるものとなる。ま
た、ＣＰＵ１４６は、ＦＲＯＭ１４３に記憶のソフトデ
ータに従って、ＦＰＧＡ１４５に記憶の画像データに対
し画像処理を実行して測定を行い、この測定結果を利用
して検査を行う処理を実行するとともに、その検査結果
で例えば不良になった画像データをＳＤＲＡＭ１４４に
記憶する処理を行うものとなる。
【００３１】以上により、１台のカメラ１１、モニタ１
２、キーパッド１３および画像処理装置１４により成る
画像処理システム１０が得られるのであるが、複数台の
カメラ１１、モニタ１２、キーパッド１３およびメモリ
１４１の各制御用の回路と、複数台のカメラ１１から得
られる複数画像分の画像データ記憶用の回路とに構成可
能なＦＰＧＡ１４５を使用して画像処理装置１４を構成
したので、画像処理装置１４は、このＦＲＯＭ１４３に
記憶させるべきコンフィギュレーションデータおよびソ
フトデータを変更するだけで、複数台のカメラ１１を備
える画像処理システム用に使用可能となるから、多種の
商品バリエーションに対応しうる共通設計が可能にな
る。このように、ＦＰＧＡやＰＬＤなどを用いて、カメ
ラおよびメモリの搭載数を選択可能に画像処理装置を構
成することで、仕様にあった部品だけを実装することが
可能になるほかシステム構成の変更が容易になる。
２、キーパッド１３および画像処理装置１４により成る
画像処理システム１０が得られるのであるが、複数台の
カメラ１１、モニタ１２、キーパッド１３およびメモリ
１４１の各制御用の回路と、複数台のカメラ１１から得
られる複数画像分の画像データ記憶用の回路とに構成可
能なＦＰＧＡ１４５を使用して画像処理装置１４を構成
したので、画像処理装置１４は、このＦＲＯＭ１４３に
記憶させるべきコンフィギュレーションデータおよびソ
フトデータを変更するだけで、複数台のカメラ１１を備
える画像処理システム用に使用可能となるから、多種の
商品バリエーションに対応しうる共通設計が可能にな
る。このように、ＦＰＧＡやＰＬＤなどを用いて、カメ
ラおよびメモリの搭載数を選択可能に画像処理装置を構
成することで、仕様にあった部品だけを実装することが
可能になるほかシステム構成の変更が容易になる。
【００３２】なお、第１実施形態では、ＦＰＧＡを例に
説明したが、ＦＰＧＡに対して基本的なプロセスの違い
はあるものの機能的には同様のＰＬＤを使用してもよ
く、最大構成が大規模の場合にはＦＰＧＡを使用し、小
規模の場合にはＰＬＤを使用する使い分けが考えられ
る。
説明したが、ＦＰＧＡに対して基本的なプロセスの違い
はあるものの機能的には同様のＰＬＤを使用してもよ
く、最大構成が大規模の場合にはＦＰＧＡを使用し、小
規模の場合にはＰＬＤを使用する使い分けが考えられ
る。
【００３３】また、第１実施形態では、ＦＰＧＡ１４５
により、カメラ１１、モニタ１２、キーパッド１３およ
びメモリ１４１の各制御用の回路と、カメラ１１から得
られる画像データ記憶用の回路とが構成されるが、これ
に限らず、上記制御用の回路をＦＰＧＡとは別のＩＣで
構成し、そのＦＰＧＡをカメラ１１から得られる画像デ
ータ記憶用の回路に構成するようにしてもよい。
により、カメラ１１、モニタ１２、キーパッド１３およ
びメモリ１４１の各制御用の回路と、カメラ１１から得
られる画像データ記憶用の回路とが構成されるが、これ
に限らず、上記制御用の回路をＦＰＧＡとは別のＩＣで
構成し、そのＦＰＧＡをカメラ１１から得られる画像デ
ータ記憶用の回路に構成するようにしてもよい。
【００３４】さらに、上記構成手順では、コンフィギュ
レーションデータおよびソフトデータがいわゆるＩＳＰ
用ピンを介して基板（図示せず）上のＦＲＯＭ１４３に
ロードされる手順になっているが、これに限らず、コン
フィギュレーションデータおよびソフトデータは予めＦ
ＲＯＭ１４３に記憶され、このＦＲＯＭ１４３を画像処
理装置１４に単に組み込む手順でもよい。
レーションデータおよびソフトデータがいわゆるＩＳＰ
用ピンを介して基板（図示せず）上のＦＲＯＭ１４３に
ロードされる手順になっているが、これに限らず、コン
フィギュレーションデータおよびソフトデータは予めＦ
ＲＯＭ１４３に記憶され、このＦＲＯＭ１４３を画像処
理装置１４に単に組み込む手順でもよい。
【００３５】図２は本発明の画像処理システムに係る第
２実施形態の構成図で、この図を用いて以下に第２実施
形態の説明を行う。
２実施形態の構成図で、この図を用いて以下に第２実施
形態の説明を行う。
【００３６】図２に示す画像処理システム２０は、モニ
タ１２およびキーパッド１３を第１実施形態と同様に備
えているほか、第１実施形態との相違点として、カメラ
１１を複数台備えているとともに画像処理装置２４を備
えている。なお、図２の例では、２台のカメラ１１が図
示されているが、２台に限らず３台や４台などでもよい
のは言うまでもない。
タ１２およびキーパッド１３を第１実施形態と同様に備
えているほか、第１実施形態との相違点として、カメラ
１１を複数台備えているとともに画像処理装置２４を備
えている。なお、図２の例では、２台のカメラ１１が図
示されているが、２台に限らず３台や４台などでもよい
のは言うまでもない。
【００３７】この画像処理装置２４は、メモリ１４１お
よびコネクタ１４２を第１実施形態の画像処理装置１４
と同様に備えているほか、画像処理装置１４との相違点
として、ＳＤＲＡＭ１４４を複数備えているとともに、
ＦＲＯＭ２４３、ＦＰＧＡ２４５およびＣＰＵ２４６を
備えている。
よびコネクタ１４２を第１実施形態の画像処理装置１４
と同様に備えているほか、画像処理装置１４との相違点
として、ＳＤＲＡＭ１４４を複数備えているとともに、
ＦＲＯＭ２４３、ＦＰＧＡ２４５およびＣＰＵ２４６を
備えている。
【００３８】ＦＲＯＭ２４３は、デバイスとしては図１
に示したＦＲＯＭ１４３と同じものであるが、コネクタ
１４２を介してパソコンＰＣからロードされる複数台の
カメラ１１用のコンフィギュレーションデータおよびソ
フトデータを記憶する点でＦＲＯＭ１４３と相違する。
に示したＦＲＯＭ１４３と同じものであるが、コネクタ
１４２を介してパソコンＰＣからロードされる複数台の
カメラ１１用のコンフィギュレーションデータおよびソ
フトデータを記憶する点でＦＲＯＭ１４３と相違する。
【００３９】ＦＰＧＡ２４５は、デバイスとしてはＦＰ
ＧＡ１４５と同じものであるが、ＦＲＯＭ２４３に記憶
のコンフィギュレーションデータにより、複数台のカメ
ラ１１、モニタ１２、キーパッド１３およびメモリ１４
１の各制御用の回路と、複数台のカメラ１１から得られ
る画像データ記憶用の回路とを備える点でＦＰＧＡ１４
５と相違する。なお、画像処理システム２０が複数台の
カメラ１１を備えるので、モニタ１２に対して分割表示
処理を行う回路をＦＰＧＡ２４５の上記制御用の回路に
付加する構成でもよい。
ＧＡ１４５と同じものであるが、ＦＲＯＭ２４３に記憶
のコンフィギュレーションデータにより、複数台のカメ
ラ１１、モニタ１２、キーパッド１３およびメモリ１４
１の各制御用の回路と、複数台のカメラ１１から得られ
る画像データ記憶用の回路とを備える点でＦＰＧＡ１４
５と相違する。なお、画像処理システム２０が複数台の
カメラ１１を備えるので、モニタ１２に対して分割表示
処理を行う回路をＦＰＧＡ２４５の上記制御用の回路に
付加する構成でもよい。
【００４０】ＣＰＵ２４６は、デバイスとしてはＣＰＵ
１４６と同じものであるが、ＦＲＯＭ２４３に記憶のソ
フトデータに従って画像処理装置２４全般の制御などの
処理を行う点でＣＰＵ１４６と相違する。すなわち、Ｃ
ＰＵ２４６は、ＦＰＧＡ２４５に記憶の各画像データに
対し画像処理を実行して所定の測定を行い、これら測定
結果を利用して所定の検査を行う処理を実行するととも
に、それら検査結果で例えば不良になった画像データを
後の検討などのために複数のＳＤＲＡＭ１４４に記憶す
る処理を行う。
１４６と同じものであるが、ＦＲＯＭ２４３に記憶のソ
フトデータに従って画像処理装置２４全般の制御などの
処理を行う点でＣＰＵ１４６と相違する。すなわち、Ｃ
ＰＵ２４６は、ＦＰＧＡ２４５に記憶の各画像データに
対し画像処理を実行して所定の測定を行い、これら測定
結果を利用して所定の検査を行う処理を実行するととも
に、それら検査結果で例えば不良になった画像データを
後の検討などのために複数のＳＤＲＡＭ１４４に記憶す
る処理を行う。
【００４１】次に、上記構成の画像処理システム２０を
検査対象物の検査システムとして機能させるための構成
手順を説明する。例えば、上記各部品を実装して画像処
理装置２４をハード的に構成した後、ケーブル１５を介
してパソコンＰＣと画像処理装置２４とを接続し、コネ
クタ１４２を介したパソコンＰＣから、上述のコンフィ
ギュレーションデータおよびソフトデータを、ＣＰＵ２
４６経由でＳＤＲＡＭ１４４に一旦蓄積した後、ＦＲＯ
Ｍ２４３にロードする。この後、画像処理装置２４から
ケーブル１５およびパソコンＰＣを切り離す。
検査対象物の検査システムとして機能させるための構成
手順を説明する。例えば、上記各部品を実装して画像処
理装置２４をハード的に構成した後、ケーブル１５を介
してパソコンＰＣと画像処理装置２４とを接続し、コネ
クタ１４２を介したパソコンＰＣから、上述のコンフィ
ギュレーションデータおよびソフトデータを、ＣＰＵ２
４６経由でＳＤＲＡＭ１４４に一旦蓄積した後、ＦＲＯ
Ｍ２４３にロードする。この後、画像処理装置２４から
ケーブル１５およびパソコンＰＣを切り離す。
【００４２】これにより、ＦＰＧＡ２４５は、複数台の
カメラ１１、モニタ１２、キーパッド１３およびメモリ
１４１の各制御用の回路と、複数台のカメラ１１から得
られる画像データ記憶用の回路とを備えるものとなる。
また、ＣＰＵ２４６は、ＦＲＯＭ２４３に記憶のソフト
データに従って、ＦＰＧＡ２４５に記憶の各画像データ
に対し画像処理を実行して測定を行い、これら測定結果
を利用して検査を行う処理を実行するとともに、それら
検査結果で例えば不良になった画像データを複数のＳＤ
ＲＡＭ１４４に記憶する処理を行うものとなる。
カメラ１１、モニタ１２、キーパッド１３およびメモリ
１４１の各制御用の回路と、複数台のカメラ１１から得
られる画像データ記憶用の回路とを備えるものとなる。
また、ＣＰＵ２４６は、ＦＲＯＭ２４３に記憶のソフト
データに従って、ＦＰＧＡ２４５に記憶の各画像データ
に対し画像処理を実行して測定を行い、これら測定結果
を利用して検査を行う処理を実行するとともに、それら
検査結果で例えば不良になった画像データを複数のＳＤ
ＲＡＭ１４４に記憶する処理を行うものとなる。
【００４３】以上により、複数台のカメラ１１、モニタ
１２、キーパッド１３および画像処理装置２４により成
る画像処理システム２０が得られるのであるが、画像処
理装置２４は、このＦＲＯＭ２４３に記憶させるべきコ
ンフィギュレーションデータおよびソフトデータを変更
するだけで、１台を含む所望台数のカメラ１１を備える
画像処理システム用に使用可能となるから、多種の商品
バリエーションに対応しうる共通設計が可能になる。
１２、キーパッド１３および画像処理装置２４により成
る画像処理システム２０が得られるのであるが、画像処
理装置２４は、このＦＲＯＭ２４３に記憶させるべきコ
ンフィギュレーションデータおよびソフトデータを変更
するだけで、１台を含む所望台数のカメラ１１を備える
画像処理システム用に使用可能となるから、多種の商品
バリエーションに対応しうる共通設計が可能になる。
【００４４】図３は本発明の画像処理システムに係る第
３実施形態の構成図で、この図を用いて以下に第３実施
形態の説明を行う。
３実施形態の構成図で、この図を用いて以下に第３実施
形態の説明を行う。
【００４５】図３に示す画像処理システム３０は、１台
のカメラ１１、モニタ１２およびキーパッド１３を第１
実施形態と同様に備えているほか、第１実施形態との相
違点として画像処理装置３４を備えている。
のカメラ１１、モニタ１２およびキーパッド１３を第１
実施形態と同様に備えているほか、第１実施形態との相
違点として画像処理装置３４を備えている。
【００４６】この画像処理装置３４は、メモリ１４１、
コネクタ１４２およびＦＰＧＡ１４５を第１実施形態の
画像処理装置１４と同様に備えているほか、画像処理装
置１４との相違点として、ＳＤＲＡＭ１４４を所定最大
数（図３の例では４枚）まで搭載可能に構成され、その
最大数よりも少ない複数（図３の例では２枚）のＳＤＲ
ＡＭ１４４を備えているとともに、ＦＲＯＭ３４３およ
びＣＰＵ３４６を備えている。
コネクタ１４２およびＦＰＧＡ１４５を第１実施形態の
画像処理装置１４と同様に備えているほか、画像処理装
置１４との相違点として、ＳＤＲＡＭ１４４を所定最大
数（図３の例では４枚）まで搭載可能に構成され、その
最大数よりも少ない複数（図３の例では２枚）のＳＤＲ
ＡＭ１４４を備えているとともに、ＦＲＯＭ３４３およ
びＣＰＵ３４６を備えている。
【００４７】ＦＲＯＭ３４３は、デバイスとしては図１
に示したＦＲＯＭ１４３と同じものであるとともに、コ
ネクタ１４２を介してパソコンＰＣからロードされ記憶
するコンフィギュレーションデータも同じであるが、パ
ソコンＰＣからロードされ記憶するソフトデータが異な
る点でＦＲＯＭ１４３と相違する。
に示したＦＲＯＭ１４３と同じものであるとともに、コ
ネクタ１４２を介してパソコンＰＣからロードされ記憶
するコンフィギュレーションデータも同じであるが、パ
ソコンＰＣからロードされ記憶するソフトデータが異な
る点でＦＲＯＭ１４３と相違する。
【００４８】ＣＰＵ３４６は、デバイスとしてはＣＰＵ
１４６と同じものであるが、ＦＲＯＭ３４３に記憶のソ
フトデータに従って画像処理装置３４全般の制御などの
処理を行う点でＣＰＵ１４６と相違する。すなわち、Ｃ
ＰＵ３４６は、検査結果で例えば不良になった画像デー
タを後の検討などのために搭載された複数のＳＤＲＡＭ
１４４のいずれかに記憶する処理を行う。
１４６と同じものであるが、ＦＲＯＭ３４３に記憶のソ
フトデータに従って画像処理装置３４全般の制御などの
処理を行う点でＣＰＵ１４６と相違する。すなわち、Ｃ
ＰＵ３４６は、検査結果で例えば不良になった画像デー
タを後の検討などのために搭載された複数のＳＤＲＡＭ
１４４のいずれかに記憶する処理を行う。
【００４９】次に、上記構成の画像処理システム３０を
検査対象物の検査システムとして機能させるための構成
手順を説明する。例えば、上記各部品を実装して画像処
理装置３４をハード的に構成した後、ケーブル１５を介
してパソコンＰＣと画像処理装置３４とを接続し、コネ
クタ１４２を介したパソコンＰＣから、上述のコンフィ
ギュレーションデータおよびソフトデータを、ＣＰＵ３
４６経由でＳＤＲＡＭ１４４に一旦蓄積した後、ＦＲＯ
Ｍ３４３にロードする。この後、画像処理装置３４から
ケーブル１５およびパソコンＰＣを切り離す。
検査対象物の検査システムとして機能させるための構成
手順を説明する。例えば、上記各部品を実装して画像処
理装置３４をハード的に構成した後、ケーブル１５を介
してパソコンＰＣと画像処理装置３４とを接続し、コネ
クタ１４２を介したパソコンＰＣから、上述のコンフィ
ギュレーションデータおよびソフトデータを、ＣＰＵ３
４６経由でＳＤＲＡＭ１４４に一旦蓄積した後、ＦＲＯ
Ｍ３４３にロードする。この後、画像処理装置３４から
ケーブル１５およびパソコンＰＣを切り離す。
【００５０】これにより、ＦＰＧＡ１４５は、１台のカ
メラ１１、モニタ１２、キーパッド１３およびメモリ１
４１の各制御用の回路と、１台のカメラ１１から得られ
る画像データ記憶用の回路とを備えるものとなる。ま
た、ＣＰＵ３４６は、ＦＲＯＭ３４３に記憶のソフトデ
ータに従って、ＦＰＧＡ１４５に記憶の画像データに対
し画像処理を実行して測定を行い、この測定結果を利用
して検査を行う処理を実行するとともに、その検査結果
で例えば不良になった画像データを搭載された複数のＳ
ＤＲＡＭ１４４のいずれかに記憶する処理を行うものと
なる。
メラ１１、モニタ１２、キーパッド１３およびメモリ１
４１の各制御用の回路と、１台のカメラ１１から得られ
る画像データ記憶用の回路とを備えるものとなる。ま
た、ＣＰＵ３４６は、ＦＲＯＭ３４３に記憶のソフトデ
ータに従って、ＦＰＧＡ１４５に記憶の画像データに対
し画像処理を実行して測定を行い、この測定結果を利用
して検査を行う処理を実行するとともに、その検査結果
で例えば不良になった画像データを搭載された複数のＳ
ＤＲＡＭ１４４のいずれかに記憶する処理を行うものと
なる。
【００５１】以上により、１台のカメラ１１、モニタ１
２、キーパッド１３および画像処理装置３４により成る
画像処理システム３０が得られるのであるが、画像処理
装置３４は、このＦＲＯＭ３４３に記憶させるべきコン
フィギュレーションデータおよびソフトデータを変更す
るだけで、所望台数のカメラ１１を備える画像処理シス
テム用に使用可能となるから、多種の商品バリエーショ
ンに対応しうる共通設計が可能になる。
２、キーパッド１３および画像処理装置３４により成る
画像処理システム３０が得られるのであるが、画像処理
装置３４は、このＦＲＯＭ３４３に記憶させるべきコン
フィギュレーションデータおよびソフトデータを変更す
るだけで、所望台数のカメラ１１を備える画像処理シス
テム用に使用可能となるから、多種の商品バリエーショ
ンに対応しうる共通設計が可能になる。
【００５２】また、複数枚のＳＤＲＡＭ１４４を搭載可
能な基板に予め構成されるから、ＳＤＲＡＭ１４４を必
要枚数搭載すれば、複数枚の欠陥画像などの必要な画像
が保存可能となる。
能な基板に予め構成されるから、ＳＤＲＡＭ１４４を必
要枚数搭載すれば、複数枚の欠陥画像などの必要な画像
が保存可能となる。
【００５３】図４は本発明の画像処理システムに係る第
４実施形態の構成図で、この図を用いて以下に第４実施
形態の説明を行う。
４実施形態の構成図で、この図を用いて以下に第４実施
形態の説明を行う。
【００５４】図４に示す画像処理システム４０は、モニ
タ１２およびキーパッド１３を第１実施形態と同様に備
えているほか、第１実施形態との相違点として、カメラ
１１を所定最大数（図４の例では４台）まで搭載可能に
構成され、その最大数よりも少ない複数台（図４の例で
は２台）のカメラ１１を備えているとともに、画像処理
装置４４を備えている。
タ１２およびキーパッド１３を第１実施形態と同様に備
えているほか、第１実施形態との相違点として、カメラ
１１を所定最大数（図４の例では４台）まで搭載可能に
構成され、その最大数よりも少ない複数台（図４の例で
は２台）のカメラ１１を備えているとともに、画像処理
装置４４を備えている。
【００５５】この画像処理装置４４は、メモリ１４１お
よびコネクタ１４２を第１実施形態の画像処理装置１４
と同様に備えているほか、画像処理装置１４との相違点
として、ＳＤＲＡＭ１４４を所定最大数（図では４枚）
まで搭載可能に構成され、その最大数よりも少ない複数
（図では２枚）のＳＤＲＡＭ１４４を備えているととも
に、ＦＲＯＭ４４３、ＦＰＧＡ２４５およびＣＰＵ４４
６を備えている。
よびコネクタ１４２を第１実施形態の画像処理装置１４
と同様に備えているほか、画像処理装置１４との相違点
として、ＳＤＲＡＭ１４４を所定最大数（図では４枚）
まで搭載可能に構成され、その最大数よりも少ない複数
（図では２枚）のＳＤＲＡＭ１４４を備えているととも
に、ＦＲＯＭ４４３、ＦＰＧＡ２４５およびＣＰＵ４４
６を備えている。
【００５６】ＦＲＯＭ４４３は、デバイスとしては図１
に示したＦＲＯＭ１４３と同じものであるが、コネクタ
１４２を介してパソコンＰＣからロードされる複数台の
カメラ１１用のコンフィギュレーションデータおよびソ
フトデータを記憶する点でＦＲＯＭ１４３と相違する。
に示したＦＲＯＭ１４３と同じものであるが、コネクタ
１４２を介してパソコンＰＣからロードされる複数台の
カメラ１１用のコンフィギュレーションデータおよびソ
フトデータを記憶する点でＦＲＯＭ１４３と相違する。
【００５７】ＦＰＧＡ２４５は、デバイスとしてはＦＰ
ＧＡ１４５と同じものであるが、ＦＲＯＭ４４３に記憶
のコンフィギュレーションデータにより、複数台のカメ
ラ１１、モニタ１２、キーパッド１３およびメモリ１４
１の各制御用の回路と、複数台のカメラ１１から得られ
る画像データ記憶用の回路とを備える点でＦＰＧＡ１４
５と相違する。
ＧＡ１４５と同じものであるが、ＦＲＯＭ４４３に記憶
のコンフィギュレーションデータにより、複数台のカメ
ラ１１、モニタ１２、キーパッド１３およびメモリ１４
１の各制御用の回路と、複数台のカメラ１１から得られ
る画像データ記憶用の回路とを備える点でＦＰＧＡ１４
５と相違する。
【００５８】ＣＰＵ４４６は、デバイスとしてはＣＰＵ
１４６と同じものであるが、ＦＲＯＭ４４３に記憶のソ
フトデータに従って画像処理装置４４全般の制御などの
処理を行う点でＣＰＵ１４６と相違する。すなわち、Ｃ
ＰＵ４４６は、ＦＰＧＡ２４５に記憶の各画像データに
対し画像処理を実行して所定の測定を行い、これら測定
結果を利用して所定の検査を行う処理を実行するととも
に、それら検査結果で例えば不良になった画像データを
後の検討などのために搭載された複数のＳＤＲＡＭ１４
４のいずれかに記憶する処理を行う。
１４６と同じものであるが、ＦＲＯＭ４４３に記憶のソ
フトデータに従って画像処理装置４４全般の制御などの
処理を行う点でＣＰＵ１４６と相違する。すなわち、Ｃ
ＰＵ４４６は、ＦＰＧＡ２４５に記憶の各画像データに
対し画像処理を実行して所定の測定を行い、これら測定
結果を利用して所定の検査を行う処理を実行するととも
に、それら検査結果で例えば不良になった画像データを
後の検討などのために搭載された複数のＳＤＲＡＭ１４
４のいずれかに記憶する処理を行う。
【００５９】次に、上記構成の画像処理システム４０を
検査対象物の検査システムとして機能させるための構成
手順を説明する。例えば、上記各部品を実装して画像処
理装置４４をハード的に構成した後、ケーブル１５を介
してパソコンＰＣと画像処理装置４４とを接続し、コネ
クタ１４２を介したパソコンＰＣから、上述のコンフィ
ギュレーションデータおよびソフトデータを、ＣＰＵ４
４６経由でＳＤＲＡＭ１４４に一旦蓄積した後、ＦＲＯ
Ｍ４４３にロードする。この後、画像処理装置４４から
ケーブル１５およびパソコンＰＣを切り離す。
検査対象物の検査システムとして機能させるための構成
手順を説明する。例えば、上記各部品を実装して画像処
理装置４４をハード的に構成した後、ケーブル１５を介
してパソコンＰＣと画像処理装置４４とを接続し、コネ
クタ１４２を介したパソコンＰＣから、上述のコンフィ
ギュレーションデータおよびソフトデータを、ＣＰＵ４
４６経由でＳＤＲＡＭ１４４に一旦蓄積した後、ＦＲＯ
Ｍ４４３にロードする。この後、画像処理装置４４から
ケーブル１５およびパソコンＰＣを切り離す。
【００６０】これにより、ＦＰＧＡ２４５は、複数台の
カメラ１１、モニタ１２、キーパッド１３およびメモリ
１４１の各制御用の回路と、複数台のカメラ１１から得
られる画像データ記憶用の回路とを備えるものとなる。
また、ＣＰＵ４４６は、ＦＲＯＭ４４３に記憶のソフト
データに従って、ＦＰＧＡ２４５に記憶の各画像データ
に対し画像処理を実行して測定を行い、これら測定結果
を利用して検査を行う処理を実行するとともに、それら
検査結果で例えば不良になった画像データを搭載された
複数のＳＤＲＡＭ１４４のいずれかに記憶する処理を行
うものとなる。
カメラ１１、モニタ１２、キーパッド１３およびメモリ
１４１の各制御用の回路と、複数台のカメラ１１から得
られる画像データ記憶用の回路とを備えるものとなる。
また、ＣＰＵ４４６は、ＦＲＯＭ４４３に記憶のソフト
データに従って、ＦＰＧＡ２４５に記憶の各画像データ
に対し画像処理を実行して測定を行い、これら測定結果
を利用して検査を行う処理を実行するとともに、それら
検査結果で例えば不良になった画像データを搭載された
複数のＳＤＲＡＭ１４４のいずれかに記憶する処理を行
うものとなる。
【００６１】以上により、複数台のカメラ１１、モニタ
１２、キーパッド１３および画像処理装置４４により成
る画像処理システム４０が得られるのであるが、画像処
理装置４４は、このＦＲＯＭ４４３に記憶させるべきコ
ンフィギュレーションデータおよびソフトデータを変更
するだけで、所望台数のカメラ１１を備える画像処理シ
ステム用に使用可能となるから、多種の商品バリエーシ
ョンに対応しうる共通設計が可能になる。
１２、キーパッド１３および画像処理装置４４により成
る画像処理システム４０が得られるのであるが、画像処
理装置４４は、このＦＲＯＭ４４３に記憶させるべきコ
ンフィギュレーションデータおよびソフトデータを変更
するだけで、所望台数のカメラ１１を備える画像処理シ
ステム用に使用可能となるから、多種の商品バリエーシ
ョンに対応しうる共通設計が可能になる。
【００６２】また、複数枚のＳＤＲＡＭ１４４を搭載可
能な基板に予め構成されるから、ＳＤＲＡＭ１４４を必
要枚数搭載すれば、複数枚の欠陥画像などの必要な画像
が保存可能となる。
能な基板に予め構成されるから、ＳＤＲＡＭ１４４を必
要枚数搭載すれば、複数枚の欠陥画像などの必要な画像
が保存可能となる。
【００６３】さらに、図４の例において、カメラ１１を
４台搭載し、そのうちの２台のカメラに対しては複数枚
の画像データを残す必要があり、残りの２台のカメラに
対しては画像データを残す必要がない場合、画像データ
を残す必要のある２台のカメラにＳＤＲＡＭ１４４を割
り当てることで、効率的な画像データの保存が可能にな
る。
４台搭載し、そのうちの２台のカメラに対しては複数枚
の画像データを残す必要があり、残りの２台のカメラに
対しては画像データを残す必要がない場合、画像データ
を残す必要のある２台のカメラにＳＤＲＡＭ１４４を割
り当てることで、効率的な画像データの保存が可能にな
る。
【００６４】図５は本発明の画像処理システムに係る第
５実施形態の構成図で、この図を用いて以下に第５実施
形態の説明を行う。
５実施形態の構成図で、この図を用いて以下に第５実施
形態の説明を行う。
【００６５】図５に示す画像処理システム５０は、モニ
タ１２およびキーパッド１３を第１実施形態と同様に備
えているほか、第１実施形態との相違点として、カメラ
１１を所定最大数（図５の例では４台）備えているとと
もに、画像処理装置５４を備えている。
タ１２およびキーパッド１３を第１実施形態と同様に備
えているほか、第１実施形態との相違点として、カメラ
１１を所定最大数（図５の例では４台）備えているとと
もに、画像処理装置５４を備えている。
【００６６】この画像処理装置５４は、メモリ１４１お
よびコネクタ１４２を第１実施形態の画像処理装置１４
と同様に備えているほか、画像処理装置１４との相違点
として、ＦＲＯＭをデバイスとして所定最大数（図５の
例では４枚）まで搭載可能に構成され、その最大数より
も少ない複数のＦＲＯＭを備えているとともに、ＳＤＲ
ＡＭ１４４を所定最大数（図５の例では４枚）備え、さ
らにＦＰＧＡ５４５およびＣＰＵ５４６を備えている。
図５では、ＦＲＯＭ５４３ａ〜５４３ｄのうちＦＲＯＭ
５４３ａ，５４３ｂが具備されている。
よびコネクタ１４２を第１実施形態の画像処理装置１４
と同様に備えているほか、画像処理装置１４との相違点
として、ＦＲＯＭをデバイスとして所定最大数（図５の
例では４枚）まで搭載可能に構成され、その最大数より
も少ない複数のＦＲＯＭを備えているとともに、ＳＤＲ
ＡＭ１４４を所定最大数（図５の例では４枚）備え、さ
らにＦＰＧＡ５４５およびＣＰＵ５４６を備えている。
図５では、ＦＲＯＭ５４３ａ〜５４３ｄのうちＦＲＯＭ
５４３ａ，５４３ｂが具備されている。
【００６７】ＦＲＯＭ５４３ａ〜５４３ｄの各々は、デ
バイスとしては図１に示したＦＲＯＭ１４３と同じもの
で、コネクタ１４２を介してパソコンＰＣからロードさ
れるコンフィギュレーションデータおよびソフトデータ
を記憶する。各ＦＲＯＭに記憶されるコンフィギュレー
ションデータおよびソフトデータは、当然に仕様に左右
されるのであるが、通常、互いに異なり、いずれか１つ
のＦＲＯＭに記憶されるコンフィギュレーションデータ
およびソフトデータが図１に示したＦＲＯＭ１４３のそ
れらと同じになる場合もある。図５の例では、ＦＰＧＡ
５４５に最大数のカメラ１１が接続されるので、搭載さ
れたＦＲＯＭ５４３ａ，５４３ｂの一方には、最大数の
カメラ１１、モニタ１２、キーパッド１３およびメモリ
１４１の各制御用の回路と、最大数のカメラ１１から得
られる画像データ記憶用の回路とにＦＰＧＡ５４５を構
成するためのコンフィギュレーションデータと、ＣＰＵ
５４６が、ＦＰＧＡ５４５に記憶の各画像データに対し
画像処理を実行して所定の測定を行い、これら測定結果
を利用して所定の検査を行うとともに、それら検査結果
で例えば不良になった画像データを搭載された最大数の
ＳＤＲＡＭ１４４のいずれかに記憶する処理を実行する
のに必要な処理手順を含むソフトデータとが記憶される
ことになる。
バイスとしては図１に示したＦＲＯＭ１４３と同じもの
で、コネクタ１４２を介してパソコンＰＣからロードさ
れるコンフィギュレーションデータおよびソフトデータ
を記憶する。各ＦＲＯＭに記憶されるコンフィギュレー
ションデータおよびソフトデータは、当然に仕様に左右
されるのであるが、通常、互いに異なり、いずれか１つ
のＦＲＯＭに記憶されるコンフィギュレーションデータ
およびソフトデータが図１に示したＦＲＯＭ１４３のそ
れらと同じになる場合もある。図５の例では、ＦＰＧＡ
５４５に最大数のカメラ１１が接続されるので、搭載さ
れたＦＲＯＭ５４３ａ，５４３ｂの一方には、最大数の
カメラ１１、モニタ１２、キーパッド１３およびメモリ
１４１の各制御用の回路と、最大数のカメラ１１から得
られる画像データ記憶用の回路とにＦＰＧＡ５４５を構
成するためのコンフィギュレーションデータと、ＣＰＵ
５４６が、ＦＰＧＡ５４５に記憶の各画像データに対し
画像処理を実行して所定の測定を行い、これら測定結果
を利用して所定の検査を行うとともに、それら検査結果
で例えば不良になった画像データを搭載された最大数の
ＳＤＲＡＭ１４４のいずれかに記憶する処理を実行する
のに必要な処理手順を含むソフトデータとが記憶される
ことになる。
【００６８】したがって、ＦＰＧＡ５４５は、搭載され
たＦＲＯＭ５４３ａ，５４３ｂのいずれかのコンフィギ
ュレーションデータに応じて、カメラ１１、モニタ１
２、キーパッド１３およびメモリ１４１の各制御用の回
路と、カメラ１１から得られる画像データ記憶用の回路
とを備える。また、ＣＰＵ５４６は、搭載されたＦＲＯ
Ｍ５４３ａ，５４３ｂのいずれかのソフトデータに従っ
て、画像処理装置５４全般の制御などの処理を行う。
たＦＲＯＭ５４３ａ，５４３ｂのいずれかのコンフィギ
ュレーションデータに応じて、カメラ１１、モニタ１
２、キーパッド１３およびメモリ１４１の各制御用の回
路と、カメラ１１から得られる画像データ記憶用の回路
とを備える。また、ＣＰＵ５４６は、搭載されたＦＲＯ
Ｍ５４３ａ，５４３ｂのいずれかのソフトデータに従っ
て、画像処理装置５４全般の制御などの処理を行う。
【００６９】次に、上記構成の画像処理システム５０を
検査対象物の検査システムとして機能させるための構成
手順を説明する。例えば、上記各部品を実装して画像処
理装置５４をハード的に構成した後、ケーブル１５を介
してパソコンＰＣと画像処理装置５４とを接続し、パソ
コンＰＣから、搭載されたＦＲＯＭ５４３ａ，５４３ｂ
の各々にコンフィギュレーションデータおよびソフトデ
ータを上記各実施形態と同様にＳＤＲＡＭ１４４経由で
ロードする。この後、画像処理装置５４からケーブル１
５およびパソコンＰＣを切り離す。
検査対象物の検査システムとして機能させるための構成
手順を説明する。例えば、上記各部品を実装して画像処
理装置５４をハード的に構成した後、ケーブル１５を介
してパソコンＰＣと画像処理装置５４とを接続し、パソ
コンＰＣから、搭載されたＦＲＯＭ５４３ａ，５４３ｂ
の各々にコンフィギュレーションデータおよびソフトデ
ータを上記各実施形態と同様にＳＤＲＡＭ１４４経由で
ロードする。この後、画像処理装置５４からケーブル１
５およびパソコンＰＣを切り離す。
【００７０】これにより、ＦＰＧＡ５４５は、搭載され
たＦＲＯＭ５４３ａ，５４３ｂのいずれかのコンフィギ
ュレーションデータに応じて、カメラ１１、モニタ１
２、キーパッド１３およびメモリ１４１の各制御用の回
路と、カメラ１１から得られる画像データ記憶用の回路
とを備えるものとなる。また、ＣＰＵ５４６は、搭載さ
れたＦＲＯＭ５４３ａ，５４３ｂのいずれかのソフトデ
ータに従って、画像処理装置５４全般の制御などの処理
を行うものとなる。
たＦＲＯＭ５４３ａ，５４３ｂのいずれかのコンフィギ
ュレーションデータに応じて、カメラ１１、モニタ１
２、キーパッド１３およびメモリ１４１の各制御用の回
路と、カメラ１１から得られる画像データ記憶用の回路
とを備えるものとなる。また、ＣＰＵ５４６は、搭載さ
れたＦＲＯＭ５４３ａ，５４３ｂのいずれかのソフトデ
ータに従って、画像処理装置５４全般の制御などの処理
を行うものとなる。
【００７１】以上により、画像処理装置５４は、この各
ＦＲＯＭに記憶させるべきコンフィギュレーションデー
タおよびソフトデータを変更するだけで、所望台数のカ
メラ１１を備える画像処理システム用に使用可能になる
とともに所望の画像処理を行うものとなるから、第５実
施形態によれば、多種の商品バリエーションに対応しう
る共通設計が可能になる。
ＦＲＯＭに記憶させるべきコンフィギュレーションデー
タおよびソフトデータを変更するだけで、所望台数のカ
メラ１１を備える画像処理システム用に使用可能になる
とともに所望の画像処理を行うものとなるから、第５実
施形態によれば、多種の商品バリエーションに対応しう
る共通設計が可能になる。
【００７２】しかも、ユーザサイドで、ＣＰＵ５４６の
アクセス先を、搭載されたＦＲＯＭ５４３ａ，５４３ｂ
のいずれかに切り替えるだけで、本画像処理システム５
０のシステム構成を変更することができるとともに、検
査の切替えが可能になって多種多様な検査が可能になる
ので、ユーザは、カメラ台数やメモリ容量を選択するこ
とで、用途にあった機能を得ることが可能となり、また
生産者は、上記各部品を搭載する基板の共通化を図るこ
とで（例えば複数台のカメラを接続可能に予め基板を構
成しておくことで）、基板を作り替えたりすることなく
カメラの搭載台数を変更することができるので、画像処
理システムのコスト低減が可能になる。
アクセス先を、搭載されたＦＲＯＭ５４３ａ，５４３ｂ
のいずれかに切り替えるだけで、本画像処理システム５
０のシステム構成を変更することができるとともに、検
査の切替えが可能になって多種多様な検査が可能になる
ので、ユーザは、カメラ台数やメモリ容量を選択するこ
とで、用途にあった機能を得ることが可能となり、また
生産者は、上記各部品を搭載する基板の共通化を図るこ
とで（例えば複数台のカメラを接続可能に予め基板を構
成しておくことで）、基板を作り替えたりすることなく
カメラの搭載台数を変更することができるので、画像処
理システムのコスト低減が可能になる。
【００７３】さらに、画像処理システム５０は、画像処
理装置５４が複数のソフトを持っており、多種多様な用
途に使用可能になるので、単機能で十分なユーザあるい
は複数の機能が必要なユーザの双方に対応可能となる。
理装置５４が複数のソフトを持っており、多種多様な用
途に使用可能になるので、単機能で十分なユーザあるい
は複数の機能が必要なユーザの双方に対応可能となる。
【００７４】
【発明の効果】以上のことから明らかなように、請求項
１記載の発明によれば、少なくとも１台のカメラと、こ
のカメラから得られる画像データ記憶用の回路に少なく
とも構成されるＦＰＧＡを有し、このＦＰＧＡに記憶の
画像データを利用して所定の測定を行う画像処理装置と
を備えるので、多種の商品バリエーションに対応しうる
共通設計が可能になる。
１記載の発明によれば、少なくとも１台のカメラと、こ
のカメラから得られる画像データ記憶用の回路に少なく
とも構成されるＦＰＧＡを有し、このＦＰＧＡに記憶の
画像データを利用して所定の測定を行う画像処理装置と
を備えるので、多種の商品バリエーションに対応しうる
共通設計が可能になる。
【００７５】請求項２記載の発明によれば、請求項１記
載の画像処理システムにおいて、前記画像処理装置は外
部コンピュータからロードされるコンフィギュレーショ
ンデータ記憶用の第１メモリを備え、前記ＦＰＧＡは、
前記第１メモリに記憶のコンフィギュレーションデータ
により、前記少なくとも１台のカメラから得られる画像
データ記憶用の回路に少なくとも構成されるので、多種
の商品バリエーションに対応しうる共通設計が可能にな
る。
載の画像処理システムにおいて、前記画像処理装置は外
部コンピュータからロードされるコンフィギュレーショ
ンデータ記憶用の第１メモリを備え、前記ＦＰＧＡは、
前記第１メモリに記憶のコンフィギュレーションデータ
により、前記少なくとも１台のカメラから得られる画像
データ記憶用の回路に少なくとも構成されるので、多種
の商品バリエーションに対応しうる共通設計が可能にな
る。
【００７６】請求項３記載の発明によれば、請求項２記
載の画像処理システムにおいて、前記カメラを１台備
え、前記ＦＰＧＡは、前記第１メモリに記憶のコンフィ
ギュレーションデータにより、前記１台のカメラから得
られる画像データ記憶用の回路に少なくとも構成され、
前記画像処理装置は、前記ＦＰＧＡに記憶の画像データ
に対し画像処理を実行して前記測定を行い、この測定結
果を利用して所定の検査を行う処理を実行するＣＰＵ
と、前記検査結果に応じて前記ＦＰＧＡに記憶の画像デ
ータを記憶する第２メモリとを備えるので、多種の商品
バリエーションに対応しうる共通設計が可能になる。
載の画像処理システムにおいて、前記カメラを１台備
え、前記ＦＰＧＡは、前記第１メモリに記憶のコンフィ
ギュレーションデータにより、前記１台のカメラから得
られる画像データ記憶用の回路に少なくとも構成され、
前記画像処理装置は、前記ＦＰＧＡに記憶の画像データ
に対し画像処理を実行して前記測定を行い、この測定結
果を利用して所定の検査を行う処理を実行するＣＰＵ
と、前記検査結果に応じて前記ＦＰＧＡに記憶の画像デ
ータを記憶する第２メモリとを備えるので、多種の商品
バリエーションに対応しうる共通設計が可能になる。
【００７７】請求項４記載の発明によれば、請求項２記
載の画像処理システムにおいて、前記カメラを複数台備
え、前記ＦＰＧＡは、前記第１メモリに記憶のコンフィ
ギュレーションデータにより、前記複数台のカメラから
得られる画像データ記憶用の回路に少なくとも構成さ
れ、前記画像処理装置は、前記ＦＰＧＡに記憶の各画像
データに対し画像処理を実行して前記測定を行い、これ
ら測定結果を利用して所定の検査を行うＣＰＵと、前記
検査結果に応じて前記ＦＰＧＡに記憶の画像データを複
数画像分記憶する第２メモリとを備えるので、多種の商
品バリエーションに対応しうる共通設計が可能になる。
載の画像処理システムにおいて、前記カメラを複数台備
え、前記ＦＰＧＡは、前記第１メモリに記憶のコンフィ
ギュレーションデータにより、前記複数台のカメラから
得られる画像データ記憶用の回路に少なくとも構成さ
れ、前記画像処理装置は、前記ＦＰＧＡに記憶の各画像
データに対し画像処理を実行して前記測定を行い、これ
ら測定結果を利用して所定の検査を行うＣＰＵと、前記
検査結果に応じて前記ＦＰＧＡに記憶の画像データを複
数画像分記憶する第２メモリとを備えるので、多種の商
品バリエーションに対応しうる共通設計が可能になる。
【００７８】請求項５記載の発明によれば、請求項３ま
たは４記載の画像処理システムにおいて、前記画像処理
装置は前記画像データ記憶用の個別メモリを複数枚搭載
可能に予め構成され、前記第２メモリは前記画像処理装
置に搭載される個別メモリにより構成されるので、例え
ば、複数枚の欠陥画像などの必要な画像が保存可能とな
る。
たは４記載の画像処理システムにおいて、前記画像処理
装置は前記画像データ記憶用の個別メモリを複数枚搭載
可能に予め構成され、前記第２メモリは前記画像処理装
置に搭載される個別メモリにより構成されるので、例え
ば、複数枚の欠陥画像などの必要な画像が保存可能とな
る。
【００７９】請求項６記載の発明によれば、請求項５記
載の画像処理システムにおいて、前記画像処理装置は前
記カメラを複数台前記ＦＰＧＡに接続可能に予め構成さ
れて成るので、多種の商品バリエーションに対応しうる
共通設計が可能になる。
載の画像処理システムにおいて、前記画像処理装置は前
記カメラを複数台前記ＦＰＧＡに接続可能に予め構成さ
れて成るので、多種の商品バリエーションに対応しうる
共通設計が可能になる。
【００８０】請求項７記載の発明によれば、請求項１〜
６のいずれかに記載の画像処理システムにおいて、前記
画像処理装置は、外部コンピュータからロードされるソ
フトデータ記憶用の個別メモリを第３メモリとして複数
枚搭載可能に予め構成され、前記第３メモリとして搭載
された個別メモリに記憶のソフトデータに従って、前記
ＦＰＧＡに記憶の画像データに対し画像処理を実行して
前記測定を行うので、多種の商品バリエーションに対応
しうる共通設計が可能になる。
６のいずれかに記載の画像処理システムにおいて、前記
画像処理装置は、外部コンピュータからロードされるソ
フトデータ記憶用の個別メモリを第３メモリとして複数
枚搭載可能に予め構成され、前記第３メモリとして搭載
された個別メモリに記憶のソフトデータに従って、前記
ＦＰＧＡに記憶の画像データに対し画像処理を実行して
前記測定を行うので、多種の商品バリエーションに対応
しうる共通設計が可能になる。
【００８１】請求項８記載の発明によれば、少なくとも
１台のカメラと、このカメラから得られる画像データを
利用して所定の測定を行う画像処理装置とにより成る画
像処理システムを構成する方法であって、ＦＰＧＡを、
前記カメラから得られる画像データ記憶用の回路に少な
くとも構成し、前記ＦＰＧＡに記憶の画像データを利用
して前記測定を行うように前記画像処理装置を構成する
ので、多種の商品バリエーションに対応しうる共通設計
が可能になる。
１台のカメラと、このカメラから得られる画像データを
利用して所定の測定を行う画像処理装置とにより成る画
像処理システムを構成する方法であって、ＦＰＧＡを、
前記カメラから得られる画像データ記憶用の回路に少な
くとも構成し、前記ＦＰＧＡに記憶の画像データを利用
して前記測定を行うように前記画像処理装置を構成する
ので、多種の商品バリエーションに対応しうる共通設計
が可能になる。
【００８２】請求項９記載の発明によれば、請求項８記
載の画像処理システムの構成方法において、前記ＦＰＧ
Ａを前記カメラから得られる画像データ記憶用の回路に
少なくとも構成するためのコンフィギュレーションデー
タ記憶用の第１メモリを前記画像処理装置に具備し、外
部コンピュータを用いて前記コンフィギュレーションデ
ータを前記第１メモリに記憶させるので、多種の商品バ
リエーションに対応しうる共通設計が可能になる。
載の画像処理システムの構成方法において、前記ＦＰＧ
Ａを前記カメラから得られる画像データ記憶用の回路に
少なくとも構成するためのコンフィギュレーションデー
タ記憶用の第１メモリを前記画像処理装置に具備し、外
部コンピュータを用いて前記コンフィギュレーションデ
ータを前記第１メモリに記憶させるので、多種の商品バ
リエーションに対応しうる共通設計が可能になる。
【図１】本発明の画像処理システムに係る第１実施形態
の構成図である。
の構成図である。
【図２】本発明の画像処理システムに係る第２実施形態
の構成図である。
の構成図である。
【図３】本発明の画像処理システムに係る第３実施形態
の構成図である。
の構成図である。
【図４】本発明の画像処理システムに係る第４実施形態
の構成図である。
の構成図である。
【図５】本発明の画像処理システムに係る第５実施形態
の構成図である。
の構成図である。
【図６】従来の画像処理システムの一例を示す構成図で
ある。
ある。
【図７】複数台のカメラを搭載する従来の画像処理シス
テムの一例を示す図である。
テムの一例を示す図である。
１０，２０，３０，４０，５０ 画像処理システム １１ カメラ １２ モニタ １３ キーパッド １４，２４，３４，４４，５４ 画像処理装置 １４１ メモリ １４２ コネクタ １４３，２４３，３４３，４４３，５４３ａ，５４３ｂ
ＦＲＯＭ １４４ ＳＤＲＡＭ １４５，２４５，５４５ ＦＰＧＡ １４６，２４６，３４６，４４６，５４６ ＣＰＵ
ＦＲＯＭ １４４ ＳＤＲＡＭ １４５，２４５，５４５ ＦＰＧＡ １４６，２４６，３４６，４４６，５４６ ＣＰＵ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡副 篤 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 2F065 AA51 FF01 FF04 JJ03 JJ05 JJ19 QQ24 QQ31 SS13 UU05 5L096 BA03 CA02 LA03 LA05 9A001 BB05 HH34 KZ54 LL05
Claims (9)
- 【請求項１】 少なくとも１台のカメラと、 このカメラから得られる画像データ記憶用の回路に少な
くとも構成されるＦＰＧＡを有し、このＦＰＧＡに記憶
の画像データを利用して所定の測定を行う画像処理装置
とを備える画像処理システム。 - 【請求項２】 前記画像処理装置は外部コンピュータか
らロードされるコンフィギュレーションデータ記憶用の
第１メモリを備え、 前記ＦＰＧＡは、前記第１メモリに記憶のコンフィギュ
レーションデータにより、前記少なくとも１台のカメラ
から得られる画像データ記憶用の回路に少なくとも構成
される請求項１記載の画像処理システム。 - 【請求項３】 前記カメラを１台備え、 前記ＦＰＧＡは、前記第１メモリに記憶のコンフィギュ
レーションデータにより、前記１台のカメラから得られ
る画像データ記憶用の回路に少なくとも構成され、 前記画像処理装置は、前記ＦＰＧＡに記憶の画像データ
に対し画像処理を実行して前記測定を行い、この測定結
果を利用して所定の検査を行う処理を実行するＣＰＵ
と、前記検査結果に応じて前記ＦＰＧＡに記憶の画像デ
ータを記憶する第２メモリとを備える請求項２記載の画
像処理システム。 - 【請求項４】 前記カメラを複数台備え、 前記ＦＰＧＡは、前記第１メモリに記憶のコンフィギュ
レーションデータにより、前記複数台のカメラから得ら
れる画像データ記憶用の回路に少なくとも構成され、 前記画像処理装置は、前記ＦＰＧＡに記憶の各画像デー
タに対し画像処理を実行して前記測定を行い、これら測
定結果を利用して所定の検査を行うＣＰＵと、前記検査
結果に応じて前記ＦＰＧＡに記憶の画像データを複数画
像分記憶する第２メモリとを備える請求項２記載の画像
処理システム。 - 【請求項５】 前記画像処理装置は前記画像データ記憶
用の個別メモリを複数枚搭載可能に予め構成され、前記
第２メモリは前記画像処理装置に搭載される個別メモリ
により構成される請求項３または４記載の画像処理シス
テム。 - 【請求項６】 前記画像処理装置は前記カメラを複数台
前記ＦＰＧＡに接続可能に予め構成されて成る請求項５
記載の画像処理システム。 - 【請求項７】 前記画像処理装置は、外部コンピュータ
からロードされるソフトデータ記憶用の個別メモリを第
３メモリとして複数枚搭載可能に予め構成され、前記第
３メモリとして搭載された個別メモリに記憶のソフトデ
ータに従って、前記ＦＰＧＡに記憶の画像データに対し
画像処理を実行して前記測定を行う請求項１〜６のいず
れかに記載の画像処理システム。 - 【請求項８】 少なくとも１台のカメラと、このカメラ
から得られる画像データを利用して所定の測定を行う画
像処理装置とにより成る画像処理システムを構成する方
法であって、 ＦＰＧＡを、前記カメラから得られる画像データ記憶用
の回路に少なくとも構成し、 前記ＦＰＧＡに記憶の画像データを利用して前記測定を
行うように前記画像処理装置を構成する画像処理システ
ムの構成方法。 - 【請求項９】 前記ＦＰＧＡを前記カメラから得られる
画像データ記憶用の回路に少なくとも構成するためのコ
ンフィギュレーションデータ記憶用の第１メモリを前記
画像処理装置に具備し、 外部コンピュータを用いて前記コンフィギュレーション
データを前記第１メモリに記憶させる請求項８記載の画
像処理システムの構成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36491499A JP4096477B2 (ja) | 1999-07-23 | 1999-12-22 | 画像処理システムおよびその構成方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20875299 | 1999-07-23 | ||
| JP11-208752 | 1999-07-23 | ||
| JP36491499A JP4096477B2 (ja) | 1999-07-23 | 1999-12-22 | 画像処理システムおよびその構成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001099627A true JP2001099627A (ja) | 2001-04-13 |
| JP4096477B2 JP4096477B2 (ja) | 2008-06-04 |
Family
ID=26517029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36491499A Expired - Fee Related JP4096477B2 (ja) | 1999-07-23 | 1999-12-22 | 画像処理システムおよびその構成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4096477B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1311117A3 (en) * | 2001-11-09 | 2006-03-08 | Karl Storz Imaging Inc. | Programmable and reconfigurable camera control unit for video systems |
| KR100565330B1 (ko) | 2004-06-21 | 2006-03-30 | 엘지전자 주식회사 | 영상 데이터 처리 장치 |
| KR100779918B1 (ko) | 2006-09-28 | 2007-11-29 | 아진산업(주) | 스테레오비전 검사용 영상처리장치 및 이를 이용한검사방법 |
| JP2008292475A (ja) * | 2007-05-24 | 2008-12-04 | Agilent Technol Inc | ターゲットパターンを使用して絶対位置を感知する位置測定システムおよび位置測定方法 |
| US8089509B2 (en) | 2001-11-09 | 2012-01-03 | Karl Storz Imaging, Inc. | Programmable camera control unit with updatable program |
| US8199188B2 (en) | 2001-11-09 | 2012-06-12 | Karl Storz Imaging, Inc. | Video imaging system with a camera control unit |
| US8274559B2 (en) | 2001-11-09 | 2012-09-25 | Karl Storz Imaging, Inc. | Replaceable hardware component of a camera control unit for video systems |
| WO2016178332A1 (ja) * | 2015-05-07 | 2016-11-10 | 株式会社制御システム研究所 | プログラマブルロジックデバイス、プログラマブルロジックデバイスのエラー検証方法、及びプログラマブルロジックデバイスの回路形成方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087099B (zh) * | 2010-11-23 | 2012-09-05 | 东莞市日新传导科技股份有限公司 | 基于fpga的激光测径系统 |
-
1999
- 1999-12-22 JP JP36491499A patent/JP4096477B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1311117A3 (en) * | 2001-11-09 | 2006-03-08 | Karl Storz Imaging Inc. | Programmable and reconfigurable camera control unit for video systems |
| US7212227B2 (en) | 2001-11-09 | 2007-05-01 | Karl Storz Imaging, Inc. | Programmable and reconfigurable camera control unit for video systems |
| US8089509B2 (en) | 2001-11-09 | 2012-01-03 | Karl Storz Imaging, Inc. | Programmable camera control unit with updatable program |
| US8199188B2 (en) | 2001-11-09 | 2012-06-12 | Karl Storz Imaging, Inc. | Video imaging system with a camera control unit |
| US8274559B2 (en) | 2001-11-09 | 2012-09-25 | Karl Storz Imaging, Inc. | Replaceable hardware component of a camera control unit for video systems |
| US9007450B2 (en) | 2001-11-09 | 2015-04-14 | Karl Storz Imaging, Inc. | Video imaging system with detachable storage device |
| KR100565330B1 (ko) | 2004-06-21 | 2006-03-30 | 엘지전자 주식회사 | 영상 데이터 처리 장치 |
| KR100779918B1 (ko) | 2006-09-28 | 2007-11-29 | 아진산업(주) | 스테레오비전 검사용 영상처리장치 및 이를 이용한검사방법 |
| JP2008292475A (ja) * | 2007-05-24 | 2008-12-04 | Agilent Technol Inc | ターゲットパターンを使用して絶対位置を感知する位置測定システムおよび位置測定方法 |
| WO2016178332A1 (ja) * | 2015-05-07 | 2016-11-10 | 株式会社制御システム研究所 | プログラマブルロジックデバイス、プログラマブルロジックデバイスのエラー検証方法、及びプログラマブルロジックデバイスの回路形成方法 |
| JP2016213637A (ja) * | 2015-05-07 | 2016-12-15 | 株式会社制御システム研究所 | プログラマブルロジックデバイスのエラー検証方法、及びプログラマブルロジックデバイスの回路形成方法 |
| US10067742B2 (en) | 2015-05-07 | 2018-09-04 | Control System Laboratory Ltd. | Programmable logic device, method for verifying error of programmable logic device, and method for forming circuit of programmable logic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4096477B2 (ja) | 2008-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198303B1 (en) | Configuration eprom with programmable logic | |
| KR960706133A (ko) | 데이타 중계 장치 및 이것을 이용한 비디오 게임 장치(data transfer device and video game apparatus using the device) | |
| US9460482B2 (en) | System on chip including configurable image processing pipeline and system including the same | |
| JP2001099627A (ja) | 画像処理システムおよびその構成方法 | |
| KR100846881B1 (ko) | 캐시 메모리를 축소시킬 수 있는 디스플레이 제어기 및 그프레임 조절 방법 | |
| US9026697B2 (en) | Data processing apparatus | |
| US7961193B2 (en) | Video data processing circuits and systems comprising programmable blocks or components | |
| US20060072042A1 (en) | Video output apparatus and method thereof | |
| CN115398364B (zh) | 数控装置及数控系统 | |
| JP2005190487A (ja) | グラフィックスプロセッサ | |
| JPH10198798A (ja) | 並列処理方法及びその装置 | |
| JP2008071285A (ja) | プロセッサ間におけるデータ送受信システム | |
| US7750954B2 (en) | Camera control device | |
| US6880061B2 (en) | System and method for monitoring data, computer program and data storage therefor | |
| JP2002074331A (ja) | 画像処理装置および画像処理方法 | |
| CN111382094B (zh) | 一种数据处理方法及装置 | |
| JP2723843B2 (ja) | デュアルポートメモリ制御回路 | |
| JP2006253815A (ja) | 回路デバイスシステムおよびコンフィギュレーション方法 | |
| JP2002014143A (ja) | 電子回路基板の検査システムおよびその検査のためのプログラムを記録した記録媒体 | |
| JP2003058516A (ja) | 信号処理装置及び方法 | |
| JP2000276516A (ja) | プリント基板配線設計システムおよびプリント基板配線表示方法 | |
| JP2836066B2 (ja) | 演算のための集積回路及びその方法 | |
| JPH0535368A (ja) | リセツト回路 | |
| JPH0714930Y2 (ja) | 回路検査装置 | |
| CN110677589A (zh) | 一种图像采集装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |