JP2005190487A - グラフィックスプロセッサ - Google Patents
グラフィックスプロセッサ Download PDFInfo
- Publication number
- JP2005190487A JP2005190487A JP2005003699A JP2005003699A JP2005190487A JP 2005190487 A JP2005190487 A JP 2005190487A JP 2005003699 A JP2005003699 A JP 2005003699A JP 2005003699 A JP2005003699 A JP 2005003699A JP 2005190487 A JP2005190487 A JP 2005190487A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pixel
- cpu
- memory
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Image Generation (AREA)
Abstract
【解決手段】 画素演算回路400での演算内容を設定するモード設定回路600と、画素演算回路400での処理内容を保持し、メモリ500へのアクセスが画素演算回路400で演算処理をする必要があるかどうかを判定するアドレス管理テーブル700を設けることによって、CPU910が主記憶510にアクセスする場合に従来のメモリと同様にアクセスできることを維持しながら、CPU910がソフトウエアで描画処理を行う場合に、時間がかかる画素演算処理を描画回路300と共用する画素演算回路400で行う。
【選択図】 図1
Description
321…バス権取得回路通知信号、330…内部バス、340…転送パス、400…画素演算回路、410,411,2510,2520…セレクタ、500…メモリ、510…主記憶、520…描画用データ、530…描画用ワーク、540…フレームバッファ、600…モード設定回路、700…アドレス管理テーブル
、710…処理内容、711…切換信号、900…外部バス、910,18910 ,19910…CPU、920,16920…TVチューナ、930,16930…CDROM、940,16940…I/Oコントローラ、950…CRT、
2100,8100…アドレスレジスタ、2200…比較器、2300…アドレスバッファ、2400…データバッファ、3100,3200…デコーダ、4100…アドレステーブル、5100,15100…フェッチ回路、5200,15200…画素作成回路、5300,15300…命令デコーダ、6100…レジスタ、6200…加算器、6300…乗算器、6400…比較器、6500…アドレス変換回路、7700,9100,12100…メモリ特性管理テーブル、14100…バッファ、14200…デコーダ、19200…外部I/F。
Claims (33)
- 画素ごとの表示データを制御する表示制御回路と、
少なくとも外部のCPUによって作成された演算結果と前記表示データとを記憶するメモリとを有し、
前記表示制御回路と前記メモリは同一の半導体基板上に実装され、
前記CPUが前記メモリをアクセスする際に前記演算結果をアクセスするアクセス手順と前記表示データとをアクセスするアクセス手順が異なること、を特徴とするグラフィックスプロセッサ。 - 請求項1記載のグラフィックスプロセッサにおいて、
前記半導体基板は前記CPUと接続するためのアドレスストローブ端子とライトイネーブル端子とチップ選択端子と前記CPUが前記メモリをアクセスする際のアクセス手順指定用の端子を有すること、を特徴とするグラフィックスプロセッサ。 - 請求項1記載のグラフィックスプロセッサにおいて、
前記CPUが前記演算結果と前記表示データをアクセスするためのアクセス情報を保持するアクセス情報保持回路を有すること、を特徴とするグラフィックスプロセッサ。 - 請求項3記載のグラフィックスプロセッサにおいて、
前記アクセス情報保持回路は前記アクセス情報を動的に更新できること、を特徴とするグラフィックスプロセッサ。 - 請求項3記載のグラフィックスプロセッサにおいて、
前記アクセス情報保持回路は前記アクセス情報として前記CPUが前記メモリをアクセスする際の前記メモリ内の領域ごとのアクセス時間を保持すること、を特徴とするグラフィックスプロセッサ。 - 請求項3記載のグラフィックスプロセッサにおいて、
前記アクセス情報保持回路は前記アクセス情報として前記CPUが前記メモリをアクセスする際の前記メモリ内の領域ごとのアクセス手順を保持すること、を特徴とするグラフィックスプロセッサ。 - 請求項3記載のグラフィックスプロセッサにおいて、
前記アクセス情報保持回路は前記アクセス情報としてアクセス許可情報を保持し、
前記アクセス許可情報は前記CPUがデータを前記メモリに出力する際に更新すること、を特徴とするグラフィックスプロセッサ。 - 請求項3記載のグラフィックスプロセッサにおいて、
前記メモリは複数のバンクで構成され、
前記アクセス情報保持回路は前記アクセス情報を前記バンク毎に保持すること、を特徴とするグラフィックスプロセッサ。 - 描画処理を実行する描画回路と、
画素ごとの表示データを制御する表示制御回路と、
メモリとを有し、
前記描画回路と前記表示制御回路と前記メモリとは同一の半導体基板上に実装され、
前記メモリは少なくとも外部のCPU用のプログラムまたはデータを記憶する領域と前記CPUと前記描画回路とが共有するプログラムまたはデータを記憶する領域とを有すること、を特徴とするグラフィックスプロセッサ。 - 描画処理を実行する描画回路と、
画素ごとの表示データを制御する表示制御回路と、
外部のCPUの演算結果と前記描画回路の描画結果と前記表示データを記憶するメモリとを有し、
前記描画回路と前記表示制御回路と前記メモリとは同一の半導体基板上に実装され、
前記表示制御回路は前記半導体基板外部との同期手段を有すること、を特徴とするグラフィックスプロセッサ。 - 画素生成処理を実行する描画回路と、
前記描画回路の画素生成結果に対して画素演算処理を実行する画素演算回路と、
前記画素演算回路を制御するための画素演算制御回路と、
画素ごとの表示データを制御する表示制御回路と、
外部のCPUの演算結果と前記画素生成結果と前記表示データとを記憶するメモリとを有し、
前記描画回路と前記画素演算回路と前記画素演算制御回路と前記表示制御回路と前記メモリは同一の半導体基板上に実装され、
前記CPUと前記描画回路は前記画素演算制御回路に制御データを出力し、
前記画素演算制御回路は前記制御データに基づいて前記画素演算回路を制御すること、を特徴とするグラフィックスプロセッサ。 - 請求項11記載のグラフィックスプロセッサにおいて、
前記半導体基板は前記CPUが前記演算結果を前記メモリに出力するための端子を有し、
前記CPUは前記端子を用いて前記制御データを前記画素演算制御回路に出力すること、を特徴とするグラフィックスプロセッサ。 - 請求項11記載のグラフィックスプロセッサにおいて、
前記半導体基板は前記CPUが前記制御データを前記画素演算制御回路に出力するための専用の端子を有すること、を特徴とするグラフィックスプロセッサ。 - 演算処理を実行するCPUと、
画素生成処理を実行する描画回路と、
前記描画回路の画素生成結果に対して画素演算処理を実行する画素演算回路と、
前記画素演算回路を制御するための画素演算制御回路と、
画素ごとの表示データを制御する表示制御回路と、
前記CPUの演算結果と前記画素生成結果と前記表示データを記憶するメモリとを有し、
前記CPUと前記描画回路と前記画素演算回路と前記画素演算制御回路と前記表示制御回路と前記メモリとは同一の半導体基板上に実装され、
前記CPUと前記描画回路は前記画素演算制御回路に制御データを出力し、
前記画素演算制御回路は前記制御データに基づいて前記画素演算回路を制御すること、を特徴とするグラフィックスプロセッサ。 - 請求項11または14記載のグラフィックスプロセッサにおいて、
前記半導体基板はビデオ入力端子を有すること、を特徴とするグラフィックスプロセッサ。 - 請求項11または14記載のグラフィックスプロセッサにおいて、
前記半導体基板は高速シリアル通信端子を有すること、を特徴とするグラフィックスプロセッサ。 - 演算処理を実行するCPUと、
画素ごとの表示データを制御する表示制御回路と、
少なくとも前記CPUによって作成された演算結果と前記表示データとを記憶するメモリとを有し、
前記表示制御回路と前記メモリは同一の半導体基板上に実装され、
前記CPUは前記演算結果をアクセスするアクセス手順と前記表示データとをアクセスするアクセス手順が異なること、を特徴とする図形処理装置。 - 請求項17記載の図形処理装置において、
前記半導体基板は前記CPUと接続するためのアドレスストローブ端子とライトイネーブル端子とチップ選択端子と前記CPUが前記メモリをアクセスする際のアクセス手順指定用の端子を有すること、を特徴とする図形処理装置。 - 請求項17記載の図形処理装置において、
前記CPUは前記演算結果を一定のアクセス時間でアクセスし、
前記CPUは前記表示制御回路の前記表示データへのアクセス状況によって前記表示データへのアクセスをウエイト付アクセスまたはウエイト無しアクセスの何れかで行うこと、を特徴とする図形処理装置。 - 請求項17記載の図形処理装置において、
前記図形処理装置は前記CPUが前記演算結果と前記表示データをアクセスするためのアクセス情報を保持するアクセス情報保持回路を有すること、を特徴とする図形処理装置。 - 請求項20記載の図形処理装置において、
前記アクセス情報保持回路は前記アクセス情報を動的に更新できること、を特徴とする図形処理装置。 - 請求項20記載の図形処理装置において、
前記アクセス情報保持回路は前記アクセス情報として前記CPUが前記メモリをアクセスする際の前記メモリ内の領域ごとのアクセス時間を保持すること、を特徴とする図形処理装置。 - 請求項20記載の図形処理装置において、
前記アクセス情報保持回路は前記アクセス情報として前記CPUが前記メモリをアクセスする際の前記メモリ内の領域ごとのアクセス手順を保持すること、を特徴とする図形処理装置。 - 請求項20記載の図形処理装置において、
前記アクセス情報保持回路は前記アクセス情報としてアクセス許可情報を保持し、
前記アクセス許可情報は前記CPUがデータを前記メモリに出力する際に更新すること、を特徴とする図形処理装置。 - 請求項20記載の図形処理装置において、
前記メモリは複数のバンクで構成され、
前記アクセス情報保持回路は前記アクセス情報を前記バンク毎に保持すること、を特徴とする図形処理装置。 - 演算処理を実行するCPUと、
描画処理を実行する描画回路と、
画素ごとの表示データを制御する表示制御回路と、
メモリとを有し、
前記描画回路と前記表示制御回路と前記メモリとは同一の半導体基板上に実装され、
前記メモリは少なくとも前記CPU用のプログラムまたはデータを記憶する領域と前記CPUと前記描画回路とが共有するプログラムまたはデータを記憶する領域とを有すること、を特徴とする図形処理装置。 - 演算処理を実行するCPUと、
描画処理を実行する描画回路と、
画素ごとの表示データを制御する表示制御回路と、
前記CPUの演算結果と前記描画回路の描画結果と前記表示データを記憶するメモリとを有し、
前記描画回路と前記表示制御回路と前記メモリとは同一の半導体基板上に実装され、
前記表示制御回路は前記半導体基板外部との同期手段を有すること、を特徴とする図形処理装置。 - 演算処理を実行するCPUと、
画素生成処理を実行する描画回路と、
前記描画回路の画素生成結果に対して画素演算処理を実行する画素演算回路と、
前記画素演算回路を制御するための画素演算制御回路と、
画素ごとの表示データを制御する表示制御回路と、
前記CPUの演算結果と前記画素生成結果と前記表示データとを記憶するメモリとを有し、
前記描画回路と前記画素演算回路と前記画素演算制御回路と前記表示制御回路と前記メモリは同一の半導体基板上に実装され、
前記CPUと前記描画回路は前記画素演算制御回路に制御データを出力し、
前記画素演算制御回路は前記制御データに基づいて前記画素演算回路を制御すること、を特徴とする図形処理装置。 - 請求項28記載の図形処理装置において、
前記半導体基板は前記CPUが前記演算結果を前記メモリに出力するための端子を有し、
前記CPUは前記端子を用いて前記制御データを前記画素演算制御回路に出力すること、を特徴とする図形処理装置。 - 請求項28記載の図形処理装置において、
前記半導体基板は前記CPUが前記制御データを前記画素演算制御回路に出力するための専用の端子を有すること、を特徴とする図形処理装置。 - 請求項28記載の図形処理装置において、
前記半導体基板はビデオ入力端子を有すること、を特徴とする図形処理装置。 - 請求項28記載の図形処理装置において、
前記半導体基板は高速シリアル通信端子を有すること、を特徴とする図形処理装置。 - 画素生成処理を実行する描画回路と、
前記描画回路の画素生成結果に対して画素演算処理を実行する画素演算回路と、
前記画素演算回路を制御するための画素演算制御回路と、
画素ごとの表示データを制御する表示制御回路と、
アドレスを登録するアドレス管理テーブルとを有し、
前記登録されたアドレスと演算処理を実行するCPUから出力されるアドレスとを比較し、画素演算を行うか否かを自動的に切り替えることを特徴とするグラフィックスプロセッサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005003699A JP4053545B2 (ja) | 2005-01-11 | 2005-01-11 | グラフィックスプロセッサおよび図形処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005003699A JP4053545B2 (ja) | 2005-01-11 | 2005-01-11 | グラフィックスプロセッサおよび図形処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06606597A Division JP3810175B2 (ja) | 1997-03-19 | 1997-03-19 | グラフィックスプロセッサおよび図形処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005190487A true JP2005190487A (ja) | 2005-07-14 |
JP4053545B2 JP4053545B2 (ja) | 2008-02-27 |
Family
ID=34792705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005003699A Expired - Fee Related JP4053545B2 (ja) | 2005-01-11 | 2005-01-11 | グラフィックスプロセッサおよび図形処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4053545B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009245437A (ja) * | 2008-03-31 | 2009-10-22 | Konica Minolta Systems Lab Inc | ラスタ化のためのメモリマネージメント方法、コンピュータ可読媒体及びコンピュータ可読メモリ |
US8526049B2 (en) | 2006-03-31 | 2013-09-03 | Konica Minolta Laboratory U.S.A., Inc. | Systems and methods for display list management |
US8854680B2 (en) | 2008-09-11 | 2014-10-07 | Konica Minolta Laboratory U.S.A., Inc. | Systems and methods for optimal memory allocation units |
US8861014B2 (en) | 2008-09-30 | 2014-10-14 | Konica Minolta Laboratory U.S.A., Inc. | Systems and methods for optimized printer throughput in a multi-core environment |
-
2005
- 2005-01-11 JP JP2005003699A patent/JP4053545B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8526049B2 (en) | 2006-03-31 | 2013-09-03 | Konica Minolta Laboratory U.S.A., Inc. | Systems and methods for display list management |
JP2009245437A (ja) * | 2008-03-31 | 2009-10-22 | Konica Minolta Systems Lab Inc | ラスタ化のためのメモリマネージメント方法、コンピュータ可読媒体及びコンピュータ可読メモリ |
US8782371B2 (en) | 2008-03-31 | 2014-07-15 | Konica Minolta Laboratory U.S.A., Inc. | Systems and methods for memory management for rasterization |
US8854680B2 (en) | 2008-09-11 | 2014-10-07 | Konica Minolta Laboratory U.S.A., Inc. | Systems and methods for optimal memory allocation units |
US8861014B2 (en) | 2008-09-30 | 2014-10-14 | Konica Minolta Laboratory U.S.A., Inc. | Systems and methods for optimized printer throughput in a multi-core environment |
Also Published As
Publication number | Publication date |
---|---|
JP4053545B2 (ja) | 2008-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4327175B2 (ja) | マルチグラフィックプロセッサシステム、グラフィックプロセッサおよび描画処理方法 | |
KR100648293B1 (ko) | 그래픽 시스템 및 그것의 그래픽 처리 방법 | |
US8621158B2 (en) | Information processor system | |
US8368704B2 (en) | Graphic processor and information processing device | |
KR101517712B1 (ko) | 이미지 병진을 위한 에지의 알파 값을 이용한 레이어 혼합 | |
US20060061578A1 (en) | Information processing apparatus for efficient image processing | |
US7793012B2 (en) | Information processing unit, system and method, and processor | |
US8711173B2 (en) | Reproducible dither-noise injection | |
US20140085320A1 (en) | Efficient processing of access requests for a shared resource | |
JP4053545B2 (ja) | グラフィックスプロセッサおよび図形処理装置 | |
US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
US9035961B2 (en) | Display pipe alternate cache hint | |
US8922571B2 (en) | Display pipe request aggregation | |
US8478946B2 (en) | Method and system for local data sharing | |
US6563505B1 (en) | Method and apparatus for executing commands in a graphics controller chip | |
JP3810175B2 (ja) | グラフィックスプロセッサおよび図形処理装置 | |
US20050259106A1 (en) | Intelligent wait methodology | |
JP2005346513A (ja) | 半導体装置 | |
JP3482255B2 (ja) | 画像データ処理装置およびそれを用いた情報システム | |
JP5393626B2 (ja) | 情報処理装置 | |
JP2004317536A (ja) | 表示制御システム | |
JP2000181432A (ja) | 図形処理装置 | |
JP2005259051A (ja) | プロセッシングユニットおよびその制御方法 | |
JPH10134013A (ja) | マルチcpuシステム | |
JP2005084737A (ja) | データ転送方法、およびデータ転送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071205 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |