KR20020003257A - 실시간 모션 캡쳐용 디에스피 장치 및 이를 이용한 영상처리 방법 - Google Patents
실시간 모션 캡쳐용 디에스피 장치 및 이를 이용한 영상처리 방법 Download PDFInfo
- Publication number
- KR20020003257A KR20020003257A KR1020000031889A KR20000031889A KR20020003257A KR 20020003257 A KR20020003257 A KR 20020003257A KR 1020000031889 A KR1020000031889 A KR 1020000031889A KR 20000031889 A KR20000031889 A KR 20000031889A KR 20020003257 A KR20020003257 A KR 20020003257A
- Authority
- KR
- South Korea
- Prior art keywords
- image
- dsp
- frame buffers
- frame
- camera
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10016—Video; Image sequence
Abstract
본 발명은 실시간 모션 캡쳐용 디에스피 장치 및 이를 이용한 영상 처리 방법에 관한 것으로서, 본 발명의 목적은 통상의 아나로그 카메라 및 퍼스널 컴퓨터로도 실시간으로 사람의 특징점에 위치한 마커 추적이 가능한 실시간 모션 캡쳐용 디에스피 장치 및 이를 이용한 영상 처리 방법을 제공하고자 하는 것이다.
본 발명의 이러한 목적은 인터레이스 방식의 영상을 출력하는 카메라로부터 출력되는 아나로그 신호를 입력받은 후 이를 디지털 신호로 변환하는 영상디코더부와 영상디코드부로부터 출력되는 디지털 신호를 짝수 프레임 및 홀수 프레임으로 구분하여 저장하는 제 1 및 제 2 프레임 버퍼와 영상디코더부, 제 1 및 제 2 프레임 버퍼에 제어신호를 인가하기 위한 타이밍 로직부 및 제 1 및 제 2 프레임 버퍼에 저장된 영상 디지털 신호를 이용하여 좌표 데이터를 생성하는 복수개 디에스피 칩 및 적어도 하나의 씨피유를 포함하는 것을 특징으로 하는 실시간 모션 캡쳐용 디에스피 장치에 의해서 달성된다.
Description
본 발명은 실시간 모션 캡쳐용 디에스피 장치 및 이를 이용한 영상 처리 방법에 관한 것으로서, 구체적으로는 인터레이스 방식을 사용하는 카메라의 출력을 효율적으로 처리하기 위한 영상 처리부를 구비하는 것을 특징으로 하는 실시간 모션 캡쳐용 디에스피 장치 및 이를 이용한 영상 처리 방법에 관한 것이다.
통상적으로 모션 디텍션에 사용되는 카메라 및 영상처리 장치는 비교적 고가의 장비를 사용하여야 하였다. 도 1 은 종래 실시간 모션 캡쳐용 디스피 보드 구조의 일례의 블록도를 도시한다. 디지털 카메라로부터 출력되는 영상 디지털 데이터는 병렬구조 또는 파이프 구조를 갖는 복수 개의 디에스피 칩과 씨피유를 통하여 모션 좌표값 데이터로 변환된 후 인터페이스부를 통하여 모션 좌표값 저장부 등에 저장되는 구조를 갖는다. 그러나 도 1 에 제시한 바와 같은 구조를 구비하는 디에스피 처리 장치는 고가의 디지털 카메라와 고성능 워크스테이션급의 컴퓨터를 이용하여야 하므로, 일반 대중에게 보급하기 위한 모션 캡쳐용 게임 장치 등에 일반화 하기에는 어려움이 있었다.
본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로서, 통상의 아나로그 카메라 및 퍼스널 컴퓨터로도 실시간으로 사람의 특징점에 위치한 마커 추적이 가능한 실시간 모션 캡쳐용 디에스피 장치 및 이를 이용한 영상 처리 방법을 제공함을 목적으로 한다.
본 발명의 또 다른 목적은 인터레이스 방식의 카메라를 이용하여 영상을 효과적으로 처리하는 실시간 모션 캡쳐용 디에스피 장치 및 이를 이용한 영상 처리 방법을 제공으로 함을 목적으로 한다.
도 1은 종래 실시간 모션 캡쳐용 디에스피 처리 장치를 설명하기 위한 블록도.
도 2는 본 발명의 실시간 모션 캡쳐용 디에스피 처리 장치를 설명하기 위한 블록도.
도 3은 임계치 처리부(60)를 통과하기 전의 마크의 디지털 영상이 보여주는 설명도.
도 4 는 임계치 처리부(60)를 통과한 후의 마크의 디지털 영상을 보여주는 설명도.
도 5 는 디에스피처리부(70)에서 처리하는 업무 흐름을 설명하는 흐름도.
본 발명의 상기 목적은 인터레이스 방식의 영상을 출력하는 카메라로부터 출력되는 아나로그 신호를 입력받은 후 이를 디지털 신호로 변환하는 영상디코더부와 영상디코드부로부터 출력되는 디지털 신호를 짝수 프레임 및 홀수 프레임으로 구분하여 저장하는 제 1 및 제 2 프레임 버퍼와 영상디코더부, 제 1 및 제 2 프레임 버퍼에 제어신호를 인가하기 위한 타이밍 로직부 및 제 1 및 제 2 프레임 버퍼에 저장된 영상 디지털 신호를 이용하여 좌표 데이터를 생성하는 복수개 디에스피 칩 및 적어도 하나의 씨피유를 포함하는 것을 특징으로 하는 실시간 모션 캡쳐용 디에스피 장치에 의해서 이루어진다.
본 발명의 상기 목적은 카메라로부터 출력되는 아나로그 신호를 디지털화 하는 영상 디코더 단계와 영상 디코더의 출력을 짝수 프레임 및 홀수 프레임으로 구분하여 저장하는 프레임 버퍼 저장 단계와 제 1 및 제 2 프레임 버퍼에 저장된 디지털 데이터의 각 픽셀값이 일정 값 이상을 가질 경우에만 픽셀값을 유지하도록 처리하고, 하드웨어로 구성되는 임계치 처리 단계 및 제 1 및 제 2 프레임 버퍼에 저장된 영상 디지털 신호를 이용하여 좌표 데이터를 생성하는 좌표값 생성 단계를 포함하는 것을 특징으로 하는 실시간 모션 캡쳐용 디에스피 처리 방법에 의해서도 달성 가능하다.
이하 도면을 이용하여 본 발명을 보다 상세히 설명하기로 한다. 도 2는 본 발명의 실시간 모션 캡쳐용 디에스피 보드 구조의 블록도를 도시한 것으로서, 카메라로부터 출력되는 아나로그 신호를 디지털 신호로 변환하는 영상 디코더부와 짝수 및 홀수 인터레이스 신호를 각각 저장하는 제 1 프레임 버퍼와 제 2 프레임 버퍼,픽셀값과 임계치를 비교한 후 픽셀값을 변환하는 임계치 처리부, 복수 개 디에스피칩과 씨피유로 구성되는 디에스피 처리부 및 인터페이스부로 구성된다.
이하에서는 도 1 의 디에스피 처리부에 의해서 영상이 처리되는 흐름을 설명하기로 한다. 카메라(10)는 몸동작을 행하는 사람에 부착된 마크로부터 방사 또는 반사되는 신호만을 감지한 후, 이를 인터레이스 주사방식의 아나로그 영상 신호로 출력하게 된다. 일반적으로 출력되는 영상신호의 형태는 도 3 에 도시한 바와 같이 검은색 배경화면에 마크부분만 하얀 색으로 형성되는 형태를 띠게 된다. 도 3 에서는 복수 개 마크 신호가 캡쳐된 영상 상태를 도시하고 있다. 카메라(10)의 아나로그 영상 출력신호는 영상디코더(20)의 A/D 변환기(Analog to Digital; 21)에 의해 디지털 영상 신호로 변환된 후 영상 디코더의 제 1 메모리(22)에 저장된다.
CRT(Cathode Ray Tube: 음극선관 혹은 브라운관)의 동작원리는 전자총으로부터 방사되는 전자빔 다발이 CRT 표면에 부착된 형광체를 발광시키는 것으로서, 주사 방식으로는 인터레이스 방식과 난인터레이스 방식이 있으며, 인터레이스 방식(비순차적)이란 주로 NTSC 방식에서 사용하는 방식으로서, 첫 줄을 주사한 다음 한 줄 건너뛰고 주사하는 방법으로 끝까지 주사한 뒤 다시 건너뛰었던 줄에 주사한다. 이에 비해 난인터레이스 방식은 무조건 순차적으로 주사한다. 다시 말해 첫 줄, 다음 줄, 그리고 또 다음 줄을 주사하는 식이다. 인터레이스 방식을 보다 편리하게 설명하기 위해서 설명의 편의상 짝수줄만을 주사하여 화면을 구성하는 신호를 짝수 인터레이스 신호라 하고, 홀수줄만을 주사하여 화면을 구성하는 신호를 홀수 인터레이스 신호라고 지칭하기로 한다.
제 1 메모리(22)는 인터레이스 방식으로 주사되는 영상 신호를 순차적으로 저장한 후 짝수 또는 홀수 인터레이스 주사가 완료되면, 제 2 메모리(23)로 디지털 영상신호를 전송한다. 이때 영상디코더(20)는 하나의 인터레이스 디지털 영상이 준비되었다는 신호를 타이밍로직부(50)에 인가하고, 타이밍 로직제어부(50)는 제 1 프레임 버퍼(30) 또는 제 2 프레임 버퍼(40)로 디지털 영상 신호를 저장하게 된다. 이때 제 1 프레임 버퍼(30) 또는 제 2 프레임 버퍼(40)는 짝수 또는 홀수 인터레이스 디지털 영상 신호를 각각 저장하는 버퍼로서 이용하게 된다. 이 경우 영상디코더(20)의 제 2 메모리를 듀얼 포트로 구성할 경우, 제 2 메모리에 짝수 및 홀수 인터레이스 신호가 모두 적층된 후에 타이밍로직제어부(50)의 제어 신호에 의해서 동시에 제 1 프레임 버퍼와 제 2 프레임 버퍼로 저장되도록 구성할 수 있다.
프레임 버퍼(30; 40)에 저장된 디지털 영상 데이터는 임계치 처리부(60)로 입력된다. 카메라(10)로부터 입력된 영상에는 도 3 에 도시한 바와 같이 일반적으로 마크 주변에 할로우 형태의 노이즈가 포함되어 있음을 알 수 있다. 임계치 처리부(60)는 이러한 노이즈를 제거하기 위한 것으로서, 프레임 버퍼(30; 40)로부터 입력된 디지털 영상 데이터의 픽셀값을 사용자가 설정한 임계치와 비교하는 작업을 한다. 사용자가 설정한 임계치보다 픽셀값이 낮은 값을 갖는 경우에는 이를 무의미한 영상신호, 즉 배경화면으로 간주하여 검은 색으로 변환하고, 픽셀값이 임계치보다 높은 값을 가질 경우 해당 픽셀값을 그대로 유지하도록 한다. 본 발명은 종래 장치에서 디에스피 모듈이나 씨피유에서 처리되던, 간단한 로직이지만 반복적이고 메모리 억세스 량이 많은 임계치 처리부(60)를 별개의 하드웨어로 구성함으로써 디에스피 모듈 및 씨피유의 부하를 줄이므로써 경제적인 하드웨어를 구성할 수 있게 되었다. 이는 아나로그 카메라에 의한 영상 출력이 디지털 카메라에 의한 영상 출력보다 많은 노이즈를 포함하기 때문에 디에스피 및 씨피유의 하드웨어적인 부하를 상당히 줄일 수 있는 효과가 있다. 도 4 는 임계치 처리부(60)를 통과한 후 마커의 디지털 영상의 상태를 설명하는 도면이다.
임계치 처리부(60)가 메모리를 포함하는 필드 프로그래머블 로직 게이트 어레이 (FPGA; Field Programmable Logic Gate Array)로 구성할 경우에는 모션 디텍션을 진행하는 작업환경에 따라 임계치를 용이하게 변경할 수 있는 장점이 있다. 대량생산시에는 필드 프로그래머블 로직 게이트 어레이 외에도 에이직 (ASIC; Application Specific IC) 또는 기타의 하드웨어로 임계치 처리부(60)를 구성할 수 있다.
임계치 처리부(60)에 의해 노이즈가 제거된 디지털 영상 자료는 디에스피 처리부(70)에 의해 좌표값으로 변환된 후 인터페이스부로 전송된다. 디에스피처리부(70)에서는 임계치 처리부(60)의 노이즈가 제거된 디지털 영상 자료로부터 각 마커의 중심 위치를 산정하게 된다. 비록 임계치 처리부(60)에 의해서 배경화면이 아닌 의미있는 픽셀 데이터로 필터링된 하나의 마커를 표시하는 복수 개의 픽셀이라 하더라도 그 밝기는 서로 차등이 있기 마련이다. 즉, 이러한 밝기 차이를 이용하여 각 마커의 중심 위치를 파악하게 된다.
복수 개 카메라를 이용할 경우에는 각 카메라마다 도 2 에 제시한 실시간 디에스피 처리 장치가 구비된다. 디에스피 처리 장치의 씨피유(75)는 제 1 DSP(71), 제 2 DSP(72), 제 3 DSP(73) 및 제 4 DSP(74) 칩를 제어하고 메인 호스트와의 통신을 중재하는 기능을 담당한다. DSP(71 내지 74)칩은 자체 제어 연산부를 포함하며 이미지 처리를 전담하는 프로세서로서, 도 2 에 도시한 DSP칩의 구성은 상호 링크포트로 병렬적인 배치이다. 디에스피칩은 프로우팅 포인트 연산 속도가 빠른 칩으로서, 본 발명에서는 대칭형 배치와 클러스터링으로 이미지 연산에서의 효율을 높이도록 하였다. 이러한 DSP칩은 처리되는 연산량을 고려하여 필요한 수만큼 확장이 용이하도록 구성하였다. 메인 호스트는 각 병렬 DSP칩을 제어하기 위한 실시간 OS(Operating System)를 사용하는 것이 바람직하다.
각 카메라(10)로부터 입력되는 마커의 2차원 영상 좌표값을 이용하여 각 마커의 3차원 영상 좌표값을 용이하게 산정할 수 있다. 3 차원 영상 좌표값을 산정하는 방법은 이미 공지된 기술로서, 이중 하나의 방식을 설명하면, 복수 개 카메라로부터 파악되는 마커의 2차원 좌표값에 매칭되는 3차원 좌표값 변환 정보를 포함하는 매칭 테이블을 생성 저장한 후, 각 카메라로부터 실시간으로 출력되는 마커의 2차원 좌표값을 이용하여 마커의 3차원 좌표값을 용이하게 계산 처리할 수 있다. 이러한 방식으로 산정된 좌표값 데이터는 인터페이스부를 이용하여 호스트 컴퓨터로 전송된다. 인터페이스부는 직렬 포트보다 더 빠르고, 연결하기 편리한 USB(Universal Serial Bus) 방식을 사용할 수 있다. USB는 12 Mbps의 데이터 전송속도를 지원하므로 웬만한 주변기기를 연결해도 속도가 충분하고, 최대 127개까지장치들을 사슬처럼 연결할 수 있으며, 피씨를 사용하는 도중에 연결해도 인식을 하며, 주변기기의 전원이 필요 없는 편리성이 있다.
본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 첨부된 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진자라면 누구나 쉽게 알 수 있을 것이다.
예를 들어, 본 발명은 인터레이스 신호를 출력하는 카메라를 기준으로 설명하였지만, 본 발명의 영상 처리 구조 및 방법은 넌인터레이스 방식의 고속의 영상 처리에도 적용가능한 것이다.
본 발명에 의하여 모션 캡쳐를 위한 고속카메라와 이에 따른 고속 영상처리보드를 사용하지 않고 일반적인 카메라와 범용 피씨를 호스트로 사용하여 영상 처리가 가능하게 되었다.
인터레이스 방식의 영상을 출력하는 카메라 이용시 적합하도록 홀수 및 짝수 영상 정보를 고속 처리할 수 있게 됨으로서, 저가의 장비로도 용이하게 실시간으로 모션 인식이 가능하게 되었다. 또한 시스템 전체의 교체가 아닌 디에스피 모듈의 추가만으로도 각 보드의 처리 성능을 향상시킬 수 있게 되었으며, 카메라 추가시에도 시스템 전체의 교체가 아닌 영상 처리보드의 추가만으로도 해결이 가능한 디에스피 처리 장치의 구조를 제시하였다.
Claims (5)
- 인터레이스 방식의 영상을 출력하는 카메라로부터 출력되는 아나로그 신호를 입력받은 후 이를 디지털 신호로 변환하는 영상디코더부와상기 영상디코드부로부터 출력되는 디지털 신호를 짝수 프레임 및 홀수 프레임으로 구분하여 저장하는 제 1 및 제 2 프레임 버퍼와상기 영상디코더부, 제 1 및 제 2 프레임 버퍼에 제어신호를 인가하기 위한 타이밍 로직부 및상기 제 1 및 제 2 프레임 버퍼에 저장된 영상 디지털 신호를 이용하여 좌표 데이터를 생성하는 복수개 디에스피 칩 및 적어도 하나의 씨피유를 포함하는 것을 특징으로 하는 실시간 모션 캡쳐용 디에스피 장치.
- 제 1 항에 있어서,상기 영상디코더부에 듀얼포트 메모리가 구비되는 것을 특징으로 하는 실시간 모션 캡쳐용 디에스피 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 및 제 2 프레임 버퍼에 저장된 디지털 데이터의 각 픽셀값이 일정 값 이상을 가질 경우에만 픽셀값을 유지하도록 하는 임계치 처리부를 구비하는 것을 특징으로 하는 실시간 모션 캡쳐용 디에스피 장치.
- 제 3 항에 있어서,상기 임계치 처리부가 필드 프로그래머블 로직 게이트 어레이(FPGA; Field Programmabel logic Gate Arrary)로 구비되는 것을 특징으로 하는 실시간 모션 캡쳐용 디에스피 장치.
- 카메라로부터 출력되는 아나로그 신호를 디지털화 하는 영상 디코더 단계와상기 영상 디코더의 출력을 짝수 프레임 및 홀수 프레임으로 구분하여 저장하는 프레임 버퍼 저장 단계와상기 제 1 및 제 2 프레임 버퍼에 저장된 디지털 데이터의 각 픽셀값이 일정 값 이상을 가질 경우에만 픽셀값을 유지하도록 처리하고, 하드웨어적으로 처리되는 임계치 처리 단계 및상기 제 1 및 제 2 프레임 버퍼에 저장된 영상 디지털 신호를 이용하여 좌표 데이터를 생성하는 좌표값 생성 단계를 포함하는 것을 특징으로 하는 실시간 영상 처리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000031889A KR20020003257A (ko) | 2000-06-10 | 2000-06-10 | 실시간 모션 캡쳐용 디에스피 장치 및 이를 이용한 영상처리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000031889A KR20020003257A (ko) | 2000-06-10 | 2000-06-10 | 실시간 모션 캡쳐용 디에스피 장치 및 이를 이용한 영상처리 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020003257A true KR20020003257A (ko) | 2002-01-12 |
Family
ID=19671593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000031889A KR20020003257A (ko) | 2000-06-10 | 2000-06-10 | 실시간 모션 캡쳐용 디에스피 장치 및 이를 이용한 영상처리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020003257A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100565330B1 (ko) * | 2004-06-21 | 2006-03-30 | 엘지전자 주식회사 | 영상 데이터 처리 장치 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11175692A (ja) * | 1997-12-05 | 1999-07-02 | Hitachi Denshi Ltd | 関節の動きデータ収集装置 |
| US5956083A (en) * | 1996-10-29 | 1999-09-21 | Eastman Kodak Company | Camera and method for capturing motion sequences useful for integral image element formation |
| US5986660A (en) * | 1997-12-31 | 1999-11-16 | Autodesk, Inc. | Motion capture data system and display |
| EP0959618A2 (en) * | 1998-05-21 | 1999-11-24 | Eastman Kodak Company | Multi-stage electronic motion image capture and processing system |
| KR200190210Y1 (ko) * | 2000-02-01 | 2000-07-15 | 임혁규 | 움직임 영상 검지장치 |
| KR20000050903A (ko) * | 1999-01-15 | 2000-08-05 | 이종수 | 디지털 비디오 캡쳐 보드 |
-
2000
- 2000-06-10 KR KR1020000031889A patent/KR20020003257A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956083A (en) * | 1996-10-29 | 1999-09-21 | Eastman Kodak Company | Camera and method for capturing motion sequences useful for integral image element formation |
| JPH11175692A (ja) * | 1997-12-05 | 1999-07-02 | Hitachi Denshi Ltd | 関節の動きデータ収集装置 |
| US5986660A (en) * | 1997-12-31 | 1999-11-16 | Autodesk, Inc. | Motion capture data system and display |
| EP0959618A2 (en) * | 1998-05-21 | 1999-11-24 | Eastman Kodak Company | Multi-stage electronic motion image capture and processing system |
| KR20000050903A (ko) * | 1999-01-15 | 2000-08-05 | 이종수 | 디지털 비디오 캡쳐 보드 |
| KR200190210Y1 (ko) * | 2000-02-01 | 2000-07-15 | 임혁규 | 움직임 영상 검지장치 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100565330B1 (ko) * | 2004-06-21 | 2006-03-30 | 엘지전자 주식회사 | 영상 데이터 처리 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6466222B1 (en) | Apparatus and method for computing graphics attributes in a graphics display system | |
| US9830736B2 (en) | Segmenting objects in multimedia data | |
| US8427487B1 (en) | Multiple tile output using interface compression in a raster stage | |
| JP3347684B2 (ja) | リアルタイム動画転送方法 | |
| JPH05145845A (ja) | ビデオ特殊効果装置 | |
| JPH03227179A (ja) | 画像データ処理装置 | |
| MXPA02002643A (es) | Sistema, dispositivo, metodo y programa de computo para procesar imagenes. | |
| KR20020003257A (ko) | 실시간 모션 캡쳐용 디에스피 장치 및 이를 이용한 영상처리 방법 | |
| EP0205712A2 (en) | Video stream processing system | |
| Tan et al. | Resource minimization in a real-time depth-map processing system on FPGA | |
| CN110519530B (zh) | 基于硬件的画中画显示方法及装置 | |
| Jiawei et al. | Design of Low-Power Video Acquisition and Display System Based on ZYNQ | |
| JPH10304356A (ja) | 並列画像圧縮処理装置 | |
| US6734860B1 (en) | Apparatus for providing videodriving capability from various types of DACS | |
| US20070098277A1 (en) | Transmitting apparatus, image processing system, image processing method, program, and recording medium | |
| JP2002238890A (ja) | 超音波診断装置 | |
| JPH06101844B2 (ja) | 画像処理装置 | |
| KR101567367B1 (ko) | 영상 신호 변환 장치 | |
| Leephokhanon et al. | Object Tracking and Motion Capturing in Hardware-Accelerated Multi-camera System | |
| JPH01180069A (ja) | 画像特徴抽出装置 | |
| CN117495675A (zh) | 四目相机实时大视场拼接方法及其装置 | |
| RU142379U1 (ru) | Устройство обработки изображения | |
| CN114155222A (zh) | 一种基于fpga的实时边缘检测系统 | |
| Interface | AD-A286 144 | |
| JP2827791B2 (ja) | 多次元圧縮画像の伸張方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |