KR100560575B1 - 자기 메모리 - Google Patents

자기 메모리 Download PDF

Info

Publication number
KR100560575B1
KR100560575B1 KR1020030002653A KR20030002653A KR100560575B1 KR 100560575 B1 KR100560575 B1 KR 100560575B1 KR 1020030002653 A KR1020030002653 A KR 1020030002653A KR 20030002653 A KR20030002653 A KR 20030002653A KR 100560575 B1 KR100560575 B1 KR 100560575B1
Authority
KR
South Korea
Prior art keywords
magnetoresistive element
write
wiring
cross
write wiring
Prior art date
Application number
KR1020030002653A
Other languages
English (en)
Other versions
KR20030062276A (ko
Inventor
기시다쯔야
아마노미노루
사이또요시아끼
다까하시시게끼
니시야마가쯔야
아사오요시아끼
요다히로아끼
우에다도모마사
이와따요시히사
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030062276A publication Critical patent/KR20030062276A/ko
Application granted granted Critical
Publication of KR100560575B1 publication Critical patent/KR100560575B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

보다 작은 기입 전류에 의해 자기 기록층에 효율적으로 자장을 인가함으로써, 고집적도로 소비 전력을 저감하고 또한 신뢰성도 높은 자기 메모리 소자를 제공하는 것을 목적으로 한다. 자기 기록층을 갖는 자기 저항 효과 소자(21)와, 상기 자기 저항 효과 소자의 위 또는 아래에서 제1 방향으로 연장되는 기입 배선(22, 23)을 구비하고, 상기 기입 배선에 전류를 흘림으로써 형성되는 자계에 의해 상기 자기 기록층의 자화의 방향이 가변으로 되고, 상기 제1 방향에 대하여 수직인 방향으로 절단된 상기 기입 배선의 단면의 무게 중심(G)은 그 무게 중심의 위치에서의 상기 기입 배선의 두께의 중심점(C)보다 상기 자기 저항 효과 소자의 방향으로 편심하여 이루어지는 것을 특징으로 하는 자기 메모리를 제공한다.
Figure 112003001360120-pat00001
무게 중심, 자화, 강자성 터널 접합, 크로스토크

Description

자기 메모리{MAGNETIC MEMORY}
도 1의 (a)는 본 발명의 실시 형태에 따른 자기 메모리의 주요부 단면 구조를 나타내는 개념도이고, 도 1의 (b)는 (a)의 A-A'선 단면도.
도 2는 비교예로서의 자기 메모리의 메모리 셀을 나타내는 개념도.
도 3은 배선(22, 23)의 형성 방법의 일례를 도시하는 공정 단면도.
도 4는 본 발명의 변형예를 나타내는 개념도.
도 5는 본 발명의 다른 변형예를 나타내는 개념도.
도 6은 사다리꼴 형상의 단면을 얻기 위한 패터닝 방법을 도시하는 공정 단면도.
도 7은 원호 형상의 단면을 얻기 위한 패터닝 방법을 도시하는 공정 단면도.
도 8은 본 발명의 또 다른 변형예를 나타내는 개념도.
도 9는 본 발명의 또 다른 변형예를 나타내는 개념도.
도 10은 본 발명의 또 다른 변형예를 나타내는 개념도.
도 11은 본 발명의 자기 메모리의 매트릭스 구성을 예시하는 개념도.
도 12는 본 발명의 자기 메모리의 매트릭스 구성의 또 하나의 구체예를 나타내는 개념도.
도 13은 단면적을 일정하게 하면서 그 폭과 두께를 변화시켜 얻어진 자장 분 포를 도시하는 그래프.
도 14는 배선의 단면 형상이 장방형인 경우와 사다리꼴 형상인 경우에 대하여 각각 발생 자장을 플로팅한 그래프.
도 15는 기입 배선(23)의 단면을 도시하는 모식도.
도 16은 배선(23)으로부터의 거리 Z에서의 전류 자장의 강도를 도시하는 그래프.
도 17은 W2/W1에 대한 전류 자계의 관계를 플로팅한 그래프.
도 18의 (a)는 상하의 배선의 단면 형상이 다른 자기 메모리를 도시하는 모식 단면도이고, (b)는 그 A-A선 단면도.
도 19의 (a)는 배선(23)의 단면 형상이 대략 삼각 형상인 자기 메모리를 도시하는 모식 단면도이고, (b)는 그 A-A선 단면도.
도 20은 본 발명의 실시예의 자기 메모리의 셀 구조를 도시하는 모식도.
도 21은 배선(22)에 2㎷의 기입 전류를 흘렸을 때의 발생 자장의 분포를 도시하는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 기억 소자 부분
12 : 선택용 트랜지스터 부분
21 : 자기 저항 효과 소자
22 : 비트선
23 : 워드선
24 : 하부 전극
26 : 비아
30 : 트랜지스터
32 : 게이트(워드선)
50 : 열 디코더
51 : 행 디코더
52 : 감지 증폭기
60 : 디코더
300, 400 : 기초
310, 410 : 층
320, 330, 420 : 마스크
A, B, C : 이방성 에칭
D : 다이오드
G : 무게 중심
L : 중심선
M : 자계
P : 돌출부
S : 변
SM : 피복층
본 발명은 자기 메모리에 관한 것으로, 보다 상세하게는 작은 기입 전류에 의해 자기 저항 효과 소자의 기록층에 효율적으로 자장을 인가함으로써 소비 전력을 저감시킬 수 있는 자기 메모리에 관한 것이다.
최근, 고체 자기 메모리로서, 거대 자기 저항 효과(Giant Magneto resistance effect)를 갖는 자기 소자를 이용한 자기 랜덤 액세스 메모리가 제안되고, 특히 자기 저항 효과 소자로서 「강자성 터널 접합」을 이용한 자기 메모리에 주목이 집중되고 있다.
강자성 터널 접합은, 주로 (제1 강자성층)/(비자성 절연층)/(제2 강자성층)이라는 3층 구조를 기본으로 하고, 비자성 절연층을 터널로 하여 전류가 흐른다. 이 경우, 접합 저항값은 제1 및 제2 강자성층에서의 자화의 상대 각의 여현에 비례하여 변화한다. 따라서, 저항값은 제1 및 제2 강자성층의 자화가 평행일 때에 극소값, 반평행일 때에 극대값을 취한다. 이것을 「터널 자기 저항(Tunneling Magneto Resistance : TMR) 효과」라고 한다. 예를 들면, Appl. Phys. Lett. vol. 77, (2000) p.283에서, TMR 효과에 의한 저항값 변화가 실온에서 49.7%에 도달하는 것이 보고되어 있다.
강자성 터널 접합을 메모리 셀로서 구비한 자기 메모리에 있어서는, 한쪽 강자성층의 자화를 고정하여 「기준층」으로 하고, 다른 쪽 강자성층을 「기억층」으로 하여 이용한다. 이 셀에서, 기준층과 기억층의 자화의 방향이 평행 또는 반평 행에, 2치 정보, 즉 「0」, 「1」을 대응시킴으로써, 정보를 기억시킬 수 있다.
기록 정보의 기입은, 기입 배선에 전류를 흘림으로써 발생하는 자장을 셀에 인가함으로써, 기억층의 자화를 반전시켜 행한다. 이 때, 상호 교차하며 또한 접촉하지 않는 2개의 기입 배선에 동시에 기입 전류를 흘리고, 기억층의 자화 용이축에 대하여 제로가 아닌 임의의 각도를 갖는 방향으로 합성 자장을 인가함으로써, 자화 반전을 행하는 경우가 많다. 또한, 이 기입 동작 시에는 인가 자장 방향과 반전 자장의 관계를 나타내는 「아스테로이드 곡선」을 고려한다.
한편, 판독은 강자성 터널 접합에 전류를 흘리고, TMR 효과에 의한 저항 변화를 검출함으로써 행해진다. 자기 메모리는 이러한 메모리 셀을 다수 배치함으로써 대용량의 메모리로서 구성된다.
이러한 메모리 셀을 매트릭스 형태로 설치하여 실제의 자기 메모리를 구성할 때에는 임의의 하나의 메모리 셀을 선택할 수 있도록, 예를 들면 반도체 DRAM(Dynamic Random Access Memory)과 마찬가지로 각 셀에 대하여 스위칭 트랜지스터 등을 배치하고, 주변 회로를 조합하여 구성한다. 또한, 한편, 워드선과 비트선이 교차하는 위치에 다이오드와 강자성 터널 접합 소자를 조합하여 설치하는 구조도 제안되어 있다(미국 특허 제5,640,343호, 제5,650,958호).
그런데, 자기 저항 효과 소자를 메모리 셀로서 이용하는 자기 메모리의 집적 밀도를 높이기 위해서는 각각의 메모리 셀의 사이즈를 작게 하고, 셀을 구성하는 강자성체의 사이즈도 필연적으로 작게 할 필요가 있다. 그러나, 일반적으로, 강자성체가 작아지면, 그 보자력은 커진다. 보자력의 크기는 자화를 반전하기 위해서 필요한 스위칭 자장의 크기의 목표가 되기 때문에, 이것은 스위칭 자장의 증대를 의미한다. 따라서, 비트 정보를 기입할 때에는 보다 큰 전류를 기입 배선에 흘려야 하므로, 소비 전력의 증가, 배선 수명의 단명화 등, 바람직하지 못한 결과를 초래한다. 따라서, 보다 작은 기입 전류에 의한 비트 정보의 기입은 고집적화 자기 메모리의 실용화에 있어서 중요한 과제이다.
이러한 과제를 해결하기 위해서, 기입 배선의 주위에 고투자율 재료로 이루어지는 박막을 구비한 자기 메모리 소자가 제안되어 있다(미국 특허 제5,659,499호, 미국 특허 제5,956,267호, 미국 특허 제5,940,319호 및 국제 특허 출원 제WO00/10172호). 이들 소자에 있어서는 기입 배선의 주위에 있는 고투자율 박막에 의해, 기입 전류에 의해 발생하는 자속을 수속(收束)할 수 있다. 이 때문에, 기입 시에 발생하는 자장을 강하게 할 수 있어, 그 결과, 보다 작은 전류로 비트 정보를 기입할 수 있게 된다. 동시에, 고투자율 박막의 외부로 누설되는 자속을 크게 저감시킬 수 있어, 크로스토크를 억제할 수 있는 효과도 얻어진다.
그러나, 미국 특허 제5,659,499호에 개시되어 있는 구조인 경우, 자기 기록층의 전체에 걸쳐 균일하게 자장을 인가할 수 없다. 또한, 미국 특허 제5,956,267호, 및 미국 특허 제5,940,319호에 개시된 구조에 있어서는 고투자율 박막과 자기 기록층과의 거리가 멀고, 특히 고출력을 얻을 수 있는 복수의 자화 고착층을 갖는 자기 메모리 소자인 경우에, 거리가 멀어져, 자기 기록층에 효율적으로 자장을 인가할 수 없다.
한편, 국제 특허 출원 제WO00/10172호에 개시되어 있는 구조인 경우, 고투자율 박막과 자기 기록층과의 거리가 가까운 구조를 구비하고 있지만, 자기 기록층에 충분한 자속을 집중시키는 것은 곤란하다.
또한, 이들 어느 개시에도, 기입 배선 그 자체의 단면 형상에 대해서는 아무런 연구가 되어 있지 않다.
본 발명은 이러한 과제의 인식에 기초하여 이루어진 것으로, 그 목적은 보다 작은 기입 전류에 의해 자기 기록층에 효율적으로 자장을 인가함으로써, 고집적도로 소비 전력을 저감하고 또한 신뢰성도 높은 자기 메모리 소자를 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명의 제1 자기 메모리는
자기 기록층을 갖는 자기 저항 효과 소자와,
상기 자기 저항 효과 소자의 위 또는 아래에서 제1 방향으로 연장되는 기입 배선을 구비하고,
상기 기입 배선에 전류를 흘림으로써 형성되는 자계에 의해 상기 자기 기록층의 자화의 방향이 가변으로 되고,
상기 제1 방향에 대하여 수직인 방향으로 절단된 상기 기입 배선의 단면의 무게 중심은, 그 무게 중심을 통과하는 상기 기입 배선의 두께 방향에서의 두께의 중심점보다 상기 자기 저항 효과 소자의 방향으로 편심하여 이루어지는 것을 특징으로 한다.
상기 구성에 따르면, 기입 배선의 단면의 무게 중심이 두께의 중심점과 중첩되는 경우보다, 자기 기록층에 대한 발생 자장을 크게 할 수 있어, 소비 전력을 저감하면서 효율적인 기입이 가능하게 된다.
또한, 본 발명의 제2 자기 메모리는,
자기 기록층을 갖는 자기 저항 효과 소자와,
상기 자기 저항 효과 소자의 위 또는 아래에서 제1 방향으로 연장되는 기입 배선을 구비하고,
상기 기입 배선에 전류를 흘림으로써 형성되는 자계에 의해 상기 자기 기록층의 자화의 방향이 가변으로 되고,
상기 제1 방향에 대하여 수직인 방향으로 절단된 상기 기입 배선의 단면은 상하 비대칭이고, 상기 자기 저항 효과 소자를 향하여 넓은 폭으로 되는 형상을 갖는 것을 특징으로 한다.
상기 구성에 따르면, 기입 배선이 상하 방향으로 대략 대칭적인 단면 형상을 갖는 경우보다, 자기 기록층에 대한 발생 자장을 크게 할 수 있어, 소비 전력을 저감하면서 효율적인 기입이 가능하게 된다.
여기서, 상기 자기 저항 효과 소자에 대향하는 상기 기입 배선의 대향면을 상기 자기 저항 효과 소자를 향하여 오목 형상으로 굴곡하여 이루어지게 하면, 자기 기록층에 대한 발생 자장을 더 크게 할 수 있어, 소비 전력을 더 저감시키면서 효율적인 기입이 가능하게 된다.
또한, 본 발명의 제3 자기 메모리는,
제1 방향으로 연장되는 제1 기입 배선과,
상기 제1 기입 배선의 위에 형성되고, 자기 기록층을 갖는 자기 저항 효과 소자와,
상기 자기 저항 효과 소자의 위에서 제1 방향과 교차하는 제2 방향으로 연장되는 제2 기입 배선을 구비하고,
상기 제1 및 제2 기입 배선에 각각 전류를 흘림으로써 형성되는 자계에 의해 상기 자기 기록층의 자화의 방향이 가변으로 되고,
상기 제1 방향에 대하여 수직인 방향으로 절단된 상기 제1 기입 배선의 단면의 무게 중심은, 그 무게 중심을 통과하는 상기 제1 기입 배선의 두께 방향에서의 두께의 중심점보다 상기 자기 저항 효과 소자의 방향으로 편심하여 이루어지고,
상기 제2 방향에 대하여 수직인 방향으로 절단된 상기 제2 기입 배선의 단면의 무게 중심은, 그 무게 중심을 통과하는 상기 제2 기입 배선의 두께 방향에서의 두께의 중심점보다 상기 자기 저항 효과 소자의 방향으로 편심하여 이루어지는 것을 특징으로 한다.
상기 구성에 따르면, 기입 배선이 상하 방향으로 대략 대칭적인 단면 형상을 갖는 경우보다, 자기 기록층에 대한 발생 자장을 크게 할 수 있어, 소비 전력을 저감시키면서 효율적인 기입이 가능하게 된다.
여기서, 「교차하다」는, 공간에서 상호 만나지 않고 평행하지 않은 배치 관계를 포함하는 것으로 한다.
또한, 본 발명의 제4 자기 메모리는,
제1 방향으로 연장되는 제1 기입 배선과,
상기 제1 기입 배선의 위에 형성되고, 자기 기록층을 갖는 자기 저항 효과 소자와,
상기 자기 저항 효과 소자의 위에서 제1 방향과 교차하는 제2 방향으로 연장되는 제2 기입 배선을 구비하고,
상기 제1 및 제2 기입 배선에 각각 전류를 흘림으로써 형성되는 자계에 의해 상기 자기 기록층의 자화의 방향이 가변으로 되고,
상기 제1 방향에 대하여 수직인 방향으로 절단된 상기 제1 기입 배선의 단면은 상하 비대칭이고, 상기 자기 저항 효과 소자를 향하여 넓은 폭으로 되는 형상을 갖고,
상기 제2 방향에 대하여 수직인 방향으로 절단된 상기 제2 기입 배선의 단면은 상하 비대칭이고, 상기 자기 저항 효과 소자를 향하여 넓은 폭으로 되는 형상을 갖는 것을 특징으로 한다.
상기 구성에 따르면, 기입 배선이 상하 방향으로 대략 대칭적인 단면 형상을 갖는 경우보다, 자기 기록층에 대한 발생 자장을 크게 할 수 있어, 소비 전력을 저감시키면서 효율적인 기입이 가능하게 된다.
여기서, 상기 어느 자기 메모리에 있어서도, 제3 방향으로 연장되어 상기 자기 저항 효과 소자에 감지 전류를 공급하는 판독 배선을 더 구비하고,
상기 제3 방향에 대하여 수직인 방향으로 절단된 상기 판독 배선의 단면은 상하 대칭인 것으로 할 수 있다.
또한, 상기 어느 자기 메모리에 있어서도, 상기 기입 배선의 상기 단면은 상기 자기 저항 효과 소자에 대하여 가까운 측에 긴 변을 갖는 사다리꼴 형상 또는 삼각 형상으로 할 수 있다.
또는 상기 기입 배선의 상기 단면은 상기 자기 저항 효과 소자측에서 봐서 반대측, 즉 자기 저항 효과 소자로부터 봐서 떨어진 측에 원호 형상의 변을 갖는 것으로 해도 된다.
한편, 상기 어느 자기 메모리에 있어서도, 상기 기입 배선은 그 측면 및 상기 자기 저항 효과 소자측에서 봐서 반대측, 즉 자기 저항 효과 소자로부터 봐서 떨어진 측의 면 중 적어도 어느 하나에 자성체로 이루어지는 피복층을 갖는 것으로 하면, 인접하는 메모리 셀에의 기입 크로스토크를 방지하고, 자기 기록층에 대하여 자장을 집중할 수 있다.
또한, 상기 피복층은 상기 자기 저항 효과 소자를 향하여 상기 기입 배선보다 돌출된 돌출부를 갖는 것으로 하면, 자기 기록층에 대하여 자장을 더욱 효율적으로 집중시킬 수 있다.
〈실시 형태〉
이하, 도면을 참조하면서 본 발명의 실시 형태에 대하여 설명한다.
도 1의 (a)는 본 발명의 실시 형태에 따른 자기 메모리의 주요부 단면 구조를 나타내는 개념도이다. 또한, 도 1의 (b)는 (a)의 A-A'선 단면도이다.
즉, 도 1에 도시한 구조는 랜덤 액세스 메모리로서 동작하는 자기 메모리의 1비트 부분의 메모리 셀에 대응한다. 이 메모리 셀은 기억 소자 부분(11)과 어드레스 선택용 트랜지스터 부분(12)으로 이루어진다.
기억 소자 부분(11)은 자기 저항 효과 소자(21)와, 이에 접속된 한 쌍의 배 선(22, 24)을 갖는다. 자기 저항 효과 소자(21)는, 예를 들면 자성층/비자성층/자성층, 또는 자성층/절연 터널층/자성층의 적층 구조를 갖고, GMR 효과나 TMR 효과 등을 갖는 것이면 된다.
GMR 효과를 갖는 경우에는, 비트 정보 판독 시에는 자기 저항 효과 소자(21)에 감지 전류를 흘려 그 저항 변화를 검출하면 된다.
또한, 특히 자성층/비자성 터널층/자성층/비자성 터널층/자성층의 구조를 갖는 강자성 2중 터널 접합 등을 포함하는 것이면, 터널 자기 저항(TMR) 효과에 의한 저항 변화에 의해 높은 자기 저항 효과를 얻을 수 있다는 점에서 유리하다.
이들 구조에서, 어느 하나의 자성층은 자화 고착층으로서 작용하고, 다른 하나의 자성층은 자기 기록층으로서 작용하는 것으로 할 수 있다.
자화 고착층과 자기 기록층은 철(Fe), 코발트(Co), 니켈(Ni) 또는 이들 중 어느 하나를 포함하는 합금 등으로 이루어지는 강자성체층을 포함하는 것으로 하거나, 또는 니켈 망간 안티몬(NiMnSb), 백금 망간 안티몬(PtMnSb), 코발트 망간 게르마늄(Co2MnGe) 등의 하프 메탈 자성체층을 포함하는 것으로 하는 것이 바람직하다.
또한, 자화 고착층으로서는 이들 자성층의 막 두께를 두껍게 하여 보자력을 높인 것을 이용할 수 있거나, 또는 반강자성층을 인접하여 적층시킨 구조로 함으로써, 자성층과 반강자성층 사이에 기능하는 교환 상호 작용에 의해 자화를 고착시킬 수 있다.
한편, 선택용 트랜지스터 부분(12)에는 비아(26) 및 배립 배선(28)을 사이에 두고 접속된 트랜지스터(30)가 형성되어 있다. 이 트랜지스터(30)는 게이트(32)에 인가되는 전압에 따라 스위칭 동작을 하고, 자기 저항 효과 소자(21)와 배선(34)과의 전류 경로의 개폐를 제어한다.
또한, 자기 저항 효과 소자의 아래쪽에는 기입 배선(23)이 배선(22)과 대략 직교하는 방향으로 형성되어 있다. 이들 기입 배선(22, 23)은, 예를 들면 알루미늄(Al), 구리(Cu), 텅스텐(W), 탄탈(Ta) 또는 이들 중 어느 하나를 포함하는 합금에 의해 형성할 수 있다.
이러한 구성의 메모리 셀에서, 비트 정보를 자기 저항 효과 소자(21)에 기입할 때에는, 배선(22, 23)에 기입 펄스 전류를 흘리고, 이들 전류에 의해 유기되는 합성 자장을 인가함으로써 자기 저항 효과 소자의 기록층의 자화를 적절하게 반전시킨다.
또한, 비트 정보의 판독은, 배선(22)과, 자기 기록층을 포함하는 자기 저항 효과 소자(21)와, 하부 전극(24)을 통해 감지 전류를 흘리고, 자기 저항 효과 소자(21)의 저항값 또는 저항값의 변화를 측정함으로써 행해진다.
본 발명에서는 배선(22, 23)의 단면 형상은 상하 방향으로 비대칭이며, 그 단면을 구성하는 도형의 무게 중심은, 자기 저항 효과 소자(21)의 중심선을 따라 보았을 때에, 그 배선의 두께 방향의 중심보다 자기 저항 효과 소자(21)에 가까운 위치에 있다.
예를 들면, 도 1의 (b)에서 설명하면, 자기 저항 효과 소자(21)의 중심선 L을 따라 보았을 때에, 단면의 무게 중심 G가 배선(22)의 두께 방향의 중심점 C보다 자기 저항 효과 소자(21)를 향하여 편심한 위치에 있다. 이와 같이 무게 중심 G를 자기 저항 효과 소자(21) 방향으로 편심시키기 위해서는, 예를 들면 도 1의 (b)에 도시한 바와 같이 기입 배선(22, 23)의 단면의 폭이 자기 저항 효과 소자(21)를 향하여 넓어지는 단면 형상을 제공하면 된다.
도 2는 비교예로서의 자기 메모리의 메모리 셀을 나타내는 개념도이다. 도 2에 대해서는 도 1에 관하여 상술한 것과 마찬가지의 요소에는 동일한 부호를 붙여 상세한 설명을 생략한다.
이 비교예의 경우, 배선(22, 23)의 단면은 상하 대칭의 대략 장방형이고, 그 무게 중심 G는 자기 저항 효과 소자(21)의 중심선 L을 따라 본 두께 방향의 중심 G와 동일한 위치에 있다.
한편, 도 1 및 도 2와 같은 단면을 갖는 배선(22, 23)에 전류를 흘렸을 때 발생하는 자장의 크기는, 비오사바르의 법칙에 의해 구해진다. 이에 따르면, 배선 단면 내의 각 점에서 전류 밀도가 일정하다고 하면, 배선으로부터 임의의 거리만큼 떨어진 점 X에서 발생하는 자장은, 배선의 단면 내의 각 점의 전류 밀도에 의해 발생하는 자장의 중첩으로 기술된다. 배선의 단면 내의 각 점의 전류 밀도에 의해 발생하는 자장은, 그 점으로부터 점 X에의 거리에 반비례하기 때문에, 거리가 가까울수록 커진다. 한편, 실제의 메모리 셀의 구조 상, 배선과 자기 기록층과는 임의의 일정한 거리 이하로 가깝게 하는 것은 곤란하다.
이상을 정리하여 생각하면, 도 2에 예시한 비교예와 같이 기입 배선의 단면을 상하 대칭으로 하는 것보다, 도 1에 예시한 바와 같이, 임의의 일정한 단면적을 갖는 기입 배선의 단면 형상으로서, 그 무게 중심 위치가 자기 저항 효과 소자의 중심선을 따라 본 두께 방향의 중심점보다 자기 저항 효과 소자에 편심하게 하면, 기입 배선으로부터 자기 저항 효과 소자에 인가되는 자장이 커진다.
따라서, 기입 배선의 단면 형상을 도 1에 예시한 바와 같이 하면, 기입 배선(22, 23)으로부터 자기 저항 효과 소자(21)에 인가되는 자장이 강해져, 효율적으로 자기 기록층에 자장을 인가할 수 있다. 이 점에 대해서는, 후에 실시예를 참조하면서 정량적으로 설명한다.
본 발명에 따르면, 이와 같이 기입 배선의 단면 형상에 독특한 특징을 제공함으로써, 자기 메모리의 소비 전력을 저감시킬 수 있다. 또한, 자기 메모리의 집적도를 높이기 위해서 자기 저항 효과 소자(21)를 미세화하고, 그 기록층의 보자력이 증대해도, 안정된 기입이 가능하게 된다.
또한, 기입 배선(22, 23)에 흘리는 기입 전류를 저감시킴으로써, 배선의 일렉트로 마이그레이션 등의 발생을 억제하여, 자기 메모리의 신뢰성을 향상시켜 수명을 연장시킬 수 있다.
다음으로, 도 1에 도시한 바와 같은 단면 형상을 갖는 배선(22, 23)의 형성 방법에 대하여 간단히 설명한다.
도 3은 배선(22, 23)의 형성 방법의 일례를 도시하는 공정 단면도이다.
즉, 우선 도 3의 (a)에 도시한 바와 같이 하부 배선(24)의 위에, 자기 저항 효과 소자(21)를 패터닝 형성하고, 또한 그 주위에 절연층(100)을 형성한다.
다음으로, 도 3의 (b)에 도시한 바와 같이 그 표면을 연마하여, 자기 저항 효과 소자(21)의 주위에서, 절연층(100)의 막 두께가 서서히 얇아지는 분포를 형성한다. 이러한 에칭 분포는, 예를 들면 기계 화학 연마에서 에칭제의 종류나 버프 압력 등을 조절함으로써 실현 가능하다.
그리고나서, 도 3의 (c)에 도시한 바와 같이 표면에 배선(22) 재료를 퇴적한다.
그리고, 배선(22)을 패터닝함으로써, 도 3의 (d)에 도시한 바와 같은 형상이 얻어진다. 이 때에, 우선 이방성 에칭에 의해 대략 수직으로 패터닝하고, 또한 웨트 에칭 또는 등방적인 기상 에칭에 의해, 배선(22)의 각(角)부를 둥글게 할 수 있다. 또는 도시하지 않은 마스크를 형성한 후에, 처음부터 웨트 에칭 또는 등방적인 기상 에칭을 실시함으로써, 도 3의 (d)에 도시한 바와 같이 각부를 둥글게 한 형상의 배선(22)을 패터닝 형성할 수 있다.
이상 설명한 바와 같은 프로세스에 의해, 도 1에 예시한 독특한 단면 형상이 실현 가능하다.
또, 기입 전류를 흘리지 않는 배선에 대해서는, 도 1에 예시한 바와 같은 독특한 단면 형상을 반드시 제공할 필요는 없다. 예를 들면, 도 1의 구체예인 경우, 하부 배선(24)은 판독에만 이용하므로, 배선(22, 23)과 같은 상하 비대칭의 단면 형상을 제공하지 않고, 통상의 대칭적인 단면 형상으로 해도 된다. 이와 같이 하면, 배선(24)의 형성 프로세스가 간단히 완료되는 효과가 얻어진다.
다음으로, 본 발명의 변형예에 대하여 설명한다.
도 4 및 도 5는 본 발명의 변형예를 각각 나타내는 개념도이다. 이들 도면 에 대해서는 도 1에 관하여 상술한 것과 마찬가지의 요소에는 동일한 부호를 붙여 상세한 설명을 생략한다.
도 4에 예시한 메모리 셀인 경우, 기입 배선(22, 23)의 단면 형상은 자기 저항 효과 소자(21)에 가까운 쪽의 변을 긴 변으로 하는 사다리꼴 형상으로 되어 있다.
또한, 이 배선에 있어서, 그 단면은 사다리꼴 형상일 필요는 없고, 예를 들면 삼각 형상의 단면을 갖는 배선이어도 된다.
또한, 도 5에 예시한 메모리 셀인 경우, 기입 배선(22, 23)의 단면 형상은 대략 반원 형상이고, 그 원호부가 자기 저항 효과 소자(21)와 반대측, 즉 자기 저항 효과 소자로부터 봐서 떨어진 측에 있는 형상으로 되어 있다. 또한, 이들 배선(22, 23)의 단면의 자기 저항 효과 소자(21)에 대향한 변 S는 자기 저항 효과 소자(21)를 향하여 오목 형상으로 만곡되어 있다.
이들 도 4 및 도 5에 예시한 메모리 셀에서도, 배선(22, 23)의 단면 형상이 상하 방향으로 비대칭이고, 그 단면을 구성하는 도형의 무게 중심이, 자기 저항 효과 소자(21)의 중심선을 따라 보았을 때에, 그 배선의 두께 방향의 중심보다 자기 저항 효과 소자(21)에 가까운 위치에 있다.
이러한 독특한 단면 형상을 갖는 기입 배선(22, 23)을 형성함으로써, 자기 저항 효과 소자(21)에 인가되는 자장이 강해져, 효율적으로 자기 기록층에 자장을 인가할 수 있다.
여기서, 도 4에 도시한 바와 같은 사다리꼴 형상 또는 역사다리꼴 형상의 단면 형상을 얻는 방법에 대하여 설명한다.
도 6은 사다리꼴 형상의 단면을 얻기 위한 패터닝 방법을 도시하는 공정 단면도이다.
우선, 도 6의 (a)에 도시한 바와 같이 기초(300) 위에, 패터닝해야 할 층(310)을 형성하고, 또한 그 위에 일부를 덮는 마스크(320)를 형성한다.
다음으로, 도 6의 (b)에 도시한 바와 같이 경사 방향으로 이방성 에칭 A를 실시한다. 구체적으로는 이온 밀링이나, RIE(Reactive Ion Etching) 등의 에칭 방법을 이용할 수 있다. 그러면, 마스크되어 있지 않는 부분이 에칭 제거되어, 그 마스크부와의 경계에 경사면이 형성된다.
다음으로, 도 6의 (c)에 도시한 바와 같이 반대측에 마스크(330)를 형성한다.
그리고, 도 6의 (d)에 도시한 바와 같이 역 방향으로부터 경사지게 이방성 에칭 B를 실시한다. 그러면, 역시 마스크되어 있지 않는 부분이 에칭 제거되어, 마스크부와의 경계에 경사면이 형성된다.
이와 같이 경사 방향으로의 이방성 에칭을 조합함으로써, 사다리꼴 형상의 단면을 갖는 패터닝이 가능하다.
또한, 마찬가지 방법에 의해, 역사다리꼴 형상의 개구를 형성하고, 그 개구에 목적하는 재료를 매립함으로써, 역사다리꼴 형상의 단면을 갖는 배선 또한 형성 가능하다.
다음으로, 도 5에 도시한 바와 같은 원호 형상의 단면 형상을 얻는 방법에 대하여 설명한다.
도 7은 원호 형상의 단면을 얻기 위한 패터닝 방법을 도시하는 공정 단면도이다.
우선, 도 7의 (a)에 도시한 바와 같이 기초(400) 위에, 패터닝해야 할 층(410)을 형성하고, 또한 그 위에, 일부를 덮는 마스크(420)를 형성한다. 이 마스크로서는 레지스트나 폴리이미드 등의 연화 변형이 가능한 것이 바람직하다.
다음으로, 도 7의 (b)에 도시한 바와 같이 마스크(420)를 연화시켜 표면 장력에 의해 원호 형상으로 둥글게 한다. 이러한 연화 프로세스는, 일반적으로는 소정의 레지스트나 그 밖의 유기 재료를 가열함으로써 가능하다. 또, 배선(22)을 형성할 때에는 이 마스크(420)를 지면에 대하여 수직 방향으로 연장하도록 형성한다.
다음으로, 도 7의 (c)에 도시한 바와 같이 대략 수직 방향으로 이방성 에칭 C를 실시한다. 이 에칭 방법으로서는 이온 밀링이나, RIE(Reactive Ion Etching) 등의 에칭 방법을 이용할 수 있다. 그러면, 마스크(420) 및 그 주위에 노출되어 있는 층(410)이 동시에 에칭 제거되어, 에칭이 진행된다. 그 결과, 마스크(420)의 형상이 층(410)에 전사된다.
그리고, 에칭을 더 진행시키면, 도 7의 (d)에 도시한 바와 같이 마스크(420)가 완전하게 에칭 제거되어, 마스크(420)의 형상이 전사된 층(410)이 형성된다.
이와 같이 하여, 원호 형상의 단면을 형성하는 패터닝이 가능하다. 또, 엄밀히 말하면, 이 형성 프로세스 시에는 마스크(420)와 층(410)의 에칭 속도의 차이에 따라, 마스크(420)의 형상과 전사된 층(410)의 형상이 다른 경우가 있다. 그러나, 이러한 에칭 선택비의 차이의 효과를 고려한 마스크 형상으로 하면, 원하는 단 면 형상을 얻는 것은 용이하다.
도 8은 본 발명의 또 다른 변형예를 나타내는 개념도이다. 도 8에 대해서도, 도 1 내지 도 7에 관하여 상술한 것과 마찬가지의 요소에는 동일한 부호를 붙여 상세한 설명을 생략한다.
이 변형예에서는 기입 배선(22, 23)의 주위에, 자성체로 이루어지는 피복층 SM이 부가되어 있다. 즉, 피복층 SM은 기입용 배선(22, 23)의 주위 표면 중에서, 자기 저항 효과 소자(21)에 대향하지 않는 표면을 덮도록 형성되어 있다.
이와 같이 피복층 SM을 형성함으로써, 기입 배선(22, 23)에 기입 전류를 흘림으로써 생기는 전류 자장의 주위로의 누설을 저지하여, 인접하는 다른 메모리 셀의 자기 저항 효과 소자로의 「기입 크로스토크」를 방지할 수 있다. 또한, 이 피복층 SM이, 소위 「자기 요크」로서 작용함으로써, 도 8에 예시한 바와 같이 기입 대상이 되는 자기 저항 효과 소자(21)에 기입 자계 M을 집중시켜 기입 효율을 높일 수 있다.
이러한 작용을 얻기 위해서, 피복층 SM의 재료로서는 일반적으로 비투자율이 큰 고투자율 재료를 이용하는 것이 바람직하다. 특히, 비투자율이 5 이상인 것이 바람직하고, 100 이상이 보다 바람직하다. 또한, 포화 자화가 큰 쪽이 바람직하고, 500 이상인 것이 바람직하고, 1000 이상인 것이 보다 바람직하다.
이러한 재료서는 철(Fe), 철 알루미늄(Fe-Al) 합금, 철 실리콘(Fe-Si) 합금, 센더스트 등의 철 실리콘 알루미늄(Fe-Si-Al) 합금, 니켈 철(NlFe) 합금, 산화철(Fe2O3)을 주성분으로 하는 소프트페라이트, 또는 철(Fe), 코발트(Co), 니켈(Ni)과 붕소(B), 실리콘(Si), 인(P) 등과의 비정질 합금 등, 각종 고투자율 재료를 이용할 수 있다.
도 9 및 도 10은 본 발명의 또 다른 변형예를 나타내는 개념도이다.
즉, 도 9에 도시한 메모리 셀은 기입 배선(22, 23)의 단면 형상이 도 4에 도시한 것과 마찬가지로 되어 있으며, 또한 도 8에 관하여 상술한 것과 마찬가지의 피복층 SM이 형성되어 있다. 이러한 피복층 SM을 형성함으로써, 도 8에 관하여 상술한 바와 같이 인접하는 메모리 셀로의 기입 자장의 누설을 방지하고, 동시에 자기 저항 효과 소자(21)에 대한 발생 자장을 강하게 할 수 있다.
또한, 본 구체예인 경우, 기입 배선(22)의 주위에 부가된 피복층 SM은 자기 저항 효과 소자(21)를 향하여 돌출된 돌출부 P를 갖는다. 이러한 돌출부 P를 형성함으로써, 피복층 SM으로부터 방출되는 기입 자계를 더욱 효율적으로 자기 저항 효과 소자(21)의 기록층에 집중시킬 수 있게 된다.
또한, 마찬가지의 돌출부 P를 하측의 기입 배선(23)에 대하여 형성해도 되는 것은 물론이다.
또한, 발생 자장을 강하게 하기 위해서, 배선(22, 23)의 주위에 부가된 피복층 SM을 자기 저항 효과 소자(21)에 가까운 부분에서는 자기 기록층을 향하여 그 두께가 얇아지도록 형성할 수 있다. 이와 같이 하면, 기입 자계를 더욱 효율적으로 기록층에 집중시킬 수 있다.
또한, 피복층 SM의 돌출부 P는 배선(22)에 인접한 근본이 되는 부분 또는 배선(22)으로부터 연장된 돌출부의 도중에서부터 굴곡하여, 자기 저항 효과 소자(21)의 자기 기록층을 향하여 연장되도록 형성할 수도 있게 된다. 이와 같이 하면, 피복층 SM의 돌출부 P의 선단을 자기 기록층에 더욱 가까이 할 수 있어, 기입 자계를 더욱 효율적으로 기록층에 집중시킬 수 있다.
다음으로, 도 10에 도시한 메모리 셀은 기입 배선(22, 23)의 단면 형상이 도 5에 도시한 것과 마찬가지로 되어 있으며, 또한 도 8 및 도 9에 관하여 상술한 것과 마찬가지의 피복층 SM이 형성되어 있다. 본 구체예에 있어서도, 이러한 피복층 SM을 형성함으로써, 인접하는 메모리 셀로의 기입 자장의 누설을 방지하고, 동시에 자기 저항 효과 소자(21)에 대한 발생 자장을 강하게 할 수 있다.
또한, 본 구체예에 있어서도, 도 9에 예시한 바와 같은 돌출부 P를 형성함으로써, 기입 자계를 더욱 효율적으로 기록층에 집중시킬 수 있다.
이상 설명한 바와 같은 메모리 셀을 매트릭스 형상으로 배열함으로써 자기 메모리를 형성할 수 있다.
도 11은 본 발명의 자기 메모리의 매트릭스 구성을 예시하는 개념도이다.
즉, 도 11은 도 1 내지 도 10에 관하여 상술한 메모리 셀을 어레이 형상으로 배치한 경우의 실시 형태의 회로 구성을 도시한다. 어레이 내의 1비트를 선택하기 위해서, 열 디코더(50), 행 디코더(51)가 구비되어 있으며, 비트선(34)과 워드선(32)에 의해 스위칭 트랜지스터(30)가 온 되어 일의적으로 선택되고, 감지 증폭기(52)로 검출함으로써 자기 저항 효과 소자(21)를 구성하는 자기 기록층에 기 록된 비트 정보를 판독할 수 있다.
비트 정보의 기입은, 특정한 기입 워드선(23)과 비트선(22)에 기입 전류를 흘려 발생되는 자장에 의해 행해진다.
이 구성에 있어서는 비트선(22)과 워드선(23)의 단면 형상이, 도 1 내지 도 7에 예시한 바와 같이 독특한 형상을 갖고, 자기 저항 효과 소자(21)의 자기 기록층에 대한 기입을 효율적으로 행할 수 있다.
도 12는 본 발명의 자기 메모리의 매트릭스 구성의 또 하나의 구체예를 나타내는 개념도이다. 즉, 본 구체예인 경우, 매트릭스 형상으로 배선된 비트선(22)과 워드선(34)이 각각 디코더(60, 61)에 의해 선택되어, 어레이 내의 특정한 메모리 셀이 선택된다. 각각의 메모리 셀은 자기 저항 효과 소자(21)와 다이오드 D가 직렬로 접속된 구조를 갖는다. 여기서, 다이오드 D는 선택된 자기 저항 효과 소자(21) 이외의 메모리 셀에서 감지 전류가 우회하는 것을 방지하는 역할을 갖는다.
기입은 특정한 비트선(22)과 기입 워드선(23)에 각각 기입 전류를 흘려 발생되는 자장에 의해 행해진다.
이 매트릭스 구성에 있어서도, 비트선(22)과 워드선(23)의 단면 형상이 도 1 내지 도 7에 예시한 바와 같이 독특한 형상을 갖고, 자기 저항 효과 소자(21)의 자기 기록층에 대한 기입을 효율적으로 행할 수 있다.
〈실시예〉
이하, 실시예를 참조하면서 본 발명의 실시 형태에 대하여 보다 상세히 설명 한다.
즉, 여기서는 본 발명의 자기 메모리의 기입 배선(22, 23)의 단면 형상으로 대하여, 구체예를 들면서 그 배선이 발생하는 자장을 정량적으로 조사한 결과에 대하여 설명한다.
〈제1 실시예〉
우선, 도 2에 도시한 바와 같이 배선(22, 23)의 단면이 장방형인 경우에 대해 설명한다.
도 13은 단면적을 일정하게 하고 그 폭과 두께를 변화시켜 얻어진 자장 분포를 도시하는 그래프이다. 여기서, 배선(22, 23)의 단면적은 0.02㎛2로 하고, 그 재료는 구리(Cu)이며, 배선에 흘리는 전류는 1㎃로 하였다. 또한, 도 13의 횡축은 배선의 폭에 대한 두께의 비(어스펙트비)를 나타내고, 종축은 자장의 강도를 나타낸다. 또한, 도 13에는 배선으로부터의 거리 Z가 각각 50㎚, 100㎚, 150㎚인 경우에 대하여 플롯하였다.
이 결과로부터, 배선으로부터의 거리 Z가 멀어짐에 따라, 어스펙트비가 약 0.5의 부근에서 최대 발생 자장이 얻어지는 것을 알 수 있다. 즉, 자기 기록층의 위치에서는 폭과 두께의 비가 2:1일 때에 가장 효율적으로 자장을 발생할 수 있다.
이에 대하여, 도 3에 도시한 바와 같이 배선(22, 23)의 단면이 사다리꼴형인 경우에 대해서 설명한다.
도 14는 배선의 단면 형상이 장방형인 경우와 사다리꼴 형상인 경우에 대하 여 각각 발생 자장을 플롯한 그래프이다. 여기서도, 배선의 재료는 구리(Cu)이며, 단면적은 0.04㎛2, 전류는 1㎃로 하였다. 또한, 배선의 단면의 사다리꼴 형상으로서, 그 긴 변과 짧은 변의 비가 3:1인 경우를 나타내었다. 또한, 비교한 장방형과 사다리꼴의 단면적은 동일하게 하였다.
도 14로부터, 배선으로부터의 거리가 약 0.1㎛까지의 범위에서는 사다리꼴 단면을 갖는 배선의 발생 자장이 더 높은 것을 알 수 있다. 특히, 거리가 50㎚ 이하인 경우에는 사다리꼴 형상 단면인 경우가 장방형 단면인 경우의 약 1.3배 이상의 자장이 얻어지는 것을 알 수 있다.
〈제2 실시예〉
다음으로, 본 발명의 제2 실시예로서, 배선의 단면 형상을 사다리꼴 형상으로 한 경우의 자장 강도에 대하여 보다 상세하게 설명한다.
도 15는 기입 배선(23)의 단면을 도시하는 모식도이다. 즉, 배선(23)은 사다리꼴 형상의 단면을 갖는다. 그리고, 짧은 변의 길이를 W1, 긴 변의 길이를 W2, 높이(두께)를 T로 한다. 본 발명자는, 이 배선(23)에 전류를 흘려 형성되는 자장의 강도를 배선으로부터의 거리 Z의 함수로서 조사하였다.
도 16은 배선(23)으로부터의 거리 Z에서의 전류 자장의 강도를 도시하는 그래프이다. 즉, 도 16의 횡축은 배선(23)으로부터의 거리 Z를 나타내고, 종축은 자장 강도를 나타낸다. 또 여기서, 배선(23)의 단면적은 0.04㎛2, 높이(두께) T는 0.4㎛, 배선(23)에 흘리는 전류는 1㎃로 하였다.
도 16에는 배선(23)의 짧은 변 W1과 긴 변 W2의 비 W1:W2가, 1:1, 1:3, 1:7, 1:9, 1:99의 5종류인 경우에 대하여 플로팅하였다.
도 16에서 알 수 있는 바와 같이, W1:W2가 1:1, 즉 단면이 장방형인 경우와 비교하여, 사다리꼴 형상으로 한 경우에는, 큰 자계가 얻어진다. 또한, W1에 대하여 W2가 커질수록, 큰 자계가 얻어진다.
도 17은 W2/W1에 대한 전류 자계의 관계를 플로팅한 그래프이다.
즉, 도 17의 횡축은 긴 변 W2와 짧은 변 W1과의 비 W2/W1을 나타내고, 종축은 전류 자계를 나타낸다. 또, 도 17에서는, 배선(23)으로부터의 거리 Z가 5, 105, 145, 205㎚일 때의 자계를 각각 플로팅하였다.
도 17로부터, W2/W1이 커지면 전류 자계도 커져, 서서히 포화하는 경향이 보인다. 따라서, 가능한 한 큰 자계를 발생시키기 위해서는, W2/W1을 크게하고, 궁극적으로는, 단면을 역삼각 형상으로 하면 된다.
그런데, 본 실시 형태의 자기 메모리에 있어서는, 자기 저항 효과 소자(21)의 상하에 형성된 2개의 기입용 배선(22, 23)을 이용한다. 여기서, 일반적으로 이들 배선(22, 23)의 자기 저항 효과 소자(21)로부터의 거리는 같지는 않다. 따라서, 이들 배선(22, 23)에 같은 정도의 기입 전류를 흘리는 경우에는, 그 거리에 따라, 배선(22, 23)의 단면 형상을 바꿈으로써, 자기 저항 효과 소자(21)에 공급하는 자계를 같게 하는 것이 바람직하다.
도 18의 (a)는 이와 같이, 상하의 배선의 단면 형상이 다른 자기 메모리를 도시하는 모식도이다. 또한, 도 18의 (b)는 그 A-A선 단면도이다.
이들 도면에 예시한 바와 같이, 예를 들면, 자기 저항 효과 소자(21)의 상하의 배선(22, 23)은, 자기 저항 효과 소자(21)로부터 등거리에 없는 경우가 많다. 예를 들면, 도 18의 (a) 및 (b)인 경우에는, 하측에 배선(23)이 멀리 형성되어 있다.
이러한 경우에는, 상측 배선(22)의 단면 형상을 장방형 또는 긴 변에 대한 짧은 변의 비 W2/W1이 작은 사다리꼴로 하고, 한편 하측 배선(23)의 단면 형상을 W2/W1이 보다 큰 사다리꼴로 하는 것이 바람직하다. 이와 같이 하면, 상하의 배선(22, 23)으로부터 자기 저항 효과 소자(21)에 공급하는 자계의 밸런스를 얻을 수 있다.
또한, 도 19의 (a) 및 도 19의 (b)에 도시한 바와 같이, 배선(23)이 자기 저항 효과 소자(21)로부터 더 떨어진 경우에는, 그 단면 형상을 삼각 형상으로 함으로써, 자기 저항 효과 소자(21)에 공급하는 자계 강도를 확보할 수 있다.
또, 도 18, 도 19에 도시한 구체예와는 반대로, 상측 배선(22) 쪽이 자기 저항 효과 소자(21)로부터 먼 경우에는, 배선(22)의 단면을 W2/W1이 큰 사다리꼴 또는 삼각 형상으로 하면 된다.
또한, 본 실시예에 관하여, 자기 저항 효과 소자(21)로부터 「멀다」 또는「가깝다」는, 자기 저항 효과 소자(21)의 구성 요소 중에, 자화가 기입되는 기록층 또는 프리층 부분에서 본 것을 말한다.
이상 설명한 바와 같이, 본 발명에서는, 자기 저항 효과 소자(21)로부터 상하의 배선(22, 23)까지의 거리가 같지 않은 경우에, 이들 배선(22, 23)의 단면의 형상을 적절하게 다르게 함으로써, 상하의 배선(22, 23)으로부터의 전류 자계의 밸런스를 얻을 수 있다.
〈제3 실시예〉
다음으로, 본 발명의 제3 실시예로서, 피복층 SM을 형성한 효과에 대하여 설명한다.
도 20은, 본 실시예의 자기 메모리의 셀 구조를 도시하는 모식도이다. 도 20에 대해서도, 도 1 내지 도 19에 관하여 상술한 것과 마찬가지의 요소에는 동일한 부호를 붙이고 상세한 설명은 생략한다.
본 실시예에서는, 구리(Cu)로 이루어지는 배선(22)의 단면 형상을 폭 200㎚×두께 100㎚의 장방형으로 하고, 그 주위를 비투자율 1000의 니켈철(NiFe)로 덮고, 또한 돌출량이 100㎚인 돌출부 P를 형성하였다.
도 21은 이러한 배선(22)에 2㎃의 기입 전류를 흘렸을 때의 발생 자장의 분포를 도시하는 그래프이다. 또한, 도 21에는 피복층 SM을 형성하지 않는 경우에 대해서도 함께 나타내었다.
이 결과로부터, 배선의 주위를 고투자율 자성체로 이루어지는 피복층 SM으로 둘러싸는 것에 의해, 발생 자장이 약 1.7배 정도나 커지는 것을 알 수 있다.
이상, 구체예를 참조하면서, 본 발명의 실시 형태에 대하여 설명하였다. 그러나, 본 발명은 이들 구체예에 한정되는 것이 아니다. 예를 들면, 자기 메모리를 구성하는 자기 저항 소자나 스위칭 소자의 구조나 배치 관계, 또는 각 배선의 배선 관계나 재료 등에 관해서는 당업자가 적절하게 선택함으로써 본 발명을 마찬가지로 실시하고, 마찬가지의 효과를 얻을 수 있는 것도 본 발명의 범위에 포함된다.
기타, 본 발명의 실시 형태로서 상술한 자기 메모리를 기초로 하여, 당업자가 적절하게 설계 변경하여 실시할 수 있는 모든 자기 메모리도 마찬가지로 본 발명의 범위에 속한다.
이상 상술한 바와 같이 본 발명에 따르면, 자기 메모리의 기입용 배선의 단면에 독특한 형상을 제공함으로써, 자기 저항 효과 소자의 자기 기록층에 효율적으로 자장을 인가할 수 있다. 그 결과로서, 비트 정보를 기록하기 위해 필요한 기입 전류를 크게 저감시킬 수 있어, 소비 전력이 적은 자기 메모리를 제공할 수 있다.
또한, 자기 메모리의 집적도를 높이기 위해서 자기 저항 효과 소자를 미세화하여, 그 기록층의 보자력이 증대해도 안정된 기입이 가능하게 된다.
또한, 기입 배선에 흘리는 기입 전류를 저감시킴으로써, 배선의 일렉트로마이그레이션 등의 발생을 억제하고, 자기 메모리의 신뢰성을 향상시켜 수명도 연장시킬 수 있다.
한편, 본 발명에 따르면, 이러한 기입 배선의 주위에 자성체로 이루어지는 피복층을 형성함으로써, 기입 자계의 누설을 저지하고, 인접하는 다른 자기 저항 효과 소자에의 기입 크로스토크를 억제할 수 있다.
또한, 피복층을 자기 요크로서 작용시킴으로써, 기입 자계를 자기 저항 효과 소자의 자기 기록층에 집중시키고, 고효율로 기입을 행할 수 있다.
또한, 이 배선은, 그 단면을 사다리꼴 형상으로 하는 대신에, 예를 들면 배 선(23)이 자기 저항 효과 소자(21)로부터 더 떨어진 경우에는, 그 단면 형상의 긴 변과 짧은 변의 비(W2/W1)가 큰 사다리꼴 또는 삼각 형상으로 함으로써, 자기 저항 효과 소자(21)에 공급하는 자계 강도를 확보할 수 있으며, 반대로 상측의 배선(22) 쪽이 자기 저항 효과 소자(21)로부터 먼 경우에는, 배선(22)의 단면 형상의 긴 변과 짧은 변의 비(W2/W1)가 큰 사다리꼴 또는 삼각 형상으로 함으로써, 상하의 배선(22, 23)으로부터의 전류 자계의 밸런스를 얻을 수 있다.
즉, 본 발명에 따르면, 저소비 전력으로 고집적도의 자기 메모리를 실현할 수 있어, 산업 상의 장점이 많다.

Claims (26)

  1. 자기 기록층을 갖는 자기 저항 효과 소자와,
    상기 자기 저항 효과 소자의 위 또는 아래에서 제1 방향으로 연장되는 기입 배선을 구비하고,
    상기 기입 배선에 전류를 흘림으로써 형성되는 자계에 의해 상기 자기 기록층의 자화의 방향이 가변으로 되고,
    상기 제1 방향에 대하여 수직인 방향으로 절단된 상기 기입 배선의 단면의 무게 중심은, 그 무게 중심을 통과하는 상기 기입 배선의 두께 방향에서의 두께의 중심점보다 상기 자기 저항 효과 소자의 방향으로 편심하여 이루어지는 것을 특징으로 하는 자기 메모리.
  2. 제1항에 있어서,
    상기 자기 저항 효과 소자에 대향하는 상기 기입 배선의 대향면은, 상기 자기 저항 효과 소자를 향하여 오목 형상으로 굴곡하여 이루어지는 것을 특징으로 하는 자기 메모리.
  3. 제1항에 있어서,
    상기 기입 배선의 상기 단면은, 상기 자기 저항 효과 소자에 대하여 가까운 쪽에 긴 변을 갖는 사다리꼴 형상인 것을 특징으로 하는 자기 메모리.
  4. 제1항에 있어서,
    상기 기입 배선의 상기 단면은, 상기 자기 저항 효과 소자로부터 봐서 떨어진 측에 원호 형상의 변을 갖는 것을 특징으로 하는 자기 메모리.
  5. 제1항에 있어서,
    상기 기입 배선은, 해당 기입 배선의 단면 형상에 있어서 상기 자기 저항 효과 소자로부터 봐서 떨어진 측의 변에 따른 면 및 상기 기입 배선의 측면 중의 적어도 어느 하나의 면에 자성체로 이루어지는 피복층을 갖는 것을 특징으로 하는 자기 메모리.
  6. 자기 기록층을 갖는 자기 저항 효과 소자와,
    상기 자기 저항 효과 소자의 위 또는 아래에서 제1 방향으로 연장되는 기입 배선을 구비하고,
    상기 기입 배선에 전류를 흘림으로써 형성되는 자계에 의해 상기 자기 기록층의 자화의 방향이 가변으로 되고,
    상기 제1 방향에 대하여 수직인 방향으로 절단된 상기 기입 배선의 단면은, 상하 비대칭이고, 상기 자기 저항 효과 소자를 향하여 폭이 넓어지는 형상을 갖는 것을 특징으로 하는 자기 메모리.
  7. 제6항에 있어서,
    상기 자기 저항 효과 소자에 대향하는 상기 기입 배선의 대향면은, 상기 자기 저항 효과 소자를 향하여 오목 형상으로 굴곡하여 이루어지는 것을 특징으로 하는 자기 메모리.
  8. 제6항에 있어서,
    상기 기입 배선의 상기 단면은, 상기 자기 저항 효과 소자에 대하여 가까운 쪽에 긴 변을 갖는 사다리꼴 형상인 것을 특징으로 하는 자기 메모리.
  9. 제6항에 있어서,
    상기 기입 배선의 상기 단면은, 상기 자기 저항 효과 소자로부터 봐서 떨어진 측에 원호 형상의 변을 갖는 것을 특징으로 하는 자기 메모리.
  10. 제6항에 있어서,
    상기 기입 배선은, 해당 기입 배선의 단면 형상에 있어서 상기 자기 저항 효과 소자로부터 봐서 떨어진 측의 변에 따른 면 및 상기 기입 배선의 측면 중의 적어도 어느 하나의 면에 자성체로 이루어지는 피복층을 갖는 것을 특징으로 하는 자기 메모리.
  11. 제1 방향으로 연장되는 제1 기입 배선과,
    상기 제1 기입 배선의 위에 형성되고, 자기 기록층을 갖는 자기 저항 효과 소자와,
    상기 자기 저항 효과 소자의 위에서 제1 방향과 교차하는 제2 방향으로 연장되는 제2 기입 배선을 구비하고,
    상기 제1 및 제2 기입 배선에 각각 전류를 흘림으로써 형성되는 자계에 의해 상기 자기 기록층의 자화의 방향이 가변으로 되고,
    상기 제1 방향에 대하여 수직인 방향으로 절단된 상기 제1 기입 배선의 단면의 무게 중심은, 그 무게 중심을 통과하는 상기 제1 기입 배선의 두께 방향에서의 두께의 중심점보다 상기 자기 저항 효과 소자의 방향으로 편심하여 이루어지고,
    상기 제2 방향에 대하여 수직인 방향으로 절단된 상기 제2 기입 배선의 단면의 무게 중심은, 그 무게 중심을 통과하는 상기 제2 기입 배선의 두께 방향에서의 두께의 중심점보다 상기 자기 저항 효과 소자의 방향으로 편심하여 이루어지는 것을 특징으로 하는 자기 메모리.
  12. 제11항에 있어서,
    제3 방향으로 연장되고 상기 자기 저항 효과 소자에 감지 전류를 공급하는 판독 배선을 더 구비하고,
    상기 제3 방향에 대하여 수직인 방향으로 절단된 상기 판독 배선의 단면은, 상하 대칭인 것을 특징으로 하는 자기 메모리.
  13. 제11항에 있어서,
    상기 제1 및 제2 기입 배선 중 적어도 하나의 기입 배선의 상기 단면은, 상 기 자기 저항 효과 소자에 대하여 가까운 쪽에 긴 변을 갖는 사다리꼴 형상인 것을 특징으로 하는 자기 메모리.
  14. 제11항에 있어서,
    상기 제1 및 제2 기입 배선 중 적어도 하나의 기입 배선의 상기 단면은, 상기 자기 저항 효과 소자측에서 봐서 떨어진 측에 원호 형상의 변을 갖는 것을 특징으로 하는 자기 메모리.
  15. 제11항에 있어서,
    상기 제1 및 제2 기입 배선 중 적어도 하나의 기입 배선은, 해당 기입 배선의 단면 형상에 있어서 상기 자기 저항 효과 소자로부터 봐서 떨어진 측의 변에 따른 면 및 상기 기입 배선의 측면 중의 적어도 어느 하나의 면에 자성체로 이루어지는 피복층을 갖는 것을 특징으로 하는 자기 메모리.
  16. 제15항에 있어서,
    상기 피복층은, 상기 자기 저항 효과 소자를 향하여 상기 피복층을 갖는 상기 기입 배선보다 돌출된 돌출부를 갖는 것을 특징으로 하는 자기 메모리.
  17. 제1 방향으로 연장되는 제1 기입 배선과,
    상기 제1 기입 배선의 위에 형성되고, 자기 기록층을 갖는 자기 저항 효과 소자와,
    상기 자기 저항 효과 소자의 위에서 제1 방향과 교차하는 제2 방향으로 연장되는 제2 기입 배선을 구비하고,
    상기 제1 및 제2 기입 배선에 각각 전류를 흘림으로써 형성되는 자계에 의해 상기 자기 기록층의 자화의 방향이 가변으로 되고,
    상기 제1 방향에 대하여 수직인 방향으로 절단된 상기 제1 기입 배선의 단면은, 상하 비대칭이고, 상기 자기 저항 효과 소자를 향하여 폭이 넓어지는 형상을 갖고,
    상기 제2 방향에 대하여 수직인 방향으로 절단된 상기 제2 기입 배선의 단면은, 상하 비대칭이고, 상기 자기 저항 효과 소자를 향하여 폭이 넓어지는 형상을 갖는 것을 특징으로 하는 자기 메모리.
  18. 제17항에 있어서,
    제3 방향으로 연장되고 상기 자기 저항 효과 소자에 감지 전류를 공급하는 판독 배선을 더 구비하고,
    상기 제3 방향에 대하여 수직인 방향으로 절단된 상기 판독 배선의 단면은, 상하 대칭인 것을 특징으로 하는 자기 메모리.
  19. 제17항에 있어서,
    상기 제1 및 제2 기입 배선 중 적어도 어느 하나의 상기 단면은, 삼각형 형상인 것을 특징으로 하는 자기 메모리.
  20. 제17항에 있어서,
    상기 제1 및 제2 기입 배선 중 적어도 어느 하나의 기입 배선의 상기 단면은, 상기 자기 저항 효과 소자에 대하여 가까운 쪽에 긴 변을 갖는 사다리꼴 형상인 것을 특징으로 하는 자기 메모리.
  21. 제20에 있어서,
    상기 제1 기입 배선의 짧은 변 W1에 대한 긴 변 W2의 비 W2/W1과, 상기 제2 기입 배선의 짧은 변 W1에 대한 긴 변 W2의 비 W2/W1이 다른 것을 특징으로 하는 자기 메모리.
  22. 제21항에 있어서,
    상기 제1 및 제2 기입 배선 중에, 상기 자기 저항 효과 소자로부터 먼 것의 상기 비 W2/W1이, 다른 것의 상기 비 W2/W1보다 큰 것을 특징으로 하는 자기 메모리.
  23. 제17항에 있어서,
    상기 제1 및 제2 기입 배선 중 적어도 어느 하나의 기입 배선의 상기 단면은, 상기 자기 저항 효과 소자로부터 봐서 떨어진 측에 원호 형상의 변을 갖는 것을 특징으로 하는 자기 메모리.
  24. 제17항에 있어서,
    상기 제1 및 제2 기입 배선 중 적어도 어느 하나의 기입 배선은, 해당 기입 배선의 단면 형상에 있어서 상기 자기 저항 효과 소자로부터 봐서 떨어진 측의 변에 따른 면 및 상기 기입 배선의 측면 중의 적어도 어느 하나의 면에 자성체로 이루어지는 피복층을 갖는 것을 특징으로 하는 자기 메모리.
  25. 제24항에 있어서,
    상기 피복층은, 상기 자기 저항 효과 소자를 향하여 상기 기입 배선보다 돌출된 돌출부를 갖는 것을 특징으로 하는 자기 메모리.
  26. 제1 방향으로 연장되는 제1 기입 배선과,
    상기 제1 기입 배선의 위에 형성되고, 자기 기록층을 갖는 자기 저항 효과 소자와,
    상기 자기 저항 효과 소자의 위에서 제1 방향과 교차하는 제2 방향으로 연장되는 제2 기입 배선을 구비하고,
    상기 제1 및 제2 기입 배선에 각각 전류를 흘림으로써 형성되는 자계에 의해 상기 자기 기록층의 자화의 방향이 가변으로 되고,
    상기 제1 방향에 대하여 수직인 방향으로 절단된 상기 제1 기입 배선의 단면 형상과, 상기 제2 방향에 대하여 수직인 방향으로 절단된 상기 제2 기입 배선의 단면 형상이 다르고, 또한 상기 제1 및 제2 기입 배선의 상기 단면 형상은 장방형 또 는 사다리꼴이고,
    상기 자기 저항 효과 소자에 대하여 먼 쪽의 변에 대한 가까운 쪽의 변의 비는, 상기 제1 및 제2 기입 배선 중에, 상기 자기 저항 효과 소자로부터 먼 쪽이 크도록 구성한 것을 특징으로 하는 자기 메모리.
KR1020030002653A 2002-01-16 2003-01-15 자기 메모리 KR100560575B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00007878 2002-01-16
JP2002007878 2002-01-16

Publications (2)

Publication Number Publication Date
KR20030062276A KR20030062276A (ko) 2003-07-23
KR100560575B1 true KR100560575B1 (ko) 2006-03-14

Family

ID=27646282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030002653A KR100560575B1 (ko) 2002-01-16 2003-01-15 자기 메모리

Country Status (4)

Country Link
US (2) US6831855B2 (ko)
KR (1) KR100560575B1 (ko)
CN (1) CN1290117C (ko)
TW (1) TWI266443B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI266443B (en) * 2002-01-16 2006-11-11 Toshiba Corp Magnetic memory
JP4157707B2 (ja) * 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
JP4053825B2 (ja) * 2002-01-22 2008-02-27 株式会社東芝 半導体集積回路装置
JP3906145B2 (ja) 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP2004228406A (ja) * 2003-01-24 2004-08-12 Sony Corp 磁気記憶素子およびその製造方法および磁気記憶素子の集積回路装置
JP3906172B2 (ja) * 2003-03-11 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリおよびその製造方法
JP2005085805A (ja) * 2003-09-04 2005-03-31 Fujitsu Ltd 半導体装置
JP4590862B2 (ja) * 2003-12-15 2010-12-01 ソニー株式会社 磁気メモリ装置及びその製造方法
US6940747B1 (en) * 2004-05-26 2005-09-06 Hewlett-Packard Development Company, L.P. Magnetic memory device
US20090010046A1 (en) * 2007-06-28 2009-01-08 Krishnakumar Mani magnetic memory device with non-rectangular cross section current carrying conductors
JP2010103224A (ja) * 2008-10-22 2010-05-06 Toshiba Corp 磁気抵抗素子、及び磁気メモリ
KR101909201B1 (ko) * 2012-05-18 2018-10-17 삼성전자 주식회사 자기저항요소 및 이를 포함하는 메모리소자
KR102651851B1 (ko) 2016-12-06 2024-04-01 삼성전자주식회사 반도체 소자
JP6822301B2 (ja) * 2017-04-27 2021-01-27 Tdk株式会社 磁気抵抗効果デバイス及び高周波デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659499A (en) 1995-11-24 1997-08-19 Motorola Magnetic memory and method therefor
US5956267A (en) 1997-12-18 1999-09-21 Honeywell Inc Self-aligned wordline keeper and method of manufacture therefor
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
US6211090B1 (en) 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
TWI266443B (en) * 2002-01-16 2006-11-11 Toshiba Corp Magnetic memory

Also Published As

Publication number Publication date
US20050083745A1 (en) 2005-04-21
CN1290117C (zh) 2006-12-13
US6831855B2 (en) 2004-12-14
US20030156476A1 (en) 2003-08-21
TWI266443B (en) 2006-11-11
CN1433020A (zh) 2003-07-30
TW200306022A (en) 2003-11-01
US7054187B2 (en) 2006-05-30
KR20030062276A (ko) 2003-07-23

Similar Documents

Publication Publication Date Title
TWI221290B (en) Magnetoresistive element and magnetic memory
US6845038B1 (en) Magnetic tunnel junction memory device
US7649767B2 (en) Spin-injection magnetic random access memory
US8362581B2 (en) Magnetic memory element and magnetic memory device
US8269295B2 (en) Magnetic memory device having a recording layer
JP2000090658A (ja) 磁気メモリ素子
KR100560575B1 (ko) 자기 메모리
JPWO2007119446A1 (ja) Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
JP2008159613A (ja) 磁気ランダムアクセスメモリ及びその書き込み方法
KR100552376B1 (ko) 자기 기억 장치
JP2001273759A (ja) 磁気メモリセルと磁気メモリ装置
JP4596230B2 (ja) 磁気メモリデバイスおよびその製造方法
JP2002289807A (ja) 磁気メモリ装置および磁気抵抗効果素子
JP2012209358A (ja) 磁気記憶素子および磁気記憶装置
JP2007329222A (ja) 磁気記憶装置、磁気記憶装置の製造方法
JP4667763B2 (ja) 磁気記憶素子および半導体装置
JP3866110B2 (ja) 磁気メモリ
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP3977816B2 (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP2008218736A (ja) 磁気記憶装置
JP2005203535A (ja) 磁気メモリ
JP2003198001A (ja) 磁気抵抗効果素子及びこれを用いたメモリ
JP2003282842A (ja) 磁気メモリ
JP2009146995A (ja) 磁気記憶装置
JP2001256773A (ja) 磁気メモリセルのアクセス方法及び磁気メモリセル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee