KR100552376B1 - 자기 기억 장치 - Google Patents

자기 기억 장치 Download PDF

Info

Publication number
KR100552376B1
KR100552376B1 KR1020020084690A KR20020084690A KR100552376B1 KR 100552376 B1 KR100552376 B1 KR 100552376B1 KR 1020020084690 A KR1020020084690 A KR 1020020084690A KR 20020084690 A KR20020084690 A KR 20020084690A KR 100552376 B1 KR100552376 B1 KR 100552376B1
Authority
KR
South Korea
Prior art keywords
structural member
recording layer
write
magnetic
magnetization
Prior art date
Application number
KR1020020084690A
Other languages
English (en)
Other versions
KR20030057394A (ko
Inventor
아마노미노루
기시다쯔야
요다히로아끼
사이또요시아끼
따까하시시게끼
우에다도모마사
니시야마가쯔야
아사오요시아끼
이와따요시히사
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030057394A publication Critical patent/KR20030057394A/ko
Application granted granted Critical
Publication of KR100552376B1 publication Critical patent/KR100552376B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

기억 밀도를 높이더라도, 기억 셀에 이용되는 자기 저항 효과 소자의 기억층의 기억 유지 상태에 있어서의 안정성을 향상시키고, 신뢰성이 높은 자기 기억 장치를 얻는 것을 가능하게 한다. 기억 셀은 각각, 제1 기입 배선과 대응하는 제2 기입 배선이 선택되었을 때에 선택되어, 제1 및 제2 기입 배선에 각각 전류를 흐르게 하여 생기는 자장에 의해, 기입해야 할 정보가 기억되는 기억층을 갖는 자기 저항 효과 소자와, 제1 기입 배선을 둘러싸도록 설치되고, 기록층과 자기 폐회로를 형성하도록 양단부가 기록층의 자화 용이 축방향으로 배치된 제1 구조 부재와, 제2 기입 배선을 둘러싸도록 설치되고, 기록층의 자화 곤란 축방향의 자장을 강화하도록 양단부가 기록층의 자화 곤란 축방향으로 배치된 제2 구조 부재를 구비하고, 제1 구조 부재의 양단부는 제2 구조 부재의 양단부보다도 기록층 부근에 배치되어 있다.
기입 히트선, 기입 워드선, 상부 전극, 하부 전극, 환형 구조 부재, 기록층

Description

자기 기억 장치 {Magnetic Memory Device}
도1은 본 발명의 제1 실시 형태에 의한 자기 기억 장치에 관한 기억 셀의 개략 구조를 도시한 사시도.
도2의 (a)는 역ㄷ자형 및 그 양단부가 폐쇄되는 방향으로 신장된 환형 구조 부재의 예를 도시한 도면.
도2의 (b)는 말굽형 및 그 양단부가 폐쇄되는 방향으로 신장된 환형 구조 부재의 예를 도시한 도면.
도2의 (c)는 U자형 및 그 양단부가 폐쇄되는 방향으로 신장된 환형 구조 부재의 예를 도시한 도면.
도2의 (d)는 C자형 및 그 양단부가 폐쇄되는 방향으로 신장된 환형 구조 부재의 예를 도시한 도면.
도3의 (a)는 종래의 기억 셀의 평면도.
도3의 (b)는 본 발명에 관한 기억 셀의 평면도.
도4는 제1 실시 형태의 변형예에 의한 자기 기억 장치에 관한 기억 셀의 개략 구조를 도시한 사시도.
도5의 (a)는 본 발명의 제2 실시 형태에 의한 자기 기억 장치에 관한 기억 셀의 개략 구조를 도시한 사시도.
도5의 (b)는, 도5의 (a)에 도시한 단면 A로 절단했을 때의 단면도.
도6은 제2 실시 형태에 관한 기억 셀의 구성을 도시한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
100, 200 : TMR 소자
101 : 하부 전극
102 : 버퍼층
103 : 반강자성층
104 : 자화 기준층
105 : 터널 배리어층
106, 206 : 기록층
107 : 상부 전극
108, 208 : 기입 비트선
109, 209 : 환형 구조 부재
110, 210 : 기입 워드선
212 : 반전 어시스트 구조
본 발명은, 기억 셀에 자기 저항 효과 소자를 이용한 자기 기억 장치에 관한 것이다.
자기 랜덤 액세스 메모리(MRAM)라 함은, 정보를 기억하는 기억 셀에 자기 저항 효과를 갖는 자기 저항 효과 소자를 이용한 자기 기억 장치이며, 고속 동작, 대 용량, 불휘발성을 특징으로 하는 차세대의 기억 장치로서 주목받고 있다. 자기 저항 효과라 함은, 강자성체에 자장을 인가하면 강자성체의 자화의 방향에 따라서 전기 저항이 변화하는 현상이다. 이러한 강자성체의 자화의 방향을 정보의 기록에 이용하고, 그에 대응하는 전기 저항의 대소로 정보를 판독함으로써 자기 기억 장치(MRAM)로서 동작시킬 수 있다.
최근, 2개의 강자성층 사이에 절연층(터널 배리어층이라고도 함)을 삽입한 샌드위치 구조를 포함하는 강자성 터널 접합에 있어서, 터널 자기 저항 효과(TMR 효과)에 의해 20 ％ 이상의 자기 저항 변화율(MR비)을 얻을 수 있게 되었다[J.App1.Phys., 79,4724(1996)]. 이 점을 계기로 하여, 터널 자기 효과를 이용한 강자성 터널 접합 자기 저항 효과 소자(이하, TMR 소자라고도 함)를 이용한 MRAM이 기대와 주목을 받고 있다.
MRAM에 TMR 소자를 이용하는 경우, 터널 배리어층을 협지하는 2개의 강자성층 중, 한 쪽이 자화의 방향이 변화되지 않도록 고정한 자화 고정 부착층을 자화 기준층으로 하고, 다른 한 쪽이 자화의 방향이 쉽게 반전되도록 한 자화 자유층을 기억층으로 한다. 기준층과 기억층의 자화의 방향이 평행한 상태와 반평행한 상태를 2진 정보의“0”과“1”에 대응시킴으로써 정보를 기억할 수 있다.
기록 정보의 기입은 TMR 소자 근방에 설치된 기입 배선에 전류를 흐르게 하여 발생하는 유도 자장에 의해 기억층의 자화의 방향을 반전시킴으로써 행한다.
또한, 기록 정보의 판독은 TMR 효과에 의한 저항 변화분을 검출함으로써 행한다.
기준층의 자화의 방향을 고정하기 위해서는, 강자성층에 접하도록 반강자성층을 설치하여 교환 결합력에 의해 자화 반전을 일으키기 어렵게 한다는 방법이 이용되고, 이러한 구조는 스핀 밸브형 구조라 불리우고 있다. 이 구조에 있어서 기준층의 자화의 방향은 자장을 인가하면서 열 처리함으로써(자화 고정 부착 어닐) 결정된다. 한편, 기억층은 자기 이방성을 부여함으로써 자화 용이 축방향과 기준층의 자화의 방향이 거의 동일해지도록 형성되어 있다.
상술한 바와 같이 기억층의 자화 반전은 전류 유도 자장을 이용하므로, 기억층의 반전에 필요한 자장이 작은 쪽이 바람직하다. 그러나, 자화 반전이 용이하다는 것은, 예를 들어 외부로부터의 노이즈 자장이나 인접한 기억 셀로의 기입시의 누설 자장의 영향에 의해 용이하게 반전할 가능성이 있으며, 오동작으로 이어지게 된다.
따라서, 기억층은 정보를 수정할 때만 반전하기 쉽고, 그 밖의 기억 유지 상태로는 용이하게 반전하지 않는 것이 바람직하다. 반전 자장을 작게 하기 위해서는, 예를 들어 보자력이 작은 연자성 재료를 이용하는 방법이나, 박층화하여 보자력을 작게 하는 방법이 이용되고 있다. 한편, 기억 유지 상태의 안정화을 위해서는 TMR 소자의 긴 변과 짧은 변의 비를 크게 한 형상의 셀로 함으로써 형상 이방성을 강하게 하는 것이 일반적이다.
상술한 MRAM에 있어서는, MRAM의 기억 용량을 크게 하기 위해서는 기억 셀의 면적을 작게 하고, 이에 의해 기억 밀도를 올리는 것이 바람직하다. 그를 위해서는, 기억 셀의 짧은 변(이것을 셀 폭이라고 부름)과 기억 셀의 긴 변(이것을 셀 길이라 부름) 모두 디자인 룰까지 작게 하는 것이 유효하다. 그러나, 이러한 구조라고 하면 셀 길이와 셀 폭과의 비 즉 애스팩트비가 1에 가까워지므로, 형상 자기 이방성이 작아져, 기억 유지 상태에서의 자화의 불안정성이 커진다.
본 발명은 기억 밀도를 높이더라도, 기억 셀에 이용되는 자기 저항 효과 소자의 기억층의 기억 유지 상태에 있어서의 안정성을 향상시키는 것이 가능한, 신뢰성이 높은 자기 기억 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 태양에 의한 자기 기억 장치는 복수의 제1 기입 배선과, 이들 제1 기입 배선과 교차하는 복수의 제2 기입 배선과, 상기 제1 기입 배선과 상기 제2 기입 배선과의 교차 영역마다 설치된 기억 셀을 갖는 기억 셀 어레이를 구비하고, 상기 기억 셀은 각각, 제1 기입 배선과 대응하는 상기 제2 기입 배선이 선택되었을 때에 선택되어, 상기 제1 및 제2 기입 배선에 각각 전류를 흐르게 하여 생기는 자장에 의해, 기록해야 할 정보가 기억되는 기억층을 갖는 자기 저항 효과 소자와, 상기 제1 기입 배선을 둘러싸도록 설치되고, 상기 기록층과 자기 폐회로를 형성하도록 양단부가 상기 기록층의 자화 용이 축방향으로 배치된 제1 구조 부재와, 상기 제2 기입 배선을 둘러싸도록 설치되고, 상기 기록층의 자화 곤란 축방향의 자장을 강하게 하도록 양단부가 상기 기록층의 자화 곤란 축방향으로 배치된 제2 구조 부재를 구비하고, 상기 제1 구조 부재의 상기 양단부의 각각은, 상기 제2 구조 부재의 상기 양단부의 각각보다도 상기 기록층 근방에 배치된 것을 특징으로 한다.
또한, 본 발명의 제2 태양에 의한 자기 기억 장치는 복수의 제1 기입 배선과, 이들 제1 기입 배선과 교차하는 복수의 제2 기입 배선과, 상기 제1 기입 배선과 상기 제2 기입 배선과의 교차 영역마다 설치된 기억 셀을 갖는 기억 셀 어레이를 구비하고, 상기 기억 셀은 각각 대응하는 상기 제1 기입 배선과 대응하는 상기 제2 기입 배선이 선택되었을 때에 선택되어, 상기 제1 및 제2 기입 배선에 각각 전류를 흐르게 하여 생기는 자장에 의해, 기입해야 할 정보가 기억되는 기억층을 갖는 자기 저항 효과 소자와, 상기 제1 기입 배선을 둘러싸도록 설치되고, 상기 기록층과 자기 폐회로를 형성하도록 양단부가 상기 기록층의 자화 용이 축방향으로 배치된 제1 구조 부재와, 상기 제2 기입 배선을 둘러싸도록 설치되고, 상기 기록층의 자화 곤란 축방향의 자장을 강하게 하도록 양단부가 상기 기록층의 자화 곤란 축방향으로 배치된 제2 구조 부재를 구비하고, 상기 제1 구조 부재는 상기 제2 구조 부재보다도 투자율이 큰 재료로 이루어져 있는 것을 특징으로 한다.
또한, 본 발명의 제3 태양에 의한 자기 기억 장치는 복수의 제1 기입 배선과, 이들 제1 기입 배선과 교차하는 복수의 제2 기입 배선과, 상기 제1 기입 배선과 상기 제2 기입 배선과의 교차 영역마다 설치된 기억 셀을 갖는 기억 셀 어레이를 구비하고, 상기 기억 셀은 각각 대응하는 상기 제1 기입 배선과 대응하는 상기 제2 기입 배선이 선택되었을 때에 선택되어, 상기 제1 및 제2 기입 배선에 각각 전류를 흐르게 하여 생기는 자장에 의해, 기입해야 할 정보가 기억되는 기억층을 갖는 자기 저항 효과 소자와, 상기 제1 기입 배선을 둘러싸도록 설치되고, 상기 기록 층과 자기 폐회로를 형성하도록 양단부가 상기 기록층의 자화 용이 축방향으로 배치된 제1 구조 부재와,
상기 제2 기입 배선을 둘러싸도록 설치되고, 상기 기록층의 자화 곤란 축방향의 자장을 강하게 하도록 양단부가 상기 기록층의 자화 곤란 축방향으로 배치된 제2 구조 부재를 구비하고, 상기 제1 및 제2 구조 부재는 각각 강자성 재료를 포함하는 재료로 구성되고, 상기 제1 구조 부재의 상기 양단부는 상기 제2 구조 부재의 상기 양단부보다도 상기 기록층 부근에 배치되도록 상기 제1 기입 배선의 측부로부터 상기 자기 저항 효과 소자의 상기 기록층을 향해 연장되어 있는 것을 특징으로 한다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 설명한다.
<제1 실시 형태>
본 발명의 제1 실시 형태에 의한 자기 기억 장치를, 도1을 참조하여 설명한다. 본 실시 형태의 자기 기억 장치는 기억 셀 어레이를 구비하고, 이 기억 셀 어레이는 매트릭스형으로 배열된 복수의 기억 셀과, 복수의 기입 비트선(108)과, 이들의 기입 비트선(108)과 교차하도록 설치된 복수의 기입 워드선(110)을 구비하고 있다. 도1은 본 실시 형태의 자기 기억 장치에 관한 기억 셀의 개략 구성을 도시한 사시도이며, 선택 트랜지스터는 도시되어 있지 않다. 본 실시 형태에 의한 자기 기억 장치에 관한 기억 셀은, 도1에 도시한 바와 같이 기입 비트선(108)과 기입 워드선(110)이 교차되는 영역에 설치되고, TMR 소자(100)와, 이 TMR 소자(100)의 한 쪽 단자에 전기적으로 접속된 하부 전극(101)과, 상기 TMR 소자(100)의 다른 쪽 단자에 접속된 상부 전극(콘택트라고도 함)(107)과, 환형 구조 부재(109)와, 일단부가 하부 전극(101)에 접속되어 타단부가 도시하지 않은 선택 트랜지스터에 접속되는 접속 플러그(111)를 구비하고 있다. 기입 비트선(108) 및 기입 워드선(110)은 기입시에 기억 셀을 선택하고, 선택된 기억 셀 내의 TMR 소자에 정보를 기입하는 데 사용된다. 기입 비트선(108)은 상부 전극(107)에 전기적으로 접속되어 있지만, 기입 워드선(110)은 하부 전극(101)과는 도시하지 않은 절연막에 의해 전기적으로 절연되어 있다.
TMR 소자(100)는, 도1에 도시한 바와 같이 Ta로 이루어지는 버퍼층(102)과, Ir-Mn으로 이루어지는 반강자성층(103)과, Co-Fe로 이루어지는 자화 기준층(104)과, Al2O3로 이루어지는 터널 배리어층(105)과, Co-Fe-Ni로 이루어지는 기록층(106)을 갖고 있다. 버퍼층(102)은 하부 전극(101)과 전기적으로 접속되고, 기록층(106)은 상부 전극(107)을 거쳐서 기입 비트선(108)과 전기적으로 접속되어 있다. 기록층(106)의 자화 용이 축방향은 자화 기준층(104)의 자화의 방향과 대략평행해지도록 하고 있으며, TMR 소자(100)의 MR비의 최대치를 얻을 수 있는 구조로 되어 있다.
TMR 소자(100)의 주위는 절연막(도시하지 않음)으로 덮혀져 있고, 그 절연막의 외측에는 고투자율 자성 재료로 이루어지며, 고리의 일부분이 절결된 단면 형상의 환형 구조 부재(109)가 설치되어 있다. 본 실시 형태에 있어서는, 환형 구조 부재(109)는 Ni78Fe22로 구성되어 있다. 또, 환형 구조 부재(109)는 강자성체 재료를 포함하는 재료로 구성되고, 이 강자성체 재료를 포함하는 재료는 Co, Fe, Ni 중 적어도 하나를 포함하는 합금이며, 비투자율이 10보다 큰 것이 바람직하다.
이 환형 구조 부재(109)는 그 양단부가 기록층(106)의 자화 용이 축방향(도1에 나타낸 화살표의 방향)으로 배치되도록 설치되어 있고, 기록층(106)으로부터의 자속을 수속할 수 있는 구조로 되어 있다. 기록층(106)으로부터의 자속이 수속되어 환형 구조 부재(109)의 일단부로부터 환형 구조 부재(109)로 들어가고, 상기 자속이 환형 구조 부재(109)를 통해 환형 구조 부재(109)의 타단부로부터 기록층(106)으로 환류하는 자기 회로의 폐쇄 루프가 형성됨으로서, 자화 용이 축방향의 자기 이방성 에너지가 내려가고, 기록층(106)의 자화의 방향이 안정되게 된다.
또, 환형 구조 부재(109)의 구체적인 단면 형상의 예로서는, 예를 들어 도2의 (a)에 도시한 바와 같은「역ㄷ」자형 형상 및 그 양단부가 폐쇄되는 방향으로 연장된 형상, 도2의 (b)에 도시한 바와 같은 말굽 형상 및 그 양단부가 폐쇄되는 방향으로 연장된 형상, 도2의 (c)에 도시한 바와 같은「U」자형 형상 및 그 양단부가 폐쇄되는 방향으로 연장된 형상, 및 도2의 (d)에 도시한「C」자형 형상 및 그 양단부가 폐쇄되는 방향으로 연장된 형상이 있다. 또한, 본 실시 형태에 있어서는 환형 구조 부재(109)는 기록층(106)으로부터 자속을 받거나 자속을 기록층(106)으로 복귀시키는 부분(109a, 109b)과, 이들 부분(109a, 109b)을 접속하는 부분(109c) 으로 이루어져 있지만, 이들 부분(109a, 109b, 109c)을 일체 형성한 구조라도 좋다.
본 실시 형태에 있어서는, 환형 구조 부재(109)의 설치에 의해 기록층(106)의 자화 방향이 안정되므로, 기억 셀의 형상을 정방형으로 하는 것이 가능해진다. 예를 들어, 기억 셀은 셀 폭 0.15 ㎛, 셀 길이 0.15 ㎛인 정사각형으로 할 수 있다. 즉, 종래 불안정하게 되어 있었던 셀 길이와 셀 폭과의 비인 애스팩트비가 1인 기억 셀 형상을 실현할 수 있다. 종래에서는, 도3의 (a)에 도시한 바와 같이 애스팩트비가 2 정도인 것 외에는 안정된 TMR 소자(109)로서 이용할 수 없고, 기억 셀의 면적이 12F2인 기억 셀(F는 디자인룰에 의해 결정되는 치수)밖에 실현할 수 없었다. 그러나, 본 실시 형태에 있어서는 도3의 (b)에 도시한 바와 같이, 기억 셀의 면적이 8F2가 되며, 종래에 비해 기억 셀의 면적을 2/3로 감소시킬 수 있다. 이에 의해, 기억 밀도를 높일 수 있다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 기억 밀도를 높이더라도, 기억 셀에 이용되는 자기 저항 효과 소자의 기억층의 기억 유지 상태에 있어서의 안정성을 향상시키는 것이 가능해져, 신뢰성이 높은 자기 기억 장치를 얻을 수 있다.
상기 제1 실시 형태에 있어서는, 환형 구조 부재(109)는 TMR 소자(100)를 구성하는 적층막의 막면 방향으로 형성되어 있었지만, 도4에 도시한 바와 같이 TMR 소자(100)를 구성하는 적층막의 막면에 수직인 방향으로 형성해도 좋다. 이 경우 기입 비트선(108)은 도4에 도시한 바와 같이 환형 구조 부재(109)의 내측을 통과하도록 구성된다. 그리고, 도4에 도시한 자기 기억 장치에 있어서는, 2개의 기입 배선(108, 110)으로부터의 자장으로 인해 기록층(106)의 자화가 반전될 때, 환형 구조 부재(109)가 비트선(108)으로부터 발생한 자력을 강하게 하기 위해, 기록층(106)의 자화 반전을 어시스트하는 효과도 갖는다.
<제2 실시 형태>
다음에, 본 발명의 제2 실시 형태에 의한 자기 기억 장치를 도5의 (a), 도5의 (b) 및 도6을 참조하여 설명한다. 본 실시 형태의 자기 기억 장치는 기억 셀 어레이를 구비하고, 이 기억 셀 어레이는 매트릭스형으로 배열된 복수의 기억 셀을 갖고, 각 기억 셀은 TMR 소자와 선택 트랜지스터를 구비하고 있다. 도5의 (a)는 본 실시 형태의 자기 기억 장치에 관한 기억 셀의 개략 구성을 도시한 사시도이며, 도5의 (b)는, 도5의 (a)에 도시한 절단면 A에 의해 절단했을 때의 단면도이다.
본 실시 형태의 자기 기억 장치는 기억 셀 어레이를 갖고, 이 기억 셀 어레이는 매트릭스형으로 배열된 복수의 기억 셀과, 복수의 기입 비트선(208)과, 이들의 기입 비트선(208)과 교차하도록 설치된 복수의 기입 워드선(210)을 구비하고 있다.
본 실시 형태에 의한 자기 기억 장치에 관한 기억 셀은, 도5의 (a)에 도시한 바와 같이 기입 비트선(208)과 기입 워드선(210)이 교차되는 영역에 설치되고, TMR 소자(200)와, 환형 구조 부재(209)와, 반전 어시스트 구조 부재(212)를 구비하고 있다. TMR 소자(200)의 일단부는 기입 비트선(208)에 접속되고, TMR 소자(200)의 타단부는 기입 워드선(210)에 접속된 구성으로 되어 있다. 즉, 도6에 도시한 바와 같이 기입 워드선(210)과 기입 비트선(208)에 TMR 소자(200)가 직접 협지되는 단순 매트릭스 구조로 되어 있고, 이들 2개의 기입 배선(208, 210)은 기입시에 기억 셀을 선택하고, 선택된 기억 셀 내의 TMR 소자에 정보를 기입하는 데 사용되는 동시에, 판독시에도 이용된다. 반전 어시스트 구조 부재(212)는 기입 워드선(210)으로부터의 자계를 강화하여 후술하는 TMR 소자(200)의 기록층(206)의 자화 반전을 어시스트한다.
또, 이 TMR 소자(200)는 도1에 도시한 제1 실시 형태에 이용된 TMR 소자와 동일하게, Ta로 이루어지는 버퍼층과, Ir-Mn으로 이루어지는 반강자성층과, Co-Fe로 이루어지는 자화 기준층과, Al2O3로 이루어지는 터널 배리어층과, Co-Fe-Ni로 이루어지는 기록층(206)을 갖고 있다.
본 실시 형태에 있어서는, TMR 소자(200)는 셀 폭 100 ㎚, 셀 길이 100 ㎚의 정사각형으로 되어 있고, 기록층(206)의 자화 용이 축방향은 자화 기준층의 자화의 방향과 대략 평행해지도록 하고 있다. 또한, 본 실시 형태에 있어서는 기억 셀의 면적은, F를 디자인룰에 의해 결정되는 치수로 하면 4F2으로 되어 있다(도6 참조).
환형 구조 부재(209)는 고리의 일부분이 절결된 단면 형상을 하고 있고, 기입 비트선(208)을 둘러싸도록 절연막을 거쳐서 설치되어 있다. 그리고, 환형 구조 부재(209)의 양단부는 기록층(206)으로부터의 자속 환류를 위해 기록층(206)의 자화 용이 축방향으로 배치된 구성으로 되어 있다[도5의 (b) 참조].
또한, 반전 어시스트 구조 부재(212)는 고리의 일부분이 절결된 단면 형상을 하고 있고, 기입 워드선(210)의 주위에 절연막을 거쳐서 설치되어 있다. 그리고, 반전 어시스트 구조 부재(212)의 양단부는 기록층(206)의 자화 곤란 축방향의 기입 워드선(210)으로부터의 자장을 강하게 하기 위해 기록층(206)의 자화 곤란 축방향으로 배치된 구성으로 되어 있다[도5의 (b) 참조].
환형 구조 부재(209)도 반전 어시스트 구조(212)도 고투자율 자성 재료로 구성되어 있다.
일반적으로, TMR 소자(200)의 기록층(206)의 자화 반전을 어시스트하기 위해, 기록층(206)의 자화 곤란 축방향으로 고투자율 자성체가 설치되면, 자화 곤란 축방향의 자기 이방성 에너지가 작아지므로, 기억 유지 상태에 있어서의 기록층(206)의 자화 방향의 불안정성이 커져 버린다.
그래서, 본 실시 형태에 있어서는 도5의 (b)에 도시한 바와 같이 기록층(206) 근방에, 이 자화 곤란 축방향의 자기 이방성 에너지 감소분 이상으로 자화 용이 축방향의 자기 이방성 에너지를 저감하기 위해, 자화 곤란 축방향으로 설치된 반전 어시스트 구조 부재(212)의 단부로부터 기록층(206)까지의 거리(dh)보다, 자화 용이 축방향으로 설치된 환형 구조 부재(209)의 단부로부터 기록층(206)까지의 거리(de)가 작아지도록 배치되어 있다. 거리(dh)는 거리(de)의 1.1배 이상이면, 효과가 보다 현저해진다. 이 때, 거리(dh)는 50 ㎚보다 작은 것이 바람직하다. 또, 실용적으로는 거리(dh)는 거리(de)의 2배 이상이면 좋다.
또한, 자화 용이 축방향의 자기 이방성 에너지를 보다 저감하기 위해, 자화 용이 축방향으로 배치된 환형 구조 부재(209)의 고투자율 자성체의 투자율은, 자화 곤란 축방향으로 배치된 반전 어시스트 구조 부재(212)의 고투자율 자성체의 투자율보다도 3배 커지도록 재료를 선택하고 있다.
또, 자화 곤란 축방향으로 설치된 반전 어시스트 구조 부재(212)의 단부로부터 기록층(206)까지의 거리(dh)보다, 자화 용이 축방향으로 설치된 환형 구조 부재(209)의 단부로부터 기록층(206)까지의 거리(de)가 작아지도록 배치하기 위해, 환형 구조 부재(209)는 그 양단부가 비트선(208)의 측부로부터 TMR 소자(200)의 기록층(206)을 향해 연장되어 있도록 구성하고, 반전 어시스트 구조 부재(212)는 그 양단부가 기입 워드선(210)의 측부로부터 TMR 소자(200)의 기록층(206)을 향해 연장되어 있지 않도록 구성해도 좋다. 이 때, 본 실시 형태와 같이 반전 어시스트 구조(212)를 TMR 소자(200)의 하측에 배치하고, 환형 구조 부재(209)를 TMR 소자(200)의 상측에 배치하면, 통상의 제조 프로세스를 이용해도 자기 기억 장치의 형성이 용이해진다.
본 실시 형태에 있어서는, 환형 구조 부재(209)는 Ni78Fe22로 구성되고, 반전 어시스트 구조 부재(212)는 Ni45Fe55로 구성되어 있다. 또, 환형 구조 부재(209)는 강자성체 재료를 포함하는 재료로 구성되고, 이 강자성체 재료를 포함하는 재료는 Co, Fe, Ni 중 적어도 하나를 포함하는 합금이며, 비투자율이 10보다 큰 것이 바람직하다.
또, 환형 구조 부재(209) 및 반전 어시스트 구조 부재(212)의 구체적인 형상은, 제1 실시 형태에서 설명한 도2의 (a) 내지 도2의 (d)에 도시한 형상 중 어느 하나로 할 수 있다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 기억 밀도를 높이더라도, 기억 셀에 이용되는 자기 저항 효과 소자의 기억층의 기억 유지 상태에 있어서의 안정성을 향상시키는 것이 가능해져, 신뢰성이 높은 자기 기억 장치를 얻을 수 있다.
또, 본 실시 형태에 있어서는 de < dh 또한 반전 어시스트 구조 부재(212)보다 투자율이 큰 재료를 환형 구조 부재(209)에 이용했지만, 자화 용이 축방향의 자기 이방성 에너지가 자화 곤란 축방향의 자기 이방성 에너지 보다도 작아지면 좋으며, 예를 들어 de가 dh의 약 2배라도 투자율이 10배 다른 조합으로 함으로써, 마찬가지인 효과를 얻을 수 있다. 이 자기 이방성의 에너지는, 근사적으로는 그 방향으로 설치된 고투자율 재료의 투자율의 크기에 비례하여, 그와의 거리에 반비례한다.
또, 본 실시 형태에 있어서, 환형 구조 부재와 반전 어시스트 구조 부재가 기록층을 포함하는 평면과 교차하고 있지만, 반드시 이 평면과 교차할 필요는 없다.
또, 본 실시 형태에 있어서는 환형 구조 부재(209) 및 반전 어시스트 구조 부재(212)는 기입 배선(208, 210)의 주위에 절연막(도시하지 않음)을 거쳐서 형성 되어 있지만, 절연막을 거치지 않고 형성해도 상관없다. 이 경우, 환형 구조 부재(209) 및 반전 어시스트 구조 부재(212)에 이용되는 재료의 저항율은 기입 배선(208, 210)에 이용되는 재료의 저항율보다도 큰 쪽이 바람직하며, 적어도 2배 이상인 것이 바람직하다. 또한 이 경우, 각 구조 부재와 배선 금속 사이에 상호 확산을 막는 배리어 메탈을 협지하는 것이 바람직하고, 예를 들어 배선이 Cu로 이루어지며, 구조 부재가 Ni-Fe이면, 배리어 메탈로서 Co-Fe, TiN, TaN, TiW 등을 이용하는 것이 가능하다.
또, 이상의 제1 및 제2 실시 형태에 있어서, 환형 구조 부재(209)의 양단부에는 자속 폐루프의 자속의 방향과 동일한 방향의 자화가 나타나 있어도 상관없다. 또한, 자화 기준층에 2개의 강자성층을 비자성층을 거쳐서 반강자성 결합시킨 신세틱 구조를 이용하면, 자화 기준층으로부터의 자기 결합이 감소하므로, 본 발명의 효과는 더욱 강화된다.
또한, 환형 구조 부재는 고리의 두께 방향(자속 폐루프에 수직인 방향)으로 길게 신장한 구조, 즉 통형으로 신장된 구조라도 상관 없으며, 인접하는 기억 셀과 공용하는 것도 가능하다.
또한, 상기 제1 및 제2 실시 형태에 있어서, 환형 구조 부재에 이용하는 재료로서, Fe, Fe-Al 합금, Fe-Si 합금, 센더스트 등의 Fe-Si-Al 합금, NiFe 합금, Fe2O3의 합금을 주성분으로 하는 소프트 페라이트, Fe, Co, Ni과 B, Si, P 등의 비정질 합금 등, 일반적인 고투자율 자성 재료가 바람직하다.
또한, 상기 제2 실시 형태에 있어서의 반전 어시스트 구조 부재에 이용하는 재료로서는, Ni, Fe, Co 중 어느 하나를 포함하는 고투자율 자성 재료가 바람직하다.
또한, 상기 제1 및 제2 실시 형태에 있어서는 한 겹 접합의 TMR 소자를 기억 셀에 이용하여 설명하고 있지만, 두 겹 접합의 TMR 소자를 이용해도 효과는 변하지 않는다.
이상 서술한 바와 같이 본 발명에 따르면, 기억 밀도를 높이더라도, 기억 셀에 이용되는 자기 저항 효과 소자의 기억층의 기억 유지 상태에 있어서의 안정성을 향상시키는 것이 가능해져, 신뢰성이 높은 자기 기억 장치를 얻을 수 있다.

Claims (20)

  1. 복수의 제1 기입 배선(208)과, 이들의 제1 기입 배선과 교차하는 복수의 제2 기입 배선(210)과, 상기 제1 기입 배선과 상기 제2 기입 배선과의 교차 영역마다 설치된 기억 셀을 갖는 기억 셀 어레이를 구비하고,
    상기 기억 셀은 각각 대응하는 상기 제1 기입 배선과 대응하는 상기 제2 기입 배선이 선택되었을 때에 선택되어,
    상기 제1 및 제2 기입 배선에 각각 전류를 흐르게 하여 생기는 자장에 의해, 기입해야 할 정보가 기억되는 기록층(206)을 갖는 자기 저항 효과 소자(200)와,
    상기 제1 기입 배선을 둘러싸도록 설치되고, 상기 기록층과 자기 폐회로를 형성하도록 양단부가 상기 기록층의 자화 용이 축방향으로 배치된 제1 구조 부재(209)와,
    상기 제2 기입 배선을 둘러싸도록 설치되고, 상기 기록층의 자화 곤란 축방향의 자장을 강하게 하도록 양단부가 상기 기록층의 자화 곤란 축방향으로 배치된 제2 구조 부재(212)를 구비하고,
    상기 제1 구조 부재의 상기 양단부의 각각은, 상기 제2 구조 부재의 상기 양단부의 각각보다도 상기 기록층 부근에 배치된 것을 특징으로 하는 자기 기억 장치.
  2. 제1항에 있어서, 상기 제1 구조 부재는 강자성 재료를 포함하는 재료로 구성 되어 있고, 상기 강자성 재료의 비투자율이 10보다 큰 것을 특징으로 하는 자기 기억 장치.
  3. 제1항에 있어서, 상기 자기 저항 효과 소자는 자화 기준층과 터널 배리어층과 기록층을 갖는 터널 접합부를 구비한 것을 특징으로 하는 자기 기억 장치.
  4. 제1항에 있어서, 상기 제1 구조 부재의 상기 양단부가 자화 기준층의 자화 방향으로 배치되어 있는 것을 특징으로 하는 자기 기억 장치.
  5. 제1항에 있어서, 상기 제2 구조 부재의 상기 양단부의 각각으로부터 상기 기록층까지의 거리는, 상기 제1 구조 부재의 상기 양단부의 각각으로부터 상기 기록층까지 거리보다 10 ％ 이상 긴 것을 특징으로 하는 자기 기억 장치.
  6. 제1항에 있어서, 상기 제2 구조 부재의 상기 양단부의 각각으로부터 상기 기록층까지의 거리는, 상기 제1 구조 부재의 상기 양단부의 각각으로부터 상기 기록층까지 거리의 2배 이상 긴 것을 특징으로 하는 자기 기억 장치.
  7. 제5항에 있어서, 상기 제2 구조 부재의 양단부의 각각으로부터 상기 기록층까지의 거리는, 50 ㎚보다 작은 것을 특징으로 하는 자기 기억 장치.
  8. 제1항에 있어서, 상기 제1 구조 부재의 상기 양단부는 상기 자기 저항 효과 소자에 근접하도록 연장하고 있는 부분을 구비하고 있는 것을 특징으로 하는 자기 기억 장치.
  9. 복수의 제1 기입 배선(208)과, 이들의 제1 기입 배선과 교차하는 복수의 제2 기입 배선(210)과, 상기 제1 기입 배선과 상기 제2 기입 배선과의 교차 영역마다 설치된 기억 셀을 갖는 기억 셀 어레이를 구비하고,
    상기 기억 셀은 각각 대응하는 상기 제1 기입 배선과 대응하는 상기 제2 기입 배선이 선택되었을 때에 선택되어,
    상기 제1 및 제2 기입 배선에 각각 전류를 흐르게 하여 생기는 자장에 의해, 기입해야 할 정보가 기억되는 기록층(206)을 갖는 자기 저항 효과 소자(200)와,
    상기 제1 기입 배선을 둘러싸도록 설치되어, 상기 기록층과 자기 폐회로를 형성하도록 양단부가 상기 기록층의 자화 용이 축방향으로 배치된 제1 구조 부재(209)와,
    상기 제2 기입 배선을 둘러싸도록 설치되고, 상기 기록층의 자화 곤란 축방향의 자장을 강하게 하도록 양단부가 상기 기록층의 자화 곤란 축방향으로 배치된 제2 구조 부재(212)를 구비하고,
    상기 제1 구조 부재는 상기 제2 구조 부재보다도 투자율이 큰 재료로 이루어져 있는 것을 특징으로 하는 자기 기억 장치.
  10. 제9항에 있어서, 상기 제1 구조 부재는 강자성 재료를 포함하는 재료로 구성되어 있고, 상기 강자성 재료의 비투자율이 10보다 큰 것을 특징으로 하는 자기 기억 장치.
  11. 제9항에 있어서, 상기 자기 저항 효과 소자는 자화 기준층과 터널 배리어층과 기록층을 갖는 터널 접합부를 구비한 것을 특징으로 하는 자기 기억 장치.
  12. 제9항에 있어서, 상기 제1 구조 부재의 상기 양단부가 자화 기준층의 자화 방향으로 배치되어 있는 것을 특징으로 하는 자기 기억 장치.
  13. 제9항에 있어서, 상기 제1 구조 부재의 상기 양단부는 상기 자기 저항 효과 소자에 근접하도록 연장되어 있는 부분을 구비하고 있는 것을 특징으로 하는 자기 기억 장치.
  14. 복수의 제1 기입 배선(208)과, 이들의 제1 기입 배선과 교차하는 복수의 제2 기입 배선(210)과, 상기 제1 기입 배선과 상기 제2 기입 배선과의 교차 영역마다 설치된 기억 셀을 갖는 기억 셀 어레이를 구비하고,
    상기 기억 셀은 각각 대응하는 상기 제1 기입 배선과 대응하는 상기 제2 기입 배선이 선택되었을 때에 선택되어,
    상기 제1 및 제2 기입 배선에 각각 전류를 흐르게 하여 생기는 자장에 의해, 기록해야 할 정보가 기억되는 기록층(206)을 갖는 자기 저항 효과 소자(200)와,
    상기 제1 기입 배선을 둘러싸도록 설치되고, 상기 기록층과 자기 폐회로를 형성하도록 양단부가 상기 기록층의 자화 용이 축방향으로 배치된 제1 구조 부재(209)와,
    상기 제2 기입 배선을 둘러싸도록 설치되고, 상기 기록층의 자화 곤란 축방향의 자장을 강하게 하도록 양단부가 상기 기록층의 자화 곤란 축방향으로 배치된 제2 구조 부재(212)를 구비하고,
    상기 제1 및 제2 구조 부재는 각각 강자성 재료를 포함하는 재료로 구성되고, 상기 제1 구조 부재의 상기 양단부는 상기 제2 구조 부재의 상기 양단부보다도 상기 기록층 부근에 배치되도록 상기 제1 기입 배선의 측부로부터 상기 자기 저항 효과 소자의 상기 기록층을 향해 연장하고 있는 것을 특징으로 하는 자기 기억 장치.
  15. 제14항에 있어서, 상기 자기 저항 효과 소자는 자화 기준층과 터널 배리어층과 기록층을 갖는 터널 접합부를 구비한 것을 특징으로 하는 자기 기억 장치.
  16. 제14항에 있어서, 상기 제1 구조 부재의 상기 양단부가 자화 기준층의 자화 방향으로 배치되어 있는 것을 특징으로 하는 자기 기억 장치.
  17. 제14항에 있어서, 상기 제2 구조 부재의 상기 양단부의 각각으로부터 상기 기록층까지의 거리는, 상기 제1 구조 부재의 상기 양단부의 각각으로부터 상기 기록층까지의 거리보다 10 ％ 이상 긴 것을 특징으로 하는 자기 기억 장치.
  18. 제17항에 있어서, 상기 제2 구조 부재의 상기 양단부의 각각으로부터 상기 기록층까지의 거리는, 50 ㎚보다 작은 것을 특징으로 하는 자기 기억 장치.
  19. 제14항에 있어서, 상기 제1 구조 부재의 양단부는 상기 자기 저항 효과 소자에 근접하도록 연장하고 있는 부분을 구비하고 있는 것을 특징으로 하는 자기 기억 장치.
  20. 제14항에 있어서, 상기 제1 구조 부재는 상기 자기 저항 효과 소자의 상측에 설치되고, 상기 제2 구조 부재는 상기 자기 저항 효과 소자의 하측에 설치되어 있는 것을 특징으로 하는 자기 기억 장치.
KR1020020084690A 2001-12-28 2002-12-27 자기 기억 장치 KR100552376B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001400049A JP2003197875A (ja) 2001-12-28 2001-12-28 磁気記憶装置
JPJP-P-2001-00400049 2001-12-28

Publications (2)

Publication Number Publication Date
KR20030057394A KR20030057394A (ko) 2003-07-04
KR100552376B1 true KR100552376B1 (ko) 2006-02-15

Family

ID=19189556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084690A KR100552376B1 (ko) 2001-12-28 2002-12-27 자기 기억 장치

Country Status (5)

Country Link
US (2) US6831857B2 (ko)
JP (1) JP2003197875A (ko)
KR (1) KR100552376B1 (ko)
CN (1) CN100470664C (ko)
TW (1) TWI221289B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035138B2 (en) * 2000-09-27 2006-04-25 Canon Kabushiki Kaisha Magnetic random access memory having perpendicular magnetic films switched by magnetic fields from a plurality of directions
JP4157707B2 (ja) * 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
JP4053825B2 (ja) * 2002-01-22 2008-02-27 株式会社東芝 半導体集積回路装置
US6885576B2 (en) * 2002-08-13 2005-04-26 Micron Technology, Inc. Closed flux magnetic memory
JP3906145B2 (ja) 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP4714918B2 (ja) * 2002-11-29 2011-07-06 独立行政法人科学技術振興機構 スピン注入素子及びスピン注入素子を用いた磁気装置
US6812538B2 (en) * 2003-02-05 2004-11-02 Applied Spintronics Technology, Inc. MRAM cells having magnetic write lines with a stable magnetic state at the end regions
JP3906172B2 (ja) * 2003-03-11 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリおよびその製造方法
JP4868431B2 (ja) * 2003-10-10 2012-02-01 Ｔｄｋ株式会社 磁気記憶セルおよび磁気メモリデバイス
KR100988086B1 (ko) * 2003-11-14 2010-10-18 삼성전자주식회사 자기 모멘트가 낮은 프리 자성막을 구비하는 자기터널접합셀 및 이를 포함하는 자기램
US6987691B2 (en) * 2003-12-02 2006-01-17 International Business Machines Corporation Easy axis magnetic amplifier
JP2006080387A (ja) * 2004-09-10 2006-03-23 Tdk Corp 磁気メモリ
JP2007059865A (ja) * 2005-07-27 2007-03-08 Tdk Corp 磁気記憶装置
JP4284326B2 (ja) * 2006-01-12 2009-06-24 株式会社東芝 磁気抵抗ランダムアクセスメモリおよびその書き込み制御方法
JP5157268B2 (ja) * 2007-06-13 2013-03-06 株式会社日立製作所 スピン蓄積磁化反転型のメモリ素子及びスピンｒａｍ
EP2608208B1 (en) * 2011-12-22 2015-02-11 Crocus Technology S.A. Self-referenced MRAM cell and method for writing the cell using a spin transfer torque write operation
US9299410B2 (en) * 2013-09-04 2016-03-29 Shintaro SAKAI Reading magnetic memory based on regions within a cell array

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6211090B1 (en) 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
JP3677455B2 (ja) * 2001-02-13 2005-08-03 Ｎｅｃエレクトロニクス株式会社 不揮発性磁気記憶装置およびその製造方法
JP4405103B2 (ja) * 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
JP2003007982A (ja) * 2001-06-22 2003-01-10 Nec Corp 磁気記憶装置及び磁気記憶装置の設計方法
US6510080B1 (en) * 2001-08-28 2003-01-21 Micron Technology Inc. Three terminal magnetic random access memory

Also Published As

Publication number Publication date
US6831857B2 (en) 2004-12-14
CN100470664C (zh) 2009-03-18
KR20030057394A (ko) 2003-07-04
US20030123283A1 (en) 2003-07-03
TW200304141A (en) 2003-09-16
US6934184B2 (en) 2005-08-23
CN1452174A (zh) 2003-10-29
JP2003197875A (ja) 2003-07-11
TWI221289B (en) 2004-09-21
US20040257866A1 (en) 2004-12-23

Similar Documents

Publication Publication Date Title
US7869265B2 (en) Magnetic random access memory and write method of the same
KR100561876B1 (ko) 메모리 셀 어레이 및 그의 제조 방법
US7929342B2 (en) Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory
KR100552376B1 (ko) 자기 기억 장치
KR100875383B1 (ko) 보텍스 자기 랜덤 액세스 메모리
US8362581B2 (en) Magnetic memory element and magnetic memory device
US7848137B2 (en) MRAM and data read/write method for MRAM
JP2005150482A (ja) 磁気抵抗効果素子及び磁気メモリ装置
KR20030009085A (ko) 자기 메모리 디바이스
JP2005236169A (ja) 磁気シールド体、磁気シールド構造及び磁気メモリ装置
JP2001273759A (ja) 磁気メモリセルと磁気メモリ装置
KR100560575B1 (ko) 자기 메모리
US20070133264A1 (en) Storage element and memory
US6894919B2 (en) Magnetic random access memory
JP4667763B2 (ja) 磁気記憶素子および半導体装置
JP4492052B2 (ja) 磁気記憶セルおよび磁気メモリデバイス
JP2004158766A (ja) 磁気抵抗効果素子および磁気メモリ装置
US6992921B2 (en) Magnetic random access memory and data write method for the same
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP2008218736A (ja) 磁気記憶装置
JP2005203535A (ja) 磁気メモリ
JP3866110B2 (ja) 磁気メモリ
JP2003198001A (ja) 磁気抵抗効果素子及びこれを用いたメモリ
JP2009146995A (ja) 磁気記憶装置
JP2001256773A (ja) 磁気メモリセルのアクセス方法及び磁気メモリセル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee