KR100554648B1 - 집적회로제조방법 - Google Patents

집적회로제조방법 Download PDF

Info

Publication number
KR100554648B1
KR100554648B1 KR1019970081732A KR19970081732A KR100554648B1 KR 100554648 B1 KR100554648 B1 KR 100554648B1 KR 1019970081732 A KR1019970081732 A KR 1019970081732A KR 19970081732 A KR19970081732 A KR 19970081732A KR 100554648 B1 KR100554648 B1 KR 100554648B1
Authority
KR
South Korea
Prior art keywords
substrate
type
layer
surface portion
integrated circuit
Prior art date
Application number
KR1019970081732A
Other languages
English (en)
Other versions
KR19980064838A (ko
Inventor
세일레쉬 치티페디
윌리암 토마스 코치랜
스테펜 나이트
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR19980064838A publication Critical patent/KR19980064838A/ko
Application granted granted Critical
Publication of KR100554648B1 publication Critical patent/KR100554648B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

트윈 터브(twin tub) 집적 회로 및 그 형성 방법이 개시된다. 기판의 일부가 포토레지스트에 의해 피복되며, n형 영역은, 예를 들어 이온 주입(ion implantation)에 의해 형성된다. 그 다음에 n형 영역은 보호 재료, 예를 들어 스핀 온 글래스(spin on glass) 또는 다른 포토레지스트로 피복된다. 이전에 형성된 포토레지스트가 제거되고 p형 주입이 수행되어 p형 영역을 형성한다. 모든 보호층이 제거될 때, 두 영역은 공면인 상부 표면을 갖는다. 이전의 실행과는 달리, 이 공면의 표면에 의해 서브미크론(submicron) 리소그래피가 보다 용이하게 된다. 영역들은 트윈 터브를 형성하도록 어닐링된다.

Description

집적 회로 제조 방법{INTEGRATED CIRCUIT WITH TWIN TUB}
본 발명은 트윈 터브를 갖는 집적 회로 및 그 형성 방법에 관한 것이다.
다수의 CMOS 집적 회로는 트윈 터브를 갖는 기판을 이용한다. 하나의 터브는 전형적으로 n형 도펀트로 도핑되는 반면, 다른 하나의 터브는 p형 도펀트로 도핑된다. 트윈 터브에 관한 특허의 일예로서 파릴로(parillo) 등에게 특허된 미국 특허 제 4,435,896 호가 있다.
몇몇 트윈 터브 제조 공정의 아티팩트(artifact)는 n형 터브 및 p형 터브의 상부 실리콘 표면 간의 높이 차이이다. 즉, p형 터브의 실리콘 표면은 n형 터브의 실리콘 표면과 공면(coplanar)이 아니다. 이러한 공면성의 결여로 인해 집적 회로의 치수가 감소함에 따라 적절한 스테퍼 포커스(stepper focus)를 성취하는데 있어서 어려움이 발생할 수도 있다. (공면성의 결여를 제거하거나 또는 감소시키기 위한 계속적인 시도는 추가 마스크를 필요로 하여 추가 비용을 야기할 수 있다.)
집적 회로의 개발과 관련된 이러한 시도는 반도체 기판내에 트윈 터브를 형성하는 새롭고 향상된 방법을 계속해서 추구해 왔다.
예시적으로, 본 발명은
기판의 제 1 표면을 덮는 제 1 재료를 침착하는 단계와,
기판의 제 2 표면을 통해 하나 이상의 제 1 도전형의 도펀트를 주입하는 단계와,
기판의 제 2 표면을 덮는 제 2 재료를 침착하는 단계와,
기판의 제 1 표면을 통해 하나 이상의 제 2 도전형의 도펀트를 주입하는 단계를 포함한다.
도 1에서, 참조 부호(11)는 예를 들어 p형 기판을 나타낸다. (그러나, 기판(11)은 또한 n형 또는 진성일 수도 있다.) 통상적으로, 기판이란 용어는 그 위에 다른 재료가 형성될 수 있는 재료를 말한다. 다른 적절한 기판으로는 갈륨 아세나이드(gallium arsenide) 및 그의 합금, 갈륨 나이트라이드(gallium nitride) 등이 있다. 인듐 포스파이드(indium phosphide) 및 그의 합금도 또한 적절한 기판일 수 있다. 참조 부호(13)는, 예를 들어 2 내지 15 미크론 사이의 두께를 갖는 p형 에피택셜 재료의 선택사양적인 층을 나타낸다. 참조 부호(15)는, 예를 들어 350 - 450Å 사이의 두께를 갖는 패드 산화물층을 나타낸다. 패드 산화물(15)은, 예를 들어 대략 1000℃에서 산화 환경에 기판(11)을 노출시킴으로써 형성될 수도 있다. 다른 방법들도 가능하며 이들은 당 분야에서 통상의 지식을 가진 자에게 알려져 있다. 참조 부호(17)는 기판의 일부를 피복하고 보호하도록 패터닝된 포토레지스트를 나타낸다.
포토레지스트(17)의 침착 후에, 노출된 패드 산화물(15)의 일부를 선택사양적으로 제거하면 깨끗한 상부 산화물 표면을 제공할 수 있다. 예를 들어, 50Å의 패드 산화물(15)이 플라즈마 에칭으로 제거될 수도 있다.
다음에, 하나 이상의 상이한 n형류의 이온 주입(191)이 수행된다. 선택사양적으로, 동일한 n형류의 2개의 개별적인 주입이 수행될 수 있다. 예를 들어, 먼저 인을 얕게 주입하고 그 다음에 비소를 깊게 주입할 수도 있다. 예를 들어, 0 내지 300 KeV 사이의 에너지에서 그리고 1E11 내지 5E16/cm2 사이의 도우즈 범위에서 각각의 주입이 수행될 수 있다. 당 분야에서 통상의 지식을 가진 자라면 원하는 회로 유형에 따라 적절한 종류, 에너지 및 도우즈를 선택할 수 있다.
도 2를 참조하면, 에피택셜층(13)내의 n형 주입물의 종류가 참조 부호(23)로 표시되어 있다.
도 2는 상기한 선택사양적인 플라즈마 에칭에 의해 영역(23)상의 패드 산화물(15)의 일부가 감소되었음을 도시하고 있다. 차후의 어닐링시에, 참조 부호(23)로 표시된 영역은 n형 터브가 될 것이다.
다음에, 보호 재료(21)는 이미 주입된 n형 영역(23)상에 주로 침착된다. 보호층(21)의 일부는 포토레지스트(17)의 상부 표면(19)상에 또한 침착될 수 있다. 적절한 보호 재료로는 스핀 온 글래스, 폴리이미드, 스핀-온 공정에 의해 형성된 티타늄 나이트라이드, 평탄화된 저온 글래스 및 포토레지스트(17)에 대해 차분적인 에칭율을 갖는 임의의 다른 재료를 들 수 있다. 보호 재료(21)의 두께는 이하 설명되는 바와 같이 재료(21)가 차후 주입되는 p형류로부터 n형 터브(23)를 보호할 수 있도록 선택된다.
예를 들어, 보호 재료(21)는 블랭킷 침착되고, 화학적-기계적 폴리싱(chemical-mechanical polishing; CMP) 또는 침착-에칭-침착 등의 공정이 수행되어 전체 웨이퍼가 평탄화될 수 있다.
보호 재료(21)가 (어닐링 후에 n형 터브가 될) 영역(23)상에 형성된 후에, 포토레지스트(17)의 상부 표면(19)상에 형성되는 보호 재료(21)의 소정의 부분이 광 클린업 에칭(light clean-up etch) 또는 CMP 등에 의해 제거된다.
도 3을 참조하면, 포토레지스트(17)가 제거되었다. 산화물(15)의 상부 표면(25)상에 적절한 세척 공정(cleaning procedure)이 수행된 후에, 하나 또는 둘의 p형류의 도펀트가 에피택셜층(13)내로 주입된다. 예를 들어, 2회의 개별적인 붕소 주입에 있어서, 1회는 얕게, 다른 1회는 깊게 주입하여 p형 영역(27)을 형성한다. 여기에서 도시되는 바와 같이, 반드시 그런 것은 아니지만, p형 영역(27)은 n형 영역(23)보다 약간 깊다.
도 4를 참조하면, 보호 재료(21)가 제거된다. 도 4를 살펴보면, 산화물층(15)이 제거되는 경우, n형 터브(23)의 상부 표면(31)이 p형 터브(27)의 상부 표면(29)과 공면임을 알 수 있다.
이 시점에서 표준 방법에 따른 추가 공정이 진행될 수 있다. p형 영역(27) 및 n형 영역(23)은 어닐링되어 대응하는 p형 터브 및 n형 터브를 형성한다. 필드 산화물은 LOCOS 또는 폴리 버퍼된 LOCOS 또는 당 분야에서 알려진 다른 공정에 의해 형성될 수 있다. 그 다음에 게이트가 형성되고 유전체층 및 금속화물이 형성될 수 있다.
도 5 내지 도 8은 터브를 형성하기 이전에 필드 산화물이 형성된 본 발명의 다른 실시예를 도시한다. 예를 들면, 도 5에서, 참조 부호(11)는 기판을 나타내고, 참조 부호(13)는 선택사양적인 에피택셜 상부층(overlayer)을 나타낸다. 참조 부호(115)는 패드 산화물층을 나타내고, 참조 부호(116)는 필드 산화물을 나타낸다. 필드 산화물(116)은, 예를 들어 LOCOS 공정 또는 폴리 버퍼된 LOCOS 공정에 의해 형성될 수도 있다. 참조 부호(17)는 기판의 일부를 피복하고 보호하도록 패터닝되는 포토레지스트를 나타낸다. 또한, 노출된 패드 산화물(115)의 일부를 선택사양적으로 제거할 수도 있다. 그 다음에 하나 이상의 상이한 주입물 종류의 이온 주입(191)이 수행된다. 예시적인 주입 에너지 및 도우즈는 이미 기술되었다. 도 6를 참조하면, 주입물의 종류에 의해 영역(123)이 한정된다. 다음에, 보호 재료(121)가 침착된다. 보호 재료(121)에 대한 적절한 대체 재료는 이미 기술되었다.
도 8에서, 포토레지스트(17)는 상부층 재료와 함께 제거되었다. 그 다음에 하나 또는 둘의 도펀트 종류(192)가 주입되어 영역(127)을 형성한다. 재료(121)를 제거한 후 적절한 열 처리를 수행한 다음, 영역(123 및 127)은 상보형 터브를 형성하도록 어닐링될 수 있다. 이 시점에서 표준 방법에 따른 추가 공정이 진행될 수 있다. 게이트가 형성되고 유전체층 및 금속화물이 형성될 수 있다.
상기한 바와 같은 본 발명에 따르면, 기판의 일부가 포토레지스트에 의해 피복되며, n형 영역은, 예를 들어 이온 주입에 의해 형성된다. 그 다음에 n형 영역은 보호 재료, 예를 들어 스핀 온 글래스 또는 다른 포토레지스트로 피복된다. 이전에 형성된 포토레지스트가 제거되고 p형 주입이 수행되어 p형 영역을 형성한다. 모든 보호층이 제거될 때, 두 영역은 공면인 상부 표면을 갖는다. 이전의 수행과는 달리, 이 공면상의 표면에 의해 서브미크론 리소그래피가 보다 용이하게 된다. 영역들은 트윈 터브를 형성하도록 어닐링된다.
도 1 내지 도 8은 본 발명의 예시적인 실시예를 설명하기 위한 유용한 횡단면도.

Claims (9)

  1. 집적 회로 제조 방법에 있어서,
    패드 산화물층을 포함하는 기판의 제 1 표면을 덮는 제 1 재료를 침착하는 단계와,
    상기 패드 산화물의 일부를 제거하는 단계와,
    상기 기판의 제 2 표면을 통해 하나 이상의 제 1 유형의 도펀트 종을 주입하는 단계와,
    상기 기판의 제 2 표면과 상기 제 1 재료를 덮는 제 2 재료 - 상기 제 2 재료는 보호층임 - 를 침착하는 단계와,
    상기 제 1 재료를 제거하는 단계와,
    상기 기판의 상기 제 1 표면을 통해 하나 이상의 제 2 유형의 도펀트 종을 주입하는 단계
    를 포함하는 집적 회로 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 재료는 포토레지스트인 집적 회로 제조 방법.
  3. 제 1 항에 있어서,
    상기 기판은 실리콘인 집적 회로 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 2 재료는 스핀 온 글래스, 폴리이미드, 티타늄 나이트라이드, 및 평탄화된 저온 글래스로 구성되는 그룹으로부터 선택되는 집적 회로 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 1 유형의 도펀트는 n형 도펀트 종인 집적 회로 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 2 유형의 도펀트는 p형 도펀트 종인 집적 회로 제조 방법.
  7. 제 1 항에 있어서,
    상기 제 1 재료는 포토레지스트이며, 상기 레지스터는 상기 제 2 재료에 대하여 차분적인 에칭율을 가진 집적 회로 제조 방법.
  8. 집적 회로 제조 방법에 있어서,
    필드 산화물층을 포함하는 기판의 제 1 표면을 덮는 제 1 재료를 침착하는 단계 - 상기 필드 산화물은 상기 제 1 재료에 의해 부분적으로 커버됨 - 와,
    상기 기판의 제 2 표면을 통해 하나 이상의 제 1 유형의 도펀트 종을 주입하는 단계와,
    상기 기판의 제 2 표면과 상기 제 1 재료를 덮는 제 2 재료를 침착하는 단계 - 상기 제 2 재료는 보호층임 - 와,
    상기 제 1 재료를 제거하는 단계와,
    상기 기판의 상기 제 1 표면을 통해 하나 이상의 제 2 유형의 도펀트 종을 주입하는 단계
    를 포함하는 집적 회로 제조 방법.
  9. 공면의 트윈 터브를 포함하는 집적 회로를 제조하는 방법에 있어서,
    평면의 반도체 내부 영역과 산화물층을 포함하는 표면을 포함하는 반도체 기판을 제공하는 단계와,
    상기 산화물층의 제 1 표면 부분상에 제 1 재료층을 침착하는 단계와,
    상기 산화물층의 제 2 표면 부분으로부터 상기 산화물층의 일부를 제거하는 단계 - 상기 제 2 표면 부분은 상기 제 1 표면 부분에 인접함 - 와,
    상기 제 2 표면 부분을 통해 제 1 도전성의 도펀트 종을 주입하는 단계 - 상기 제 1 재료층은 상기 주입 단계로부터 상기 제 1 표면 부분을 마스크함 - 와,
    상기 제 1 표면 부분과 상기 제 2 표면 부분 상에 제 2 재료층을 침착하는 단계 - 상기 제 2 재료는 상기 제 1 재료층의 제거동안에 상기 제 2 표면을 보호하도록 상기 제 1 재료에 대하여 차분적인 에칭율을 가짐 - 와,
    상기 제 1 재료층을 에칭하는 단계와,
    상기 산화물층의 상기 제 1 표면 부분을 통해 제 2 도전성의 도펀트 종을 주입하는 단계 - 상기 제 2 재료층은 상기 주입 단계로부터 상기 제 2 표면 부분을 마스크함 - 와,
    상기 기판을 어닐링하여, 상기 제 1 및 제 2 표면 영역에 덮혀지는 반도체 내부 영역에 공면의 트윈 터브를 생성하는 단계
    를 포함하는 집적 회로 제조 방법.
KR1019970081732A 1996-12-31 1997-12-31 집적회로제조방법 KR100554648B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/775,490 1996-12-31
US8/775,490 1996-12-31
US08/775,490 US6017787A (en) 1996-12-31 1996-12-31 Integrated circuit with twin tub

Publications (2)

Publication Number Publication Date
KR19980064838A KR19980064838A (ko) 1998-10-07
KR100554648B1 true KR100554648B1 (ko) 2006-04-21

Family

ID=25104593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081732A KR100554648B1 (ko) 1996-12-31 1997-12-31 집적회로제조방법

Country Status (5)

Country Link
US (1) US6017787A (ko)
EP (1) EP0851468A3 (ko)
JP (1) JP3253908B2 (ko)
KR (1) KR100554648B1 (ko)
TW (1) TW410438B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566181B2 (en) * 1999-02-26 2003-05-20 Agere Systems Inc. Process for the fabrication of dual gate structures for CMOS devices
US6391700B1 (en) * 2000-10-17 2002-05-21 United Microelectronics Corp. Method for forming twin-well regions of semiconductor devices
US6518107B2 (en) * 2001-02-16 2003-02-11 Advanced Micro Devices, Inc. Non-arsenic N-type dopant implantation for improved source/drain interfaces with nickel silicides
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
KR100697289B1 (ko) * 2005-08-10 2007-03-20 삼성전자주식회사 반도체 장치의 형성 방법
US7407851B2 (en) * 2006-03-22 2008-08-05 Miller Gayle W DMOS device with sealed channel processing
JP2007273588A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体装置の製造方法
JP6216142B2 (ja) * 2012-05-28 2017-10-18 キヤノン株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745713A (ja) * 1993-07-29 1995-02-14 Kawasaki Steel Corp 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613722A (en) * 1979-07-13 1981-02-10 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
US4435896A (en) * 1981-12-07 1984-03-13 Bell Telephone Laboratories, Incorporated Method for fabricating complementary field effect transistor devices
US4558508A (en) * 1984-10-15 1985-12-17 International Business Machines Corporation Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step
JPS6197859A (ja) * 1984-10-18 1986-05-16 Matsushita Electronics Corp 相補型ｍｏｓ集積回路の製造方法
US4584027A (en) * 1984-11-07 1986-04-22 Ncr Corporation Twin well single mask CMOS process
US5141882A (en) * 1989-04-05 1992-08-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor
JPH081930B2 (ja) * 1989-09-11 1996-01-10 株式会社東芝 半導体装置の製造方法
JPH0483335A (ja) * 1990-07-25 1992-03-17 Fujitsu Ltd 半導体装置の製造方法
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
US5300797A (en) * 1992-03-31 1994-04-05 Sgs-Thomson Microelectronics, Inc. Coplanar twin-well integrated circuit structure
JP2978345B2 (ja) * 1992-11-26 1999-11-15 三菱電機株式会社 半導体装置の製造方法
JP3391410B2 (ja) * 1993-09-17 2003-03-31 富士通株式会社 レジストマスクの除去方法
US5413944A (en) * 1994-05-06 1995-05-09 United Microelectronics Corporation Twin tub CMOS process
US5422312A (en) * 1994-06-06 1995-06-06 United Microelectronics Corp. Method for forming metal via
US5573963A (en) * 1995-05-03 1996-11-12 Vanguard International Semiconductor Corporation Method of forming self-aligned twin tub CMOS devices
US5573962A (en) * 1995-12-15 1996-11-12 Vanguard International Semiconductor Corporation Low cycle time CMOS process
US5670395A (en) * 1996-04-29 1997-09-23 Chartered Semiconductor Manufacturing Pte. Ltd. Process for self-aligned twin wells without N-well and P-well height difference

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745713A (ja) * 1993-07-29 1995-02-14 Kawasaki Steel Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0851468A3 (en) 1998-08-05
JP3253908B2 (ja) 2002-02-04
KR19980064838A (ko) 1998-10-07
EP0851468A2 (en) 1998-07-01
TW410438B (en) 2000-11-01
US6017787A (en) 2000-01-25
JPH10209297A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
US5766991A (en) CMOS process utilizing disposable silicon nitride spacers for making lightly doped drain
US4717683A (en) CMOS process
US5606191A (en) Semiconductor device with lightly doped drain regions
KR100311886B1 (ko) 실리콘-온-절연체기판의 표면실리콘층의두께를변화시키기위한방법
US5827747A (en) Method for forming LDD CMOS using double spacers and large-tilt-angle ion implantation
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
KR0165457B1 (ko) 트렌치 소자분리 방법
US7785974B2 (en) Methods of employing a thin oxide mask for high dose implants
KR100554648B1 (ko) 집적회로제조방법
JPS6214459A (ja) 半導体装置の製造方法
WO1994015357A1 (en) BiCMOS-COMPATIBLE METHOD FOR CREATING A BIPOLAR TRANSISTOR WITH LATERALLY GRADED EMITTER STRUCTURE
US6171913B1 (en) Process for manufacturing a single asymmetric pocket implant
JPH04233235A (ja) Ｐｎ接合装置を製造する方法
KR100821494B1 (ko) 상보형 금속 산화 반도체 디바이스용 이중 게이트 구조 제조 방법
KR100203306B1 (ko) 반도체 소자의 제조방법
US5780347A (en) Method of forming polysilicon local interconnects
US6933203B2 (en) Methods for improving well to well isolation
EP0809286B1 (en) A process for the fabrication of semiconductor devices having various buried regions
US4873199A (en) Method of making bipolar integrated circuits
US6245649B1 (en) Method for forming a retrograde impurity profile
KR100508661B1 (ko) 반도체 소자의 제조 방법
US6949438B2 (en) Method of fabricating a bipolar junction transistor
GB2250378A (en) Method of forming silicon nitride capacitors
US5811864A (en) Planarized integrated circuit product and method for making it
US6284608B1 (en) Method for making accumulation mode N-channel SOI

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee