KR100554029B1 - 검사지그 - Google Patents

검사지그 Download PDF

Info

Publication number
KR100554029B1
KR100554029B1 KR1019980000347A KR19980000347A KR100554029B1 KR 100554029 B1 KR100554029 B1 KR 100554029B1 KR 1019980000347 A KR1019980000347 A KR 1019980000347A KR 19980000347 A KR19980000347 A KR 19980000347A KR 100554029 B1 KR100554029 B1 KR 100554029B1
Authority
KR
South Korea
Prior art keywords
terminal
substrate
pressing
contact portion
contact
Prior art date
Application number
KR1019980000347A
Other languages
English (en)
Other versions
KR19980070419A (ko
Inventor
히사시 오구로
가즈오 이노우에
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR19980070419A publication Critical patent/KR19980070419A/ko
Application granted granted Critical
Publication of KR100554029B1 publication Critical patent/KR100554029B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체 소자의 상부면을 누르는 누름 본체를 구비하는 누름 본체 지지부가 지지 축에 의해 안내되어 지지되는 동안에, 누름 본체 지지부의 상부면 상에 배치된 슬라이드 부재가 반도체 소자의 상부면을 향해 눌려진 후, 슬라이드 부재는 누름 본체 지지부의 상부면에 대해 한 방향으로 활주하여서 슬라이드 부재의 결합편이 지지 축의 접속부에 결합되게 하여 누름 본체에 의하여 누름 상태가 유지될 수 있게 한다.

Description

검사 지그 {INSPECTION JIG}
본 발명은 내부에 전자 회로를 포함하는 피검사물(object under inspection) 내의 전자 회로의 비파괴 시험에 사용되는 검사 지그(inspection jig)에 관한 것이다.
전자 장치 등에 장착된 반도체 집적 회로에 대하여, 잠재적인 결함은 장착 전에 여러 시험을 수행함으로써 제거될 수 있다. 이들 시험은 열 및 기계적 환경 시험에 대응하는 것으로서의 전압 응력의 인가, 고온 하에서의 작동, 고온 하에서의 보관 등에 의해 비파괴 방식으로 수행된다. 여러 시험들 중에서도 초기의 작동 고장이 발생하는 집적 회로를 불합격 처리하는 효과적인 시험으로서, 번인(burn in) 시험이 있는데, 번인 시험에 있어서 작동 시험은 고온 조건 하에서 소정 주기 동안 수행된다.
도25 및 도26에 도시된 바와 같이, 이러한 번인 시험에 사용되는 검사 지그는, 피검사물의 단락 또는 다른 고장을 나타내는 비정상 검출 신호를 출력하는 입/출력부(2A)를 가지며 소정 시험 전압을 공급받는, 프레임(6) 상에 배열된 인쇄 회로 기판(2)과, 인쇄 회로 기판(2) 상의 소정 위치에 배열된 피검사물로서의 반도체 집적 회로를 수용하며 예컨대 표면 장착 QFP(quad flat package)형 반도체 소자(12)를 수용하는 리셉터클 부분을 구비하는 피검사물 리셉터클 부재(10)와, 반도체 소자(12)의 상부면을 소정 압력으로 누르도록 반도체 소자(12)의 상부면과 접촉하는 접촉부(8a)를 가지며 피검사물 리셉터클 부재(10)의 상부 부분을 덮는 커버 부재(8)와, 커버 부재(8)를 피검사물 리셉터클 부재(10) 상에 고정하도록 커버 부재(8)와 피검사물 리셉터클 부재(10) 모두와 결합하는 후크(hook) 부재(16)를 포함한다.
커버 부재(8)의 일 단부는 피검사물 리셉터클 부재(10)의 한 모서리 부분 상에 마련된 지지축(10a)에 의해 피벗 가능하게 지지되어서, 피검사물 리셉터클 부재(10)에 연결된다. 이에 의해, 커버 부재(8)는 후크 부재(16)가 커버 부재(8) 및 피검사물 리셉터클 부재(10)로부터 분리된 위치에 있을 때 피검사물 리셉터클 부재(10)에 대하여 개방 가능하게 지지된다.
한편, 반도체 소자(12)에 대향하는 커버 부재(8)의 내부면 측 부분 중 일부분에서, 접촉부(8a)는 반도체 소자(12)의 외부 쉘과 접촉하여 이를 소정의 압력으로 하방으로 누른다.
피검사물 리셉터클 부재(10) 내부에 장착된 대체로 정사각형인 반도체 소자(12)의 각각의 모서리로부터 모든 측면으로 연장되는 각각의 단자는 인쇄 회로 기판(2)의 각각의 접속 단자(2a)와 접촉하는 상태로 위치된다. 한편, 반도체 소자(12)의 단자와 접촉하는 각각의 접속 단자(2a)의 일부분은 탄성을 갖는 원호 형상으로 형성된다.
또한, 각각의 접속 단자(2a)는 도시되지 않은 인쇄 배선망을 통해 입/출력부(2A)에 접속된다. 이에 의해, 커버 부재(8)가 피검사물 리셉터클 부재(10)의 리셉터클 챔버를 덮을 때, 반도체 소자(12)의 각각의 단자 및 인쇄 회로 기판(2)의 각각의 접속 단자(2a)는 반도체 소자(12)의 각각의 단자에 대한 소정 편의력의 작용 하에 전기 도전 상태로 배치된다.
이러한 구성에 의하면, 반도체 소자(12)가 피검사물 리셉터클 부재(10) 내부에 장착된 때, 커버 부재(8)는 폐쇄 조건으로 배치되고, 후크 부재(16)는 반도체 소자(12)의 각각의 단자 및 인쇄 회로 기판(2)의 각각의 접속 단자(2a)를 도전 상태로 두도록 결합된다. 그리고 나서, 소정 시험 전압이 인쇄 회로 기판(2)의 입/출력부(2A)에 공급되어 예컨대 번인 시험을 수행한다.
소정의 편의력이 전술된 바와 같이 반도체 장치(12)의 각각의 단자 상에 작용되는 조건 하에 각각의 단자의 팁 단부 및 인쇄 회로 기판(2)의 각각의 접속 단자(2a)가 접촉된 때, 커버 부재(8)는 피검사물 리셉터클 부재(10)에 대하여 개방 가능하게 지지되므로, 커버 부재(8)의 접촉부(8a)의 단부 모서리 부분이 우선적으로 반도체 소자(12)의 누름 표면부로서의 상부면의 일부분과 접촉된다. 그리고 나서, 커버 부재(8)의 접촉부(8a)의 나머지 접촉면은 반도체 소자(12)의 상부면의 다른 부분과 접촉된다. 이러한 경우에, 접촉부(8a)의 일부가 반도체 소자(12)의 외부 쉘에 오프셋을 가지고 접촉된 때, 편의력은 각각의 단자에 균일하게 작용하지 않으므로, 반도체 소자(12)의 각각의 단자와 인쇄 회로 기판(2)의 각각의 접속 단자(2a) 사이의 접촉면 상에 전단력이 작용할 수 있어, 반도체 소자(12)의 단자에 손상을 초래할 수 있고 안정한 접촉 상태를 얻는 것을 곤란하게 할 수 있다.
한편, 반도체 소자(12)의 단자들의 밀도 증가와 관련하여, 원호 형상으로 형성되고 탄성을 갖는 각각의 접속 단자(2a)를 인쇄 회로 기판(2) 상에서 미세한 상호 간격으로 제공하는 것이 용이하지 않은데, 이는 제조 비용을 증가시킨다.
전술된 문제점 측면에서, 본 발명의 목적은 전자 회로를 내부에 갖는 피검사물의 전자 회로의 비파괴 시험에 사용되는 검사 지그를 제공하기 위한 것으로서, 검사 지그는 장착된 반도체 소자의 각각의 단자와 인쇄 회로 기판의 각각의 단자 사이의 접촉면에 대한 원치 않는 전단력의 작용 없이 반도체 소자의 각각의 단자에 압력을 균일하게 인가할 수 있고, 고밀도로 정렬된 단자들을 갖는 반도체 소자에 대해서도 시험을 용이하게 수행할 수 있다.
전술한 목적을 달성하기 위한 본 발명의 제1 태양에 있어서는, 내부 전자 회로를 갖는 피검사물의 단자에 전기 접속되는 접촉부와 입력 신호를 입력하고 출력 신호를 출력하는 입/출력부를 포함하는 기판과, 기판의 접촉부가 기판 상에 장착된 피검사물의 단자에 접촉되도록 소정 압력으로 피검사물의 누름 표면부와 접촉하는 접촉 부분을 갖는 누름 부재와, 누름 부재의 접촉 부분이 기판 상에 배열된 피검사물의 누름 표면부에 대해 실질적으로 직각인 방향을 따라서 누름 표면부를 향해서 이동하고 또한 누름 표면부로부터 멀리 이동할 수 있게 누름 부재를 지지하는 지지 부재와, 접촉 부분에 대향한 누름 부재의 양 단부가 피검사물의 누름 표면부에 대해 실질적으로 평행한 방향으로 이동 가능하게 지지되게 하고 접촉 부분을 피검사물의 누름 표면부에 대하여 누름 상태와 누름 해제 상태 사이에서 선택적으로 배치되게 하는 슬라이드 부재를 포함하는 검사 지그가 마련된다.
여기에서, 검사 지그는 기판의 접촉부에 대응하여 마련된 접속부를 갖는 피검사물의 단자와 기판의 접촉부 사이에 배열되어서 접속부를 거쳐서 단자와 접촉부를 선택적으로 도전시키는 선택적 도전성 기판도 추가로 포함할 수 있다.
본 발명의 제2 태양에 있어서는, 내부 전자 회로를 갖는 피검사물의 단자에 전기 접속된 접촉부와 입력 신호를 입력하고 출력 신호를 출력하는 입/출력부를 구비하는 기판과, 기판의 접촉부가 기판 상에 장착된 피검사물의 단자에 접촉되도록 소정 압력으로 피검사물의 누름 표면부와 접촉하는 접촉 부분을 갖는 누름 부재와, 누름 부재의 접촉 부분이 기판 상에 배열된 피검사물의 누름 표면부에 대해 실질적으로 직각인 방향을 따라서 누름 표면부를 향해서 이동하고 또한 누름 표면부로부터 멀리 이동할 수 있게 누름 부재를 지지하는 지지 부재와, 누름 부재의 양 단부가 피검사물의 누름 표면부에 대해 실질적으로 평행한 방향으로 접촉 부분에 대향하여 이동될 수 있도록 지지되어 있고 접촉 부분을 피검사물의 누름 표면부에 대하여 누름 상태와 누름 해제 상태 사이에서 선택적으로 배치되게 하는 슬라이드 부재와, 누름 부재에 대향되게 배열되어서 누름 부재의 접촉 부분이 피검사물의 누름 표면부와 접촉할 때 누름 부재의 접촉 부분에 가해지는 누름력을 제한하는 누름력 제한부를 포함하는 검사 지그가 마련된다.
본 발명의 제3 태양에 있어서는, 내부 전자 회로를 갖는 피검사물의 단자에 전기 접속된 접촉부와 입력 신호를 입력하고 출력 신호를 출력하는 입/출력부를 포함하는 기판과, 기판의 접촉부와 피검사물의 단자 사이에 배열되고 기판의 접촉부와 피검사물의 단자에 대응하여 피검사물의 단자와 결합된 접촉 부분에 마련된 접속부를 구비하여서 접속부를 통해 단자와 접촉부를 선택적으로 도통시키는 선택적 도전성 기판을 포함하는 검사 지그가 마련된다.
이상에서 제시한 설명으로부터 명확히 알 수 있는 바와 같이, 본 발명에 따른 검사 지그에 의하면, 지지 부재는 피검사물의 누름 표면부에 대하여 누름 부재에 의해 압력을 균일하게 가할 때 인쇄 회로 기판 상에 배열된 피검사물의 누름 표면부에 대해 실질적으로 직각인 방향을 따라 누름 부재의 접촉부가 누름 표면부를 향해 이동하고 또한 누름 표면부로부터 멀리 이동할 수 있게 누름 부재를 지지하고 그리고 슬라이드 부재를 지지한다. 슬라이드 부재는 접촉부가 피검사물의 누름 표면부에 대해 누름 상태와 해제 상태로 선택적으로 배치되도록 누름 부재의 접촉부에 대응하는 부분의 양 단부에서 피검사물의 누름 표면부에 실질적으로 평행한 방향을 따라 이동 가능하게 지지된다. 따라서, 원치 않는 전단력이 반도체 소자의 각각의 단자와 인쇄 회로 기판의 단자의 접촉면에 작용하지 않음으로써, 반도체 소자의 각각의 단자 상에 균일한 압력을 인가하도록 한다.
한편, 인쇄 회로 기판의 접촉부와 피검사물의 단자 사이에 배치된 선택적 도전성 인쇄 회로 기판이 피검사물의 단자에 대응하는 접속부를 갖고 접속부를 통해 단자 및 접촉부를 선택적으로 도전시킬 때, 고밀도를 배열된 단자를 갖는 반도체 소자에 대해서도 시험이 용이하게 수행될 수 있다.
더욱이, 누름 부재의 접촉부가 피검사물의 누름 표면부와 접촉할 때, 누름 부재의 접촉부에서의 압력을 제한하는 압력 제한부가 누름 부재에 대향하여 배치된다. 따라서, 허용 가능한 범위의 압력이 반도체 소자의 각각의 단자에 균일하게 인가될 수 있다.
그리고 나서, 인쇄 회로 기판의 접촉부와 피검사물의 단자 사이에 배열된 선택적 도전성 인쇄 회로 기판에는 인쇄 회로 기판의 접촉부와 피검사물의 단자에 대응하는 접촉부가 마련되고, 결합부를 갖는 접촉부는 피검사물의 단자와 결합되게 된다. 단자와 접촉부는 접속 부분을 통해 선택적으로 도전되므로, 기판의 단자에 대한 반도체 소자의 각각의 단자의 위치 결정이 용이하게 수행될 수 있다. 이와 관련하여, 고밀도로 배열된 단자를 갖는 반도체 소자에 대해서도 시험이 용이하게 수행될 수 있다.
본 발명의 상기 및 기타 다른 목적, 효과, 특징 및 이점은 이하에서 첨부 도면과 관련하여 설명하는 실시예에 대한 설명으로부터 더욱 명확해질 것이다.
도2는 본 발명에 따른 검사 지그의 제1 실시예의 구성을 전반적으로 도시한다. 도2에서, 검사 지그의 제1 실시예는 소정 시험 전압이 인가되고 피검사물로부터의 단락 등을 나타내는 비정상 검출 신호를 전송하는 입/출력부(20A)를 갖는 인쇄 회로 기판(20)과, 피검사물로서의 반도체 소자가 내부에 장착되는 리셉터클 챔버를 갖고 인쇄 회로 기판(20) 상에서 모든 방향으로 소정 위치에 배열된 복수 개의 피검사물 리셉터클 부재(22)로 구성된다.
도1에 도시된 바와 같이, 피검사물로서의 반도체 소자(24)는 복수 개의 반도체 집적 회로가 형성된 웨이퍼를 예컨대 다이싱(dicing) 공정에 의해 분할함으로써 얻어진 대체로 정사각형인 칩이다. 반도체 소자(24)에서, 후술되는 선택적 도전성 기판(34)에 대향한 표면 상에는, 선택적 도전성 기판(34)의 단자 부분과 접속되는 복수 개의 전극이 전체 외주를 따라 형성된다.
도1에 도시된 바와 같이, 피검사물 리셉터클 부재(22)는 인쇄 회로 기판(20)의 각각의 단자 부분에 각각 접속된 입/출력 단자 부분(36A)을 갖고 인쇄 회로 기판(20)의 소정 위치에 배열된 기부(36)와, 기부(36)의 상부 부분에 형성된 리세스부(36a) 내에 배열된 기판 부분(35)의 입/출력 단자 부분(36A)과 반도체 소자(24)의 각각의 전극을 선택적으로 도전시키는 선택적 도전성 기판(34)과, 반도체 소자(24)의 각각의 전극을 선택적 도전성 기판(34)의 단자 부분에 대하여 위치 결정하고 이와 관련하여 반도체 소자(24)를 수납하기 위하여 선택적 도전성 기판(34)의 상부면과 기부(36)의 상부 모서리 부분 상에 장착된 위치 결정 부재(32)와, 위치 결정 부재에 대향하여 위치 결정 부재(32) 위에 배열되고 반도체 소자(24)의 각각의 전극을 선택적 도전성 기판(34)의 단자 부분에 대해 누르는 누름 본체(38)를 가지며 위치 결정 부재(32)를 향해 그리고 위치 결정 부재(32)로부터 선택적으로 이동 가능한 누름 본체 지지부(28)와, 반도체 소자(24)를 누르는 누름 상태와 반도체 소자(24)로부터 멀리 이동되는 누름 해제 상태 사이에서 누름 본체 지지부(28)의 누름 본체(38)를 선택적으로 배치시키는 슬라이드 부재(26)로 구성된다.
예컨대 황동, 베릴륨, 구리 또는 금으로 형성된 입/출력 단자 부분(36A)의 일 단부는 도4에 도시된 바와 같이 기부(36)의 리세스부(36a) 내에 마련된 기판 부분(35)의 표면부에 도달한다. 입/출력 단자 부분(36A)은 리세스부(36a)의 전체 외주 모서리 부분을 둘러싸도록 마련된다. 입/출력 단자 부분(36A)의 각각의 단자는 예컨대 약 1.7 mm의 설정된 상호 간격으로 모든 방향으로 배열된다.
한편, 기판 부분(35)의 중앙 부분에서, 선택적 도전성 기판(34)의 단자 부분과 접촉하는 전극 군(35B)은 도4에 도시된 바와 같이 선택적 도전성 기판(34)의 단자 부분에 대응하여 마련된다. 전극 군(35)에서의 각각의 전극은 도시되지 않은 도전체를 통해 각각의 입/출력 단자 부분(36A)에 접속된다. 이에 의해, 입/출력 단자 부분(36A)으로부터의 신호는 전극 군(35)을 통해 선택적 도전성 기판(34)의 단자 부분(34a)에 공급된다. 선택적 도전성 기판(34)의 단자 부분(34a)으로부터의 신호는 전극 군(35)을 통해 입/출력 단자 부분(36A)으로 전송된다.
기판 부분(35)의 4개의 코너 상에는, 후술되는 위치 결정 부재(32)의 위치를 구속하고 이와 관련하여 누름 본체 지지 부분(28)의 이동을 안내하는 지지축(30)이 마련된다. 원통형 지지축(30)은 도1에 도시된 바와 같이, 기부(36)에 고정된 안내부(30a)와, 슬라이드 부재(26)와 선택적으로 결합되는 결합부(30c)와, 안내부(30a) 및 결합부(30c)를 연결하는 연결부(30b)로 구성된다. 연결부(30b)의 직경은 안내부(30a) 및 결합부(30c)의 직경보다 작게 된다.
수지 재료로 박판 형태로 형성된 선택적 도전성 기판(34) 상의 대체로 중앙 부분에는, 누르는 것에 의해 선택적으로 도전되는 단자 부분(34a)이 반도체 소자(24)의 전극 및 기부(36)의 전극 군(36B)에 대향되게 배열된다.
선택적 도전성 기판(34)의 단자 부분(34a)은 예컨대 실리콘 고무 및 금속 입자로 구성된 복합 재료 등의 복합 도전성 재료로 형성된다. 복합 도전성 재료로서, 이방성 도전 고무가 사용된다. 이방성 도전 고무는 두께 방향으로 도전성을 갖지만 평면을 따른 방향으로는 도전성을 갖지 않는다. 또한, 절연성을 갖는 고무 내에 도전성 부분이 분산된 분산형과, 이방성 도전 고무 내에 부분적으로 복수 개의 도전성 부분이 국부적으로 집중된 편재형(localized type)이 있다. 어떠한 종류의 이방성 도전 고무도 채용될 수 있다. 단자(34a)를 이러한 이방성 도전 고무로 형성함으로써, 접속 실패의 발생을 방지하기 위하여 반도체 소자(24)의 각각의 단자와 단자 부분(34a) 사이에 면접촉이 이루어진다. 이와 관련하여, 반도체 소자(24)의 전극과의 접촉으로 인한 손상이 성공적으로 방지될 수 있다.
도전성 부분은 전기 도전성을 갖는 도전성 입자에 의해 형성된다.
도전성 입자는 철, 니켈, 코발트, 알루미늄, 구리 및 이들 중 2 이상의 합금 또는 성분 금속 입자 등의 금속 입자와, 카본 블랙과, 철 형태의 휘스커(whisker)(크리스탈 휘스커)와, 길이가 짧은 섬유 형태의 강자성 금속으로 형성된다. 카본 블랙, 철, 니켈 및 구리가 경제성 및 전기 도전성 측면에서 양호하다. 특히 양호한 도전성 입자는 금, 은, 구리, 주석, 팔라듐, 로듐, 아연 및 크롬 중에서 선택된 적어도 하나의 금속에 의해 피복된 표면을 갖는 니켈 입자이다. 또한, 도전성 입자는 비자성 금속 입자, 또는 유리 비드, 중합체 입자 등과 같은 무기 입자의 표면을 철, 니켈, 코발트 등으로부터 선택된 재료로 도금함으로써 형성된다.
금으로 도금된 표면을 갖는 니켈 입자인 도전성 입자는 무전해 도금(화학 도금) 등에 의해 니켈 입자에 도금함으로써 마련된다. 도금 공정에 의해 마련된 니켈 입자의 층 두께는 양호하게는 예컨대 1000 옹스트롬 이상이다. 한편, 소정 개수의 도전성 입자에 대해 요구되는 도금 비율은 1 중량% 이상이고, 양호하게는 2 내지 10 중량%이며, 더욱 양호하게는 3 내지 7 중량%의 범위에 있다. 또한, 실리콘 고무가 이방성 도전 고무로서 사용될 때, 도전성 입자에서 실레인형 결합제(silane type coupling agent)의 피복 비율은 5% 이상이 되고, 바람직하게는 20 내지 100%가 된다.
도전성 입자의 결정립 크기(D)는 예컨대 1 내지 1000(μm)이고, 바람직하게는 5 내지 100(μm)이다. 도전성 입자의 결정립 직경의 분포(결정립 크기 Dw/Dn)는 1 내지 10이고, 더욱 양호하게는 1.1 내지 4이다.
구 형상 또는 별 형상으로 형성되고 전술된 범위 내의 결정립 크기를 갖는 도전성 입자를 사용함으로써, 도전성 입자에 의해 생성된 선택적 도전성 기판(34)의 도전성 부분에서 충분한 전기 접촉이 얻어질 수 있다.
도전성 입자는 고무형 중합체 100 중량부에 대하여 30 내지 1000 중량부의 범위 내에 있으며, 더욱 양호하게는 50 내지 750 중량부의 범위 내에 있다. 전술된 범위 내의 도전성 입자의 비율을 설정하는 이유는, 그 비율이 30 중량부보다 작은 경우에 눌러져 사용될 때 전기 저항치가 도전성 위치에서 충분히 낮아질 수 없어서 만족스러운 접속 기능을 성취할 수 없다는 것과, 비율이 1000 중량부를 초과하는 경우에 도전성 부분이 경화되어서 너무 깨지기 쉬워 사용할 수 없다는 것이다.
절연성을 갖는 고무로서, 실리콘 고무는 성형 시의 처리성 및 전기적 성질 측면에서 바람직하다.
실리콘 고무로는 가교 결합 또는 농축 액체 실리콘 고무가 바람직하다. 예를 들어, 액체 실리콘 고무로는 디메틸 실리콘 천연 고무, 메틸 페닐 비닐 실리콘 고무 등이 있다. 액체 실리콘 고무의 바람직한 점성은 10-1 (s) 변형률 속도에서 105 (P) 이하이다. 액체 실리콘 고무는 농축형, 첨가 중합형, 비닐기형, 및 수산기 함유형 중 임의의 것일 수 있다는 사실을 주목해야 한다. 중합체와 같은 고무의 분자량(표준 폴리스티렌으로 변환된 중량 평균 분자량)은 10000 내지 40000의 범위 내에 있으며, 고무형 중합체 조성물의 분자량 분포 지수(표준 폴리스티렌으로 변환된 평균 분자량과 표준 폴리스티렌으로 변환된 갯수 평균 분자량의 비)는 얻어진 선택적 도전성 기판(34)의 열 저항을 감안해서 2 이하가 바람직하다.
전기 절연 특성을 갖는 고무형 중합체로서의 실리콘 고무 이외에도, 예를 들어 선택적 도전성 기판(34)의 제조 시에는 액체 상태이거나 유동 가능한 특성이 있으며 상온에서는 액체 상태이고 가열에 의해 경화될 때는 고체 상태 고무로 되는 임의의 재료를 사용할 수 있다. 한편, 연성 액체 에폭시 수지, 열가소성 엘라스토머, 열가소성 연성 수지 등과 같이, 상온에서는 고체 상태이고 선택적 도전성 기판(34)의 제조 시에 액화되며, 완성된 선택적 도전성 기판(34)을 얻었을 때에는 고체 상태인 수지 재료를 사용하는 것도 가능하다. 더욱이, 완제품으로서의 선택적 도전성 기판(34)을 얻었을 때, 열 저항 및 내구성을 감안해서 가교 결합 구조를 갖는 절연 구조가 요구된다.
실리콘 고무 외의 고무형 중합체의 재료로는, 폴리부타디엔, 천연 고무, 폴리이소프렌, SBR, NBR 등과 같은 공액 디엔형 고무와 그 수소 첨가 재료, 스티렌부타디엔형 고무, 스티렌부타디엔 블록 공중합체, 스티렌이소프렌 블록 공중합체 등과 같은 블록 공중합체 및 그 수소 첨가 재료, 클로로프렌, 플루오린형 고무, 우레탄 고무, 폴리에스테르형 고무, 에피클로로하이드린 고무, 에틸렌 프로필렌 공중합체, 에틸렌 프로필렌디엔 공중합체, 연성 에폭시 수지 등이 사용될 수 있다.
전술한 고무형 중합체 속에는, 실리카 분말, 아교질 실리카, 에어로겔 실리카, 알루미나 등과 같은 무기 충전재가 필요에 따라 함유될 수 있다. 그러한 무기 충전재를 함유함으로써, 선택적 도전성 기판(34)의 비경화 상태에서도 요변성이 확실히 유지될 수 있으며 점성이 높아진다. 더욱이, 도전성 입자의 분산 안정성이 향상될 수 있으며, 경화 후의 선택적 도전성 기판(34)의 강도가 향상될 수 있다.
비교적 대량의 무기 충전재가 사용되면, 선택적 도전성 기판(34)은 취성이 생기기 쉽다. 따라서, 선택적 도전성 기판(34)의 조성은 25℃에서 100000 내지 300000 (cp)의 범위 내가 바람직하다.
한편, 전술한 고무형 중합체의 제조 시에 경화용의 촉매 경화제가 함유될 수 있다. 그러한 촉매 경화제는 저장 안정성과 성분들의 혼합 시에 촉매의 국부적인 집중 방지를 감안해서 고무형 중합체에 사전에 혼합되는 것이 바람직하다. 한편, 촉매 경화제의 사용량은 실제 경화 속도를 감안해서 적절한 양으로 설정된다. 이때, 경화 속도는 아미노기를 함유한 실록산, 수산기를 함유한 실록산 등과 같은 하이드로실리화(hydrosilylation) 반응 제어제를 부가적으로 사용함으로써 제어될 수 있다.
촉매 경화제로는, 예를 들어 유기 과산화물, 지방 아조 화합물 등이 바람직하다.
유기 과산화물로는, 예를 들어 벤조일 과산화물, 비스디씨클로벤조일 과산화물, 디큐밀 과산화물, 디테르티아리 부틸 과산화물 등이 바람직하다. 그리고, 지방 아조 화합물로는 아조 비시소부티로니트릴이 바람직하다.
수소 첨가 촉매로는, 염화백금산 및 그 염, 백금 불포화기를 함유한 실록산 복합체, 비닐 실록산 및 백금 복합체, 백금 및 1, 3-디비닐 테트라메틸 디실록산 복합체, 3유기 인화 수소 또는 인산염 및 백금 복합체, 아세틸아세톤 백금 킬레이트 복합체, 사이클린 디엔 및 백금 복합체가 바람직하다.
하나의 선택적 도전성 기판(34)이 전술한 예의 각 기부(36)에 대해 제공되고 있지만 본 발명은 도시된 실시예로 한정되지 않는다. 각각의 기부(36)들이 상호 접속되어 있는 상태 하에서, 선택적 도전성 기판(34)은 복수의 기부(46) 위에 걸쳐져 제공될 수 있다.
도4에 도시된 바와 같이, 선택적 도전성 기판(34)의 4개 코너부에는 지지 축(30)의 안내부(30a)가 수납되는 관통 구멍(34b)이 제공된다. 지지 축(30)에 의해 선택적 도전성 기판(34)의 위치를 구속함으로써, 기판부(35)의 전극 군(35B)에 대한 선택적 도전성 기판(34)의 단자부(34a)의 위치 결정이 적절하게 수행될 수 있다.
선택적 도전성 기판(34)의 상면부 상에 장착된 위치 결정 부재(32)에는 도1에 도시된 중심부에서 반도체 소자(24)를 수납하는 사실상 장방형인 개방부(32a)가 제공된다. 개방부(32a)는 개방부(32a)의 주위 모서리부와 반도체 소자(24)의 외주부 사이에 간극을 형성한 채로 반도체 소자(24)를 내부에 수용하도록 형성된다. 한편, 위치 결정 부재(32)의 4개 코너부에는, 지지 축(30)의 안내부(30a)와 결합하는 관통 구멍(32b)이 선택적 도전성 기판(34)의 관통 구멍(34b)에 대응해서 제공된다.
이에 의해, 반도체 소자(24)의 전극들은 선택적 도전성 기판(34)의 단자부(34a)에 대해 적절하게 위치 결정될 수 있다.
도1에 도시된 바와 같이, 누름 본체 지지부(28)는 서로에 대해 상호 평행한 상면부 및 하면부를 갖는다. 위치 결정 부재(32)의 개방부(32a)에 대응하는 누름 본체 지지부(28)의 하면부의 한 위치에는, 누름 본체(38)가 수납되게 되는 리세스(28d)가 제공된다. 한편, 누름 본체 지지부(28)의 상면부 상에는, 소정 깊이를 갖는 리세스부(28a)가 형성된다. 리세스부(28a)의 하부 상에는 누름 본체(38)를 리세스(28d) 내에 고정하는 나사(BS1)를 삽입하기 위한 관통 개구(28e)가 형성된다. 누름 본체(38)는 나사(BS1)와 결합되는 암나사부를 갖는다. 이에 의해, 누름 본체(38)는 나사(BS1)에 의해 누름 본체 지지부(28)에 고정된다. 누름 본체(38)는 탄성 재료로 형성된다. 한편, 누름 본체(38)는 이것이 가압을 위해 반도체 소자(24)의 상면과 접촉될 때 도1의 실선으로 도시된 드럼형으로 변형되며, 누름력이 해제될 때 도1에 2점 쇄선으로 도시된 초기 상태로 복원된다.
누름 본체(38)의 4개 코너부에는, 지지 축(30)이 활주 가능하게 결합되는 관통 구멍(28b)이 제공된다. 한편, 상호 대향한 관통 구멍(28b)들 사이에는 나사(BS1)의 수나사부와 결합되는 암나사부(28c)가 도1 및 도3에 도시된 바와 같이 상호 대향해서 제공된다.
누름 본체 지지부(28)의 상면부 상에는 도1 및 도3의 횡방향으로 소정 거리 내에서 활주하는 슬라이드 부재(26)가 제공된다. 슬라이드 부재(26)는 헤드(head) 저항 플라스틱 재료로서 PPS 수지 또는 PES(폴리에틸렌 설폰) 수지, PEI(폴리에틸렌 이미드) 수지로 이루어진 평판형으로 형성된다. 슬라이드 부재(26)에는, 도3의 횡방향으로 연장된 긴 구멍(26d)이 누름 본체 지지부(28)의 각각의 암나사부(28c)에 대응하여 각각 제공된다. 긴 구멍(26d)의 주위 모서리부에는, 나사(BS2)의 헤드가 활주 가능하게 결합되는 단차부(26e)가 제공된다. 한편, 슬라이드 부재(26)에는 각 지지 축(30)의 결합부(30c)에 대응하는 결합 구멍(40)이 긴 구멍(26d) 각각에 대해 사실상 평행하게 마련된다.
도3에 도시된 바와 같이, 결합 구멍(40)은, 지지 축(30)의 결합부(30c)가 수납되는 긴 구멍(40a)과, 지지 축(30)의 연결부(30b)가 삽입되고 지지 축(30)의 결합부(30c)를 보유하는 결합편(40c)으로 구성된다.
결합편(40c)의 일 단부 측에는, 지지 축(30)의 결합부(30c)가 삽입되는 관통 구멍(40d)이 제공된다. 결합편(40c)은 관통 구멍(40d)의 주위 모서리부와 연속해서 형성된다.
결합편(40c)은 도3에서 실선으로 도시한 바와 같이 슬라이드 부재(26)의 횡방향으로의 운동 방향을 구속하고, 이와 함께 누름 본체(38)의 탄성력의 편의력에 의해 위치 결정 부재(32)와 기부(36)에 대해 누름 본체 지지부(28)를 고정시킨다. 이 때, 반도체 소자(24)는 누름 본체(38)에 의해 하방으로 함몰된다.
한편, 도1의 2점 쇄선으로 도시된 바와 같이, 슬라이드 부재(26)가 이동되어 지지 축(30)의 연결부(30b)를 절결부(40b)로부터 해제된 상태로 하고 관통 구멍(40d) 내에 배치되게 되면, 슬라이드 부재(26) 및 누름 본체 지지부(28)는 누름 본체(38)의 복원력을 기초로 한 편의력에 의해 도1의 이점 쇄선으로 도시된 위치로 상승된다. 이에 의해, 슬라이드 부재(26) 및 누름 본체 지지부(28)는 위치 결정 부재(32) 및 기부(36)에 대해 이격되어 이동됨으로써 해제 상태로 된다.
그와 같은 구조에 있어서, 먼저 슬라이드 부재(26) 및 누름 본체 지지부(28)가 위치 결정 부재(32) 및 기부(36)로부터 이격되어 위치되어 있는 상태 하에서 반도체 소자(24)의 검사를 수행할 시에, 반도체 소자(24)는 도1에 도시된 바와 같이 위치 결정 부재(32)의 개방부(32a) 내에서 그 외주와 결합해서 위치 결정되면서 선택적 도전성 기판(34) 상에 장착된다. 이 때, 반도체 소자(24)의 각 전극은 선택적 도전성 기판(34)의 각 단자부(34a)와 각각 접촉된다.
다음은, 누름 본체 지지부(28)의 누름 본체(38)가 반도체 소자(24)에 대향해서 반도체 소자의 상부에 배열되어 있는 상태 하에서, 누름 본체 지지부(28)는 각각의 지지 축(30)에 의해 안내된다. 누름 본체 지지부(28)를 각 지지 축(30)에 의해 안내하면서 하방 이동시킴으로써, 누름 본체 지지부(28)의 누름 본체(38)의 선단부는 반도체 소자(24)의 상면과 접촉하고, 누름 본체 지지부(28)는 도1의 이점 쇄선으로 도시된 바와 같이 위치 결정 부재(32)와 대향되게 배열된다.
계속해서, 슬라이드 부재(26)가 지지 축(30)에 의해 안내되는 동안에, 슬라이드 부재(26)는 하방으로 함몰되어 슬라이드 부재(26)를 누름 본체 지지부(28)의 상면 상에서 도1의 이점 쇄선으로 도시된 위치에서 도1의 실선으로 도시된 위치로 활주시킨다. 이에 의해, 슬라이드 부재(26)의 각 결합편(40c)은 각 지지 축(30)의 연결부(30b)와 결합된다. 슬라이드 부재(26)는 누름 본체(38)의 탄성력에 따라 달라지는 지지 축(30)의 결합부(30c) 간의 상호 마찰력에 의해 누름 본체 지지부(28) 상에 유지된다. 이 때, 반도체 소자(24)의 전극들은 소정 압력 하에서 선택적 도전성 기판(34)의 각각의 단자부(34a)와 접촉된 상태로 유지된다.
이에 따라, 반도체 소자(24)를 위치 결정 부재(32)의 개방부(32a) 내로 장착하는 과정에서부터 반도체 소자(24)의 전극들을 선택적 도전성 기판(34)의 각각의 단자부(34a)로 가압하는 과정으로의 순차적인 과정에서 누름 본체 지지부(28)는 각각의 지지 축(30)에 의해 안내되면서 반도체 소자(24)의 각각의 전극에 대해서 사실상 수직한 방향을 따라 균일하게 함몰된다. 또한, 슬라이드 부재(26)는 슬라이드 부재(26)의 각각의 결합편(40c)을 지지 축(30)의 각각의 결합부(30c)와 활주 가능하게 결합시키도록 누름 본체 지지부(28)의 상면부 상에 활주 가능하게 접촉된다. 따라서, 반도체 소자(24)의 각각의 전극과 선택적 도전성 기판(34)의 각각의 단자부(34a) 사이에 소망하지 않는 전단력이 작용하지 않을 수 있다. 그 결과, 선택적 도전성 기판(34)의 각각의 단자부(34a)와 반도체 소자(24)의 전극의 손상을 피할 수 있다.
한편, 균일한 압력이 반도체 소자(24)의 상면에 작용하기 때문에 반도체 소자(24)의 각각의 전극을 거쳐서 선택적 도전성 기판(34)의 각각의 단자부(34a)에 누름력이 균일하게 가해진다. 그 결과, 반도체 소자(24)의 각각의 전극과 선택적 도전성 기판(34)의 각각의 단자부(34a), 및 기판(35)의 입출력 단자부(36A)가 선택적으로 연통될 수 있다. 한편, 이방성 도전 고무로 형성된 단자를 갖는 선택적 도전성 기판(34)을 채용함으로써, 반도체 소자가 고밀도로 배열된 단자들을 갖는 경우에도 검사가 용이하게 수행될 수 있다.
그 다음, 소정 분위기 하에서 시험 전압이 인쇄 회로 기판(20)의 입출력부(20A)를 거쳐 공급되고 시험이 수행된다. 한편, 입출력부(20A)로부터 얻어진 출력 신호를 기초로 해서, 반도체 소자(24)의 잠재적인 결함이 도시하지 않은 진단 기기에 의해 판단될 수 있다.
도5는 본 발명에 따른 검사 지그의 제2 실시예를 도시하고 있다.
도5에 도시된 실시예에 있어서, 도1에 도시된 실시예에서 탄성 재료로 형성된 누름 본체(38) 대신에 누름 본체(50)가 헤드 저항 플라스틱 재료 또는 알루미늄 합금 재료로서 PPS 수지, PES(폴리에틸렌 설폰) 수지, PEI(폴리에틸렌 이미드) 수지로 형성된다. 또한, 판 스프링(52)이 누름 본체(50)를 소정 압력으로 하방으로 편의시키기 위해 누름 본체 지지부(28)의 리세스부(28a) 내에 제공된다. 도5 및 후속 실시예에 있어서 도1의 실시예에서 도시된 것과 동일한 부재는 동일한 참조 부호로 나타내고 있고, 개시 내용이 본 발명을 명료하게 이해할 수 있도록 하기에 충분히 간단하게 유지될 수 있도록 하기 위해 반복되는 개시는 피한다는 점을 주지해야 한다.
이와 같은 구성에 의하면, 먼저 슬라이드 부재(26) 및 누름 본체 지지부(28)가 위치 결정 부재(32) 및 기부(36)로부터 이격되어 위치되어 있는 상태 하에서 반도체 소자(24)의 검사를 수행할 시에, 반도체 소자(24)는 도5에 도시된 바와 같이 위치 결정 부재(32)의 개방부(32a) 내에서 그 외주와 결합해서 위치 결정되면서 선택적 도전성 기판(34) 상에 장착된다. 이 때, 반도체 소자(24)의 각 전극은 선택적 도전성 기판(34)의 각 단자부(34a)와 각각 접촉된다.
다음은, 누름 본체 지지부(28)의 누름 본체(50)가 반도체 소자(24)에 대향해서 반도체 소자의 상부에 배열되어 있는 상태 하에서, 누름 본체 지지부(28)는 각각의 지지 축(30)에 의해 안내된다. 누름 본체 지지부(28)를 각 지지 축(30)에 의해 안내하면서 하방 이동시킴으로써, 누름 본체 지지부(28)의 누름 본체(50)의 선단부는 반도체 소자(24)의 상면과 접촉하고, 누름 본체 지지부(28)는 도5의 이점 쇄선으로 도시된 바와 같이 위치 결정 부재(32)와 대향되게 배열된다.
계속해서, 슬라이드 부재(26)가 지지 축(30)에 의해 안내되는 동안에, 슬라이드 부재(26)는 판 스프링(52)의 편의력에 대항해서 하방으로 함몰되어 슬라이드 부재(26)를 도5의 이점 쇄선으로 도시된 위치에서 도5의 실선으로 도시된 위치로 활주시킨다. 이에 의해, 슬라이드 부재(26)의 각 결합편(40c)은 각 지지 축(30)의 연결부(30b)와 결합된다. 슬라이드 부재(26)는 지지 축(30)의 결합부(30c)와 판 스프링(52)의 탄성력에 따라 좌우되는 것 사이의 상호 마찰력에 의해 누름 본체 지지부(28) 상에 유지된다. 이 때, 반도체 소자(24)의 전극들은 판 스프링(52)의 휨 정도에 따라 좌우되는 소정 압력 하에서 선택적 도전성 기판(34)의 각각의 단자부(34a)와 접촉된 상태로 유지된다.
이에 따라, 상술한 제1 실시예와 유사한 효과가 제2 실시예에 의해 달성될 수 있다. 또한, 도5에서 누름 본체(50)는 비교적 높은 내구성을 갖는 재료로 형성되고 판 스프링(52)이 반도체 소자(24)를 함몰시키기 위해 제공되기 때문에 검사 지그의 내구성이 향상될 수 있다.
전술한 제1 및 제2 실시예에 있어서, 슬라이드 부재(26)는 도1 및 도5에서의 횡방향으로의 왕복 운동에 의해 지지 축(30)의 결합부(30c)에 대해 선택적으로 결합 상태 및 해제 상태로 되도록 구성된다는 사실에 주목해야 한다. 그러나, 그러한 구조가 필수적인 것은 아니다. 예를 들어, 슬라이드 부재(26) 내의 지지 축(30)의 결합부(30c)에 대응하는 원호형의 긴 구멍을 제공함으로써, 슬라이드 부재(26)는 이 슬라이드 부재(26)를 전후 방향으로 선회시켜 지지 축(30)의 결합부(30c)에 대해 선택적으로 결합 및 해제 상태로 되도록 구성될 수 있다.
한편, 슬라이드 부재(26) 상에는 위치 결정 부재(32)의 개방부(32a)에서의 검사 하에서 물체를 장착하기 위한 절결부 또는 개방부가 제공될 수 있다는 사실을 주목해야 한다.
도6은 본 발명에 따른 검사 지그의 제3 실시예를 도시하고 있다.
검사를 받고 있는 물체로서의 반도체 소자(60)는 예를 들어 표면 장착형 베어 칩(bear chip)이다. 반도체 소자(60)에 있어서, 후술할 선택적 도전성 기판(34)에 대향하는 표면에는 전면에 걸쳐 선택적 도전성 기판(34)의 단자부에 접속되게 되는 복수의 융기(bump)형 전극이 형성된다.
도6에 도시된 바와 같이, 선택적 도전성 기판(34)의 상면부 상에 장착된 위치 결정 부재(56) 상에는 반도체 소자(60)를 수납하는 사실상 장방형 형상의 개방부(56a)가 중심부에 제공된다. 개방부(56a)는 반도체 소자(60)가 반도체 소자(60)의 주위 모서리부와 외주부 사이에 소정 간격을 유지한 채로 결합될 수 있도록 형성된다. 한편, 위치 결정 부재(56)의 4개 코너부에는, 지지 축(30)의 안내부(30a)와 결합하는 관통 구멍(32b)이 선택적 도전성 기판(34)의 관통 구멍(34b)에 대응해서 제공된다.
이에 의해, 선택적 도전성 기판(34)의 단자부(34a)에 대한 위치 결정 부재(56)의 위치 결정이 수행되며, 이와 함께 반도체 소자(60)의 전극들이 선택적 도전성 기판(34)의 단자부(34a)에 대해 적절하게 위치 결정될 수 있다.
더욱이, 개방부(56a)의 주위 모서리부 상에는, 후술할 누름 본체(58)의 선단부에 의해 접촉되는 하면을 갖는 리세스부(56c)가 누름력 구속부로서 형성된다.
도7에 도시된 바와 같이, 리세스부(56c)의 깊이는 반도체 소자(60)의 개방부(56a) 내로의 장착 시에 리세스부(56c)로부터 돌출하는 반도체 소자(60)의 상면부의 위치와 리세스부(56c)의 하면부의 위치 사이의 단차, 즉 누름량이 선택적 도전성 기판(34)의 단자부(34a)의 두께에 대해 10 내지 60％의 범위, 바람직하게는 10 내지 30％의 범위 내에 있도록 설정된다.
전술한 범위로 설정된 누름량(Hp)의 범위는 선택적 도전성 기판(34)의 단자부(34a)를 형성하는 이방성 도전 고무의 저항치(R)의 특성을 기초로 해서 결정된다.
이방성의 도전 고무가 소정 압력으로 압축될 때, 저항치(R)는 변형률(ε)이 소정의 특성 곡선에 따라 10％에 도달할 때까지 값(Ra)으로 신속하게 저하된다. 한편, 저항치(R)가 값(Ra)보다 큰 값(Rb)이 될 때 변형률(ε)은 예를 들어 10％ 내지 60％ 증대된다. 더욱이, 저항치(R)는 변형률(ε)이 60％ 이상으로 증대되면 값(Rb)보다 더 크게 증대되는 경향이 있다.
이에 따라, 누름량(Hp)은 단자부(34a)의 이방성 도전 고무의 저항치(R)가 비교적 안정된 값이 되도록 선택적 도전성 기판(34)의 단자부(34a)의 두께에 대해 0 내지 60％의 범위 내로 설정된다.
한편, 그와 같은 범위 내로 누름량(Hp)을 설정함으로써 이방성 도전 고무의 내구성이 비교적 큰 변형을 야기시키지 않고 확실하게 얻어진다.
도6에 도시된 바와 같이, 누름 본체 지지부(54)는 서로에 대해 상호 평행한 상면부 및 하면부를 갖는다. 위치 결정 부재(56)의 개방부(56a)에 대응하는 누름 본체 지지부(54)의 하면부의 위치에서, 누름 본체(58)의 상단부가 고정되는 리세스(58d)가 제공된다. 한편, 누름 본체 지지부(54)의 상부에는 소정 깊이를 갖는 리세스부(54a)가 형성된다. 리세스부(54a)의 하부에는 누름 본체(58)의 상단부를 리세스(58d) 내에 고정시키는 나사(BS1)를 삽입하기 위한 관통 개구(54e)가 형성된다. 누름 본체(58)는 나사(BS1)의 수나사부와 결합되는 암나사부(58a)를 갖는다. 이에 의해, 누름 본체(58)의 상단부는 나사(BS1)에 의해 누름 본체 지지부(54)에 고정된다. 누름 본체(58)는 고무 재료와 같은 탄성 재료로 형성된다.
누름 본체 지지부(54)의 4개 코너부 상에는, 지지 축(40)이 활주 가능하게 결합되는 관통 구멍(54b)이 제공된다. 한편, 상호 대향한 관통 구멍(54b) 사이에는, 나사(BS2)의 수나사부와 결합되는 암나사부가 상호 대향해서 제공된다.
누름 본체 지지부(54)의 상면부 상에는, 도6의 횡방향으로 소정 거리 내에서 활주하는 슬라이드 부재(26)가 제공된다.
그와 같은 구조에 있어서, 먼저 슬라이드 부재(26) 및 누름 본체 지지부(54)가 도7에 도시된 바와 같이 위치 결정 부재(56) 및 기부(36)로부터 이격되어 위치되어 있는 상태 하에서 반도체 소자(60)의 검사를 수행할 시에, 반도체 소자(60)는 위치 결정 부재(56)의 개방부(56a) 내에서 그 외주와 결합해서 위치 결정되면서 선택적 도전성 기판(34) 상에 장착된다. 이 때, 반도체 소자(60)의 각 전극(60a)은 선택적 도전성 기판(34)의 각 단자부(34a)와 각각 접촉된다.
다음은, 누름 본체 지지부(54)의 누름 본체(58)가 반도체 소자(60)에 대향해서 반도체 소자의 상부에 배열되어 있는 상태 하에서, 누름 본체 지지부(54)는 각각의 지지 축(30)에 의해 안내된다. 누름 본체 지지부(54)를 각 지지 축(30)에 의해 안내하면서 하방 이동시킴으로써, 누름 본체 지지부(54)의 누름 본체(58)의 선단부는 반도체 소자(60)의 상면과 접촉하고, 누름 본체 지지부(54)는 위치 결정 부재(56)와 대향되게 배열된다.
계속해서, 슬라이드 부재(26)가 지지 축(30)에 의해 안내되는 동안에, 슬라이드 부재(26)는 하방으로 더욱 함몰되어 슬라이드 부재(26)를 누름 본체 지지부(54)의 상면 상에서 도6의 이점 쇄선으로 도시된 위치에서 도6의 실선으로 도시된 위치로 활주시킨다.
이에 의해, 슬라이드 부재(26)의 각 결합편(40c)은 도8에 도시된 바와 같이 각 지지 축(30)의 연결부(30b)와 결합된다.
슬라이드 부재(26)는 누름 본체(58)의 탄성력에 따라 달라지는 축(30)의 결합부(30c) 사이의 상호 마찰력에 의해 누름 본체 지지부(54) 상에 유지된다.
이 때, 누름 본체 지지부(54)의 하단면은 리세스부(56c)의 하면부 상에 접촉된다. 따라서, 반도체 소자(60)의 전극(60a)들은 소정 누름량(Hp)을 초과하는 크기로 함몰되지 않는다. 그 결과, 반도체 소자(60)의 전극(60a)은 소정의 적절한 허용 압력으로 선택적 도전성 기판(34)의 각각의 단자부(34a)에 대해 함몰된 상태로 유지된다.
반도체 소자(60)를 위치 결정 부재(56)의 개구부(56a) 내로 장착하는 것으로부터 선택적 반도체 소자(60)의 전극을 도전성 기판(34)의 각 단자 위치(34a)로 가압하는 것까지의 일련의 과정에서, 누름 본체 지지부(54)는 각 지지축(30)에 의해 안내됨에 따라 반도체 소자(60)의 각 전극에 대해 대체로 수직 방향을 따라 균일하게 눌러진다. 또한 슬라이드 부재(26)는 슬라이드 부재(26)의 각 결합편(40c)을 각 지지축(30)의 결합부(30c)와 활주 가능하게 결합시키기 위해 누름 본체 지지부(54)의 상면부 상에 활주 가능하게 접촉된다. 그러므로 바람직하지 않은 전단력이 반도체 소자(60)의 각 전극과 선택적 도전성 기판(34)의 각 단자부(34a) 사이에 작용할 수 없다. 그 결과 선택적 도전성 기판(34)의 각 단자부(34a)와 반도체 소자(60)의 전극(60a)의 손상이 방지될 수 있다.
한편 균일한 압력이 반도체 소자(60)의 상면 상에 작용하므로 누름력은 반도체 소자(60)의 각 전극(60a)을 통해 선택적 도전성 기판(34)의 각 단자부(34b)에 균일하게 인가된다. 그 결과 반도체 소자(60)의 각 전극(60a) 및 선택적 도전성 기판(34)의 각 단자부(34b)와, 기판(35)의 입/출력 단자부(36A)는 선택적으로 도통된다. 다른 한편 이방성 도전 고무로 형성된 단자부를 갖는 선택적 도전성 기판(34)의 채용에 의해, 고밀도로 배열된 반도체 소자에 대해서도 검사가 용이하게 수행될 수 있다.
도9 및 도10은 본 발명에 의한 검사 지그의 제4 실시예를 도시한다.
도9 및 도10에서 도6 내지 도8의 실시예에 도시된 것과 같은 부품들은 같은 참조 부호로 지시되고, 본 발명의 명확한 이해를 돕기에 충분하게 개시를 단순하게 유지하기 위해 중복 개시는 피하였음을 유의하라.
선택적 도전성 기판(34)의 상면부에 장착된 중간 부재(64)에, 도9에 도시된 바와 같이, 반도체 소자(60)를 수용하는 대체로 정사각형 형태의 리셉터클부(64a)가 그 중심부에 제공된다. 리셉터클부(64a)는 반도체 소자(60)가 그 주위 모서리부와 반도체 소자(60)의 외주연 사이에 소정의 간극을 한정하면서 그 안에 배열되는 방식으로 형성된다.
한편 중간 부재(64)의 4개 모서리에서 지지축(30)의 안내부(30a)와 결합하는 관통 구멍(64b)이 선택적 도전성 기판(62)의 관통 구멍(62b)에 대응하여 제공된다. 이에 의해 선택적 도전성 기판(62)에 대한 중간 부재(64)의 위치 결정이 수행된다.
또한 리셉터클부(64a)의 주위 모서리부 상에서 누름 본체(58)의 선단 단부에 의해 접촉되는 저면부를 갖는 만입부(64c)가 누름력 제한부로서 형성된다.
도9에 도시된 바와 같이, 만입부(64c)의 깊이는 개구부(64a)에서의 반도체 소자(60)의 장착 시에, 만입부(64c)의 저면부의 위치와 만입부(64c)로부터 돌출하는 반도체 소자(60)의 상면부의 위치 사이의 단, 즉 누름량(depression amount: Hp)이 선택적 도전성 기판(62)의 단자부(62a)의 두께에 대해 10 내지 60%, 바람직하게는 10 내지 30%의 범위가 되도록 설정된다. 누름량(Hp)을 전술한 범위 내로 설정하는 이유는 도6에 도시된 실시예와 관련하여 설명한 이유와 같다.
수재 재료의 박판 형태로 형성된 선택적 도전성 기판(62)의 대체로 중심부에서 눌림에 의해 도전성 상태로 선택적으로 배치되는 단자부(62a)들은 도9에 도시된 바와 같이, 반도체 소자(24)의 전극과 기판부(35)의 전극 군(35B)에 대응하도록 배열된다. 선택적 도전성 기판(62)의 4개 모서리에서 그것을 통해 중간 부재(64)의 돌출부가 지지축(30)의 안내부(30a)를 통해 연장되는 관통 구멍(62b)이 도9에 도시된 바와 같이 제공된다.
이에 의해 지지축(30)에 의한 선택적 도전성 기판(62)의 위치의 제한과, 선택적 도전성 기판(62)에서 단자부(62a)의 기판부(35)의 전극 군(35B)에 대한 위치 결정이 적절하게 수행될 수 있다.
한편, 복수의 도전부(62p)를 포함하는 단자 위치(62a)의 각 도전부(62p) 내의 반도체 소자(60)의 전극(60a)에 대향하는 단부에는, 도11 및 도12에 확대 도시된 바와 같이 결합하의 부분으로서 대체로 구형의 만입부(62g)가 각 전극(60a)마다 각각 제공된다. 만입부(62g)의 곡선 반경은 예를 들어 전극(60a)의 곡선 반경보다 크게 설정된다. 한편 그 안에 전극(60g)이 수용되는 만입부(62g)의 결합부의 유효 깊이는 전극(60a)의 높이(Hd)의 5 내지 150%로 설정되고, 더 바람직하게는 전극(60a)의 높이의 40 내지 80%로 수용된다. 만입부(62g)의 유효 깊이가 전극(60a)의 높이(Hd)의 100 내지 150%에 설정될 때 누름력은 응력 집중에 의한 도전부(62p)의 손상을 성공적으로 방지하기 위해 도전부(62p)의 주연부에 분포되는 점을 주지해야 한다.
선택적 도전성 기판(62) 상에 장착된 반도체 소자(60)가 도9에 도시된 바와 같이 누름 본체(58)에 의해 눌리지 않을 때, 반도체 소자(60)의 전극(60a)의 선단과 만입부(62g)의 저면부는 도11에 도시된 바와 같이 접촉된다. 이 때 간극이 반도체 소자(60)에서 선택적 도전성 기판(62)의 상면부와 선택적 도전성 기판(62)의 상면부에 대향하는 하면부 사이에 형성된다.
한편 선택적 도전성 기판(62)에 장착된 반도체 소자(60)가 도10에 도시된 바와 같이 누름 본체(58)에 의해 눌릴 때, 반도체 소자(60)의 전극(60a)의 선단과 만입부(62g)의 저면부는 접촉되고 도전부(62p)는 압축된다. 이에 의해 도12에 도시된 바와 같이, 도전부(62p)는 기판부(35)의 접점(35a)과 도통된다. 이와 함께 반도체 소자(60)의 각 전극(60a)의 선단 및 만입부(62g)의 저면부 사이의 접촉 영역이 증가되어 단위 면적 당 면압을 감소시키므로 스트레인이 제한된다.
이와 같은 구성에서 반도체 소자(60)의 검사 수행 시에, 처음에 슬라이드 부재(26)와 누름 본체 지지부(54)가 도9에 도시된 바와 같이 기부(36)와 중간 부재(64)로부터 멀리 위치된 상태에서 반도체 소자(60)는 중간 부재(64)의 리셉터클부(64a)에 배열된 선택적 도전성 기판(62) 상에 장착된다. 이 때 반도체 소자(60)의 각 전극(60a)은 선택적 도전성 기판(62)의 각 단자부(62a)에 대응하는 각 도전부(62p)의 만입부(62g)와 각각 결합한다. 이에 의해 선택적 도전성 기판(62)의 단자부(62a)에 대한 반도체 소자(60)의 위치 결정이 정밀하게 수행될 수 있고, 각 도전부(62p)와 각 전극(60a)은 확실하게 접촉되다. 따라서 선택적 도전성 기판(62)의 단자부(62a)에 대한 반도체 소자(60)의 위치 결정은 성형 시에 반도체 소자(60)의 외부 셸부의 공차에 관계없이 용이하다.
다음에 누름 본체 지지부(54)의 누름 본체(58)가 반도체 소자(60) 위에서 그와 대향으로 배열된 상태에서 누름 본체 지지부(54)는 각 지지축(30)에 의해 안내된다. 각 지지축(30)에 의해 안내되는 대로의 누름 본체 지지부(54)의 하향 이동에 의해, 누름 본체 지지부(54)의 누름 본체(58)의 선단은 반도체 소자(60)의 상면과 접촉하고, 누름 본체 지지부(54)는 중간 부재(64)에 대향 배열된다.
이어서 슬라이드 부재(26)가 지지축(30)에 의해 안내되는 동안 슬라이드 부재(26)는 슬라이드 부재(26)를 누름 본체 지지부(54)의 상면부 상의 도10에서 실선으로 도시된 위치로 활주시키도록 하향으로 더 눌린다.
그러므로 도10에 도시된 바와 같이, 슬라이드 부재(26)의 각 결합편부(40c)는 각 지지축(30)의 연결부(30b)와 결합된다. 슬라이드 부재(26)는 누름 본체(58)의 탄성력에 따른 지지축(30)의 결합부(30c)의 상호 마찰력에 의해 누름 본체 지지부(54) 상에 지지된다.
이 때 누름 본체(58)의 하부 단부면은 만입부(64c)의 저면부 상에 접촉된다. 그러므로 반도체 소자(60)의 전극(60a)은 소정의 누름량(Hp)을 넘는 크기로 눌리지 않는다. 그 결과 반도체 소자(60)의 전극(60a)은 소정의 적절한 허용 압력으로 선택적 도전성 기판(62)의 각 단자 위치(62p)에 대해 누름 상태로 유지된다.
중간 부재(64)의 리셉터클부(64a)내의 반도체 소자(60)의 전극(60a)의 장착으로부터 선택적 도전성 기판(62)의 각 도전부(62p)로의 반도체 소자(60)의 전극(60a)의 가압까지의 일련의 과정에서, 누름 본체 지지부(54)는 각 지지축(30)에 의해 안내되는 대로 반도체 소자(60)의 각 전극(60a)에 대해 대체로 수직 방향을 따라 균일하게 눌러진다. 또한 슬라이드 부재(26)는 슬라이드 부재(26)의 각 결합편(40c)을 지지축(30)의 결합부(30c)와 활주 가능하게 결합시키기 위해 누름 본체 지지부(54)의 상면부 상에 활주 가능하게 접촉된다. 그러므로 바람직하지 않은 전단력이 반도체 소자(60)의 각 전극(60a)과 선택적 도전성 기판(62)의 각 단자부(62a) 사이에 작용할 수 없다. 그 결과 선택적 도전성 기판(62)의 각 단자부(62b)와 반도체 소자(60)의 전극(60a)의 손상이 방지될 수 있다. 한편 이방성 도전 고무로 형성된 단자부(62a)를 갖는 선택적 도전성 기판(62)의 채용에 의해 검사는 고밀도로 배열된 단자들을 갖는 반도체 소자에 대해서도 용이하게 수행될 수 있다. 한편 균일한 압력이 반도체 소자(60)의 상부면 상에 작용하므로 누름력은 반도체 소자(60)의 각 전극(60a)을 통해 선택적 도전성 기판(62)의 각 단자부(62a)에 균일하게 인가된다. 그 결과 반도체 소자(60)의 각 전극(60a)과 선택적 도전성 기판(62)의 각 단자부(62a)는 기판(35)의 입/출력 단자부(36A)에 도통된다.
도13은 본 발명에 의한 검사 지그의 제5 실시예의 주요 부분의 구성을 도시하는 것이다. 도13에 도시된 실시예에서, 검사 지그는 검사를 받는 물체들이 인쇄 회로 기판(20)상의 모든 방향으로 소정의 위치에 배열됨에 따라 각 반도체 소자(70)를 수용하는 리셉터클 챔버들을 갖는 피검사물 리셉터클 부재(68)를 포함하는 구성이다.
피검사물로서의 반도체 소자(70)는 도14에 도시된 바와 같은 대체로 정사각형 형상의 평면 패키지형 반도체 소자이고, 반도체 집적 회로가 내장된 칩부(70a)와, 칩부(70a)의 주연 위치를 둘러싸고 칩부에 전기적으로 연결된 패키지부(70b)를 포함한다. 대체로 직사각형 평판형의 칩부(70a)는 패키지부(70b)의 대체로 중심부에 배열되고, 소정의 두께로 패키지부(70b)의 한 면으로부터 하향 연장된다. 칩부(70a)에서 패키지부(70b)의 한 면으로부터 돌출하는 돌출부(70c)가 상호 교차하는 짧은 모서리 및 긴 모서리를 갖는다. 짧은 모서리 및 긴 모서리에서 비교적 고정밀도로 마무리된 단부면이 형성된다.
비교적 얇은 평판형 패키지부(70b)의 주위 모서리부에서, 칩부(70a)에 연결되고 외부 단자와 연결하기 위해 사용될 단자부(70da 및 70dc)가 칩부(70a)의 각 긴 모서리에 대향하여 제공되고, 단자부(70da 및 70dc)와 유사한 단자부(70db, 70dd)가 칩부(70a)의 각 짧은 모서리에 대향하여 제공된다.
도13에 도시된 바와 같이, 피검사물 리셉터클 부재(68)는 반도체(70)가 그에 대해 장착되는 기부(72)와, 기부(72)의 상면부에 배열되고 기부(72)의 상면부를 덮는 커버 부재(74)를 포함한다.
도13에 도시된 바와 같이, 커버 부재(74)는 외부 셸을 형성하는 커버 주 본체부(76)와, 커버 주 본체부(76)의 상면부 상에 제공된 만입부(76a)에 고정된 안내 부재(82)와, 커버 주 본체부(76)의 만입부(76a) 아래에 형성된 내부 공간(76b) 내에 배열된 누름 본체(86)와, 누름 본체(86)의 상면과 내부 공간(76b)의 상부를 한정하는 벽면 사이에 배열되고 누름 본체(86)를 하향으로 즉, 반도체 소자(70)를 향한 방향으로 편의시키는 판 스프링(84)을 포함한다.
커버 주 본체부(76)의 상면 상에서 전체 주연 위로 소정의 경사각을 갖는 경사면부(76c)가 제공되다. 커버 주 본체부(76)의 하부면의 전체 주위 모서리부 상에는 단형성부(76h)가 후술하는 기부(72)의 주위 모서리부와 결합한다. 한편 상호 대향하는 종방향의 모서리 상에는 후술하는 후크 부재(88)의 결합면부(88a)가 결합되는 각 만입부(76d)가 제공된다.
커버 주 본체부(76) 상에 제공된 만입부(76a)의 저부 상에는 외부 공간과 내부 공간(76b)을 연통시키는 개구부(76e)가 서로 대향하는 4개 위치에 제공된다. 각 개구부(76e)의 주위 모서리에는 만입 본체(86)를 유지하는 결합편(76f)이 제공된다. 결합편(76)은 대응하는 개구부(76e)의 주위 모서리와 연속되고 하향으로 연장된다.
만입부(76a)의 중심부에서의 저부 상에 판 부재(78)가 나사(BS2)에 의해 고정된다. 판 부재(78)의 하면부 상에는, 개구부(76g) 내로 삽입되는 안내 부재(82)가 나사(BS1)에 의해 고정된다.
만입 본체(86)는 그 하면부에 대향하는 위치에서 장착된 반도체 소자(70)의 패키지부(70b) 내의 각 단자부(70da 내지 70dd)와 접촉하는 접촉부(86a)를 갖는다. 만입 본체(86)의 접촉부(86a)로부터 중심부를 향해 경사진 부분에서 그 안에 안내 부재(82)가 삽입되는 관통 구멍(86b)이 제공된다. 또한 관통 구멍(86b)의 주연에는, 각 위치 설정 핀(96a, 96b, 96c, 96d)의 선단이 삽입되는 관통 구멍(86c)이 각각 제공된다.
이와 같은 제한 하에 누름 본체(86)는 결합편(76f)에 의해 외주연부에 유지되고, 관통 구멍(86b)에 삽입되는 안내 부재(82)에 의해 안내되는 상태로 판 스프링(84)의 편의력에 의해 하향으로 눌러진다.
인쇄 회로 기판(20)의 소정 위치에 장착된 기부(72)는, 그 주연벽 부분의 내측 상에서 인쇄 회로 기판(20)의 접점에 연결된 단자부(90a)를 갖는 인쇄 기판(90)을 갖는다.
따라서 피검사물 리셉터클 챔버는 전술한 커버 부재(74)의 내면부와 기부(72)의 내부 주연벽면과, 인쇄 기판(90)의 표면에 의해 둘러싸인 공간을 한정한다.
기부(72)의 종방향을 따른 주연벽부의 외측에는 커버 주 본체부(76)의 만입부(76d)와 결합되는 결합면부를 갖는 후크 부재(88)가 기부(72)에 대향하여 각각 제공된다. 후크 부재(88)는 기부(72)에 제공되는 지지축 상에 피벗 가능하게 지지된다. 한 쌍의 후크 부재(88)의 결합면부(88a)를 커버 부재(74)의 만입부(76d)에 결합함에 의해 커버 부재(74)는 기부(72)로 유지된다.
인쇄 기판(90)의 대체로 중심부 상에는 장착된 반도체 소자(70)의 칩부(70a)의 결합부로서의 돌출부(70c)가 결합되는 만입부(48a)를 갖는 위치 설정 부재(92)가 제공된다. 위치 결정 부재(92)는 세라믹과 같은 열 저항 재료로 형성된다. 위치 결정 부재(92)의 만입부(92a)는 장착된 반도체 소자(70)의 칩부(70a)의 돌출부(70c)에 대응하는 대체로 직사각형 형상으로 형성된다. 또한 긴 모서리 및 짧은 모서리의 각 길이는 칩부(70a)의 돌출부(70c)의 대응하는 길이보다 큰 길이로 설정되어, 아주 작은 간극이 칩부(70a)의 돌출부(70c)의 외주연부와 만입부(92)의 주위 모서리부 사이에 한정되게 한다. 만입부(92)의 주위 모서리부에는, 원호형부(92b)가 4개 모서리에 형성된다. 한편 간극은 후술하는 선택적 도전성 기판(50)의 단자부에 대한 반도체 소자(70)의 단자부(70da 내지 70dd)의 상대 위치 결정 정밀도에 대응하여 설정된다. 즉 간극의 허용 가능 공차가 필요한 상대 위치 결정 정밀도를 만족하는 범위로 설정된다.
이에 의해 후술하는 선택적 도전성 기판(50)의 단자부에 대한 반도체 소자(70)의 단자부(70da 내지 70dd)의 상대 위치 결정 정밀도는 간극의 정밀도에 따라서 유지된다.
위치 결정 부재(92)는 전술한 실시예에서 나타낸 바와 같이 인쇄 기판(90)으로부터 분리되게 형성된다는 점을 주지해야 한다. 그러나 예를 들어 인쇄 기판(90)과 함께 일체로 형성될 수도 있다.
후술하는 선택적 도전성 기판(50)이 장착되는 인쇄 기판(90)의 부분에는, 선택적 도전성 기판(50)의 단자부와 반도체 부재(70)의 단자부(70da 내지 70dd)에 대응하는 위치에서 각 위치 결정 부재(92)를 둘러싸도록 제공되는 4개의 단자부가 장착된다.
인쇄 기판(90)의 단자부의 쌍들 중 하나는 위치 결정 부재(92)의 긴 모서리를 가로지르는 소정의 거리로 서로 대향하고, 단자들의 다른 쌍은 위치 결정 부재(92)의 짧은 모서리를 가로지르는 소정의 거리로 서로 대향한다.
단자부를 가로질러 위치 결정 부재(92)의 긴 모서리에 대향하는 인쇄 기판(90)의 위치에서, 인쇄 기판(90)의 단자부에 대한 선택적 도전성 기판(50)의 단자부의 위치 결정을 수행하는 위치 결정 핀(96a 및 96b)은 서로 대향하여 제공된다. 한편 유사한 위치 결정 핀(96d)이 인쇄 기판(90)의 단자부를 가로질러 핀(96a)에 대향하여 제공된다. 또한 유사한 위치 결정 핀(96c)은 위치 결정 부재(92)의 긴 모서리에 대향하여 그 단자부를 가로질러 그리고 핀(96d)과 상호 대향 관계로 제공된다.
인쇄 기판(90)의 4개 단자부를 외부 둘레에서, 단자부들은 도시되지 않은 도체에 의해 한 단부에서 각각 연결되고, 인쇄 회로 기판(20) 각각의 접점에 연결된 입/출력부로서의 입/출력 단자(90a)가 다른 단부에 제공된다.
인쇄 기판(90)에 장착된 선택적 도전성 기판(50) 상에는 장착된 반도체 소자(70)의 각 단자부에 대응하는 실리콘 고무와 금속 입자로 구성된 복합 재료와 같은 복합 도전성 재료로 형성된 단자부(94da, 94db, 94dc, 94dd)가 도15에 도시된 바와 같이 인쇄 기판(90) 상에 제공된다. 복합 재료로서 이방성 도전 고무가 채용된다. 이방성 도전 고무는 두께 방향으로 도전성을 갖고 평면을 따른 방향으로는 도전성을 갖지 않는 재료이다. 이방성 도전 고무로서 도전성 부분이 절연 특성을 갖는 고무 내부에 분산된 분산형, 및 도전성 부분이 국부적으로 집중된 편재형 중 어느 것이나 사용가능하다. 이와 같은 이방성 도전 고무로 단자부(94da 내지 94dd)를 형성함에 의해, 반도체 소자(70)의 각 단자부와 단자부(94da 내지 94dd)는 접촉 실패를 방지하도록 표면 접촉에 의해 연결된다. 이와 관련하여 단자부(94da 내지 94dd)와 접촉에 의한 손상도 방지될 수 있다.
도15에 도시된 바와 같이 선택적 도전성 기판(94)의 위치 결정 부재(92)에 대향하는 위치에서, 그것을 통해 반도체 소자(70)의 돌출부(70c)가 연장되는 개구부(94e)가 제공된다. 한편 선택적 도전성 기판(94)의 인쇄 기판(90)상의 핀(96a 내지 96d)에 대응하는 위치에, 그것을 통해 각 대응하는 핀이 삽입되는 관통 구멍(94a, 94b, 94c, 94d)이 제공된다. 이에 의해, 인쇄 기판(90)의 단자 위치(90da 내지 90dd)에 대한 선택적 도전성 기판(94)의 각 단자부(94da 내지 94dd)의 위치 결정이 수행된다.
전술한 구성에서 반도체 소자(70)의 검사 수행 시, 처음에 반도체 소자(70)가 그 결합부로서의 돌출부(70c)를 인쇄 기판(90)의 만입부(92a)에 결합함에 의해 위치되는 대로 선택적 도전성 기판(94)에 장착되다. 이때 반도체 소자(70)의 각 단자부(70da 내지 70dd)는 선택적 도전성 기판(94)의 각 단자부(94da 내지 94dd)와 각각 접촉한다.
따라서 선택적 도전성 기판(94)의 각 단자부(94da 내지 94dd)에 대한 반도체 소자(70)의 각 단자부(70da 내지 70dd)의 위치 결정은 용이하고 확실하며 정확하게 수행되고, 이는 돌출부(70c)와 만입부(92a) 사이의 결합의 고정밀도가 유지되기 때문이다.
다음에 커버 본체(74)의 누름 본체(86)가 반도체 소자(70) 위에 그에 대향하여 배열된 동안, 누름 본체(86)의 돌출부(86a)는 도16의 2점 쇄선에 의해 도시된 바와 같이 하향 이동하여, 반도체 소자(70)의 각 단자부(70da 내지 70dd)와 접촉한다. 이와 관련하여 커버 주 본체부(76)의 단형성부(76h)는 기부(72)의 주위 모서리부와 결합한다.
이어서 각 후크 부재(88)가 서로 접근하도록 상향 피벗 이동되어 결합면부(88a)가 커버 주 본체부(76)의 각 만입부(76d)와 각각 결합되게 한다. 이에 의해 반도체 소자(70)의 각 단자부(70da 내지 70dd) 및 선택적 도전성 기판(94)의 각 단자부(94da 내지 94dd)는 판 스프링(38)의 편의력에 의해 편의되어 반도체 소자(70)의 각 단자부(70da 내지 70dd)와 선택적 도전성 기판(94)의 각 단자부(94da 내지 94dd) 사이의 전기적 도통을 확립한다.
그후 소정의 환경 하에서 인쇄 회로 기판(20)의 입/출력부(20A)를 통해 시험 전압을 공급함으로써 검사가 수행된다. 한편 입/출력부(20A)로부터 얻어진 출력 신호에 기초하여 반도체 소자(70c)의 잠재적 결함이 도시되지 않은 진단 장치에 의하여 검출될 수 있다.
도17은 본 발명에 의한 검사 지그의 제6 실시예의 주요부의 구성도이다.
도17에 도시된 실시예에 있어서, 인쇄 회로 기판(20)이 알루미늄 합금 재료 또는 PPS(폴리에틸렌 설파이드) 수지로 제조된 기부(110) 상에 장착되고 시험 전압을 공급받으며 피검사물인 반도체 소자(106)로부터 출력 신호를 전달하는 입출력부(20A)를 가지며, 다수의 피검사물 리셉터클 부재(104)가 열(row)을 형성하도록 소정의 상대 거리를 갖고서 인쇄 회로 기판(20) 상의 직선 상에 정렬되고 반도체 소자(106)를 수납하기 위해 다수 열로 제공되며, 누름부(114)가 피검사물 리셉터클 부재(104) 내에 적재된 반도체 소자(106)의 상부 표면 상에 소정의 누름력을 작용시키기 위해 각각의 피검사물 리셉터클 부재(104)에 대향하게 상기 직선 내에 배치된 각각의 피검사물 리셉터클 부재(104) 위에 배치되며, 또한 지지 기구 부분이 각각의 기부(110) 상의 누름부(114)의 대향 단부를 선택적으로 지지하도록 검사 지그가 구성된다.
피검사물인 반도체 소자(106)는 웨이퍼를 분리시킴으로써 얻어진 거의 직사각형 형태의 칩(chip)이며, 그 위에 다수의 반도체 집적 회로가 다이싱(dicing) 공정에 의해 형성된다. 이후 설명되는 선택적 도전성 기판(44)에 대향하는 반도체 소자(106)의 표면 상에 선택적 도전성 기판(44)의 단자 부분과 연결되는 다수의 접점이 전체 원주 위로 형성된다.
기부(110) 내의 인쇄 회로 기판(20)의 관통 구멍(20b)에 각각 대응하는 위치의 중앙에 도17에서 도시된 바와 같이 후술하는 위치 결정 볼트(40)의 수나사 가공된 부분과 결합되는 암나사 가공된 구멍(110g)이 제공된다.
누름 비임(100)이 그에 대향하게 정렬 배치된 피검사물 리셉터클 부재(104) 위에 배치되고 압착 본체(26)가 각각의 피검사물 리셉터클 부재(104)에 대향하게 누름 비임(100)의 하부 표면 부분 상에 제공되도록 누름부(114)가 구성된다.
누름 비임(100)은 예컨대 PPS 수지 또는 알루미늄 합금 재료로 제조된다. 각각의 지지 부재(146)가 삽입되는 절결부(cut-out)(100a)는 양 단부에 제공된다. 또한, 절결부(100a)와 연속적인 단부 상에 소정의 구배를 갖는 경사 표면 부분(100b)이 제공된다.
압착 본체(102)는 고무 부재와 같은 탄성 재료로 제조되고, 그 선단부에 반도체 소자(106)의 상부 표면과 접촉하는 접촉 표면을 갖는다.
피검사물 리셉터클 부재(104)는 PPS 수지 또는 예컨대 PES(폴리에틸렌 설폰) 수지, PEI(폴리에틸렌 이미드)와 같은 내열성 플라스틱 재료로 제조되고, 도19에 도시된 바와 같이 중앙 부분에서 반도체 소자(106)를 수납하기 위한 피검사물 리셉터클 챔버(104a)를 구비한다.
피검사물 리셉터클 챔버(104a)의 주위 모서리 부분에는 반도체 소자(106)의 각각의 중앙 부분 및 단부 표면과의 간섭을 피하기 위한 원호형 부분(104ia, 104ib, 104ic) 및 절결부(104n)가 제공된다. 피검사물 리셉터클 챔버(104a)를 형성하는 벽 표면에는 반도체 소자(106)의 짧은 모서리 중의 하나가 압착되어 접촉하는 기준 평면(104rs)이 원호형 부분(104ia)과 원호형 부분(104ib) 사이에 형성된다. 또한, 반도체 소자(106)의 긴 모서리 중의 하나가 압착되어 접촉하는 기준 평면(104rs)은 원호형 부분(104ib)과 절결부(104n) 사이에 형성된다. 기준 평면(104rs)은 반도체 소자(106)의 각각의 단부 표면의 상대 위치를 선택적 도전성 기판(112)의 단자부(112a)에 대해 제한하기 위한 기준을 형성한다. 선택적 도전성 기판(112)의 단자부(112a)와 기준 평면(104rs) 사이의 거리는 기준 평면(104rs)과 접촉하는 반도체 소자(106)의 각각의 접점이 선택적 도전성 기판(112)의 단자부(112a)와 확실히 접촉하도록 소정의 값으로 설정된다.
그러므로, 제조 공차로 인한 전체 길이의 변동이 반도체 소자(106) 내에서 발생하는 경우에도, 반도체 소자(106)의 각각의 접점은 기준 평면(104rs)과 접촉하는 반도체 소자(106)의 단부 평면과 각각의 접점 사이의 거리가 유지되는 한에는 선택적 도전성 기판(112)의 단자부(112a)와 확실히 접촉한다.
더욱이, 피검사물 리셉터클 챔버(104a)의 주위 모서리 부분 내의 원호형 부분(104ic)측면에는 안내 홈(104g)이 피검사물 리셉터클 챔버(104a)와 연통되며, 이를 따라 슬라이드 부재(116)가 활주한다. 안내 홈(104g)은 반도체 소자(106)의 대각선을 따라 연장한다. 안내 홈(104g)의 한 단부는 피검사물 리셉터클 챔버(104a)와 연통한다. 안내 홈(104g)의 다른 단부는 피검사물 리셉터클 부재(104)의 4개의 코너 중에서 하나의 코너에 형성된 경사 표면 부분으로 개방된다.
슬라이드 부재(116) 내의 피검사물 리셉터클 챔버(104a)의 한 단부에는 반도체 소자(106)의 긴 모서리와 짧은 모서리와 각각 접촉하는 접촉 표면 부분(116b, 116c)과, 접촉 표면 부분(116b) 및 접촉 표면 부분(116c)에 연결된 원호형 부분(116a)이 구비된다. 슬라이드 부재(116)의 다른 단부에는 작동 부재(120)의 다른 단부가 연결된다.
작동 부재(120)는 경사 표면 부분(104d) 내에 구비되어 안내되는 블록 부재(30)의 관통 구멍(118a)에 삽입된다. 블록 부재(118)는 나사(Bs)에 의해 경사 표면 부분(104d)에 고정된다. 블록 부재(118) 내의 경사 표면 부분(104d)의 측면에는 관통 구멍(118a)과 연통되는 리세스부(118b)가 구비된다. 리세스부(118b) 내에는 작동 부재(120)의 외부 원주 주위로 감겨진 코일 스프링(31)이 배치된다. 이럼으로써, 슬라이드 부재(116)는 도20의 2점 쇄선으로 도시된 바와 같이 예컨대 대략 1 ㎜의 소정의 거리로 작동 부재(120)와 함께 코일 스프링(31)의 편의력에 의해 피검사물 리셉터클 챔버(104a)의 내부를 향해 이동된다. 한편, 작동 부재(120)가 도20의 화살표(T)에 의해 도시된 방향으로 작동될 때, 슬라이드 부재(116)는 도20의 2점 쇄선에 의해 도시된 바와 같이 피검사물 리셉터클 챔버(104a)로부터 멀어지게 이동된다. 이럼으로써, 접촉 기구 부분은 블록 부재(118), 슬라이드 부재(116), 코일 스프링(119) 및 작동 부재(120)에 의해 형성된다.
또한, 반도체 소자(106)가 피검사물 리셉터클 챔버(104a) 내에 장착될 때, 슬라이드 부재(116)의 접촉 표면 부분(116a, 116b)은 코일 스프링(119)의 편의력에 의해 도20의 실선에 의해 도시된 바와 같이 반도체 소자(106)의 긴 모서리와 짧은 모서리 각각에 압착된다.
그러므로, 반도체 소자(106)의 긴 모서리 및 짧은 모서리의 다른 단부는 예컨대 100 g/㎟의 소정의 압력으로 슬라이드 부재(116)에 의해 각각의 기준 표면(104rs)으로 맞닿게 된다. 이럼으로써, 제조 공차로 인해 반도체 소자(106) 내의 전체 길이의 공차가 발생하는 경우에도 기준 평면(104rs)과 접촉하는 반도체 소자(106)의 단부 표면과 각각의 접점 사이의 거리가 유지되는 한 선택적 도전성 기판(112)의 단자부(112a)와 확실히 접촉한다.
피검사물 리셉터클 챔버(104a)의 주위에는 피검사물 리셉터클 챔버를 둘러싸는 단차부(164s)가 제공된다. 또한, 피검사물 리셉터클 챔버(104a)의 상단부 표면 부분에는 소정의 깊이를 갖는 구멍(104h)이 제공된다.
피검사물 리셉터클 챔버(104a)의 주위에는 도17에 도시된 바와 같이 인쇄 회로 기판(20)에 대해 선택적 도전성 기판(112)의 위치 결정을 수행하기 위한 인쇄 회로 기판(20)의 각각의 관통 구멍(20b) 내로 삽입되는 돌출부(104b)가 제공된다. 각 돌출부(104b) 내에는 위치 결정 볼트(40)가 삽입되는 관통 구멍(104c)이 각각 구비된다.
이러한 것에 의해, 피검사물 리셉터클 부재(104)는 관통 구멍(104c)을 통해 기부(110)의 나사 구멍(110s)과 위치 결정 볼트(108)를 결합시킴으로써 기부(110)에 고정된다.
도18에 도시된 바와 같이, 선택적 도전성 기판(112)에서 실리콘 고무 및 금속 입자로 구성된 복합 재료와 같은 복합 도전성 재료로 형성되고 피검사물 리셉터클 챔버(104a) 내에 수납된 반도체 소자(106)의 각각의 단자부에 대응되는 단자부(112b)가 제공된다. 복합 도전성 재료로서, 이방성 도전 고무가 사용된다. 이방성 도전 고무는 두께 방향으로는 도전성을 가지나 상기 평면을 따른 방향으로는 도전성을 갖지 않는 재료이다. 이방성 재료로서, 절연 특성을 갖는 도전성 부분이 고무 내에 분산되는 분산형과 도전성 부분이 국부적으로 집중되는 편재형 중의 임의의 것이 사용될 수도 있다.
이러한 이방성 도전 고무로써 단자부(112b)를 형성함으로써, 단자 부분(112b)과 반도체 소자(106)의 각각의 단자부는 면 접촉에 의해 연결되어 접촉 실패를 방지한다. 이와 관련하여, 단자부(112b)와의 접촉에 의한 손상이 방지될 수 있다.
도18에 도시된 바와 같이, 인쇄 회로 기판(20) 내의 접점(20a)에 대향하는 선택적 도전성 기판(112) 내의 위치에서 단자(112a)가 각각 제공된다. 단자부(112a)는 단자부(112b)와 유사하게 이방성 도전 고무로 제조된다. 각각의 단자부(112a)는 각각의 도전체(112p)에 의해 각각의 단자부(112b)에 연결된다.
한편, 단자부(112a)들 사이의 간격(PA)은 각 도전체(112p)의 길이 차이만큼 단자부(112b)의 간격(PB)보다 크게 설정된다. 더욱이, 단자부(112a)는 간격(PA)을 충분히 길게 설정할 수 있도록 2열로 번갈아 가며 배치된다. 이럼으로써, 선택적 도전성 기판(112)은 고밀도로 배치된 단자를 갖는 반도체 소자용으로 설계된다.
선택적 도전성 기판(112) 내의 3개의 코너에는 피검사물 리셉터클 부재(104)의 돌출부(104b)가 삽입되는 관통 구멍(112c)이 피검사물 리셉터클 부재(104)의 돌출부(104b)에 대응되게 제공된다.
선택적 도전성 기판(112)이 전술한 실시예의 각각의 피검사물 리셉터클 부재(104)용으로 제공되고 있지만 본 발명은 도시된 구성으로만 한정되지는 않는다는 것을 명심해야 한다. 즉, 예를 들면 선택적 도전성 기판(112)은 다수의 피검사물 리셉터클 부재(104) 위에 제공될 수도 있다.
전술한 구성으로써, 반도체 소자(106)용 검사 작업을 수행하자마자 반도체 소자(106)는 먼저 슬라이드 부재(116)에 의해 위치 결정된 조건으로 피검사물 리셉터클 부재(104)의 피검사물 리셉터클 챔버(104a) 내에 장착된다. 이때, 반도체 소자(106)의 각 단자부는 선택적 도전성 기판(112)의 각 단자부(112b)와 접촉한다.
다음으로, 도시되지 않은 각각의 지지 부재 및 로킹 레버가 누름 비임(100)의 각각의 절결부(100a) 내에 삽입되는 조건 하에서, 압착 본체(102)는 반도체 소자(106)의 상부 표면 상에서 누름 비임(100)과 피검사물 리셉터클 부재(104) 상에 각각 제공된 도시되지 않은 위치 결정 표시와 상호 일치하면서 맞닿게 된다. 이때, 누름 비임(100)의 위치는 압착 본체(102)의 탄성 작용력에 따라 각 지지 부재의 상부 단부의 위치보다 높게 된다.
결과적으로, 각 로킹 레버를 누름 비임(100)의 경사 표면 부분을 따라 회동시킴으로써 누름 비임(100)은 압착 본체(102)의 탄성 작용력에 의해 형성된 압력 하에 반도체 소자(106)의 상부 표면으로 하강하여 압착 본체(102)의 접촉 표면과 맞닿게 된다. 이럼으로써, 선택적 도전성 기판(112)의 각 단자부(112b)는 도전된다.
이러한 상황에서, 시험 전압은 검사를 수행하기 위한 인쇄 회로 기판(20)의 입출력부(20A)를 통해 공급된다. 한편, 입출력부(20A)로부터 얻은 출력 신호에 근거하여 반도체 소자(106)의 주요 결함을 도시하지 않은 진단 장치에 의해 검출할 수 있다.
도21은 본 발명에 의한 검사 지그의 제7 실시예의 주요부의 구성도이다. 도21에 도시된 실시예에서, 인쇄 회로 기판(20)이 알루미늄 합금 재료 또는 PPS(폴리에틸렌 설파이드) 수지로 제조된 기부(144) 상에 장착되고 시험 전압을 공급받으며 피검사물인 반도체 소자(138)로부터 출력 신호를 전달하는 입출력부(20A)를 가지며, 다수의 피검사물 리셉터클 부재(136)가 열(row)을 형성하기 위해 소정의 상대 거리를 갖고서 인쇄 회로 기판(20) 상의 직선 상에 정렬되고 다수 열로 제공되며, 압착 부재로서 압착 기구 부분(125)이 피검사물 리셉터클 부재(136) 내에 장착된 반도체 소자(138)의 상부 표면 상에 소정의 누름력을 작용시키기 위해 각각의 피검사물 리셉터클 부재(136)에 대향하는 다수의 직선 상에 배치되며, 지지 기구 부분(145)은 각 기부(144) 상에 압착 기구 부분(125)의 대향 단부를 선택적으로 지지하도록 검사 지그가 구성된다.
기부(144) 내의 인쇄 회로 기판(20)의 관통 구멍(20b)에 각각 대응하는 위치의 중앙 부분에는 도22에 도시된 바와 같이 후술하는 위치 결정 볼트(142)의 수나사 부분과 결합된 암나사 부분(144g)이 제공된다.
한편, 압착 기구 부분(125)의 양 단부에 각각 대응되는 기부(144) 내의 위치에는 인쇄 회로 기판(20)의 관통 구멍(20c)을 통과하여 연장하는 지지 부재(146)가 도21에 도시된 바와 같이 암나사 구멍(146s)과 체결 볼트(150)를 나사 결합시킴으로써 고정된다. 지지 부재(146)의 상단부에는 압착 기구 부분(125) 내의 누름 비임(22)을 선택적으로 로킹하는 로킹 레버(128)가 제공된다. 결합 레버(128)는 2점 쇄선으로 도시된 바와 같이 나사(148)를 관통 구멍(128a) 내로 삽입하여 지지 부재(146)의 상단부에 나사 구멍(146a)과 결합시킴으로써 지지 부재(146)의 상단부 상에서 회동 가능하게 지지된다.
피검사물 리셉터클 부재(136)는 PPS 수지 또는 예컨대 PES(폴리에틸렌 설폰) 수지, PEI(폴리에틸렌 이미드) 수지와 같은 내열성 플라스틱 재료로 제조되고, 도22에 도시된 바와 같이 그 중앙 부분에서 반도체 소자(138)를 수납하기 위한 피검사물 리셉터클 챔버(136a)를 갖는다. 피검사물 리셉터클 챔버(136a)에는, 반도체 소자(138)의 각 단자 군 내의 양 측면 부분의 각각의 위치를 제한하는 벽 표면 부분(136w)이 제공된다. 피검사물 리셉터클 챔버(136a)의 원주 주위에는 피검사물 리셉터클 부재(136)와 선택적 도전성 기판(152)을 위치 결정하기 위해 인쇄 회로 기판(20)의 각각의 관통 구멍(20b) 내로 삽입되는 돌출부(136b)가 제공된다. 각 돌출부(136b) 내에는, 위치 결정 볼트(142)가 삽입되는 관통 구멍(136c)이 각각 제공된다. 이럼으로써, 피검사물 리셉터클 부재(136)는 위치 결정 볼트(142)를 구멍(136c)을 통해 기부(144)의 나사 구멍(144s)과 결합시킴으로써 기부(144) 상에 고정된다.
도23에 도시된 바와 같이, 선택적 도전성 기판(152)에는 실리콘 고무 및 금속 입자로 구성되는 복합 재료와 같은 복합 도전성 재료로 형성되고 피검사물 리셉터클 챔버(136a) 내에 수납된 반도체 소자(138)의 각각의 단자부에 대응하는 단자부(152a)가 제공된다. 복합 재료로서, 이방성 도전 고무가 사용된다. 이방성 도전 고무는 두께 방향으로는 도전성을 가지나 상기 평면을 따른 방향으로는 도전성을 갖지 않는 재료이다. 이방성 재료로서, 도전성 부분이 절연 특성을 갖는 고무 내에 분산되는 분산형과 도전성 부분이 국부적으로 집중되는 편재형 중의 임의의 것이 사용될 수도 있다.
이러한 이방성 도전 고무로써 단자부(152a)를 형성함으로써, 반도체 소자(138)의 각각의 단자부와 단자부(152a)는 접점 손상을 방지하기 위해 표면 접촉에 의해 연결된다. 이와 관련하여, 단자부(152a)와의 접촉에 의한 손상은 방지될 수 있다.
인쇄 회로 기판(20) 내의 접점(20a)에 대향하는 선택적 도전성 기판(152) 내의 위치에 단자(152a)가 각각 제공된다. 단자부(152a)는 단자부(152b)와 유사하게 이방성 도전 고무로 제조된다. 각각의 단자부(152a)는 각각의 도전체(152p)에 의해 각각의 단자부(152b)에 연결된다. 한편, 단자부(152a)들 사이의 간격(PA)은 각 도전체(152p)의 길이 차이만큼 단자부(152b)의 간격(PB)보다 크게 설정된다. 더욱이, 단자부(152a)는 간격(PA)을 충분히 길게 설정할 수 있도록 2열로 번갈아 가며 배치된다. 이럼으로써, 선택적 도전성 기판(152)은 고밀도로 배치된 단자를 갖는 반도체 소자용으로 설계된다.
더욱이, 선택적 도전성 기판(152) 내의 4개의 코너에는 피검사물 리셉터클 부재(136)의 돌출부(136b)가 삽입되는 관통 구멍(152c)이 피검사물 리셉터클 부재(136)의 돌출부(136b)에 대응되게 제공된다.
선택적 도전성 기판(152)이 전술한 실시예의 각각의 피검사물 리셉터클 부재(136)용으로 제공되고 있지만 본 발명은 도시된 구성으로만 한정되지는 않는다는 것을 명심해야 한다. 즉, 예를 들면 선택적 도전성 기판(152)은 다수의 피검사물 리셉터클 부재(136) 위에 제공될 수도 있다.
누름 비임(126)이 이에 대향하는 피검사물 리셉터클 부재(136) 위에 정렬 배치 및 위치되며, 하우징 부재(130)가 각각의 피검사물 리셉터클 부재(136)에 대향하게 누름 비임(126)의 상부 표면 부분 상에 제공되며, 블록 부재(140)가 피검사물 리셉터클 부재(136) 내에 위치되는 반도체 소자(138)의 상부 표면과 접촉하는 접촉 표면을 가지며, 지지 부재(128)가 하우징 부재(130) 내에 삽입되어 블록 부재(140)와 요동 가능하게 연결되며, 코일 스프링(134)이 소정의 압력으로 블록 부재(140)를 하향, 즉 반도체 소자(138)의 상부 표면 쪽으로 편의시키기 위해 지지 부재(128)의 외부 원주 표면과 하우징 부재(130)의 내부 원주 표면 사이에 배치되도록, 압착 기구 부분(125)이 구성된다.
누름 비임(126)은 지지 부재(146)가 양 단부 상에서 각각 삽입되는 절결부(126a)를 구비한다. 한편, 절결부(126a)와 연속적인 단부 표면에는 소정의 구배를 갖는 경사 표면 부분(126b)이 제공된다. 피검사물 리셉터클 부재(136)에 대향하는 누름 비임(126)의 상부 표면 부분 상의 일부에는 사각형 형태를 가지고 하우징 부재(130)의 하단부 부분에 고정되는 리세스부(126g)가 형성된다. 리세스부(126g)의 내부 원주 벽 부분을 형성하는 돌출부(126f)의 내부에는 지지 부재(128)가 연장하는 개구부(126d)가 제공된다.
하우징 부재(130)의 내부에는 상단부 부분에 제공된 관통 구멍(130c)과, 누름 비임(126)의 돌출부(126f)가 삽입되는 큰 직경 부분(130d)과, 관통 구멍(130c) 및 큰 직경 부분(130d)과 연통하는 작은 직경 부분(130b)을 구비한다.
관통 구멍(130c)과 작은 직경 부분(130b) 내에 컬럼 부재(132)가 삽입된다. 한편, 컬럼 부재(132)의 외부 원주 표면과 작은 직경 부분(130b) 사이에는 코일 스프링(134)이 배치된다.
컬럼 부재(132)는 사실상 육각형 헤드 부분(132a)과 한 단부에서 헤드 부분(132a)에 연결된 스템 부분(132b)을 갖도록 구성된다. 스템 부분(132b)의 다른 단부 부분에는 스냅 링(132d)을 통해 구 형태의 연결부(132c)에 연결된 리세스부(140a)를 갖는 블록 부재(140)가 제공된다. 스템 부분(132b)의 외부 원주와 관통 구멍(130c)의 주위 모서리 부분 사이에는 소정의 간격이 형성된다. 이럼으로써, 지지 부재(132)는 도21의 2점 쇄선으로 도시된 바와 같이 구동될 수 있다.
한편, 블록 부재(140)가 코일 스프링(134)의 편의력에 의해 반도체 소자(138)의 상부 표면을 향해 압착되는 상태에서 블록 부재(140)는 연결부(132c)에 대해 요동 운동을 하기 위해 스템 부분(132b)에 연결된다.
전술한 구성으로써, 반도체 소자(138)용 검사 작업을 수행하자마자 반도체 소자(138)는 단자부(138b)가 도22에 도시된 바와 같이 벽 표면 부분(136w)에 의해 위치 결정되는 조건으로 피검사물 리셉터클 부재(136)의 피검사물 리셉터클 챔버(136a) 내에 장착된다. 이때, 반도체 소자(138)의 각 단자부(138a)는 선택적 도전성 기판(152)의 각 단자부(152b)와 접촉한다.
다음으로, 각각의 지지 부재(146) 및 로킹 레버(128)가 누름 비임(126)의 각각의 절결부(126a) 내에 상향으로부터 삽입되는 조건 하에서, 접촉부로서의 블록 비임(140)의 하단부 표면은 누름 비임(126) 및 피검사물 리셉터클 부재(136) 상에 각각 제공된 도시되지 않은 위치 결정 표시와 상호 일치되도록 반도체 소자(138)의 상부 표면과 접촉하도록 배치된다. 이때, 누름 비임(126)의 위치는 도21의 2점 쇄선에 의해 도시된 바와 같이 코일 스프링(134)의 편의력에 따라 각 지지 부재(146)의 상단부보다 높게 된다.
결과적으로, 도21의 실선으로 도시된 바와 같이 각 로킹 레버(128)를 누름 비임(126)의 경사 표면 부분(126b)을 따라 회동시킴으로써, 코일 스프링(134)의 편의력을 작용시키는 블록 부재(140)는 반도체 소자(138)의 상부 표면과 접촉하게 된다.
이때, 도24에 도시된 바와 같이, 반도체 소자(138) 내의 상호 대향하는 단자부들 중의 한 단자부(138a)가 소정의 각도와 동일하거나 더 큰 각도로 굴곡될 때, 컬럼 부재(132) 및 블록 부재(140)의 하단부 표면은 반도체 소자(138)의 상부 표면과 접촉하도록 반도체 소자(138)의 상부 표면 위로 요동한다.
그러므로, 반도체 소자(138)의 상부 표면 상에 작용할 수도 있는 누름력은 균일하게 된다. 따라서, 반도체 소자(138)의 각 단자부(138a)를 통해 선택적 도전성 기판(152)의 각 단자부(152b) 상에 작용하는 누름력은 균일하게 작용된다. 그 결과, 단자부(152a, 152b)와 인쇄 회로 기판(20)의 접점(20a)은 도전 상태가 된다.
이어서, 소정의 상황 하에서, 시험 전압은 입출력부(20A)를 통해 공급된다. 한편, 입출력부(20A)로부터 얻어진 출력 신호에 근거하여 반도체 소자의 주요 결함은 도시되지 않은 진단 장치에 의해 검출될 수 있다.
본 발명에 따른 검사 지그에 의하면, 장착된 반도체 소자의 각각의 단자와 인쇄 회로 기판의 각각의 단자 사이의 접촉면에 대한 원치 않는 전단력의 작용 없이 반도체 소자의 각각의 단자에 압력을 균일하게 인가할 수 있고, 고밀도로 정렬된 단자들을 갖는 반도체 소자에 대해서도 시험을 용이하게 수행할 수 있다.
본 발명은 양호한 실시예에 관해 상세히 설명되었으며, 보다 넓은 관점에서 본 발명을 벗어나지 않으면서 변경 및 수정을 할 수 있다는 것은 상기 설명으로부터 본 기술 분야의 숙련자에게는 명백한 것이며, 따라서 본 발명은 본 발명의 진정한 요지 내에 속하는 모든 수정 및 변경을 포함하는 특허 청구의 범위가 된다.
도1은 본 발명에 따른 검사 지그의 제1 실시예의 주요부를 도시하는 단면도.
도2는 본 발명에 따른 검사 지그의 제1 실시예의 전반적인 구성을 도시하는 평면도.
도3은 도1에 도시된 실시예의 평면도.
도4는 도3에 도시된 실시예의 주요부를 도시하는 평면도.
도5는 본 발명에 따른 검사 지그의 제2 실시예의 주요부를 도시하는 단면도.
도6은 본 발명에 따른 검사 지그의 제3 실시예의 주요부를 도시하는 단면도.
도7은 도6에 도시된 실시예의 작동을 설명하기 위하여 마련된 단면도.
도8은 도6에 도시된 실시예의 작동을 설명하기 위하여 마련된 단면도.
도9는 본 발명에 따른 검사 지그의 제4 실시예의 주요부를 도시하는 단면도.
도10은 도9에 도시된 실시예의 작동을 설명하기 위하여 마련된 단면도.
도11은 도9에 도시된 실시예의 작동을 설명하기 위하여 마련된 단면도.
도12는 도9에 도시된 실시예의 작동을 설명하기 위하여 마련된 단면도.
도13은 본 발명에 따른 검사 지그의 제5 실시예의 주요부를 도시하는 단면도.
도14는 도13에 도시된 제5 실시예가 적용된 반도체 소자의 외관을 도시하는 사시도.
도15는 도13에 도시된 실시예의 주요부를 도시하는 평면도.
도16은 도13에 도시된 실시예의 주요부를 도시하는 확대 단면도.
도17은 본 발명에 따른 검사 지그의 제6 실시예의 주요부를 도시하는 부분 단면도.
도18은 도17에 도시된 실시예에 채용되는 선택적 도전성 기판을 도시하는 평면도.
도19는 도17에 도시된 실시예의 주요부를 도시하는 부분 평면도.
도20은 도17에 도시된 실시예에서의 작동을 설명하기 위하여 마련된 도면.
도21은 본 발명에 따른 검사 지그의 제7 실시예의 주요부를 도시하는 부분 단면도.
도22는 도21에 도시된 실시예의 주요부를 도시하는 부분 단면도.
도23은 도21에 도시된 실시예에 적용된 선택적 도전성 기판을 도시하는 평면도.
도24는 도21에 도시된 실시예에서의 작동을 설명하기 위하여 마련된 도면.
도25는 종래의 검사 지그의 전반적인 구성을 도시하는 평면도.
도26은 도25에 도시된 검사 지그를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
20, 90: 인쇄 회로 기판
22, 68, 104: 피검사물 리셉터클 부재
24, 60, 70, 106: 반도체 소자
26: 슬라이드 부재
28, 54: 누름 본체 지지부
30: 지지 축
32, 56: 위치 결정 부재
34, 62, 112: 선택적 도전성 기판
38, 58: 누름 본체

Claims (11)

  1. 내부에 전자 회로를 갖는 피검사물의 단자에 전기 접속되는 접촉부와 입력 신호를 입력하고 출력 신호를 출력하는 입/출력부를 포함하는 기판과,
    기판의 접촉부가 기판 상에 장착된 피검사물의 단자에 접촉되도록 소정 압력으로 피검사물의 누름 표면부와 접촉하는 접촉 부분을 갖는 누름 부재와,
    누름 부재의 접촉 부분이 기판 상에 배열된 피검사물의 누름 표면부에 대해 직각인 방향을 따라서 누름 표면부를 향해서 이동하고 또는 누름 표면부로부터 멀리 이동할 수 있게 누름 부재를 지지하는 지지 부재와,
    접촉 부분에 대향한 누름 부재의 양 단부가 피검사물의 누름 표면부에 대해 평행한 방향으로 이동 가능하게 지지되게 하고 접촉 부분을 피검사물의 누름 표면부에 대하여 누름 상태와 누름 해제 상태 사이에서 선택적으로 배치되게 하는 슬라이드 부재와,
    기판의 접촉부와 피검사물의 단자 사이에 배열되고, 기판의 접촉부와 피검사물의 단자에 대응하여 마련된 접속부를 구비하며, 이 접속부를 거쳐 단자와 접촉부를 선택적으로 도전시키는 선택적 도전성 기판을 포함하는 것을 특징으로 하는 검사 지그.
  2. 내부에 전자 회로를 갖는 피검사물의 단자에 전기 접속된 접촉부와 입력 신호를 입력하고 출력 신호를 출력하는 입/출력부를 구비하는 기판과,
    기판의 접촉부가 기판 상에 장착된 피검사물의 단자에 접촉되도록 피검사물의 누름 표면부와 접촉하는 접촉 부분을 갖는 누름 부재와,
    누름 부재의 접촉 부분이 기판 상에 배열된 피검사물의 누름 표면부에 대해 직각인 방향을 따라서 누름 표면부를 향해서 이동하고 또는 누름 표면부로부터 멀리 이동할 수 있게 누름 부재를 지지하는 지지 부재와,
    접촉 부분에 대향한 누름 부재의 양 단부가 피검사물의 누름 표면부에 대해 평행한 방향으로 이동될 수 있도록 지지되어 있고 접촉 부분을 피검사물의 누름 표면부에 대하여 누름 상태와 누름 해제 상태 사이에서 선택적으로 배치되게 하는 슬라이드 부재와,
    누름 부재에 대향되게 배열되어서 누름 부재의 접촉 부분이 피검사물의 누름 표면부와 접촉할 때 누름 부재의 접촉 부분에 가해지는 누름력을 제한하는 누름력 제한부와,
    기판의 접촉부와 피검사물의 단자 사이에 배열되고, 기판의 접촉부와 피검사물의 단자에 대응하여 마련된 접속부를 구비하며, 이 접속부를 거쳐 단자와 접촉부를 선택적으로 도전시키는 선택적 도전성 기판을 포함하는 것을 특징으로 하는 검사 지그.
  3. 내부에 전자 회로를 갖는 피검사물의 단자에 전기 접속된 접촉부와 입력 신호를 입력하고 출력 신호를 출력하는 입/출력부를 포함하는 기판과,
    기판의 접촉부와 피검사물의 단자 사이에 배열되고, 기판의 접촉부와 피검사물의 단자에 대응하여 피검사물의 단자가 결합되는 결합부가 마련된 접속부를 구비하며, 이 접속부를 거쳐 단자와 접촉부를 선택적으로 도전시키는 선택적 도전성 기판을 포함하는 것을 특징으로 하는 검사 지그.
  4. 제3항에 있어서, 선택적 도전성 기판 상에 배열된 피검사물의 단자와 접속부를 접촉시키도록 피검사물의 누름 표면부와 접촉하는 접촉 부분을 갖는 누름 부재와, 누름 부재의 접촉 부분이 기판 상에 배열된 피검사물의 누름 표면부에 대해 직각인 방향을 따라서 누름 표면부를 향해서 이동하고 또는 누름 표면부로부터 멀리 이동할 수 있게 누름 부재를 지지하는 지지 부재와, 누름 부재에 대향되게 배열되어서 누름 부재의 접촉 부분이 피검사물의 누름 표면부와 접촉할 때 누름 부재의 접촉 부분에 가해지는 누름력을 제한하는 누름력 제한부도 포함하는 것을 특징으로 하는 검사 지그.
  5. 제3항에 있어서, 상기 선택적 도전성 기판의 접속부는 소정의 압력이 위에 가해졌을 때에 선택적으로 도전시키는 복합 도전성 재료로 형성된 것을 특징으로 하는 검사 지그.
  6. 내부에 전자 회로를 보유하는 전자 회로 보유부를 갖는 피검사물의 단자에 전기 접속된 접촉부와 입력 신호를 입력하고 상기 피검사물로부터 출력 신호를 출력하는 입/출력부를 구비하는 기판과,
    상기 피검사물의 상기 전자 회로 보유부를 형성하는 벽부가 결합되는, 벽부에 의해 형성되는 피검사물 리셉터클 챔버를 구비하며 상기 기판 상에 배열된 피검사물 리셉터클 부재와,
    기판의 접촉부와 피검사물의 단자 사이에 배열되고, 기판의 접촉부와 피검사물의 단자에 대응하여 마련된 접속부를 구비하며, 이 접속부를 거쳐 단자와 접촉부를 선택적으로 도전시키는 선택적 도전성 기판을 포함하고,
    상기 피검사물이 상기 피검사물 리셉터클 챔버에 배치되고, 상기 피검사물의 전자 회로 보유부의 벽부가 상기 피검사물 리셉터클 챔버의 벽부와 결합되어 상기 피검사물의 단자가 상기 기판의 접촉부에 대하여 위치 결정될 경우, 상기 피검사물 리셉터클 챔버의 벽부에 대한 상기 피검사물의 상기 전자 회로 보유부의 벽부의 결합 정확도는 상기 기판의 접촉부에 대한 상기 피검사물의 단자의 소정의 상대 위치 정확도보다 높게 설정되는 것을 특징으로 하는 검사 지그.
  7. 서로 수직으로 상호 교차하는 2개의 단부면을 구비하며, 내부 전자 회로를 갖는 피검사물의 단자에 전기 접속되는 접촉부와 입력 신호를 입력하고 상기 피검사물로부터 출력 신호를 출력하는 입/출력부를 구비하는 기판과,
    상기 피검사물의 상기 2개의 단부면이 접촉되는 기준면이 형성된 피검사물 리셉터클 챔버를 구비하는, 상기 기판 상에 배열된 피검사물 리셉터클 부재와,
    상기 기판의 접촉부에 대한 상기 피검사물의 단자의 상대 위치가 결정될 수 있도록 상기 피검사물 리셉터클 챔버 내에 수용된 피검사물의 2개의 단부면을 기준면 상에 맞닿게 하여 접촉시키는 맞닿음 기구부와,
    기판의 접촉부와 피검사물의 단자 사이에 배열되고, 기판의 접촉부와 피검사물의 단자에 대응하여 마련된 접속부를 구비하며, 이 접속부를 거쳐 단자와 접촉부를 선택적으로 도전시키는 선택적 도전성 기판을 포함하는 것을 특징으로 하는 검사 지그.
  8. 내부에 전자 회로를 갖는 피검사물의 단자에 전기 접속되는 접촉부와 입력 신호를 입력하고 출력 신호를 출력하는 입/출력부를 포함하는 기판과,
    기판의 접촉부가 기판 상에 배치된 피검사물의 단자에 접촉되도록 소정 압력으로 피검사물의 누름 표면부와 접촉하는 접촉 부분을 갖는 누름 부재와,
    기판의 접촉부와 피검사물의 단자 사이에 배열되고, 기판의 접촉부와 피검사물의 단자에 대응하여 마련된 접속부를 구비하며, 이 접속부를 거쳐 단자와 접촉부를 선택적으로 도전시키는 선택적 도전성 기판을 포함하고,
    상기 누름 부재의 접촉 부분은 상기 피검사물의 상기 누름 표면부의 자세에 따라서 가변적으로 지지되는 것을 특징으로 하는 검사 지그.
  9. 제1항, 제2항, 제3항, 제6항, 제7항, 제8항 중 어느 한 항에 있어서, 상기 선택적 도전성 기판은 이방성 도전 고무를 포함하는 것을 특징으로 하는 검사 지그.
  10. 제1항, 제2항, 제3항, 제6항, 제7항, 제8항 중 어느 한 항에 있어서, 상기 선택적 도전성 기판은 분산형의 이방성 도전 고무를 포함하는 것을 특징으로 하는 검사 지그.
  11. 제1항, 제2항, 제3항, 제6항, 제7항, 제8항 중 어느 한 항에 있어서, 상기 선택적 도전성 기판은 편재형의 이방성 도전 고무를 포함하는 것을 특징으로 하는 검사 지그.
KR1019980000347A 1997-01-10 1998-01-09 검사지그 KR100554029B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP00277497A JP3722321B2 (ja) 1997-01-10 1997-01-10 検査治具
JP97-002774 1997-01-10

Publications (2)

Publication Number Publication Date
KR19980070419A KR19980070419A (ko) 1998-10-26
KR100554029B1 true KR100554029B1 (ko) 2006-05-25

Family

ID=11538694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000347A KR100554029B1 (ko) 1997-01-10 1998-01-09 검사지그

Country Status (5)

Country Link
US (1) US6097198A (ko)
JP (1) JP3722321B2 (ko)
KR (1) KR100554029B1 (ko)
DE (1) DE19800461B4 (ko)
NL (1) NL1008000C2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE515078T1 (de) * 2003-01-17 2011-07-15 Jsr Corp Anisotroper leitfähiger verbinder und herstellungsverfahren dafür und untersuchungseinheit für eine schaltungseinrichtung
KR100997252B1 (ko) 2008-09-25 2010-11-29 서울메트로 전동차 전력반도체 점검용 지그
JP5776687B2 (ja) * 2010-04-19 2015-09-09 日本電産リード株式会社 検査用接触子及び検査用治具
CN102445569A (zh) * 2010-10-11 2012-05-09 苏州路之遥科技股份有限公司 一种pcb板测试治具底盘
CN115709447A (zh) * 2022-11-22 2023-02-24 环鸿电子（昆山）有限公司 定位机构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0489583A (ja) * 1990-07-31 1992-03-23 Nec Corp フラットパックｉｃ検査治具
JPH07159495A (ja) * 1993-12-10 1995-06-23 Cosmo Tec Kk インサーキットテスタ用位置決め穴の微調整機構

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390220A (en) * 1981-04-02 1983-06-28 Burroughs Corporation Electrical connector assembly for an integrated circuit package
US4832612A (en) * 1986-10-31 1989-05-23 Amp Incorporated Protective carrier and securing means therefor
US5127837A (en) * 1989-06-09 1992-07-07 Labinal Components And Systems, Inc. Electrical connectors and IC chip tester embodying same
JPH0668977B2 (ja) * 1989-08-03 1994-08-31 矢崎総業株式会社 圧接端子および圧接端子のハウジングへの誤挿入検出装置
US5517125A (en) * 1993-07-09 1996-05-14 Aehr Test Systems, Inc. Reusable die carrier for burn-in and burn-in process
JP3000122B2 (ja) * 1994-03-09 2000-01-17 矢崎総業株式会社 コネクタ挿入検査治具
US5534784A (en) * 1994-05-02 1996-07-09 Motorola, Inc. Method for probing a semiconductor wafer
JP2998885B2 (ja) * 1994-07-11 2000-01-17 矢崎総業株式会社 コネクタのスペーサ検知構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0489583A (ja) * 1990-07-31 1992-03-23 Nec Corp フラットパックｉｃ検査治具
JPH07159495A (ja) * 1993-12-10 1995-06-23 Cosmo Tec Kk インサーキットテスタ用位置決め穴の微調整機構

Also Published As

Publication number Publication date
JP3722321B2 (ja) 2005-11-30
JPH10197597A (ja) 1998-07-31
DE19800461A1 (de) 1998-07-16
DE19800461B4 (de) 2007-05-03
US6097198A (en) 2000-08-01
NL1008000C2 (nl) 1998-12-08
NL1008000A1 (nl) 1998-07-13
KR19980070419A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
KR101926387B1 (ko) 반도체 소자 테스트용 소켓장치
US6181149B1 (en) Grid array package test contactor
KR20060132733A (ko) 프로브 장치 및 이 프로브 장치를 구비한 웨이퍼 검사 장치및 웨이퍼 검사 방법
US7362087B2 (en) Adapter for circuit board examination and device for circuit board examination
JP2002203879A (ja) ウエハ検査用プローブ装置
KR20030083710A (ko) 이방 도전성 커넥터 및 그 제조 방법 및 프로우브 부재
WO2004109302A1 (ja) 異方導電性コネクターおよびウエハ検査装置
KR20090011498A (ko) 테스트용 소켓
KR100554029B1 (ko) 검사지그
JP3726839B2 (ja) プローブ装置およびこのプローブ装置を具えたウエハ検査装置並びにウエハ検査方法
US20090072844A1 (en) Wafer inspecting sheet-like probe and application thereof
KR101044851B1 (ko) 회로 기판 검사 장치
KR20170108655A (ko) 검사용 소켓 및 검사용 소켓의 제조방법
US11340289B2 (en) Electrical contactor and electrical connecting apparatus
JP4259506B2 (ja) 異方導電性シートの製造方法
JPH10197598A (ja) 検査治具
JP4115023B2 (ja) 検査装置
JP2007225534A (ja) 複合導電性シート、異方導電性コネクターおよびアダプター装置並びに回路装置の電気的検査装置
JP2007265705A (ja) 異方導電性コネクターおよびその応用
JP2001148260A (ja) アダプター装置およびその製造方法並びに回路基板の電気的検査装置
JP2003068381A (ja) 異方導電性シートおよび異方導電性シートの製造方法、ならびに電気回路部品の検査治具および電気回路部品の検査方法
JPH10185992A (ja) 検査治具
KR20230114642A (ko) 모바일 ap를 테스트하기 위한 테스트 장치
JPH10185991A (ja) 検査治具
JP2003100409A (ja) 電気部品用ソケット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee